DE19544920C2 - Verfahren zur schnellen und fairen, Hardware-basierten Zufallsauswahl von Signalen - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur schnellen und fairen, Hardware-basierten Zufallsauswahl von k Signalen (1 ≦ k ≦ a) aus einer veränderlichen Anzahl a von aktiven Signalen (1 ≦ a ≦ N) innerhalb einer Grundgesamtheit von N Signalen.

Die faire Auswahl konkurrierender Signale ist eine häufige Aufgabe innerhalb von Hard­ ware-Schaltungen, die Steuerungsaufgaben beinhalten.

Ein Beispiel ist die Auswahl konkurrierender Daten(-paket)ströme innerhalb von Vermitt­ lungseinrichtungen. Falls mehrere Eingänge der Vermittlungseinrichtung Daten zu dem­ selben Ausgang übertragen möchten, muß hier eine faire Auswahl zwischen den konkurrie­ renden (d. h. aktiven) Eingängen getroffen werden. Oft wird für diese Aufgabe eine zufällige Auswahl des jeweils durchzuschaltenden Eingangs eingesetzt [vgl. hierzu u. a.: Anderson, Thomas E./Owicki, Susan S./Saxe, James B./Thacker, Charles, P.: "High- Speed Switch Scheduling for Local-Area Networks" in: ACM Transactions on Computer Systems, Vol. 11, Nr. 4, Nov. 1993, S. 319-352].

Die prinzipielle Umgebung für das Zufallsauswahlverfahren sieht dann i. allg. so aus (vgl. Fig. 3), daß der Zufallsauswahleinheit (ZAE) zu Beginn des aktuellen Auswahlzyklus in einer Eingangsregisterbank (ERB) die Aktivität (d. h. der Wunsch, ausgewählt zu werden) bzw. Nichtaktivität jedes einzelnen der N Signale durch jeweils ein Status-Bit angezeigt wird (mittels der Steuerleitungen A' bis N'). Die ZAE selektiert dann eine vorgegebene An­ zahl k von Signalen zufällig aus den a aktiven Signalen (wobei selbstverständlich k nicht a überschreiten kann. Die getroffene Auswahl wird dann in eine (zuvor zu Beginn des ak­ tuellen Auswahlzyklus gelöschte) Ausgangsregisterbank ARB eingetragen. Die Status- Bits der ARB veranlassen dann das Durchschalten bzw. Nichtdurchschalten der zugehöri­ gen Signalleitungen (mittels der Steuerleitungen A'' bis N'' und den Und-Gattern G). Oft ändert sich das Vorliegen/Nichtvorliegen der Signale in so kurzen Zeitabständen (bzw. sind die Auswahlzyklen so kurz), daß die ZAE nicht in Software (d. h. Mikrokontroller-ba­ siert) implementiert werden kann und die Zufallsauswahl somit in dedizierter Hardware erfolgen muß. Ein Beispiel ist der Einsatz der ZAE zur Auswahl der pro Zelldauer durchzu­ schaltenden Zellen innerhalb von Vermittlungseinrichtungen des Asynchronen Transfer­ modus. Die Zelldauer und damit die max. Dauer eines Auswahlzyklus ist hier oft kürzer als eine Mikrosekunde.

Besondere Schwierigkeiten hierbei bereitet die Tatsache, daß die Anzahl a der aktiven Lei­ tungen, aus denen eine Auswahl zu treffen ist, variabel ist. Eine Erzeugung von Zufallszah­ len aus einem variablen Wertebereich (wie sie normalerweiser in einer Software-gestütz­ ten Lösung erfolgen würde) ist jedoch mit herkömmlichen Hardware-basierten Zufallsgeneratoren (z. B. rückgekoppelte Schieberegister) nur äußerst aufwendig realisier­ bar.

Deshalb werden heute i. allg. Tabellen mit im voraus berechneten Zufallswerten für diese Aufgabe verwendet. Im Prinzip ist dort jeder Kombination von aktiven/inaktiven Ein­ gangssignalen eine Zeile der Tabelle zugeordnet, in der die Indices der einzelnen aktiven Eingänge in zufälliger Reihenfolge spaltenweise eingetragen sind. Die zufällige Auswahl eines Eingangs erfolgt dann durch Indizierung der Spalten der Tabelle über einen Zufalls­ generator mit festem Wertebereich.

Nachteilig ist hier einerseits, daß die nötige Anzahl von Zeilen sehr rasch mit der Gesamt­ zahl N der Eingänge anwächst. Da außerdem alle Zeilen der Tabelle die gleiche Länge ha­ ben müssen und sich diese Länge aus dem kleinsten gemeinsamen Vielfachen aller mögli­ chen Werte von a (zwischen 1 und N) ergibt, sind Tabellen-basierte Lösungen nur für kleine Werte von N verwendbar.

Für die Auswahl von mehreren Signalen (d. h. für k < 1) aus den aktiven Signalen a inner­ halb eines Auswahlzyklus müssen die herkömmlichen Verfahren mehrfach ausgeführt werden, wodurch sich eine zusätzliche Zeitproblematik ergibt.

Es ist nun Aufgabe der vorliegenden Erfindung, ein Verfahren zur Verfügung zu stellen, das mit geringem Aufwand eine zufällige Auswahl eines oder mehrerer Signale aus einer großen, beliebig veränderlichen Anzahl von aktiven Signalen ermöglicht.

Erfindungsgemäß wird die vorstehend aufgezeigte Aufgabe dadurch gelöst, in einer für je­ den Auswahlzyklus neu pseudo-zufällig generierten Reihenfolge stets die Gesamtzahl N aller Signale auf Aktivität geprüft wird und entsprechend der gewünschten Anzahl k von auszuwählenden Signalen jeweils die in der Prüfreihenfolge zuerst als aktiv angetroffenen k Signale ausgewählt werden.

Die Erfindung bringt folgende Vorteile mit sich:

Durch die ständige Einbeziehung der festen Anzahl N aller Eingänge in das Prüfverfahren entfällt die Abhängigkeit von der variablen Anzahl a von aktiven Eingängen. Das Wegfal­ len dieser Variabilität führt zu einer starken Reduzierung des Hardware-Aufwands in der Implementierung (vgl. untenstehendes Ausführungsbeispiel). Außerdem ergibt sich ein hoher Geschwindigkeitsvorteil in Fällen, in denen mehr als eine Leitung auszuwählen ist, dadurch, daß hier nur ein Durchlauf der Prüfreihenfolge mit entsprechender Auswahl der ersten k (statt allein des ersten) als aktiv angetroffenen Signale genügt.

Eine Ausgestaltung nach Patentanspruch 2 erlaubt eine starke Reduzierung der Gesamtzahl von nötigen Prüffolgen, die zur Aufrechterhaltung der Fairneß zwischen konkurrierenden aktiven Eingängen benötigt werden. Für vollständige Permutation der Prüfreihenfolge müßten bei einer Gesamtzahl von N Eingängen N! (Fakultät von N) Folgen generiert werden. Diese hohe Anzahl wird jedoch bei weitem nicht benötigt, um Fairneß zwischen den konkurrierenden aktiven Eingängen herzustellen. Eine geeignete Untermenge an Prüf­ folgen läßt sich nun gemäß Anspruch 2 dadurch generieren, daß die Gesamtzahl der Ein­ gänge nach einem hierarchischen Schema in Gruppen unterteilt wird und dann nur noch die Gruppen auf den einzelnen Hierarchiebenen pseudo-zufallsgesteuert vertauscht wer­ den.

Im folgenden ist ein Ausführungsbeispiel näher beschieben.

Fig. 1 zeigt die prinzipielle Hardwarestruktur der Zufallsauswahleinheit (ZAE) aus Fig. 3 für das zufällig-sequentielle Abprüfen nach Anspruch 1.

Zu Beginn eines Abfragezyklus werden die FlipFlops der Eingangsregisterbank ERB und der Ausgangsregisterbank ARB zurückgesetzt und der Zufallsreihenfolgengenerator ZRG wird veranlaßt, eine neue Zufallsfolge zu generieren. Außerdem wird in den Rückwärts­ zähler CDC die Maximalanzahl k der auszuwählenden Signale geladen und die Aktivität /Nichtaktivität der Eingangssignale durch Setzen der Flipflops in der ERB vermerkt. Mit jedem neuen Taktsignal Cl wird nun vom ZRG die nächste Adresse des abzuprüfenden Ein­ gangssignals über einen Adreßbus b an den Multiplexer MUX und den Demultiplexer DE- MUX gelegt. Ist dieses Signal als aktiv in der ERB vermerkt und wurden bisher weniger als k Signale ausgewählt (Ausgangssignal von CDC ist größer als Null), so wird über das Und-Gatter das entsprechende FlipFlop der ARB gesetz (und somit der zugehörige Ein­ gang durchgeschaltet) und eine Dekrementierung des Rückwärtszählers veranlaßt.

Als Beispiel für eine hierarchische Gruppierung der Signaleingänge gemäß Anspruch 2 ist hier eine Gruppenhierarchiebildung auf der Basis von Potenzen der Zahl 2 gezeigt, die in vielen Fällen bereits eine ausreichende Fairneß gewährleisten kann:
die unterste Vertauschungsebene bilden hier jeweils zwei benachbarte Signaleingänge; die nächsthöhere Hierarchieebene wird dann von jeweils 2 benachbarten Paaren der untersten Ebene gebildet etc.

Beim Vorliegen von 8 Eingangssignalen A, B, C, D, E, F, G und H ergibt sich also die fol­ gende Gruppenhierarchie (Hierarchie von Vertauschungsebenen):

• 1. Vertauschungsebene: A ↔ B, C ↔ D, E ↔ F, G ↔ H
• 2. Vertauschungsebene: AB ↔ CD, EF ↔ GH
• 3. Vertauschungsebene: ABCD ↔ EFGH

Unter Ausnutzung der Vertauschungsmöglichkeiten auf allen drei Ebenen ergeben sich al­ so die im folgenden gezeigten 8 Prüffolgen:
Folge 0: ABCDEFGH (Grundfolge, keine Vertauschung)
Folge 1: BADCFEHG (Vertauschung auf Ebene 0)
Folge 2: CDABGHEF (Vertauschung auf Ebene 1)
Folge 3: DCBAHGFE (Vertauschung auf Ebenen 0 und 1)
Folge 4: EFGHABCD (Vertauschung auf Ebene 2)
Folge 5: FEHGBADC (Vertauschung auf Ebenen 0 und 2)
Folge 6: GHEFCDAB (Vertauschung auf Ebenen 1 und 2)
Folge 7: HGFEDCBA (Vertauschung auf Ebenen 0, 1 und 2).

Für eine Konkurrenz der Eingänge A und B wird nun A bei den Prüffolgen 0, 2, 4 und 6 und B bei den Prüffolgen 1, 3, 5 und 7 zuerst auf Aktivität geprüft und damit bevorteilt. Wie man leicht sieht, gilt das auch für beliebige Konkurrenzsituationen anderer Eingänge. Das vorgestellte Vertauschungsschema läßt sich auch auf eine beliebige größere Anzahl von Eingängen erweitern. Z. B. für 16 Eingänge kommt eine Vertauschungsebene benach­ barter 8er-Gruppen hinzu, für 32 Signaleingänge eine Ebene benachbarter 16er-Gruppen etc.

Situationen, in denen die Gesamtzahl N von Eingangssignalen keine Potenz von 2 ist, las­ sen sich genausogut (und fair) handhaben, wenn das Vertauschungsschema der nächsthö­ heren 2er-Potenz verwendet wird. Dies kann man sich z. B. durch Weglassen der Eingänge G und H aus obigem Beispiel verdeutlichen: bei Beibehaltung der 8 Prüffolgen besteht wei­ terhin Fairneß zwischen beliebigen Eingangspaaren.

Es genügt also stets eine Anzahl von Prüffolgen, die der nächsthöheren Zweierpotenz N' der Eingangsanzahl N entspricht.

Fig. 2 zeigt eine mögliche Realisierung des Zufallsreihenfolgengenerators ZRG gemäß Anspruch 2 für die soeben erwähnten 2er-Gruppen-Vertauschungen:

Zu Beginn eines Abfragezyklus wird der Zufallszahlengenerator ZZG (realisiert z. B. mit rückgekoppelten Schieberegistern) veranlaßt, eine neue Zufallszahl (binär, zwischen 0 und N'-1) für den aktuellen Zyklus zu erzeugen und der Binärzähler Z (Wertebereich: 0 bis N'-1) wird auf 0 zurückgesetzt. Während des Abfragezyklus wird nun mit jedem Takt Cl der Zähler Z inkrementiert. Der Zählerstand wird jeweils im Gatterblock GB bitweise mit der Zufallszahl von Z exklusiv-oder-verknüpft. Durch diese Verknüpfung und das Hoch­ zählen von Z entstehen am Ausgang von G (d. h. auf dem Bus b) die MUX-Adressen aller FlipFlops des ERB aus der Fig. 1 in einer der oben erwähnten, durch 2er-Gruppen-Ver­ tauschung erzeugten, Reihenfolge. Diese Reihenfolge hängt somit von der Zufallszahl von ZZG ab und so für jeden Abfragezyklus pseudo-zufällig neu generiert.

Claims (2)

1. Verfahren zur schnellen und fairen, Hardware-basierten Zufallsauswahl einer Anzahl von k Signalen (1 ≦ k ≦ a) aus einer veränderlichen Anzahl a von aktiven Signalen (1 ≦ a ≦ N) innerhalb einer Grundgesamtheit von N Signalen dadurch gekennzeichnet, daß in einer pseudo-zufällig generierten Reihenfolge stets die Gesamtzahl N aller Signale auf Aktivität geprüft wird und entsprechend der gewünschten Anzahl k von auszuwählenden Signalen jeweils die in der Prüfreihenfolge zuerst als aktiv angetroffenen k Signale ausge­ wählt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Gesamtzahl N der Signale nach einem hierarchischen, rekursiven Schema in Gruppen unterteilt werden und zur Erzeugung der einzelnen Prüfreihenfolgen eine zufallsgesteuerte Auswahl der Vertauschungsmöglichkeiten innerhalb der einzelnen Hierarchieebenen er­ folgt.