DE19544659A1 - Halbleiteranordnung mit einer Zenerdiode - Google Patents
Halbleiteranordnung mit einer ZenerdiodeInfo
- Publication number
- DE19544659A1 DE19544659A1 DE19544659A DE19544659A DE19544659A1 DE 19544659 A1 DE19544659 A1 DE 19544659A1 DE 19544659 A DE19544659 A DE 19544659A DE 19544659 A DE19544659 A DE 19544659A DE 19544659 A1 DE19544659 A1 DE 19544659A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- zener diode
- gate
- diode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000001681 protective effect Effects 0.000 claims abstract description 16
- 230000010354 integration Effects 0.000 abstract 1
- 238000001465 metallisation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung geht aus von einer Halbleiteranordnung mit einer
Zenerdiode nach der Gattung des unabhängigen Patentanspruchs.
Aus der DE 40 22 697 C2 ist bereits eine Halbleiteranordnung
mit einer Zenerdiode bekannt, die als Transistordiode
ausgestaltet ist. Durch einen starken Stromfluß über die
Zenerdiode kann die Diode metallisch kurzgeschlossen werden
und so ein dauerhaft leitender Zustand der Zenerdiode
geschaltet werden. Die Zenerdiode ist mit einer weiteren
Schaltung verbunden, die Steueranschlüsse von Transistoren
aufweist.
Die erfindungsgemäße Halbleiteranordnung mit den
kennzeichnenden Merkmalen des unabhängigen Patentanspruchs hat
demgegenüber den Vorteil, daß er die weitere Schaltung beim
Durchbrennen der Zenerdiode gegen die dabei auftretenden,
hohen Spannungen geschützt wird. Das Durchbrennen der
Zenerdioden kann somit bei geeigneten Spannungen bzw. Strömen
erfolgen, ohne daß damit eine Gefährdung der weiteren
Schaltung verbunden ist.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen
sind vorteilhafte Weiterbildungen und Verbesserungen der im
unabhängigen Anspruch angegebenen Halbleiteranordnung möglich.
Ein besonders einfaches Schutzelement besteht aus einer Diode.
Durch die Verwendung einer Schutzstruktur, die als
DMOS-Transistor ausgebildet ist, läßt sich besonders
effektiver Schutz der weiteren Schaltungen erreichen. Für die
weitere Schaltung können dann besonders empfindliche
Bauelemente verwendet werden. Weiterhin bieten die
DMOS-Strukturen einen Schutz vor besonders hohen Spannungen
und sie benötigen nur einen geringen Platzbedarf.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen
dargestellt und in der nachfolgenden Beschreibung näher
erläutert. Es zeigen die Fig. 1 das Schaltbild eines ersten
Ausführungsbeispiels der Erfindung, Fig. 2 einen Querschnitt
durch das Schutzelement nach der Fig. 1, Fig. 3 ein weiteres
Ausführungsbeispiel der Erfindung.
In der Fig. 1 wird das Schaltbild der erfindungsgemäßen
integrierten Schaltung gezeigt. Die Anode einer Zenerdiode (Z)
ist mit einem Masseanschluß verbunden. Die Kathode der
Zenerdiode (Z) ist mit dem Drain eines n-Kanal enhancement
DMOS-Transistors T8 verbunden. Das Gate des Transistors TS ist
mit einer positiven Spannung Vcc verbunden. Das Source des
Transistors T8 ist mit dem Gate eines n-Kanal enhancement
Transistors T4 und dem Drain eines p-Kanal enhancement
Transistors T6 verbunden. Das Source des Transistors T8 ist
mit der positiven Versorgungsspannung Vcc verbunden. Das Gate
des Transistors T6 ist mit dem Gate eines p-Kanal enhancement
Transistors T7 verbunden. Das Gate des Transistors T6 und T7
sind mit dem Drain des Transistors T7 verbunden. Das Source
des Transistors T7 ist mit der positiven Versorgungsspannung
Vcc verbunden. Das Source des Transistors T4 ist mit dem
Source eines n-Kanal enhancement Transistors T5 verbunden. Das
Drain des Transistors T5 ist mit der positiven
Versorgungsspannung Vcc verbunden. Das Source der Transistoren
T4 und T5 ist mit dem Kollektor eines NPN-Transistors T2
verbunden. Der Emitter des Transistors T2 ist mit dem
Massepotential verbunden. Das Drain des Transistors T7 ist mit
dem Kollektor eines NPN-Transistors T3 verbunden. Der Emitter
des Transistors T3 ist mit dem Massepotential verbunden. Die
Basis des Transistors T2 und T3 sind mit der Basis eines NPN-
Transistors T1 und dem Kollektor des Transistors T1 verbunden.
Der Emitter des Transistors T1 ist mit dem Massepotential
verbunden. Der Kollektor des Transistors T1 ist über eine
Stromquelle 3 mit der positiven Versorgungsspannung Vcc
verbunden. Zwischen der positiven Versorgungsspannung Vcc und
dem Massepotential ist ein Spannungsteiler bestehend aus einem
Widerstand R1 und einem Widerstand R2 angeordnet. Zwischen dem
Widerstand R1 und R2 ist ein Abgriff vorgesehen, der mit dem
Gate des Transistors T5 verbunden ist. Das Drain des
Transistors T4 ist mit einem ersten Knoten 1 verbunden. Die
Kathode der Zenerdiode (Z) ist mit einem zweiten Konten 2
verbunden.
Durch Anlegen einer entsprechenden Spannung zwischen dem
Knoten 2 und dem Masseanschluß kann ein großer Strom über die
Zenerdiode (Z) erzeugt werden. Bei einem ausreichend großen
Strom kann es dabei zu einer starken Erwärmung der
Zenerdiode (Z) kommen, die zu einer dauerhaften Veränderung
der Eigenschaften der Zenerdiode (Z) führt. Diese Veränderung
der Eigenschaften der Zenerdiode (Z), die auch als
Zenerzapping bezeichnet wird, kann zum Abgleich einer
integrierten Schaltung genutzt werden. Dazu sind eine Vielzahl
von Zenerdioden (Z) vorgesehen, die jeweils eine Schaltung
nach der Fig. 1 aufweisen. Durch gezieltes Zappen einzelner
Zenerdioden (Z) kann dann die Schaltung abgeglichen werden.
Vor dem Zappen weist er die Zenerdiode (Z) die üblichen
Eigenschaften einer Zenerdiode (Z) auf, d. h. sie ist
unterhalb einer vorgegebenen Spannung sehr hochohmig. Nach dem
Zappen sind Anode und Kathode der Zenerdiode (Z)
kurzgeschlossen und die Zenerdiode weist somit eine
metallischen Kontakt zwischen Anode und Kathode auf, der nur
einen vernachlässigbaren Widerstand aufweist.
Die Transistoren T1, T2 und T3 sind als Stromspiegel
geschaltet, so daß die Transistoren T2 und T3 als
Konstantstromquellen wirken. Die Größe des Konstantstromes
durch die Transistoren T2 und T3 läßt sich durch die
Konstantstromquelle einstellen. Durch den Stromfluß durch den
Transistor T3 wird eine Pullabstromquelle angesteuert, die
durch die p-Kanal-Transistoren T6 und T7 gebildet wird. Die
Transistoren T6 und T7 sind ebenfalls als Stromspiegel
geschaltet, so daß über den Transistor T6 das Gate des
Transistors T4 mittels der Pull-up-Stromquelle auf Vcc
aufgeladen werden kann. Da der Stromfluß durch den Transistor
T6 begrenzt ist, hängt das Potential am Gate des Transistors
T4 weiterhin vom Schaltzustand der Zenerdiode (Z) ab. Wenn die
Zenerdiode (Z) hochohmig ist, so liegt am Gate des Transistors
T4 im wesentlichen die positive Versorgungsspannung Vcc an.
Wenn die Zenerdiode (Z) niederohmig, d. h. kurzgeschlossen ist,
kann der Stromfluß über den Transistor T6 niederohmig nach
Masse abfließen und am Gate des Transistors T4 liegt nur ein
geringes Potential an, welches im wesentlichen dem
Massepotential entspricht. Da das Gate des Transistors T8
unmittelbar mit der positiven Versorgungsspannung Vcc
verbunden ist, kann für die Betrachtung der Spannungen am Gate
des Transistors T4 der Widerstand des Transistors T8
vernachlässigt werden. Bei einem hohen Potential am Gate des
Transistors T4, wird der Knoten 1 mit der Stromquelle T2
verbunden. Bei einem geringen Potential am Gate des
Transistors T4 ist die Stromquelle T2 nicht mehr mit dem
Knoten 1 verbunden. Über den Spannungsteil R1, R2 wird am Gate
des Transistors T5 ein Referenzpotential eingestellt, dessen
Wert so gewählt ist, daß in diesem Falle der Strom der
Stromquelle T2 über den Transistor T5 fließen kann. Je nach
Abhängigkeit des Schaltzustandes der Zenerdiode (Z) kann somit
ein Stromfluß über den Knoten 1 erzeugt werden. Wenn eine
Vielzahl von Schaltungen nach der Fig. 1 mit einem Knoten 1
verbunden sind, läßt sich durch Einstellungen der
Schaltzustände an den Zenerdioden (Z) der Stromfluß durch den
Knoten 1 steuern. Je nach Auslegung der Transistoren T2, jeder
dieser Schaltungen, kann damit der Stromfluß durch den
Knoten 1 beeinflußt werden. Der Stromfluß durch den
Transistor T2 kann beispielsweise bei jeder Schaltung gleich
sein oder die Stromquellen T2 können unterschiedliche Ströme
aufweisen, beispielsweise jeweils eine Verdopplung, so daß
eine binäre Ansteuerung des Stromflusses durch den Knoten 1
möglich ist.
Beim Zappen der Zenerdiode (Z) müssen hohe Spannungen an den
Knoten 2 angelegt werden. Wenn eine derartig hohe Spannung
beispielsweise am Gate des Transistors T4 anliegen würde, so
würde dies zu einer Zerstörung des Transistors T4 führen. Um
eine Beeinträchtigung der Schaltung durch die hohen Zapp-
Potentiale zu Erreichen, ist zwischen der Zenerdiode (Z) und
der weiteren Schaltung ein Schutzelement angeordnet, welches
hier als n-Kanal enhancement DMOS-Fet T8 ausgebildet ist. In
der Fig. 2 wird ein exemplarischer Querschnitt durch einen
derartigen Transistor gezeigt. Dazu ist auf einem
schwachdotierten Substrat 10 eine schwach n-dotierte
n-Epitaxieschicht 11 aufgebracht. Eine Drainmetallisierung 17
ist mit einer starken n-Dotierung 13 verbunden, die von der
Oberseite des Bauelements bis zu einer vergrabenen stark
dotierten n-Schicht 12 reicht. In die n-Epitaxieschicht 11 ist
eine schwach p-dotierte Wanne 14 eingebracht. In der
p-Wanne 14 ist eine starke n-Dotierung 16 und eine starke
p-Dotierung 16 und eine starke p-Dotierung 15 eingebracht. Die
starke n-Dotierung 16 und die starke p-Dotierung 15 sind durch
eine Sourcemetallisierung 19 angeschlossen. Weiterhin ist eine
Gateelektrode 18 vorgesehen, die die p-Wanne 14 in einem
Bereich zwischen der Epitaxieschicht 11 und der starken
n-Dotierung 16 überdeckt. Das Gateoxid und andere
dielektrischen Schichten sind aus Vereinfachungsgründen nicht
dargestellt.
Wenn an der Sourcemetallisierung 19 die positive
Versorgungsspannung Vcc und an der Drainmetallisierung 17 ein
Massenpotential anliegt, so ist der pn-Übergang zwischen der
schwachdotierten Wanne 14 und der Epitaxieschicht 11 in
Flußrichtung gepolt, so daß ein Stromfluß erfolgt. Da die
Wanne 14 einen vergleichsweise großen Widerstand aufweist und
die starke p-Pluskontaktierung 15 einen gewissen Abstand zu
dem Bereich der Wanne 14 aufweist, der unterhalb der
Gateelektrode 18 angeordnet ist, weist der Bereich der
Wanne 14 der unterhalb der Gateelektrode 18 angeordnet ist ein
wesentlich geringeres Potential als Vcc auf. Durch die an der
Gateelektrode 18 anliegende positive Versorgungsspannung Vcc
können somit Ladungsträger influenziert werden und es bildet
sich ein leitfähiger Kanal aus. Der Stromfluß durch diesen
Leitfähigkeitskanal erfolgt mit einem sehr geringen
Widerstand, so daß beim Anliegen von Vcc an der
Sourcemetallisierung 19 und der Gateelektrode 18 und
Massepotential an der Drainmetallisierung 17 eine niederohmige
Verbindung über den Transistor T8 entsteht.
Beim Zapvorgang, d. h. wenn am Drainanschluß 17 ein höheres
Potential anliegt als am Sourceanschluß 19, wird der
pn-Übergang zwischen der Wanne 14 und der Epetaxieschicht 11
in Sperrichtung geschaltet. Die Wanne 14 weist daher in ihrem
ganzen Bereich das an der Sourcemetallisierung 19 anliegende
Potential auf. Das Schutzelement stellt jetzt einen als
Sourcefolger arbeitenden Transistor T8 dar, wobei die
Gateelektrode 18 mit der Bezugsspannung VCC verbunden ist und
am Drainanschluß 17 eine Zap-Spannung erzeugt wird, die
deutlich größer als die Spannung an der Gateelektrode 18 ist.
Eine Spannungserhöhung am Source 16, über die an der
Sourcemetallisierung 19, kann nur soweit erfolgen, bis die
Schwellspannung des DMOS-Tranistors T8 bezogen auf das
Gatepotential an 18 unterschritten ist. Wenn die
Potentialdifferenz zwischen Gateelektrode 18 und Wanne 14 zu
gering ist, bildet sich kein leitender Kanal zwischen Drain 17
und Source 18 aus. Somit kann die Spannung an der
Sourcemetallisierung 19 die Spannung des Bezugspotentials Vcc
nicht übersteigen.
Beim normalen Betrieb der Schaltung, wenn am Sourceanschluß
die Spannung Vcc vorliegt, verhält sich der Transistor T8 wie
ein vernachlässigbar kleiner Widerstand. Im Gegensatz dazu
verhält sich der Transistor T8 wie eine hochsperrende Diode,
wenn am Knoten 2 ein positives Potential angelegt wird,
welches Vcc übersteigt. Diese hochsperrende Diode stellt einen
wirksamen Schutz der weiteren Schaltung dar, wenn an die
Diode Z hohe Spannungen zum Zappen der Diode angelegt werden.
In der Fig. 3 wird ein weiteres Ausführungsbeispiel der
Erfindung gezeigt. Zwischen einer positiven
Versorgungsspannung Vcc und einem Masseanschluß 8 sind in
Reihe eine Stromquelle 4, eine Schutzdiode 5 und eine
Zenerdiode (Z) angeordnet. Die Anode der Zenerdiode (Z) ist
mit dem Masseanschluß 8 verbunden. Die Katode der
Zenerdiode (Z) ist mit der Anode der Schutzdiode 5 verbunden.
Die Katode der Schutzdiode 5 ist mit der Stromquelle 4
verbunden. Ein Knoten 2 ist mit der Katode der Zenerdiode (Z)
verbunden. Die Katode der Schutzdiode 5 ist mit dem
Steueranschluß 6 einer CMOS-Schaltung verbunden. Das Potential
am Steuereingang 6 der CMOS-Schaltung 7 wird vom Schaltzustand
der Zenerdiode (Z) bestimmt. Wenn die Zenerdiode (Z) leitend
ist, wird der Strom der Stromquelle 4 an den Massenanschluß 8
abgeleitet, so daß das Potential am Steuereingang 6 low ist.
Wenn die Zenerdiode (Z) jedoch sperrt, so ist das Potential am
Steuereingang 6 doch. Die CMOS-Schaltung 7 kann so zwei
unterschiedliche Schaltzustände annehmen.
Die Verwendung des Transistors T8 nach der Fig. 1 als
Schutzelement ist der Verwendung einer einfachen Diode 5, wie
sie aus der Fig. 3 bekannt ist, vorzuziehen. An der Diode 5
fällt eine Flußspannung ab, so daß zur Ansteuerung der
nachfolgenden CMOS-Schaltung ein Low-Pegel von einer
Flußspannung ausreichen muß. Da der Transistor T8 der Fig. 1
im leitenden Zustand nur einen geringen Restwiderstand
aufweist, ist der Spannungsabfall an diesem Schutzelement
gering, so daß ein deutlich niedrigerer Low-Pegel zur
Ansteuerung der nachfolgenden Schaltung zur Verfügung steht.
Weiterhin muß eine Diode 5, die den hohen Spannungen und
Strömen, die zum Durchbrennen der Zenerdiode (Z) notwendig
sind, widerstehen soll, besonders aufwendig ausgeführt werden
und er benötigt daher einen größeren Platzbedarf auf dem Chip
als das Bauelement T8.
Claims (8)
1. Halbleiteranordnung mit einer Zenerdiode (Z) und einer
damit verbundenen weiteren Schalungsanordnung, die mit der
Zenerdiode (Z) integriert ist, wobei die Zenerdiode (Z) durch
einen Strom dauerhaft in einen leitenden Zustand geschaltet
werden kann, dadurch gekennzeichnet, daß zwischen der
Zenerdiode (Z) und der weiteren Schaltung ein
Schutzelement (T8, 5) angeordnet ist.
2. Halbleiteranordnungen nach Anspruch 1, dadurch
gekennzeichnet, daß das Schutzelement als Diode (5) ausgebildet
ist.
3. Halbleiteranordnung nach Anspruch 1, dadurch
gekennzeichnet, daß das Schutzelement als DMOS-Transistor
ausgebildet.
4. Halbleiteranordnung nach Anspruch 3, dadurch
gekennzeichnet, daß der DMOS-Transistor einen Gateanschluß und
eine Sourceanschluß aufweist, an die das gleiche Potential
anlegbar ist.
5. Halbleiteranordnung nach Anspruch 3 oder 4, dadurch
gekennzeichnet, daß der DMOS-Transistor als n-Kanal
enhancement DMOS ausgebildet ist, daß ein Drainanschluß des
Transistors mit der Katode der Zenerdiode (Z) und der
gemeinsame Source- und Wannenanschluß mit der weiteren
Schaltung verbunden ist.
6. Schaltungsanordnung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß das Schutzelement
(T8, 5) durch eine Stromquelle (4, T6) mit einer
Versorgungsspannung Vcc verbunden ist.
7. Halbleiteranordnung nach Anspruch 7, dadurch
gekennzeichnet, daß zwischen dem Schutzelement (T8, 5) und der
Stromquelle (4, T6) mindestens ein Abgriff für das Gate eines
n-Kanal-Transistors vorgesehen ist.
8. Halbleiteranordnungen nach Anspruch 8, dadurch
gekennzeichnet, daß das Gate Teil einer CMOS-Schaltung ist.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19544659A DE19544659A1 (de) | 1995-11-30 | 1995-11-30 | Halbleiteranordnung mit einer Zenerdiode |
JP8311891A JPH09172177A (ja) | 1995-11-30 | 1996-11-22 | ツェナーダイオードを有する半導体装置 |
IT96MI002508A IT1286018B1 (it) | 1995-11-30 | 1996-11-29 | Disposizione a semiconduttore con un diodo zener e con una ulteriore disposizione circuitale con esso collegata e integrata |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19544659A DE19544659A1 (de) | 1995-11-30 | 1995-11-30 | Halbleiteranordnung mit einer Zenerdiode |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19544659A1 true DE19544659A1 (de) | 1997-06-05 |
Family
ID=7778819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19544659A Ceased DE19544659A1 (de) | 1995-11-30 | 1995-11-30 | Halbleiteranordnung mit einer Zenerdiode |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH09172177A (de) |
DE (1) | DE19544659A1 (de) |
IT (1) | IT1286018B1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10332512A1 (de) * | 2003-07-17 | 2005-02-03 | Robert Bosch Gmbh | Vorrichtung zum Beaufschlagen eines elektrischen Bauteils und Verwendung eines Leistungsschaltelements in genannter Vorrichtung |
JP2014103276A (ja) * | 2012-11-20 | 2014-06-05 | Shindengen Electric Mfg Co Ltd | トリミング回路、集積回路装置、及びトリミング方法 |
-
1995
- 1995-11-30 DE DE19544659A patent/DE19544659A1/de not_active Ceased
-
1996
- 1996-11-22 JP JP8311891A patent/JPH09172177A/ja active Pending
- 1996-11-29 IT IT96MI002508A patent/IT1286018B1/it active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
ITMI962508A1 (it) | 1998-05-29 |
JPH09172177A (ja) | 1997-06-30 |
ITMI962508A0 (it) | 1996-11-29 |
IT1286018B1 (it) | 1998-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69232257T2 (de) | Durch Verarmung kontrollierte Isolationsstufe | |
DE69212868T2 (de) | Halbleiterbauelement mit n-dotiertem Gebiet niedriger Konzentration zur Verbesserung der dV/dt Eigenschaften | |
DE19743240C1 (de) | Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung | |
DE602004009986T2 (de) | Effiziente Schutzstruktur gegen elektrostatische Rückwärtsentladung zwischen zwei Kontaktflächen | |
EP1714321A2 (de) | Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung | |
DE3838962C2 (de) | ||
WO2009127670A1 (de) | Programmierbarer antifuse-transistor und verfahren zum programmieren desselben | |
EP0538507B1 (de) | Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen | |
DE2047166B2 (de) | Integrierte Halbleiteranordnung | |
DE112004002717B4 (de) | Pufferschaltung und Pufferschaltungsanordnung mit elektrostatischem Entladeschutz | |
DE4334513C1 (de) | CMOS-Schaltung mit erhöhter Spannungsfestigkeit | |
EP1082815B1 (de) | Smartpower-bauelement | |
DE10314601B4 (de) | Halbleiterschaltung mit einer Schutzschaltung gegen Verpolung bzw. Über- oder Unterspannung am Ausgang | |
DE69421758T2 (de) | Halbleiteranordnung mit einem Schutzmittel | |
EP0174473B1 (de) | Monolitisch integrierte Leistungsendstufe | |
EP1128442B1 (de) | Laterale Thyristorstruktur zum Schutz vor elektrostatischer Entladung | |
DE102004007241A1 (de) | Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung | |
DE19544659A1 (de) | Halbleiteranordnung mit einer Zenerdiode | |
DE10028008A1 (de) | Schutzvorrichtung gegen elektrostatische Entladungen | |
DE4207225C2 (de) | Integrierte Schaltung mit Abgleichbauteilen | |
WO2005124863A1 (de) | Schutzanordnung für eine halbleiterschaltungsanordnung mit einer thyristorstruktur und verfahren zu ihrem betrieb | |
EP0826241B1 (de) | Schaltungsanordnung zur verringerung einer minoritätsträgerinjektion in ein substrat | |
DE10217935B4 (de) | Halbleiterbauteil | |
DE19928762C1 (de) | Schaltungsanordnung zur Verhinderung der Injektion von Minoritätsladungsträgern in das Substrat | |
DE19917155C1 (de) | Schutzvorrichtung gegen elektrostatische Entladungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |