DE19540160C2 - Verfahren zur Koordinierung über serielle Leitungen von eingangsgepufferten ATM Vermittlungseinrichtungen zur Vermeidung von Ausgangsblockierungen - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur Koordinierung von eingangsgepufferten ATM-Vermittlungseinrichtungen über serielle Leitungen zur Vermeidung von Ausgangs­ blockierungen gemäß dem Oberbegriff des Patentanspruchs 1, sowie dies aus der EP 624015 A2 bekannt ist.

Ausgangsblockierungen entstehen bekanntlich (auch in intern blockierungsfreien Vermitt­ lungseinrichtungen) für den Fall, daß zwei oder mehr Eingänge der Vermittlungseinrich­ tung zur selben Zeit jeweils eine oder mehrere Zellen zum gleichen Ausgang der Vermitt­ lungseinrichtung übertragen wollen und die Ausgangsleitung, die normalerweise mit der selben Bitrate wie die Eingangsleitungen betrieben wird, innerhalb einer Zelldauer nur eine ATM-Zelle weiterleiten kann. Zur Vermeidung von Zellverlusten müssen daher einige Zellen vorübergehend zurückgehalten werden.

Für die Art und Weise, wie diese Zwischenpufferung erfolgt, sind aus der einschlägigen Fachliteratur bereits mehrere Alternativen bekannt (vgl. hierzu u. a.: Garcia-Haro, Joan/­ Jajszczyk, Andrzej: "ATM Shared-Memory Switching Architectures" in IEEE Network Juli/August 1994, S. 18-26; sowie: Liew, Soung C.: "Performance of Various Input-buffe­ red and Output-buffered ATM Switch Design Principles under Bursty Traffic: Simulation Study" in: IEEE Transactions on Communications, Vol. 42, No. 2/3/4, Feb./Mrz./Apr. 1994, S. 1371-1379).

Bei hohen Leitungsbitraten und einer großen Anzahl von Ein- und Ausgängen ist eine Puf­ ferung der Zellen an den Eingängen der Vermittlungseinrichtung vorteilhaft (vgl. hierzu u. a. Peter Newman: "ATM Technology for Corporate Networks" in: IEEE Communica­ tions Magazine, April 1992, S. 90-101), da hier anstelle teurer Speziallösungen preisgün­ stige dynamische RAM-Speicherbausteine großer Kapazität, wie sie in großen Mengen in Personal-Computer-Sektor eingesetzt werden, Verwendung finden können.

Zusätzlich muß für jede Zelldauer entschieden werden, welche Zelle welches Eingangs zu welchem Ausgang übertragen wird. Für dieses Koordinierungsproblem wurden in der Li­ teratur bereits mehrere Lösungen vorgeschlagen. Die wesentlichen Grundprinzipien und ihre Grenzen seien hier im folgenden kurz umrissen:

Sehr häufig werden Verfahren mit einer zentralen Koordinierereinrichtung genannt (vgl. Obara, H.: "Optimum Architecture for Input Queueing ATM Switches", in: Electronics Letters, Vol. 27, No. 7, 28. Mrz. 1991, S. 555-557 und Matsunaga, H./Uematsu, H.: "A 1.5 Gb/s 8 × 8 Cross-Connect Switch Using a Time Reservation Algorithm", in: IEEE Jour­ nal on Selected Areas in Communications, Vol. 9, No. 8, Okt. 1991, S. 1308-1317), die für jede Zelldauer zunächst von den Eingangspuffern über die dort vorhandenen Zellen in­ formiert wird, dann nach einem bestimmten Algorithmus die zu übertragenden Zellen aus­ wählt, diese Entscheidung dann den Eingangspuffern mitteilt, woraufhin letztere schließ­ lich die entsprechenden Zellen übertragen können. Da die genannten Kommunikations- und Entscheidungsvorgänge aus Gründen eines aktuellen Informationsstandes sämtlich innerhalb einer einzigen Zelldauer ablaufen müssen, sind diese Verfahren nicht für ATM- Vermittlungseinheiten mit hohen Leitungsbitraten und/oder einer großen Anzahl von Aus­ gängen pro Vermittlungseinheit verwendbar.

Aus diesem Grund wird heute allgemein zu einer Parallelisierung des Entscheidungs- und Kommunikationsproblems übergegangen. Hierbei wird insbesondere das sog. "Output Scheduling" eingesetzt (vgl. Main, J./Sarkies, K.: "Cell Scheduling Using Status Arrays in Input Buffered ATM Switches", in: Proceedings of the First IEEE Workshop on Broad­ band Switching Systems", Poznan, Polen, 19.-21. April 1995), bei dem jeweils pro Aus­ gang eine Entscheidereinheit vorhanden ist, die von den Eingangspuffern die Übertra­ gungswünsche zum betreffenden Ausgang empfängt, einen Eingangspuffer auswählt und diesem dann die konfliktfreie Übertragung der entsprechenden Zelle zusichert. Bei diesem Verfahren ist also eine Vielzahl von parallel ablaufenden Kommunikationsvorgängen (zu­ sätzlich zur eigentlichen Nutzdatenübertragung, d. h. der ATM-Zellen) pro Zelldauer nö­ tig, was insbesondere bei großen Vermittlungseinrichtungen einen hohen Bedarf an zusätz­ licher schneller und damit teurer Hardware nach sich zieht.

Andere Verfahren (so z. B. Hayter, T. A. et al.: "Improvements Relating to ATM Communi­ cation Systems", European Patent Application, Publication Number 0 624 015 A2) versu­ chen, den Kommunikationsaufwand des "Output Scheduling" dadurch zu reduzieren, daß die Koordinierung nicht mehr auf Zellebene, d. h. für jede einzelne ATM-Zelle, ausgeführt wird. Vielmehr fordern die Eingangspuffer entsprechend ihres Füllstands von Zeit zu Zeit Übertragungsraten bzgl. der Zellübertragung zu den Ausgängen an und bekommen eben­ solche dann zugewiesen. Durch die genannte Verminderung der Anforde­ rungs-/Bestätigungskommunikation wird jedoch eine zusätzliche Koordinierungsträgheit eingebracht, die bei burst-haften (d. h. nicht konstant-bitratigen) Zellströmen zu einer Minderauslastung der Vermittlungseinrichtung führt.

Ein gänzlich anderer Weg zur Reduzierung des Koordinationsaufwandes (schon auf der Zellebene) und seiner notwendigen Zusatzkommunikation ist das Ring-Reservation-Ver­ fahren (vgl.: Bingham, B./Bussey, H.: "Reservation-Based Contention Resolution Me­ chanism For Batcher-Banyan Packet Switches", in: Electronics Letters, Vol. 24, No. 13, 23. Juni 1988, S. 772-773):

Durch Einführung einer hierbei noch ringförmigen seriellen Leitung, die die einzelnen Eingangspuffer (bzw. deren Steuerungen) miteinander verbindet, wird die Erlaubnis, eine Zelle zu einem bestimmten Ausgang übertragen zu dürfen, an die erfolgreiche Belegung einer dem betreffenden Ausgang entsprechenden Bitposition auf der seriellen Leitung ge­ koppelt. Hierzu wird zu Beginn einer jeden Zelldauer durch eine Kopfstation ein Strom einer - der Ausgangsanzahl entsprechenden - Zahl von Bits erzeugt, die zunächst alle den Wert "unbelegt" (d. h. logisch "0") haben. Die Zuordnung der einzelnen Bits zu den ent­ sprechenden Ausgängen der Vermittlungseinheit erfolgt durch ihre Position innerhalb der so erzeugten Bitfolge (Rahmen). Die einzelnen Eingangspuffersteuerungen "stromab­ wärts" (d. h. in Übertragungsrichtung) auf der seriellen Leitung prüfen nun den Zustand derjenigen Bitposition, die dem Zielausgang der ATM-Zelle an vorderster Pufferposition entspricht: ist das Bit noch unbelegt, so sichert sich die betreffende Eingangspuffersteue­ rung das Übertragungsrecht zum entsprechenden Ausgang dadurch, daß sie es in den Zu­ stand "belegt" (log. "1") bringt; ein belegtes Bit hingegen versperrt den Zugang zum ent­ sprechenden Ausgang.

Somit kann über eine einzelne serielle Leitung (mit entsprechend geringem Kommunikati­ onsaufwand) eine implizite Koordinierung von Eingängen erfolgen, die um denselben Ausgang konkurrieren.

Das Ring-Reservation-Verfahren führt jedoch zu einer positionsabhängigen Unfairneß: Puffersteuerungen nahe der Kopfstation haben bessere Chancen, das gewünschte Bit zu be­ legen, als weiter entfernt liegende Puffersteuerungen. Die Erfinder der Ring Reservation versuchten, diese Unfairneß durch ein Weiterschieben der Startposition des Rings (d. h. der Puffersteuerung, die als erste belegen darf) um jeweils einen Eingang nach jeder Zelldauer auszugleichen. Wie man jedoch leicht sehen kann kann dieses Verfahren nur eine stark ein­ geschränkte Fairneß garantieren: von zwei nebeneinanderliegenden konkurrierenden Ein­ gängen X und Y ist bei Durchrotation des Ring-Startpunkts fast immer noch der stromauf­ wärts (im Sinne der Übertragungsrichtung des Ring-Bitstroms) liegende Eingang X im Vorteil (er "sieht" zuerst die unbelegte Bitposition); Y ist nur ein einziges Mal im Vorteil, nämlich dann, wenn der Startpunkt bei Y selbst liegt.

Ein weiteres Verfahren zur Zuteilung der Übertragungsrechte an die Eingangspuffer wurde in Lyles, J. B./Bell, Alan G.: "A Switching Network", European Patent Application, Publi­ cation Number 0 571 166 A2, (ebenso in US 5 325 356) beschrieben: wieder sind die einzel­ nen Eingangspuffersteuerungen über eine Ringstruktur miteinander verbunden. Jedoch werden auf den Leitungen des Rings nun die Adressen der Kopfzellen der einzelnen FIFO- Eingangspuffer zusammen mit Statusinformationen (die zukünftige Zellabsendung betref­ fend) den einzelnen Eingangspuffersteuerungen mittels Weiterschieben mitgeteilt oder es bewegt sich wie bei der Ring Reservation ein Vektor von Bits den Ring entlang. Haben zwei oder mehr Eingangspuffer Zellen zu einem bestimmten Ausgang, so gewinnt zunächst die (in Ringübertragungsrichtung) zuoberst liegende Eingangspuffersteuerung. Die übrigen Konkurrentinnen werden jedoch in den nachfolgenden Zellübertragungszeitschlitzen und den entsprechenden Koordinierungsrunden bevorzugt berücksichtig, sodaß zuerst diejeni­ gen Eingangspuffersteuerungen an die Reihe kommen, die in der betrachteten Zelldauer miteinander konkurriert haben und dann erst die nachträglich hinzukommenden Konkur­ rentinnen.

Ein weiterer Nachteil des beschriebenen Ring Reservation- Verfahrens (und auch des Ver­ fahrens aus US 5 325 356) ist der geringe Maximaldurchsatz der so koordinierten Ver­ mittlungseinrichtung, der durch den in der Literatur als Head-Of-Line(HOL)Blockierung bezeichneten Effekt hervorgerufen wird: es wird stets nur die vorderste Zelle eines jeden Eingangspuffers betrachtet; kann diese nicht zum Zuge kommen, da schon ein anderer Ein­ gang sich das Übertragungsrecht gesichert hat, so bleiben auch sich weiter hinten im bloc­ kierten Eingangspuffer befindende Zellen, die zu bisher (und evtl. insgesamt) unbelegten Ausgängen gerichtet sind, unberücksichtigt.

Als Abhilfe für die HOL-Blockierung wird häufig eine Erhöhung der internen Verarbei­ tungsgeschwindigkeit der eigentlichen Vemittlungseinrichtung vorgeschlagen (so z. B. in: Lyles, J. B./Bell, Alan G.: "A Switching Network", European Patent Application, Publica­ tion Number 0 571 166 A2), sodaß insgesamt pro Zelldauer und Ausgang k (k < 1) Zellen vermittelt werden können und in insgesamt k Ringreservierungsumläufen pro Zelldauer die vordersten k Zellen jedes Eingangspuffers betrachtet werden. Problematisch ist hierbei insbesondere die Vervielfachung des Aufwands an schneller Vermittlungs-Hardware. Auch sind die auf einer Eingangsleitung hintereinander eintreffenden Zellen bzgl. ihres Zielausgangs oft sehr stark korreliert, sodaß die Anzahl von Zellen mit gleichem Ziel an der Spitze des blockierten Eingangs sehr leicht das feste k überschreitet.

Zur Vermeidung von HOL-Blockierungen wurde in Hayter, T. A. et al.: "Improvements Relating to ATM Communication Systems", European Patent Application, Publication Number 0 624 015 A2, eine Architektur vorgeschlagen, die die Eingangspuffer entspre­ chend der Zielausgänge der Vermittlungseinrichtung in Subpuffer unterteilt. Jedoch kön­ nen bei dem dort verwendeten Koordinierungsverfahren, das auf der Ebene der Übertra­ gungsraten arbeitet, Kollisionen an den Ausgängen der Vermittlungseinrichtung auf der Ebene der einzelnen Zellen nicht vermieden werden. Diese Kollisionen müssen weiterhin intern von der zu koordinierenden Vermittlungseinrichtung abgefangen werden, wozu ein Aufwand an teurer Spezial-Hardware (bedingt durch die benötigten Bandbreiten der intern zu verwendenden Speicherelemente, die pro Ausgang schlimmstenfalls gleichzeitig - d. h. in einer Zelldauer - Zellen von allen Eingängen absorbieren müssen, nötig ist, der dem ei­ ner rein ausgangsgepufferten Vermittlungseinrichtung entspricht, was ja eigentlich durch den Ansatz einer Eingangspufferung hätte vermieden werden sollen.

Desweiteren bieten die bisher bekannten Vorschläge bzgl. Koordinierungsverfahren für eingangsgepufferte ATM-Vermittlungseinrichtungen gar keine oder nur mangelhafte Un­ terstützung für Punkt-zu-Mehrpunkt-Verbindungen (sog. Multicast-Verbindungen): es wird von einer Duplizierung der Zellen vor den Eingangspuffern ausgegangen (so z. B. in: Lyles, J. B./Bell, Alan G.: "A Switching Network", European Patent Application, Publica­ tion Number 0 571 166 A2), sodaß nachfolgend nur noch die so erzeugten Tochterzellen vorliegen. Diese können dann auf gleiche Weise wie die Zellen von Punkt-zu-Punkt-Ver­ bindungen im Reservierungsverfahren berücksichtigt werden. Bei einem hohen Anteil die­ ser Multicast-Verbindungen und/oder bei Multicast-Verbindungen mit einem großen "Fanout" (d. h. Verbindungen mit einer großen Anzahl von Zielausgängen und dadurch vie­ len Tochterzellen) führt diese Strategie jedoch zwangsläufig zu einer Überfüllung der Ein­ gangspuffer und Zellverlusten.

Auch können die bisher bekannten Koordinierungsverfahren Verbindungen unterschiedli­ cher Priorität gar nicht oder nur mit hohem Zusatzaufwand berücksichtigen: es wird i. allg: innerhalb derselben Zelldauer jeweils pro Prioritätsklasse (in absteigender Prioritätsfolge) jeweils ein getrennter Koordinierungsdurchlauf benötigt, was zu einem hohen Verarbei­ tungsaufwand führt, die Geschwindigkeitsanforderungen an die Koordinierungs-Hardwa­ re stark erhöht und letztendlich die gezielte Berücksichtigung mehrerer Prioritätsklassen bei großen Vermittlungseinrichtungen oder hohen Eingangsbitraten unmöglich macht. Be­ sonders kritisch wird die Situation bei der Berücksichtigung unterschiedlich priorisierter Multicast-Verbindungen.

Schließlich ist bei den bisher bekannten Koordinierungsalternativen die Anzahl der Priori­ tätsklassen, sowie der Umfang des verarbeitbaren Aufkommens an Multicast-Zellen be­ reits bei der Implementierung der Vermittlungseinrichtung festgelegt und im späteren Be­ trieb nicht mehr an das dann längerfristig vorherrschende Verkehrsaufkommen adaptierbar.

Die Vermittlung von Verbindungen mit konstanter Bitrate, deren Zelldurchsatz unabhän­ gig vom Zellmultiplex der übrigen Verbindungen zu garantieren ist, kann bei bisherigen Koordinierungsverfahren nur durch die Einführung einer zusätzlichen Prioritätsklasse be­ wältigt werden, was die Ausführung der Koordinierung verlangsamt und den Hardware- Aufwand erhöht.

Es ist nun Aufgabe der vorliegenden Erfindung, ein auf dem Zugriff auf eine serielle Leitung basierendes Koordinierungsverfahren für eingangsgepufferte ATM-Vermitt­ lungseinrichtungen gemäß Oberbegriff des Patentanspruchs 1 vorzustellen, das einerseits unter allen Lastsituationen für alle Eingänge ein hohen, fairen Durchsatz erzielt und ande­ rerseits eine flexible, realisierbare und kostengünstige Lösung des Problems der Bedie­ nung von Multicast-Verbindungen, von Verbindungen unterschiedlicher Prioritätsklassen, sowie von Verbindungen konstanter Bitraten ermöglicht.

Gelöst wird diese Aufgabe mit den Merkmalen des Patentanspruchs 1.

Erfindungsgemäß ist dabei, daß jeder Ein­ gangspuffer bzgl. der Ausgänge der Vermittlungseinrichtung in Subpuffer unterteilt wird und der prüfende und belegende Zugriff der einzelnen Eingangspuffersteuerungen auf die Bitpositionen der seriellen Leitung zunächst völlig ungeordnet rein sequentiell erfolgt und stets bei der obersten Steuerung beginnt und der Fairneßausgleich der Durchsätze der ein­ zelnen konkurrierenden Eingangspuffer bzgl. derselben Ausgänge durch dem eigentlichen Bitbelegungszugriff überlagerte adaptive Reservierungsverfahren bzgl. einzelner Bitposi­ tionen hergestellt wird, indem zeitweilig nur den Steuerungen der bisher benachteiligten Eingangspuffer ein Zugriff auf hierfür reservierte Bitpositionen erlaubt wird.

Die Erfindung bringt folgende Vorteile mit sich:

Durch die Abspeicherung zwischenzupuffernder Zellen in Subpuffern entsprechend ihres Zielausgangs lassen sich die erwähnten Head-of-Line-Blockierungen vollständig vermei­ den, wodurch auch bei einer Koordinierung über eine serielle Leitung ein Durchsatz von nahezu 100% (gemessen über die Auslastbarkeit einer Ausgangsleitung) erzielt werden kann, ohne daß eine interne Geschwindigkeitserhöhung des Kerns der Vermittlungsein­ richtung nötig ist.

Die so erhaltene Vorsortierung der Zellen ermöglicht desweiteren eine sehr kostengünstige Ausführung des eigentlichen Switch-Kerns. Die Zielausgangsinformationen der einzelnen Zellen müssen dort nicht nochmal zusätzlich ausgewertet werden, sodaß einfache Cross- Bar-Bausteine oder eine reine Verdrahtungslösung bereits ausreichen.

Durch den direkten Vergleich der (bzgl. jeweils eines Ausgangs) erfolgten Zellübertragun­ gen der einzelnen Eingangspuffersteuerungen (unter Berücksichtigung ihres Bedarfs an solchen Übertragungen) können nun zunächst Benachteiligungen einzelner Eingangspuf­ fersteuerungen durch den sequentiellen Zugriff auf die Koordinierungsleitung exakt erfaßt werden.

Dadurch, daß der Fairneßausgleich anschließend über die Reservierung von Bitpositionen erfolgt (anstelle eines starren Weiterschiebens des Ringstartpunkts), können aufgrund ihrer Lage benachteiligte Eingangspuffersteuerungen gezielt gefördert werden, sodaß eine höhere Fairneß zwischen den Eingängen erzielt wird.

Der Zugriff auf die einzelnen Bitpositionen beginnt nun (abgesehen vom Zugriff auf reser­ vierte Bits) stets bei der obersten Eingangspuffersteuerung. Dies ermöglicht eine Ausge­ staltung nach Patentanspruch 2, bei der die Puffersteuerungen entlang der seriellen Leitung in Gruppen unterteilt werden, und jeweils der Fairneßausgleich für die Steuerungen einer Gruppe getrennt von den Reservierungen der anderen Gruppen erfolgt. Entsprechend ihrer Lage zueinander entlang der seriellen Leitung können nun Puffersteuerungen einer weiter unten liegenden Gruppe nur noch die Bitpositionen belegen, die ihnen die vorhergehenden Gruppen übrig gelassen haben. So ergibt sich auf einfache, zuverlässige Weise eine unter­ schiedliche Priorisierung der Eingänge.

Der Vorteil einer Ausgestaltung nach Patentanspruch 3 liegt nun darin, daß Zellen von Mul­ ticast-Verbindungen und höher priorisierten Verbindungen durch einfaches Rückschleifen über dedizierte Zwischenausgänge an Eingänge einer höher priorisierten Koordinierungs­ gruppe berücksichtigt werden können. Einerseits wird so nicht mehr an jedem Eingang der Vermittlungseinrichtung eine Einrichtung zur Zellduplizierung mit entsprechendem Spei­ cherbedarf für die "Tochter"-Zellen benötigt. Die entsprechenden Einrichtungen zu Zell­ duplizierung können je nach eingeplantem Verkehrsaufkommen an Multicast-Verbindun­ gen in einigen, wenigen dedizierten Sonderpuffersteuerungen konzentriert werden. Andererseits lassen sich diese spezialisierten Puffersteuerungen je nach Prioritätsreihung der zugeordneten Verbindungen in Koordinierungsgruppen am oberen Anfang der seriel­ len Leitung anordnen, wodurch den Multicast-Verbindungen eine höhere Priorität zuge­ ordnet wird und somit eine übermäßige Blockierung bei einer Vielzahl von Tochterzellen vermieden werden kann, wenn diese der Einfachkeit halber innerhalb derselben Zelldauer übertragen werden sollen. Dadurch kann zudem bei speziellen Architekturen von Vermitt­ lungseinrichtungen (z. B. Crossbar-Technologien) die Duplizierung der Zellen erst im Kern der Vermittlungseinrichtung selbst erfolgen, was eine sehr kostengünstige und spei­ chereffiziente Lösung darstellt, die jedoch nur bei einer gleichzeitigen Durchschaltung al­ ler Tochterzellen möglich ist.

Außerdem läßt sich bei einer solchen Bearbeitung von Multicast- und höherpriorisierten Zellen eine flexible Umkonfiguration der Sonderpuffersteuerungen im laufenden Betrieb vornehmen: entsprechend dem längerfristig zu erwartenden Verkehrsaufkommen der ein­ zelnen Verkehrsklassen lassen sich die dedizierten Sonderpuffersteuerungen im laufenden Betrieb in neue, dem Verkehrsaufkommen besser angepaßte, Prioritätsgruppen einglie­ dern. Außer einer Information der normalen Eingangspuffersteuerungen über die verän­ derte Zuordnung von Bitpositionen zu den entsprechenden Prioritäts-/Multicast-Klassen reicht hierzu eine Anpassung der Verarbeitung der Fairneßinformationen an die veränderte Gruppenstruktur aus.

Die Ausgestaltung nach Patentanspruch 4 garantiert ein schnelles, verlustfreies Weiterlei­ ten von Zellen aus Verbindungen mit konstanten Bitraten ohne die Einführung einer zusätz­ lichen Prioritätsklasse. Dazu reicht es aus, zur Zeit des Verbindungsaufbaus durch die über­ lagerte Verbindungsannahmesteuerung für jede neue dieser konstantbitratigen Verbindungen das zeitlich feste Muster der speziell gekennzeichneten, vorreservierten Bitpositionen des Zielausgangs entsprechend der Zellrate der neuen Verbindung zu ergän­ zen.

Nachfolgend wird nun die Erfindung anhand von Zeichnungen beispielhaft näher beschrie­ ben:

Fig. 1 zeigt die Basisarchitektur des vorgeschlagenen Koordinierungsverfahrens (Anmer­ kung: Leitungen zur Taktversorgung der einzelnen Einheiten sind der Übersichtlichkeit halber in den nachfolgenden Darstellungen nicht mit eingezeichnet):

Die auf den Eingangsleitungen 1 (der Eingänge a bis n) hereinkommenden Zellen werden entsprechend ihrem Zielausgang in die zugehörigen Subpuffer der Pufferverwaltung 2 ein­ gereiht (die einzelnen Subpuffer arbeiten nach dem FIFO-Prinzip, sodaß keine Überhol­ vorgänge zwischen Zellen derselben Verbindung möglich sind). Die Informationen dar­ über, welche Subpuffer eine Zelle verfügbar halten, werden an die Zugriffssteuerungen 3 der Eingangspuffer übergeben. Diese Zugriffssteuerungen sind über Abgriffe 7 mit dem seriellen Medium 6 verbunden, auf dem durch die Belegung von Bitpositionen die eigentli­ che Koordinierung der Zugriffssteuerungen erfolgt (11 symbolisiert die Signalflußrich­ tung auf dem seriellen Medium).

Die von der jeweiligen Zugriffssteuerung 3 ausgewählten Zellen werden dann von der Puf­ ferverwaltung über die Leitungen 4 an den eigentlichen Kern 10 der Vermittlungseinrich­ tung weitergeleitet, wo sie dann zu den Ausgängen 9 (A bis M) der Vermittlungseinrichtung durchgeschaltet werden.

Der Zugriff auf die einzelnen Bitpositionen unter Berücksichtigung von Reservierungen ist in Fig. 2a-2d gezeigt. Der Kern der Vermittlungseinrichtung sowie die Pufferverwal­ tungen mit ihren hin- und wegführenden Leitungen sind der Übersichtlichkeit halber hier nicht eingezeichnet. In dieser Topologie werden die Bitpositionen für die serielle Leitung 6 von der Zugriffsteuerung 3.a des Eingangs a erzeugt, die nach der Erzeugung (unter Be­ achtung von Reservierungen) als erste Bitpositionen belegen kann. Die einzelnen Bitposi­ tionen, die Belegungs- und Reservierungsinformationen betreffen, werden in diesem Ausführungsbeispiel über parallele Leitungen übertragen: Leitung B für die Belegungsin­ formation, Leitung R für die Kennzeichnung bestimmter Bitpositionen auf der Leitung B als reservierte Bitpositionen und Leitung C für die Einleitung/bzw. Durchführung von Fairneßausgleichsvorgängen über die Bitpositionen der Leitung R. Eine Zusammenfas­ sung der o. g. Bitpositionen im Zeitmultiplexverfahren auf eine einzelne Leitung (höherer Bitrate) zur Verringerung des Verdrahtungsaufwandes ist genausogut möglich, sofern sie so erfolgt, daß jeweils die B- und R-Bitpositionen eines Ausgangs nicht durch die Bitposi­ tionen anderer Ausgänge unterbrochen werden.

In der Fig. 2 sind unbelegte Bits durch ein leeres Kästchen gekennzeichnet; die Belegung wird durch Schraffur angegeben.

Im dargestellten Zugriffsszenario werden zuerst die Bits des Ausgangs J erzeugt (6.J auf der seriellen Leitung 6). Diese Zugriffsmöglichkeit ist als reserviert gekennzeichnet und da der Eingang b über kein Reservierungsguthaben bzgl. 6.J verfügt, kann er nicht das Bit auf der B-Leitung belegen. Im nächsten Zeitschritt (eine Bitdauer später, Fig. 2b) hat Ein­ gang b dagegen sowohl eine Zelle für Ausgang J verfügbar als auch ein entsprechendes Re­ servierungsguthaben und kann somit das zu 6.J gehörende Bit auf der B-Leitung belegen. Gleichzeitig zum Belegungsvorgang von b hat a die nächsten Bitposition für Ausgang K erzeugt und (da er selbst über keine Zellen für diesen Ausgang verfügt) unbelegt gelassen. Erst Eingang c hat eine Zelle für diesen Ausgang und belegt im späteren Zeitschritt der Fig. 2d die Bitposition 6.K. Vor dem Zeitschritt der Fig. 2c hat a dann die Bitposition für Aus­ gang L erzeugt und sofort belegt, da eine Zelle vorhanden war und 6.L nicht reserviert war.

Für den Fairneßausgleich sind Verfahren mit expliziter und solche mit impliziter Reservie­ rung möglich.

Bei ersteren ist in der obersten Eingangspuffersteuerung (hier 3a) eine zentrale Fairneßaus­ gleichseinheit untergebracht, die aus Zuverlässigkeitsgründen auch redundant in den übri­ gen Eingangspuffersteuerungen latent vorhanden sein kann. Diese stellt über die (in diesem Fall bidirektionale) Teilleitung C der seriellen Koordinierungsleitung 6 die Fairneß bzgl. der abgesendeten Zellen aller Eingänge reihum für jeden Ausgang nacheinander nach fol­ gendem beispielhaften Verfahren (auch andere Algorithmen sind denkbar) her:

Pro Ausgang fragt die Fairneßausgleichseinheit zunächst alle Eingangspuffersteuerungen nach ihren Übertragungen und Subpufferlängen bzgl. dieses Ausgangs ab. Die entspre­ chenden Daten werden dann über die serielle Leitung C zur Fairneßausgleichseinheit über­ tragen. Diese ermittelt daraus das notwendige Guthaben an reservierten Bitpositionen, das jede einzelne Eingangspuffersteuerung noch benötigt, um einen fairen Durchsatzanteil zu erhalten. Die ermittelten Kenngrößen werden dann den einzelnen Eingangspuffersteuerun­ gen über die serielle Leitung C bekannt gemacht. Die Fairneßausgleichseinheit summiert die errechneten Guthabenwerte auf und markiert im folgenden eine entsprechende Anzahl von Bitpositionen des entsprechenden Ausgangs als reserviert. Die einzelnen Eingangs­ puffersteuerungen können nun im Rahmen ihrer Guthabenwerte auf die reservierten Bit­ positionen des betreffenden Ausgangs zugreifen und somit einen fairen Anteil am Gesamt­ durchsatz des betreffenden Ausgangs erzielen.

Die reservierten Bitpositionen dienen somit als Ausgleich für die unfaire Bevorteilung der Eingangspuffersteuerungen mit kleinerem Index während der o. g. Übertragungs- und Re­ chenzeiten.

Nach Ablauf dieser Markierungsphase beginnt sofort (bzw. nach Beendigung der Daten­ übertragung auf C für einen anderen Ausgang) ein neuer Reservierungszyklus mit einer erneuten Abfrage durch die Fairneßausgleichseinheit.

Zur Erhöhung der Datenübertragungsgeschwindigkeit kann die Leitung C auch durch ein paralleles Leitungsbündel ersetzt werden.

Bei Verfahren mit impliziter Reservierung erfolgt die Festlegung, welche Eingangssteue­ rungen auf reservierte Bitpositionen zugreifen können, durch Zustandswechsel innerhalb der einzelnen Eingangspuffersteuerungen, wodurch sich die Tätigkeit der zentralen Fair­ neßausgleichseinheit auf ein reines Markieren der zu reservierenden Bitpositionen (auf Anforderung durch die Eingangspuffersteuerungen) beschränkt.

Ein beispielhafter Ablauf beginnt damit, daß alle Eingangspuffersteuerungen sich im Grundzustand Z1 befinden, in dem sie nur auf unreservierte Bitpositionen zugreifen dür­ fen. Kommt es in der Folge zu einem Zugriffskonflikt dadurch, daß mehr als eine Ein­ gangspuffersteuerung zu dem betrachteten Ausgang übertragen will, gewinnt zunächst die Kontrahentin mit dem kleinsten Index, da sie als erste die unbelegte und unreservierte Bit­ position vorfindet. Den übrigen weiter unten liegenden Eingangspuffersteuerungen ist so der Zugriff auf den Ausgang für die aktuelle Zelldauer verwehrt. Die Verlierer gehen da­ raufhin in den privilegierten Zustand Z2, in dem sie auf reservierte Bitpositionen zugreifen dürfen. Das Vorhandensein von Eingangspuffersteuerungen im Zustand Z2 wird der ober­ sten Eingangspufferung (in diesem Fall a, die auch die Bitpositionen erzeugt) durch Setzen der dem Ausgang entsprechenden Bitposition auf der Leitung C angezeigt. Diese markiert dann (und nur dann) die Bitposition der nächsten Zelldauer als reserviert. Die Eingangspuf­ fersteuerungen im Zustand Z2 gehen jeweils nach dem so für sie reservierten Zugriff in den Grundzustand Z1 zurück.

Somit wird für die Verlierer einer Konkurrenzsituation unmittelbar anschließend die Fair­ neß bzgl. des Durchsatzes wieder hergestellt.

Fig. 3 zeigt beispielhaft die Aufteilung der Eingänge der Vermittlungseinrichtung in 3 ver­ schiedene Prioritätsklassen gemäß Anspruch 2:

Unter den Zugriffssteuerungen 3.a bis 3.j wurden 3 Gruppen (I, II und III) gebildet, indem die R- und die C-Leitung zwischen 3.c und 3.d (Markierung X) sowie zwischen 3.f und 3.g (Markierung Y) unterbrochen wurden.

Dies hat zur Folge, daß ein Fairneßausgleich nur noch zwischen den Eingangspuffern in­ nerhalb einer der 3 Koordinierungsgruppen erfolgen kann. Jeweils die oberste Steuerung innerhalb einer Gruppe führt (aufgrund der Fairneßinformationen, die sie von den einzel­ nen Gruppenmitgliedern über die Leitung C erhalten hat) entsprechende Berechnungen durch, bzw. markiert auf der R-Leitung entsprechende Bitpositionen als reserviert. Nur die Leitung B wird unverändert zu allen Zugriffsteuerungen durchgeführt. Somit sind die Mitglieder der Gruppe I als Gesamtheit gegenüber den Mitgliedern der Gruppen II und III (und ebenso die Mitglieder der Gruppe II gegenüber den Mitgliedern der Gruppe III) bevorrechtigt bzgl. des Zugriffs auf die entsprechenden Eingänge. Eingangspuffer inner­ halb einer Gruppe können jeweils den gleichen Durchsatz erreichen.

Durch Einfügen der Leitungsunterbrechungen an anderen oder zusätzlichen Stellen lassen sich entsprechend andere Gruppierungen erreichen.

In Fig. 4 werden beispielhaft die oberen beiden Prioritätsklassen I und II gemäß Anspruch 3 durch zusätzliche Rückführleitungen zur Bearbeitung von Multicast- und hochpriorem Verkehr verwendet. Die dargestellte Topologie der Vermittlungseinrichtung ermöglicht so die Bearbeitung zweier Prioritätsklassen und eines Multicast-Zelltyps mit variabler Ziel­ ausgangsanzahl:

Die an der Vermittlungseinrichtung eintreffenden Zellen werden zunächst den Eingangs­ puffer der niedrigsten Prioritätsklasse III zugeführt.

Zellen der niedrigeren Prioritätsstufe werden dort (wie bisher) nach Zielausgängen ge­ trennt in den Subpuffern 2.a bis 2.n abgelegt, aus denen sie dann je nach Verfügbarkeit ent­ sprechender Bitpositionen an die Zielausgänge weitergeleitet werden (Weg X in Fig. 4). Zellen der hohen Prioritätsstufe werden zunächst pro Eingangspuffer in jeweils drei eige­ nen Subpuffern aufgenommen. Jedem dieser Subpuffer eines Eingangspuffers ist einer der 3 Eingangspuffer (2'.c bis 2'.e) der Sonderpuffersteuerungen der Prioriätsgruppe II zuge­ ordnet. Die hochprioren Zellen werden nun über den Weg X' und die Rückführungsleitun­ gen 9'.c bis 9'.e an die Eingangspuffer der Prioritätsklasse II weitergeleitet. Dort werden sie nach Zielausgängen getrennt gespeichert und können bevorzugt auf die Bitpositionen zugreifen und anschließend über den Weg X" die Ausgänge der Vermittlungseinrichtung erreichen. Der faire Zugriff der einzelnen Eingänge 1 der Vermittlungseinrichtung auf die­ se höhere Prioritätsklasse wird über (in diesem Beispiel) 3 zusätzliche Bitpositionen auf der seriellen Leitung gesteuert, die von einer Eingangspuffersteuerung belegt werden müs­ sen, bevor eine Übertragung auf dem Weg X' möglich ist.

Eine ähnliche Vorgehensweise erfolgt für auf den Eingängen 1 eintreffende Multicast-Zel­ len. Diese werden zunächst von jeweils 2 speziellen Subpuffern pro Eingangspuffer (2.a bis 2.n) aufgenommen. Jedem dieser Subpuffer ist ein Sonderpuffer der Prioritätsgruppe zugeordnet, zu dem die Zellen (noch ohne Duplizierung) dann wieder auf dem Weg X' (einen erfolgreichen Zugriff auf eine von 2 zugeordneten Bitpositionen vorausgesetzt) übertragen werden. Die beiden zugehörigen Sonderpuffersteuerungen 3'.a und 3'.b haben die höchste Priorität in diesem Ausführungsbeispiel und können nun entsprechend den Zie­ lausgängen der Multicast-Zellen entsprechend viele Bitpositionen sofort reservieren, so­ daß größtenteils alle Tochterzellen einer Multicast-Zelle innerhalb einer einzigen Zelldau­ er zu den Ausgängen (auf dem Weg X") übertragen werden können. Die Erzeugung dieser Tochterzellen kann dabei je nach koordinierter Grundarchitektur der Vermittlungsein­ richtung entweder in den Eingangspuffern 2'.a und 2'.b oder im Kern 10 erfolgen. Die letztgenannte Möglichkeit ist insbesondere bei der Ausführung des Kerns 10 als Crossbar oder reine Verdrahtungslösung besonders vorteilhaft.

Bei realen Vermittlungseinrichtungen sind (anders als im vorgestellten Ausführungsbei­ spiel) eine Vielzahl von dedizierten Puffern und Puffersteuerungen der höheren Prioritäts­ klassen vorhanden. Ähnlich wie oben bei Fig. 3 beschrieben können die einzelnen Priori­ tätsklassen durch einfaches Durchtrennen bzw. Neuverbinden der C- und R-Leitungen leicht modifiziert werden. Da die Anzahl der dedizierten Subpuffer in den "normalen" Ein­ gangspuffern (2.a etc.) nur von der Anzahl der insgesamt vorhandenen dedizierten Puffer­ steuerungen abhängig ist, kann eine Umgruppierung der Prioritätsklassen (verbunden mit einer Umwidmung der entsprechenden dedizierten Puffersteuerungen) ohne größere Hard­ ware-Modifikationen im laufenden Betrieb erfolgen.

Fig. 5 zeigt die Bearbeitung von Zellen aus konstantbitratigen Verbindungen (nur diese sind eingezeichnet) durch vorherige Markierung von Bitpositionen auf den Koordinie­ rungsleitungen. Es sind insgesamt drei Eingangsleitungen der Vermittlungseinrichtung ge­ zeichnet (1, 2, 3), die Zellen für die drei dargestellten Ausgangsleitungen (A, B, C) haben. Die Pfeile zeigen jeweils die Signalflußrichtung auf den einzelnen Leitungen. Die Vermitt­ lungsbeziehungen innerhalb des Kerns der Vermittlungseinrichtung sind hier durch die ge­ strichelten Pfeile angedeutet. Die Zellen sind entsprechend ihren Zielausgängen auf den Eingangsleitungen gekennzeichnet. Sie kommen zu den Zeitpunkten t₀ bis t₁₀ an der Ver­ mittlungseinrichtung an und verlassen diese zu den Zeitpunkten t₁ bis t₁₂ (wobei die genaue Zeitdifferenz von t₀ nach t₁ hier ohne weitere Bedeutung ist). Die in Rahmen Ra0 bis Ra11 (entsprechend den einzelnen Zelldauern) gruppierten Bitpositionen auf der Koordinie­ rungsleitung sind sind entlang der senkrechten Linie in der Bildmitte eingezeichnet. Im Beispiel haben u. a. jeweils nach 8 Zelldauern (also zu t₁, t₉...) alle drei Eingänge je eine Zelle aus einer konstantbitratigen Verbindung. Entsprechend sind die A-Bitpositionen von Rahmen 1, 2 und 3 (sowie 9, 10 und 11 etc.) für die ausschließliche Verwendung durch Zel­ len aus konstantbitratigen Verbindungen markiert worden (Schraffur). Durch den seriellen Zugriff der Eingangspuffersteuerungen auf die Koordinierungsleitung werden also die Eingänge 1, 2 und 3 stets in der gleichen, deterministischen Reihenfolge bedient.

Claims (4)

1. Verfahren zur Koordinierung der Absendeerlaubnis von ATM-Zellen in einer ATM- Vermittlungseinrichtung durch Vorsehen von Eingangspuffern (2), wobei jeder Eingangs­ puffer bezüglich der Ausgänge (9) der Vermittlungseinrichtung in Subpuffer unterteilt ist, und durch Vorsehen einer seriellen Datenleitung (6) zwischen den Steuerungen (3) der ein­ zelnen Eingangspuffer, auf der Bitpositionen für jeden Ausgang eingerichtet sind, die Bele­ gungsinformation (B) und Reservierungsinformation (R) beinhalten, wobei eine Zuord­ nung des Setzens einer Belegungsinformation (B) von Bitpositionen auf der seriellen Leitung zur Absendeerlaubnis einer ATM-Zelle zum der Bitposition zugeordneten Aus­ gang (9) vorgenommen wird, wobei das Setzen der Belegungsinformation (B) durch die einzelnen Puffersteuerungen prinzipiell ohne Berücksichtigung von Fairneßaspekten stets bei derjenigen Eingangspuffersteuerung beginnt, die sich am Anfang der seriellen Leitung befindet, und wobei ein Fairneßausgleich der Durchsätze einzelner bezüglich der gleichen Ausgänge konkurrierender Eingangspuffer durch ein dem Setzen der Belegungsinforma­ tion (B) überlagertes adaptives Reservierungsverfahren hergestellt wird, indem jeweils in einem Reservierungszyklus eine notwendige Anzahl von Guthaben an zu reservierenden Bitpositionen (R) ermittelt wird und die reservierten Bitpositionen auf der seriellen Lei­ tung durch Setzen einer Reservierungsinformation (R) gekennzeichnet werden, wobei die einzelnen Eingangspuffersteuerungen im Rahmen ihrer Anzahlen an Guthaben jeweils Be­ legungsinformation (B) für reservierte Bitpositionen setzen können.

2. Koordinierungsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Puffer­ steuerungen entlang der seriellen Leitung nach Bedarf durch die Unterbrechung der ent­ sprechenden Reservierungsleitungen, nicht aber der Belegungsleitung, in zusammenhän­ gende Gruppen unterteilt werden können und somit jeweils für die Steuerungen innerhalb einer Gruppe ein von den Steuerungen der anderen Gruppen unabhängiges Reservierungs­ verfahren durchgeführt wird, aber die von einer Gruppe belegten Bitpositionen von den nachfolgenden Gruppen nicht nochmals belegt werden können, wodurch sich jede Gruppe einer eigenen Prioritätsklasse bezüglich des Zugriffs auf die Ausgänge der Vermittlungs­ einrichtung zuordnen läßt.

3. Koordinierungsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß nur die Steue­ rungen der untersten Gruppe den eigentlichen Eingängen der Vermittlungseinrichtung zu­ geordnet sind, während die auf der seriellen Koordinierungsleitung davor liegenden Grup­ pen die Übertragung höher priorisierter ATM-Zellen abwickeln und dazu von den Steuerungen der untersten Gruppe die entsprechenden Zellen über die Rückschleifung de­ dizierter Ausgänge erhalten, wobei der Zugang der Steuerungen der untersten Gruppe auf diese Rückführungsleitungen über zusätzlich eingeführte Bitpositionen geregelt wird.

4. Koordinierungsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß entsprechend dem Verkehrsaufkommen an ATM-Zellen aus Verbindungen konstanter Bitrate eine An­ zahl von Bitpositionen auf der seriellen Leitung durch eine Kopfstation (die den Bitstrom erzeugt) dergestalt gekennzeichnet werden, daß die Eingangspuffersteuerungen nur für die Absendung von Zellen aus den konstantbitratigen Verbindungen die so gekennzeichneten Bitpositionen belegen dürfen.