DE19534783A1 - Verfahren zum Selbsttest eines Mikrocontrollers - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Selbsttest eines Mikrocontrollers, der in einem Festwertspeicher gespeicherte Daten enthält. Die Erfindung betrifft außerdem einen Mi­ krocontroller zur Durchführung des Verfahrens.

Bei Mikrocontrollern ist heutzutage neben dem Mikroprozessor­ kern meist auch ein Festwertspeicher (Read Only Memory, ROM) auf dem Chip integriert. Der Speicher enthält Daten, die beispielsweise ein Programm darstellen, das durch den Mi­ krocontroller abgearbeitet wird.

Die vom Festwertspeicher auf dem Chip belegte Fläche ist relativ groß und kann in der Praxis von einem Drittel bis zur Hälfte der Gesamtfläche des gesamten Mikrocontrollers rei­ chen. Die Wahrscheinlichkeit, daß der Festwertspeicher bei­ spielsweise aufgrund von Verunreinigungen während des Her­ stellungsprozesses oder im Halbleitermaterial fehlerhaft ist, ist folglich relativ hoch. Bereits ein Fehler in einer einzi­ gen, ein Datum speichernden Zelle führt zur Unbrauchbarkeit des gesamten Speichers. Bisher wird der gesamte Mikrocontrol­ ler dann als unbrauchbar verworfen oder wird nur einge­ schränkt verwendet, indem der Zugriff auf den Festwertspei­ cher abgeschaltet wird und der Mikrocontroller als speicher­ lose Produktvariante benutzt wird.

Der Erfindung liegt die Aufgabe zugrunde, ein eingangs ge­ nanntes Verfahren und einen geeigneten Mikrocontroller anzu­ geben, so daß die Verwendbarkeit des Mikrocontrollers erhöht wird.

Erfindungsgemäß wird diese Aufgabe in bezug auf das Verfahren durch die Merkmale des Patentanspruchs 1 gelöst. Ein Mi­ krocontroller zur Durchführung des Verfahrens ist in Patent­ anspruch 5 angegeben.

In der Praxis wird die auf dem Mikrocontrollerchip angebotene Speicherkapazität des Festwertspeichers kaum vollständig ausgenutzt. Erfahrungsgemäß wird meist nur die Hälfte oder noch weniger der verfügbaren Speicherkapazität mit Daten belegt. Dies liegt daran, daß die Architektur des Mikrocon­ trollers und somit auch die verfügbare Speicherkapazität standardgemäß zur Verfügung gestellt wird, während je nach Kundenwunsch bei der Herstellung ein Programm im Festwert­ speicher durch einen entsprechend personalisierten Masken­ schritt eingebracht wird. Dabei ist der Anwender bestrebt, die verfügbare Speicherkapazität deshalb nur zu dem obenge­ nannten Anteil auszunutzen, um spätere Softwareänderungen und Weiterentwicklungen problemlos mit der gleichen Mikrocontrol­ lerarchitektur realisieren zu können.

Durch die Erfindung wird der nicht genutzte Flächenanteil für den Festwertspeicher zur Bereitstellung von Redundanz verwen­ det, indem mindestens ein zweiter Festwertspeicher vorgesehen wird, in welchem die Daten des ersten Speichers nochmals entsprechend abgespeichert sind. In praktischen Fällen werden die Daten der beiden Festwertspeicher identisch sein. Gegebe­ nenfalls sind die gespeicherten Daten in den beiden Speichern bis auf solche Unterschiede identisch, die durch die Umset­ zung auf den jeweiligen anderen Speicher bedingt sind, z. B. Sprungadressen. Die Feststellung, ob der Dateninhalt des voreingestellten ersten Festwertspeichers fehlerfrei gespei­ chert ist, läuft zweckmäßigerweise bei der Initialisierung des Mikrocontrollers ab, beispielsweise unmittelbar nach einem "Reset". Während der Abarbeitung des Anwendungspro­ gramms bleibt aber die durch den mindestens zweiten Festwert­ speicher vorgesehene zusätzliche Redundanz für den Anwender unbemerkt.

Nachfolgend wird die Erfindung anhand des in der Zeichnung dargestellten Mikrocontrollers näher erläutert. Es sind dabei nur die in Zusammenhang mit der Erfindung wesentlichen Ele­ mente des Mikrocontrollers dargestellt. Der Mikrocontroller enthält neben dem softwaresteuerbaren Mikroprozessorkern weitere Elemente, wie beispielsweise Speicher für Programme und Daten. Hierzu enthält der Mikrocontroller einen ersten als ROM ausgeführten Festwertspeicher 1 sowie einen zweiten entsprechenden Festwertspeicher 2. In ROM 1 und ROM 2 sind Programme und Daten gespeichert, die vom Mikroprozessorteil des Mikrocontrollers während des Normalbetriebs abgearbeitet werden. Die Verarbeitungsvorgänge werden von der zentralen Verarbeitungseinheit (CPU) 3 gesteuert. Die Einheiten 1, 2, 3 tauschen Adreß-, Daten- und Steuersignale über einen internen Bus 4 aus.

Der erste Speicher 1 enthält neben dem Anwendungsprogramm und den Anwendungsdaten auch einen Speicherbereich 10, in welchem die Ablaufsteuerung für das erfindungsgemäße Verfahren abge­ legt ist. Durch die CPU 3 ist festgelegt, daß während der Initialisierungsphase des Mikrocontrollers automatisch das im Bereich 10 gespeicherte Programm gestartet wird. Dieses Programm könnte auch in einem sogenannten Boot-ROM-Speicher separat von den gezeigten Speichern 1, 2 abgelegt sein. Ein solches Boot-ROM wird beim Start des Mikrocontrollers automa­ tisch abgearbeitet und enthält entsprechende Initialisie­ rungsroutinen. Der Speicher 1 enthält darüber hinaus einen Speicherabschnitt 11 zur Speicherung mindestens eines Ver­ gleichswerts. Wenn das Überprüfungsprogramm 10 abläuft, wird aus den im Speicher 1 gespeicherten Daten ein aktuell vorlie­ gender Prüfwert berechnet und mit dem im Bereich 11 gespei­ cherten Referenzwert verglichen. Stimmen beide Werte überein, bedeutet dies, daß die im Speicher 1 gespeicherten Daten korrekt sind. Weichen die Werte voneinander ab, bedeutet dies, daß die im Speicher 1 gespeicherten Daten fehlerhaft sind. Prinzipiell kann für das Überprüfungsprogramm 10 jegli­ ches bekannte Verfahren angewendet werden, mit dem der Daten­ inhalt des Speichers 1 auf seine korrekte Speicherung hin überprüft wird. Das Programm 10 wird dabei von der CPU 3 abgearbeitet.

Wenn festgestellt wird, daß der Speicher 1 fehlerhaft ist, wird die Adressierungslogik 5 der CPU 3 derart umgeschaltet, daß automatisch aus dem Speicher 2 ausgelesen wird. Zweckmä­ ßigerweise ist auch dort ein dem Überprüfungsprogramm 10 entsprechendes Programm 12 gespeichert sowie mindestens ein entsprechender Vergleichswert 13.

Die Umschaltung zwischen den Speichern 1, 2 wird in der Adressierungslogik 5 dadurch erreicht, daß die auf den Bus 4 ausgegebene Adresse automatisch derart ergänzt wird, daß nicht der Speicher 1, sondern der Speicher 2 adressiert wird. Von den übrigen Teilen der CPU 3 bleibt diese Umschaltung unbemerkt. Beispielsweise kann hierzu das höchstwertige Bit (MSB) anstelle einer "0" (Speicher 1) auf "1" (Speicher 2) umgeschaltet werden. Dies wird dadurch erreicht, daß ein Speichermittel 6 vorgesehen ist, das dann mit einer Kennung entsprechend gesetzt wird, wenn durch das Programm 10 ein Fehler im Speicher 1 festgestellt wird. Das Speichermittel 6, z. B. ein Flip-Flop, steuert einen Multiplexer 7 an, der von der das MSB der von der CPU gelieferten Adresse auf "1" setzt, und somit den Adreßbereich des Speichers 2 auswählt. Insgesamt bleiben die vorgesehene Redundanz und die gegebe­ nenfalls auszuführende Umschaltung für das Anwendungsprogramm unsichtbar. Das Programm 10 und das Programm 12 werden unmit­ telbar nach dem Reset während der Initialisierungsphase ausgeführt. Wenn die Programme 10 bzw. 12 nicht vorhanden sind, kann die durch die Speicher 1, 2 zur Verfügung ge­ stellte Speicherkapazität vollständig von einem einzigen Anwendungsprogramm benutzt werden, indem die von der CPU 3 ausgegebenen Adressen den Adreßraum der gesamten Speicherbe­ reichs der Speicher 1 und 2 zusammen umfassen.

Bekanntlich werden integrierte Schaltkreise unmittelbar nach ihrer Herstellung in einem Testautomaten auf Produktionsfeh­ ler und Funktionsfähigkeit getestet. Zweckmäßigerweise läßt man auch solche erfindungsgemäßen Mikrocontroller diesen Herstellungstest unbeanstandet passieren, die in nur einem der Festwertspeicher 1, 2 einen Fehler aufweisen. In diesem Fall kann im Speicher 2 das Programm 10 sowie der Vergleichs­ wert 13 entfallen. Sind diese trotzdem vorhanden, können auch nachträgliche Ausfälle durch Alterung erkannt werden. Anstel­ le der Anordnung des Programms 12 im Speicher 2 kann auch dessen Anordnung, wie bereits angegeben, in einem Boot-ROM vorgesehen sein.

Zweckmäßigerweise bildet das Programm 10 (bzw. 12) eine sogenannte Checksumme über den gesamten Speicherinhalt des Speichers 1 (bzw. 2). Dies bedeutet, daß die bekanntlich wortweise im Speicher organisierten Daten Speicherwort für Speicherwort aufaddiert werden und der Summenwert die soge­ nannte Checksumme bildet, die dann mit dem gespeicherten Vergleichswert 11 (bzw. 13) verglichen wird. Falls ausrei­ chend, wird eine solche Checksumme nur für einen Teil des Speicherinhalts gebildet oder es werden mehrere Checksummen für mehrere Teile blockweise gebildet. Entspricht die berech­ nete Checksumme dem gespeicherten Wert 11, bedeutet dies, daß der Speicherinhalt 1 korrekt gespeichert ist. Andernfalls weist dies auf einen Fehler im Speicher 1 hin. Daraufhin wird das Speicherelement 6 gesetzt, so daß das MSB der von der CPU 3 abgegebenen Adressen gesetzt wird und folglich automatisch bei Speicherzugriffen stets auf den Festwertspeicher 2 zuge­ griffen wird.

Alternativ ist möglich, anstelle der Checksummenbildung für jedes gespeicherte Datenwort außerdem ein Paritätsbit abzu­ speichern. Die Überprüfungsroutine 10 berechnet dann für jedes gespeicherte Datenwort das sich ergebende Paritätsbit und vergleicht dieses mit dem abgespeicherten Vergleichspari­ tätsbit, um festzustellen, ob das Datenwort korrekt vorliegt.

Zur Paritätsbildung werden alle Bits eines Wortes auf summiert und das sich ergebende LSB gibt das Paritätsbit an. Die Überprüfung mittels Paritätsbits erfordert jedoch im Ver­ gleich zur Checksummenüberprüfung einen höheren Speicherauf­ wand.

Die Wahrscheinlichkeit, daß im Festwertspeicher 1 mehrere Fehler auftreten, die sich gegenseitig bei der Funktionsüber­ prüfung durch das Programm 10 kompensieren, ist relativ gering. Um auszuschließen, daß das Programm 10 trotz solcher sich kompensierender Fehler als funktionsrichtig festgestellt wird, ist es zweckmäßig, solche Fehler beim Testen im Testau­ tomaten nach der Herstellung festzustellen und dann den IC zu verwerfen. Andererseits kann auch eine Kombination von Checksummenüberprüfung und Paritätsbitüberprüfung vom Pro­ gramm 10 ausgeführt werden. Es reicht aus, ein Paritätsbit für eine Anzahl von Datenworten zu berechnen und dieses Paritätsbit mit einem im Speicher 1 gespeicherten Vergleichs­ bit zu vergleichen. Die Wahrscheinlichkeit einer Nichterken­ nung von sich gegenseitig kompensierenden Fehlern wird da­ durch erheblich verringert. Solche eventuell noch auftreten­ den Fehler können bei dem bereits angegebenen Herstellungs­ test ausgeschlossen werden oder müssen beim Anwendungstest im System erkannt werden.

Durch das erfindungsgemäße Verfahren wird insbesondere ver­ mieden, daß der Testautomat auf den Chip einwirkt, um die Umschaltung einzuprogrammieren. Die Umschaltung auf den fehlerfreien Speicher wird vielmehr vom Mikrocontroller selbst als notwendig festgestellt und von diesem selbst eingestellt.

Claims (5)

1. Verfahren zum Selbsttest eines Mikrocontrollers, der mindestens zwei Festwertspeicher (1, 2) enthält, die einander entsprechenden Dateninhalt aufweisen, bei dem durch eine Steuerungseinrichtung (3) des Mikrocontrollers überprüft wird, ob der Dateninhalt in einem der Festwertspeicher (1) fehlerfrei gespeichert ist und bei Vorliegen eines Fehlers Speicherzugriffsmittel (5) derart eingestellt werden, so daß nachfolgend auf den anderen der Festwertspeicher (2) zuge­ griffen wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Überprüfung des Dateninhalts des einen der Festwertspei­ cher (1) mindestens eine Summe aus Teilen des gespeicherten Dateninhalts gebildet wird und diese Summe mit einem Ver­ gleichswert (11) verglichen wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der eine Festwertspeicher (1) jeweils wortweise adressierbar sind, wobei ein Wort eine feste Anzahl von Bitstellen umfaßt, und daß die Summe über alle Worte gebildet wird und mit dem Vergleichswert (11) verglichen wird.

4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß für Teilabschnitte des im einen Festwertspeicher (1) gespei­ cherten Dateninhalts, die mindestens ein Wort enthalten, jeweils eine Paritätsüberprüfung ausgeführt wird, bei der der für jeden Teilabschnitt ermittelte Paritätswert mit einem auf dem Mikrocontroller gespeicherten Vergleichsparitätswert verglichen wird.

5. Mikrocontroller zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, gekennzeichnet durch mindestens einen ersten und einen zweiten einander entspre­ chende Daten enthaltenden Festwertspeicher (1, 2), eine Steuerungseinrichtung (3), einen Speicher (10), der ein Programm enthält, durch das feststellbar ist, ob der Datenin­ halt des ersten Festwertspeichers (1) fehlerfrei ist, und ein Speichermittel (6) zum Speichern einer vom Ablauf des Pro­ gramms einstellbaren Kennung, in Abhängigkeit derer Adressie­ rungsmittel (5) für Zugriffe auf die Festwertspeicher vom ersten auf den zweiten Festwertspeicher (2) umschaltbar sind.