DE19528865C1 - Schaltungsanordnung mit einer Verstärkerstufe - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1.

Eine derartige Schaltungsanordnung ist aus Gray, Meyer: "Analysis and Design of Analog Integrated Circuits", John Wiley and Sons, Seite 371, 1993 bekannt. Die dort beschriebene Schaltungsanordnung weist einen Ver­ stärkertransistor in Emitterschaltung und einen Stromquellentransistor als Ausgangsstromquelle einer Stromspiegelschaltung auf. Die Basis des Verstär­ kertransistors ist mit einem Verstärkereingang, dem ein Verstärkereingangs­ signal zugeführt wird, verbunden, die Kollektoren der beiden Transistoren sind an einen Verstärkerausgang, an dem ein Verstärkerausgangssignal ansteht, verbunden, der Emitter des Stromquellentransistors ist mit einem ersten Versorgungsanschluß, an dem ein erstes Versorgungspotential an­ steht, verbunden, der Emitter des Verstärkertransistors ist mit einem zwei­ ten Versorgungsanschluß, an dem ein zweites Versorgungspotential ansteht, verbunden und die Basis des Stromquellentransistors ist mit einem Strom­ steuereingang verbunden, dem ein Stromsteuersignal zur Einstellung eines am Kollektor des Stromquellentransistors anstehenden Kollektorstromes zugeführt wird.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung ge­ mäß dem Oberbegriff des Patentanspruchs 1 anzugeben, die mit geringem Schaltungsaufwand realisierbar ist, die integrierbar ist, die eine geringe Stromaufnahme und einen großen Aussteuerbereich aufweist und deren Verstärkerstufe aktivierbar und deaktivierbar ist. Die Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst. Vorteilhafte Aus­ gestaltungen und Weiterbildungen ergeben sich aus den Unteransprüchen.

Die erfindungsgemäße Schaltungsanordnung weist eine Verstärkerstufe mit einem als MOS-Transistor ausgeführten Schalttransistor und mit einer Steuer­ einheit zur Ansteuerung des Schalttransistors auf. Der Stromquel­ lentransistor ist über den Schalttransistor mit dem ersten Versorgungsan­ schluß verbunden, d. h., der Emitter des Stromquellentransistors ist an den Drain-Anschluß des Schalttransistors und der erste Versorgungsanschluß an den Source-Anschluß des Schalttransistors angeschlossen. Die Steuereinheit weist einen ersten Steuereingang und einen mit dem Gate des Schalttransi­ stors verbundenen Steuerausgang auf. Dem Steuereingang wird ein erstes Schaltsignal zugeführt, das am Steuerausgang eine Schaltspannung gene­ riert, durch die der Schalttransistor in einen leitenden oder einen sperren­ den Zustand geschaltet wird. Im leitenden Zustand fungiert der Schalttransistor als Emitterwiderstand des Stromquellentransistors und im sperrenden Zustand als offener Schalter, der den Stromfluß durch den Stromquellentransistor unterbricht.

Die Steuereinheit weist vorzugsweise eine Z-Diode und eine über den ersten Steuereingang steuerbare Schalteinheit auf. Die Kathode der Z-Diode ist mit dem ersten Versorgungsanschluß verbunden und ihre Anode ist mit dem Steuerausgang und mit der steuerbaren Schalteinheit verbunden. Die steu­ erbare Schalteinheit kann über das dem ersten Steuereingang zugeführte Schaltsignal ein- und ausgeschaltet werden. Im eingeschalteten Zustand be­ wirkt sie einen durch die Z-Diode fließenden Strom. Als Folge dieses Stromes fällt entlang der Z-Diode eine Spannung ab, die dem Schalttransistor als Schaltspannung zugeführt wird, welche diesen in den leitenden Zustand schaltet. Bei sperrender Schalteinheit fließt kein Strom durch die Z-Diode, so daß der Spannungsabfall entlang der Z-Diode, d. h. die Schaltspannung am Schalttransistor zu klein ist, um den Schalttransistor in den leitenden Zu­ stand zu schalten. Die Schalteinheit ist vorzugsweise als eine schaltbare erste Stromquelle ausgeführt, die über das erste Schaltsignal geschaltet wird. Der durch diese Stromquelle fließende Strom ist ein Konstantstrom, so daß der Kollektorstrom des Stromquellentransistors und demnach auch das Verstär­ kerausgangssignal unabhängig von Schwankungen der Versorgungspoten­ tiale sind.

Die Steuereinheit weist vorzugsweise eine schaltbare zweite Stromquelle und eine MOS-Stromspiegelschaltung auf. Die schaltbare zweite Stromquelle wird über einen zweiten Steuereingang im Gegentakt zur schaltbaren ersten Stromquelle geschaltet. Dem zweiten Steuereingang wird hierzu ein zum er­ sten Schaltsignal komplementäres, d. h. gegenphasiges, zweites Schaltsignal zugeführt. Der durch die zweite Stromquelle fließende Strom wird über die MOS-Stromspiegelschaltung zum Steuerausgang gespiegelt. Die Z-Diode wird dabei bei ausgeschalteter schaltbaren ersten Stromquelle und eingeschalte­ ter schaltbaren zweiten Stromquelle durch die Stromspiegelschaltung nie­ derohmig überbrückt und bei eingeschalteter schaltbaren ersten Strom­ quelle und ausgeschalteter schaltbaren zweiten Stromquelle durch die schaltbare erste Stromquelle mit Strom versorgt. Die Schaltspannung, die sich dabei entlang der Z-Diode aufbaut, wird somit schnell und sicher zwi­ schen zwei Werten umgeschaltet.

Die Schaltungsanordnung weist vorzugsweise eine zweite Verstärkerstufe auf, die in der gleichen Art wie die erste Verstärkerstufe ausgeführt ist und mit der ein zweites Verstärkereingangssignal verstärkbar ist. Der erste Steu­ ereingang der Steuereinheit der ersten Verstärkerstufe ist vorteilhafterwei­ se mit dem zweiten Steuereingang der Steuereinheit der zweiten Verstär­ kerstufe und der zweite Steuereingang der Steuereinheit der ersten Verstär­ kerstufe mit dem ersten Steuereingang der Steuereinheit der zweiten Ver­ stärkerstufe verbunden. Die beiden Verstärkerstufen werden dann im Ge­ gentakt ein- und ausgeschaltet, d. h. aktiviert und deaktiviert, so daß die Ge­ samtstromaufnahme der Schaltungsanordnung konstant bleibt.

Die Erfindung wird im folgenden anhand der Fig. 1 und 2 näher be­ schrieben. Es zeigen:

Fig. 1 eine Prinzipdarstellung einer erfindungsgemäßen Schaltungsan­ ordnung mit zwei Verstärkerstufen und

Fig. 2 eine Prinzipdarstellung einer Steuereinheit aus einer der Ver­ stärkerstufen aus Fig. 1.

Gemäß der Fig. 1 weisen die beiden Verstärkerstufen V, V′ jeweils einen als npn-Transistor ausgeführten Verstärkertransistor T₁ bzw. T_1′, jeweils einen als pnp-Transistor ausgeführten Stromquellentransistor T₂ bzw. T_2′, jeweils einen als p-MOS-Transistor ausgeführten Schalttransistor M₁ bzw. M_1′ und je­ weils eine Steuereinheit S bzw. S′ auf. Der Verstärkereingang V_E bzw. V_E′ der Verstärkerstufe V bzw. V′, an dem als Eingangssignal die Eingangsspannung U_E bzw. U_E′ anliegt, ist mit der Basis des Verstärkertransistors T₁ bzw. T_1′ ver­ bunden. Der Emitter des Verstärkertransistors T₁ und des Verstärkertransi­ stors T_1′ ist mit dem als Masseanschluß M ausgeführten zweiten Versor­ gungsanschluß A′ verbunden und der Kollektor des Verstärkertransistors T₁ bzw. T_1′ ist mit dem Verstärkerausgang V_A bzw. V_A′, an dem als Ausgangs­ signal der Ausgangsstrom I_A bzw. I_A′ ansteht, verbunden. Der Kollektor des Stromquellentransistors T₂ bzw. T_2′ ist ebenfalls mit dem Verstärkerausgang VA bzw. VA′ verbunden; die Basis des Stromquellentransistors T₂ bzw. T₂ ist an den Stromsteuereingang V_S bzw. V_S′ der Verstärkerstufe V bzw. V′ ange­ schlossen und der Emitter des Stromquellentransistors T₂ bzw. T_2′ ist über die Drain-Source-Strecke des Schalttransistors M₁ bzw. M_1′ mit dem ersten Versorgungsanschluß A, an dem das Versorgungspotential U_A anliegt, ver­ bunden. Die beiden Steuereinheiten S und S′ weisen jeweils einen ersten Steuereingang S_E1 bzw. S_E1′, jeweils einen zweiten Steuereingang S_E2 bzw. S_E2′ und jeweils einen mit dem Gate des Schalttransistors M₁ bzw. M_1′ ver­ bundenen Steuerausgang S_A bzw. S_A′ auf. Der erste Steuereingang S_E1 der Steuereinheit S und der zweite Steuereingang S_E2′ der Steuereinheit S′ sind mit einem Schalteingang E_Sch verbunden, an dem eine digitale Steuerspan­ nung - das erste Schaltsignal U_Sch - anliegt; der zweite Steuereingang S_E2 der Steuereinheit S und der erste Steuereingang S_E1′ der Steuereinheit S′, an denen das zum ersten Schaltsignal U_Sch komplementäre zweite Schaltsignal U_Sch′ anliegt, sind über einen CMOS-Inverter INV mit dem Schalteingang E_Sch verbunden. Die Stromsteuereingänge V_S, V_S′ der beiden Verstärkerstufen V, V′ sind mit der Basis und mit dem Kollektor des als pnp-Transistor ausgeführ­ ten Referenztransistors T₀ sowie mit dem Referenzanschluß R, an dem der Referenzstrom I_Ref ansteht, verbunden. Der Emitter des Referenztransistors ist über die Drain-Source-Strecke des p-MOS-Transistors M₀ an den ersten Ver­ sorgungsanschluß A angeschlossen; das Gate des p-MOS-Transistors M₀ ist mit der Anode der Z-Diode D₀ und über die Ruhestromquelle 10, welche einen zum Referenzstrom proportionalen Strom erzeugt, mit dem Masseanschluß M, d. h. mit dem zweiten Versorgungsanschluß A′ verbunden und die Katho­ de der Z-Diode D₀ ist an den ersten Versorgungsanschluß A angeschlossen. Der Referenztransistor T₀, der p-MOS-Transistor M₀, die Stromquellentransi­ storen T₂ und T_2′, und die Schalttransistoren M₁ und M_1′ bilden zusammen eine Stromspiegelschaltung, die aus dem Referenzstrom I_Ref den am Kollek­ tor des Stromquellentransistors T₂ bzw. T_2′ anstehenden Kollektorstrom I_C bzw. I_C′ erzeugt. Die beiden Stromquellentransistoren T₂ und T_2′ sind dabei als Ausgangsstromquellen der Stromspiegelschaltung geschaltet, die über den jeweiligen Schalttransistor M₁ bzw. M_1′ im Gegentakt ein- und ausschalt­ bar sind. Die Verstärkerstufe V bzw. V′ ist dabei bei eingeschaltetem Schalt­ transistor M₁ bzw. M_1′ aktiviert, d. h. eingeschaltet, und bei ausge­ schaltetem Schalttransistor M₁ bzw. M_1′ deaktiviert, d. h. ausgeschaltet. Zum Schalten der Schalttransistoren M₁ und M_1′ werden das erste Schaltsignal U_Sch und das zu diesen komplementäre zweite Schaltsignal U_Sch′ den jewei­ ligen Steuereingängen S_E1, S_E1′, S_E2, S_E2′ der beiden Steuereinheiten S, S′ zugeführt. Die Steuereinheiten S, S′ erzeugen daraus die an den Steueraus­ gängen S_A bzw. S_A′ anstehenden Schaltspannungen U_GS bzw. U_GS′. Dabei ist die Schaltspannung U_GS bzw. U_GS′ bei leitendem, d. h. bei eingeschaltetem Schalttransistor M₁ bzw. M_1′ gleich der am p-MOS-Transistor M₀ anliegenden Gate-Source-Spannung U_GS0 und bei sperrendem, d. h. bei ausgeschaltetem Schalttransistor M₁ bzw. M_1′ in etwa gleich 0 V. Im leitenden Zustand fungieren die Schalttransistoren M₁, M_1′ als Emitterwiderstände, mit denen jeweils eine Emittergegenkopplung für den Stromquellentransistor T₂ bzw. T_2′ realisiert wird, und im sperrenden Zustand als offene Schalter, mit denen der Stromfluß durch den jeweiligen Stromquellentransistor T₂ bzw. T_2′ unterbrochen und somit die jeweilige Verstärkerstufe V bzw. V′ deaktiviert wird. Der bei leitendem Schalttransistor M₁ bzw. M_1′ durch den Stromquellentransistor T₂ bzw. T_2′ fließende Kollektorstrom I_C bzw. I_C′ ist proportional zum Referenzstrom I_Ref wobei der Proportionalitätsfaktor über das Flächenverhältnis des Stromquellentransistors T₂ und des Referenztransistors T₀ bzw. des Stromquellentransistors T_2′ und des Referenztransistors T₀ festgelegt wird. Die Schalttransistoren M₁ bzw. M_1′ sind, um einen Proportionalitätsfaktor mit hoher Genauigkeit zu erhalten, derart ausgeführt, daß die Drain Source Spannung U_DS bzw. U_DS′ des Schalttransistors M₁ bzw. M_1′ bei leitendem Schalttransistor M₁ bzw. M_1′ gleich der Drain Source Spannung U_DS0 des p-MOS-Transistors M₀ ist.

Fig. 2 zeigt stellvertretend für die beiden gleichartig ausgeführten Steuer­ einheiten S und S′, die Steuereinheit S der ersten Verstärkerstufe V. Diese umfaßt die Z-Diode D₁, die in der gleichen Art ausgeführt ist wie die Z-Diode D₀, die schaltbare erste Stromquelle S₁, die schaltbare zweite Stromquelle S₂ und die MOS-Stromspiegelschaltung SM mit jeweils einem als p-MOS-Tran­ sistor ausgeführten Referenz-MOS-Transistor M₂ und jeweils einem ebenfalls als p-MOS-Transistor ausgeführten Stromquellen-MOS-Transistor M₃. Der erste Versorgungsanschluß A ist mit dem Source-Anschluß des Referenz-MOS-Tran­ sistors M₂, mit dem Source-Anschluß des Stromquellen-MOS-Tran­ sistors M₃ und mit der Kathode der Z-Diode D₁ verbunden. Der Drain-An­ schluß des Stromquellen-MOS-Transistors M₃ ist mit der Anode der Z-Diode D₁ und mit dem Steuerausgang S_A verbunden und über die schaltbare erste Stromquelle S₁ an den Masseanschluß M angeschlossen. Der Gate-Anschluß des Referenz-MOS-Transistors M₂ und der Gate-Anschluß des Stromquellen-MOS-Tran­ sistors M₃ sind an den Drain-Anschluß des Referenz-MOS-Transistors M₂ und über die schaltbare zweite Stromquelle S₂ mit dem Masseanschluß M verbunden. Die schaltbaren Stromquellen S₁, S₂ sind jeweils als Stromquelle I₁, I₂ mit nachgeschaltetem n-MOS-Transistor M₄ bzw. M₅ ausgeführt. Die Stromquellen I₁, I₂ und die Ruhestromquelle I₀ sind als Stromquellen einer bipolaren Stromspiegelschaltung ausgeführt und liefern alle den gleichen und zum Referenzstrom I_Ref proportionalen Strom. Die n-MOS-Transistoren M₄, M₅ wirken im leitenden Zustand als Widerstände und im sperrenden Zustand als offene Schalter, die den Stromfluß durch die Stromquellen I₁ bzw. I₂ unterbrechen. Die schaltbaren Stromquellen S₁ und S₂ werden durch das erste Schaltsignal U_Sch und durch das dazu komplementäre zweite Schaltsignal U_Sch′ im Gegentakt geschaltet. Bei eingeschalteter schaltbaren ersten Stromquelle S₁ ist die schaltbare zweite Stromquelle S₂ demnach ausgeschaltet, so daß durch den Referenz-MOS-Transistor M₂ und durch den Stromquellen-MOS-Transistor M₃ kein Strom fließt. Der von der ersten Stromquelle I₁ gelieferte Strom fließt dabei durch die Z-Diode D₁ und bewirkt am Steuerausgang S_A die Schaltspannung U_GS. Diese ist, da der durch die Stromquelle I₁ fließende Strom und der durch die Ruhestromquelle I₀ fließende Strom und somit auch der durch die Z-Diode D₁ und durch die Z-Diode D₀ fließende Strom gleich sind, gleich der Gate-Source-Span­ nung U_GS0 am p-MOS-Transistor M₀. Der Schalttransistor M₁ be­ findet sich demnach im leitenden Zustand, d. h. die Verstärkerstufe V ist akti­ viert. Bei eingeschalteter schaltbaren zweiten Stromquelle S₂ ist die schalt­ bare erste Stromquelle S₁ ausgeschaltet. Demnach fließt durch die Z-Diode D₁ kein Strom. Da durch den Referenz-MOS-Transistor M₂ der Strom der Stromquelle I₂ fließt, am Drain-Anschluß des Stromquellen-MOS-Transistors M₃ jedoch kein Strom abfließen kann, nimmt das Potential am Drain-An­ schluß des Stromquellen-MOS-Transistors M₃ in etwa den Wert des dem Ver­ sorgungsanschluß A zugeführten ersten Versorgungspotentials U_A an. Die Schaltspannung U_GS ist demzufolge zu klein, um den Schalttransistor M₁ in den leitenden Zustand zu schalten. Der Schalttransistor M₁ befindet sich so­ mit im sperrenden Zustand, d. h. die Verstärkerstufe V ist deaktiviert.

Im vorliegenden Beispiel werden, da der Steuereingang S_E1 mit dem Steuer­ eingang S_E2′ verbunden ist und der Steuereingang S_E2 mit dem Steuerein­ gang S_E1′ verbunden ist, die schaltbare erste Stromquelle S₁ der Steuerein­ heit S gleichzeitig mit der schaltbaren zweiten Stromquelle der Steuerein­ heit S′ ein- bzw. ausgeschaltet und die schaltbare zweite Stromquelle S₂ der Steuereinheit S gleichzeitig mit der schaltbaren ersten Stromquelle der Steu­ ereinheit S′ aus- bzw. eingeschaltet. Die Verstärkerstufen V bzw. V′ werden demnach im Gegentakt aktiviert bzw. deaktiviert, so daß sich durch deren Aktivierung und Deaktivierung der Gesamtstromverbrauch der Schaltungs­ anordnung nicht ändert.

Claims (6)

1. Schaltungsanordnung mit einer ersten Verstärkerstufe (V), die einen bipolaren Verstärkertransistor (T₁) in Emitterschaltung und einen bipolaren Stromquellentransistor (T₂) aufweist, wobei

• - der Emitter des Stromquellentransistors (T₂) mit einem ersten Versorgungsanschluß (A) verbunden ist, an dem ein erstes Versor­ gungspotential (U_A) anliegt,
• - der Emitter des Verstärkertransistors (T₁) mit einem zweiten Versorgungsanschluß (A′) verbunden ist, an dem ein zweites Ver­ sorgungspotential (U_A′) anliegt,
• - der Kollektor des Verstärkertransistors (T₁) und der Kollektor des Stromquellentransistors (T₂) mit einem Verstärkerausgang (V_A) der Verstärkerstufe (V) verbunden sind, an dem ein Verstärkeraus­ gangssignal (I_A) ansteht,
• - die Basis des Verstärkertransistors (T₁) mit einem Verstärkereingang (V_E) der Verstärkerstufe (v) verbunden ist, an dem eine Ver­ stärkereingangsspannung (U_E) anliegt
• - und die Basis des Stromquellentransistors (T₂) mit einem Stromsteuereingang (V_S) der Verstärkerstufe (V) verbunden ist, an dem ein Steuersignal (U_S) zur Steuerung eines durch den Strom­ quellentransistor (T₂) fließenden Kollektorstromes (I_C) anliegt, dadurch gekennzeichnet,
• - daß die Verstärkerstufe (v) einen als MOS-Transistor ausgeführten Schalttransistor (M₁) aufweist, dessen Drain-Anschluß mit dem Emitter des Stromquellentransistors (T₂) und dessen Source-Anschluß mit dem ersten Versorgungsanschluß (A) verbunden ist
• - und daß die Verstärkerstufe (V) eine Steuereinheit (S) mit einem mit dem Gate des Schalttransistors (M₁) verbundenen Steuerausgang (S_A) und mit einem ersten Steuereingang (S_E1) aufweist, an dem ein erstes Schaltsignal (U_Sch) anliegt, das am Steuerausgang (S_A) eine Schaltspan­ nung (U_GS) zum Schalten des Schalttransistors (M₁) generiert.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinheit (S) eine Z-Diode (D₁) mit einer mit dem ersten Versorgungsan­ schluß (A) verbundenen Kathode und einer mit dem Steuerausgang (S_A) der Steuereinheit (S) verbundenen Anode und eine über den ersten Steuerein­ gang (S₁) der Steuereinheit (S) steuerbare Schalteinheit (S₁) aufweist, die mit der Anode der Z-Diode (D₁) verbunden ist und durch die ein durch die Z-Diode (D₁) fließender Strom (I₁) ein- oder ausschaltbar ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Schalteinheit (S₁) als eine über den ersten Steuereingang (S_E1) der Steuerein­ heit (S) schaltbare erste Stromquelle (S₁) ausgeführt ist.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Steuereinheit (S) eine über einen zweiten Steuereingang (S_E2) der Steuerein­ heit (S) schaltbare zweite Stromquelle (S₂) aufweist, die im Gegentakt zur schaltbaren ersten Stromquelle geschaltet wird, und daß die Steuereinheit (S) eine MOS-Stromspiegelschaltung (SM) mit einem Referenz-MOS-Transistor (M₂) und einem Stromquellen-MOS-Transistor (M₃) aufweist, wobei der Source-Anschluß des Referenz-MOS-Transistors (M₂) und der Source-Anschluß des Stromquellen-MOS-Transistors (M₃) mit dem ersten Versorgungsanschluß (A) verbunden sind, der Gate-Anschluß des Referenz-MOS-Transistors (M₂), der Gate-Anschluß des Stromquellen-MOS-Transistors (M₃) und der Drain-Anschluß des Referenz-MOS-Transistors (M₂) mit der zweiten schaltbaren Stromquelle (S₂) verbunden sind und der Drain-Anschluß des Stromquellen-MOS-Transi­ stors (M₃) mit dem Steuerausgang (S_A) der Steuereinheit (S) verbunden ist.

5. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch ge­ kennzeichnet, daß sie eine gleichartig ausgeführte zweite Verstärkerstufe (V′) aufweist, an deren Verstärkereingang (V_E′) ein zweites Verstärkerein­ gangssignal (U_E′) anliegt, an deren Verstärkerausgang (V_A′) ein zweites Ver­ stärkerausgangssignal (I_A′) ansteht und an deren Stromsteuereingang (V_S′) das Stromsteuersignal (U_S) anliegt.

6. Schaltungsanordnung nach Anspruch 4 und Anspruch 5, dadurch gekenn­ zeichnet, daß der erste Steuereingang (S_E1) der Steuereinheit (S) der ersten Verstärkerstufe (V) und der zweite Steuereingang (S_E2′) der Steuereinheit (S′) der zweiten Verstärkerstufe (V′) mit einem Schalteingang (E_Sch), an dem das erste Schaltsignal (U_Sch) anliegt, verbunden sind und daß der zweite Steuer­ eingang (S_E2) der Steuereinheit (S) der ersten Verstärkerstufe (V) und der er­ ste Steuereingang (S_E1′) der Steuereinheit (S′) der zweiten Verstärkerstufe (V′) über eine Inverterstufe (INV) mit dem Schalteingang (E_Sch) verbunden sind.