DE1952175A1 - Kopfstation zur UEbertragung von Daten mit Darstellung - Google Patents
Kopfstation zur UEbertragung von Daten mit DarstellungInfo
- Publication number
- DE1952175A1 DE1952175A1 DE19691952175 DE1952175A DE1952175A1 DE 1952175 A1 DE1952175 A1 DE 1952175A1 DE 19691952175 DE19691952175 DE 19691952175 DE 1952175 A DE1952175 A DE 1952175A DE 1952175 A1 DE1952175 A1 DE 1952175A1
- Authority
- DE
- Germany
- Prior art keywords
- flip
- flop circuit
- memory
- signal
- characters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
Description
Kopfstation zur Übertragung von Daten mit Darstellung
Die Erfindung bezieht sich auf eine Datenabfrage- und antwortstelle
für eine Kopfstation, die an eine zentrale Datenverarbeitungsanlage
angeschlossen werden kann und mit ilitteln zur Darstellung der Information, beispielsweise
mit einer Kathodenstrahlröhre, versehen ist.
Bei vielen Kopfstationen dieser Art ist die Darstellung'
der aus der über die übertragungsleitung angeschlossenen zentralen Datenverarbeitungsanlage kommenden Information
und der durch die Kopfstation gelieferten Antworten auf dem Bildschirm keinen hinlänglichen, eine präzise Anordnung
.der auf dem Bildschirm dargestellten Information zulassenden Mitteln zur Steuerung des Formats unterworfen.
Andererseits werden bekannte Kopfstationen mit einem mit einer bestimmten Steuerung des Formats der dargestellten
Information versehenen Darstellungsschirm durch eine Überfülle von Einzelteilen und Steuereinrichtungen abgewertet,
die zu einer sich aus ihnen ergebenden Kostensteigerung der Kopfstation und zu einer gewissen Arbeitsträgheit des gesamten Systems führen.
009820/ 1560
Die der Erfindung zugrundeliegende Aufgabe ist in der Behebung solcher Mangel und Nachteile zu sehen.
Erfindungsgemäss wird eine Kopfstation zur Übertragung
von Daten in Vorschlag gebracht, die gekennzeichnet ist durch einen zyklischen Serienspeicher und eine Taktgebervorrichtung
zum Erzeugen von in dem Speicher eine Folge von Zeichenzellen kenntlich machenden Taktsignalen, eine
Darstellungsvorrichtung, die so eingerichtet ist, dass sie Zeichen in dem Speicher in einer Gruppierung von in
Reihen angeordneten bzw. vorbestimmten Zeichenzellen entsprechenden
Stellen darstellt, und durch nach Bedarf betätigbare Mittel, die auf die Taktgebervorrichtung ansprechen,
um nach Bedarf zwei verschiedene, zwei verschiedene Kombinationen von Zeichenzellen kenntlich machende
und zwei verschiedene Darstellungsformate abgrenzenden Darstellungsanordnungen entsprechende Kombinationen von
Stopsignalen zu erzeugen, und durch eine Steuereinheit, die so eingerichtet ist, dass sie den Zeicheneintrag in
den Speicher so steuert, dass die Zeichen in Gruppen angeordnet sind, deren erstes oder letztes Zeichen in den
durch die Stopsignale kenntlich gemachten Zellen angeordnet sind.
In Veiterausbildung der Erfindung wird eine Kopiäbation
zur Datenübertragung in Vorschlag gebracht, die gekennzeichnet ist durch einen zyklischen Serienspeicher und
eine Taktgebervorrichtung zum Erzeugen von in dem Speicher eine Folge von jje aus einer Vielzahl von Bitstellen
bestehenden Zeichenzellen kenntlich machenden Taktsignalen, eine Darstellungsvorrichtung, die so"eingerichtet
ist, dass sie Zeichen in dem Speicher in einer Gruppierung von in Zeilen angeordneten bzw» vorbestimmten
Zeichenstellen entsprechenden Stellen darstellt, und durch eine Steuereinheit, die so eingerichtet ist, dass sie ^jedes
Zeichen in den Speicher in die durch ein Kennbit markierte
009820/156 0
Zelle eingibt und dann das Kennbit automatisch, in die
nächste Zelle schiebt, wobei die Steuereinheit ferner auf eine Taste anspricht, um alle auf das Kennbit folgenden
Zeichen im Speicher um eine Zelle zu verschieben.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben.
Es zeigen:
Es zeigen:
Fig..I ein Blockdiagramm einer vollständigen Kopfstation
nach der Erfindung,
Figo 2 ein sich auf die Unterteilung des Speichers
beziehendes Zeitdiagramm,
Fig. 3 ein sich auf die Operationen des Entnehmens und des Eingehens von Daten in den Speicher
beziehendes Blockdiagramm,
Fig. 4 ein Blockdiagramm der Steuer- und der Anzeigevorrichtung,
Fig. l} ein sich auf die Formatfunktionen, mit welchen
die Kopfstation nach der Erfindung ver-
- sehen ist, beziehendes Block diagramm,
Fig. 6 ein sich auf die Tabellierfunktionen, mit welchen Endgerät versehen ist, beziehendes
Blockdiagramm.
lemäss Fig. 1 besitzt ein Tastenfeld 1 alphabetische und
numerische Tasten sowie Funktionstasten zum Prüfen der Nachricht. Jedes aus dem Tastenfeld kommendes Zeichen
wird auf einem Kanal 2 zu einer Steuereinheit 3 der Kopfstation übertragen. Die Steuereinheit 3 wirkt über die
009820/ 1 5ΡΠ
■- 4 -
Kanäle 5 und 6 mit einem Speicher A- nach. Art einer Verzögerungsleitung
und über die Kanäle 8 und^9 mit einer
Steuereinheit 7 zusammen. Ein Zeichen wird auf dem Kanal
5 in den Speicher und zugleich auf dem.Kanal 8 in die
Steuereinheit 7 des Bildschirmes 10 übertragen, um dargestellt zu werden. Eine auf diese Weise in den Speicher 4-eingegebene
und auf dem Bildschirm 10 dargestellte Nachricht bleibt zur Verfügung für eine mittels einer Übertragungsleitung
11 an die Kopfstation angeschlossene zentrale Datenverarbeitungsanlage. Sofern es die zentrale
Datenverarbeitungsanlage erfordert, veranlasst eine Leitungssteuereinheit 12, dass die Steuereinheit 3 über
den Kanal 13 die Entnahme der Nachricht aus dem Speicher
4- befiehlt. Die Nachricht wird zeichenweise über den Kanal
6 entnommen, gelangt durch die Steuereinheit 3 hindurch
und erreicht auf dem Kanal 14 die Leitungssteuereinheit
12, die sie über einen Kanal 15 in einen Serien-Parallel-
Speicher 16 überträgt«. Die Nachricht wird durch den Serienspeicher
16 in Reihe gespeichert und auf einem Kanal 17 einem als MODEN bezeichneten Modulator-Demodulator 18 zugeführt,
der sie weiter moduliert und sie auf der übertragungsleitung 11 überträgt.
Wenn andererseits die zentrale Datenverarbeitungsanlage der Kopfstation eine Nachricht zuführen will, so stellt
die LeitungsSteuereinheit 12 den Empfangszustand her, mittels dessen bei empfangsbereitem Endgerät die auf der
Leitung 11 empfangenen und durch den MODEM 18 demodulierten Information sbits auf einem Kanal 19 in den Serien-Parallel
speicher 16 übertragen werden, der sie so synchronisiert, dass die einzelnen Zeichen wieder zusammengesetzt werden, die über einen Kanal 20, die Leitungssteuereinheit 12, den Kanal 13 und die Steuereinheit 3
den Speicher 4- über den Kanal 5 erreichen. Die Steuereinheit
3 hat dabei ausserdem die Aufgabe zu veranlassen, dass die Steuereinheit 7 die Zeichen auf dem Bildschirm
10 darstellt.
00982Ö/1560
Die Leitungssteuereinheit 12 überwacht den Verkehr zwischen Datenverarbeitungsanlage und Kopfstation, der im
einzelnen aus
einem "Abstimm"-Vorgang zur Übertragung von Abfragedaten
aus der Kopfstation in die Datenverarbeitungsanlage, bzw.
einem "Auswahl"-Vorgang zur Übertragung von .Antwortdaten
aus der Datenverarbeitungsanlage in die Kopfstation
bestehen kann.
Beide Verfahrensweisen sind im italienischen Patent Nr. 43987/68 näher erläutert. In dieser Patentschrift
ist ausserdem eine Leitungssteuereinheit beschrieben, die mit der Leitungssteuereinheit 12 völlig übereinstimmt.
Der Speicher 4 ist aus einer magnetostriktiven Verzögerungsleitung
gebildet, die das Fassungsvermögen für einen Block aus Zeichen hat. Im einzelnen umfasst Jeder Speicherzyklus
T gemäss Fig. 2 1024 Ziffernperioden von 01 bis 01024, die je zehn Bitperioden von D1 bis D10 umfassen.
Jedes Zeichen im Speicher wird durch sieben Bits dargestellt, die jeweils in den den Bitperioden von DJ bis D°/
entsprechenden sieben Binärstellen gespeichert sind. Die der Bitperiode D10 entsprechende Binärstelle enthält ein
Paritätsbit für das Zeichen. Die der Bitperiode D1 entsprechende Binärstelle kann ein Hilfsbit bs«1 enthalten,
das beim Vorgang des Einschreibens in den Speicher aufeinanderfolgend um eine Zifferperiode (Speicherzelle)
zur nächsten verschoben wird, um aufeinanderfolgend anzuzeigen, welche die Speicherzelle (Zifferperiode) ist, in
die die folgenden Zeichen eingegeben werden sollen.
Entsprechend kann die der zweiten Bitperiode D2 entsprechende Binärstelle ein Hilfsbit b1-1 enthalten, das
bei den Leseoperationen aus dem Speicher aufeinanderfolgend von einer Zifferperiode zur nächsten verschoben wird,
GÖ982Ö/156Ö
um anzuzeigen, welches die Speicherzelle ist, aus der das
nächste aus dem Speicher zu entnehmende Zeichen gelesen werden soll.
Yor den 1024 mal 10 Binärstellen des Speichers sind eine Binärstelle, die ein Startbit CS zur Taktgebung enthalten
kann, und eine das Tasten-Paritätsbit P CS enthaltende Binärstelle vorhanden.
Der Bildschirm der Kathodenstrahlröhre 10 ermöglicht im einzelnen die Darstellung von 56 Zeichenstellen in jeder
von 16 Zeilen. Die einzelnen Zeichenstellen auf dem Bildschirm stimmen deutlich mit den Jeweiligen in dem Verzögerungsleitungsspeicher
vorhandenen Zellen überein. Der Speicher enthält, wie bereits erwähnt, eine Gesamtzahl
von 1024 Zellen. Nach den einer auf dem Bildschirm dargestellten Zeichenreihe entsprechenden 56 Zellen werden
acht unmittelbar darauffolgende Zellen freigelassen, um die Rückkehr auf den Anfangswert des Sägezahnsignals zu ermöglichen,
das die Horizontalabtastung des Anzeigeschirmes
bewirkt.
Die Taktgebung des Systems (s. Fig. 3) erfolgt mit Hilfe eines quarzgesteuerten Oszillators 21, dessen Ausgang,
wenn er durch eine Koinzidenzschaltung 23 hindurchgeleitet wird, einen Frequenzteilerkreis 22, der in ,jeder Bitperiode
ein Signal CLOI liefern kann, und einen Zähler 24 sowie
eine Dekodierschaltung 25 speist, die Reihen von zehn Signalen
von D1 bis D10 liefern, die die entsprechenden Bitperioden jeder Zifferperiode kenntlich machen.
Der Ausgangswandler 26 aus dem Verzögerungsleitungsspeicher speist eine 3?lip-]?lopschaltung FRIV, deren beide Ausgänge
im Rhythmus mit dem das über eine Koinzidenzschaltung 28 geleitete Signal CLOI darstellenden Signal CLOB eine
Flip- Flop-Schaltung FIUL speisen, deren beide Ausgänge ihrerseits die erste Flip-Flop-Schaltung REMO einer Kette
von zehn zum Bilden. §4ρ|§, Schieberegisters 27 miteinander
verbundenen Flip-Flop-Schaltungen REM1-0 speisen. Die
"beiden Ausgänge der letzten Flip-Flop-Schaltung EEM1
des Registers speisen ihrerseits eine Flip-Flop-Schaltung
EING, die unmittelbar an den Eingangswandler 28 zur Verzögerungsleitung angeschlossen ist. Das Schieberegister
27 und die Flip-Flop-Schaltung RHTG sind im
Rhythmus mit dem Signal GLOB bzw. CLOI taktgesteuert.
Das Einschalten der Kopfstation nach der Erfindung erzeugt ein Signal HEZ, das die Flip-Flop-Schaltung FISL
und FACO einstellt. Der Ausgang der Flip-Flop-Schaltung FACO öffnet das Koinzidenztor 23, so dass der Frequenzteiler
22 das Signal CLOI aussenden kann, das die Bitperiode
abtastet. Zur gleichen Zeit bewirkt das Signal CLOB, da das Koinzidenztor 28 geöffnet ist, das Fortschalten
des Registers 27. Der durch den negierten Ausgang der Flip-Flop-Schaltung FISL gesteuerte Zähler
24- ist gesperrt. Der unmittelbare Ausgang aus der Flip-Flop-Schaltung FISL gibt bei 1 in die Flip-Flop-Schaltung
HEMJ des Registers 27 ein Bit ein, so dass,
da das Register durch das Signal CLOB fortgeschaltet worden ist, die drei Flip-Flop-Schaltungen REM1-2-J
sich im Eins-Zustand befinden. Zur gleichen Zeit wird die Einganjgs-Flip-Flop-Schaltung RING in die Verzögerungsleitung
durch das Signal FISL in den negativen Zustand umgeschaltet. Nach einer Zeitspanne, die natürlich
langer ist als die den drei Bitperioden entsprechende Zeitspanne, nimmt das Signal EEZ ab, so dass bei
der ersten passenden Vorderkante des Signals CLOI die Flip-Flop-Schaltung FISL in ihren Ausgangszustand umgeschaltet
wird, so dass der Zähler frei gelassen wird, und zugleich in die Verzögerungsleitung bei 1 drei mit
den Bitsbellen D9$ D10, DI übereinstimmende Bits eingegeben
werden können. Tatsächlich beginnt der Zähler 24-seine Rechenarbeit genau von dem Bitintervall 9 an.
009820/ 1 560
Die drei in den Verzogerungsleitungsspeicher eingegebenen
Bits sind der Reihe nach das Bit OS, sein Paritätsbit, d.h. PCS, und das Hilfsbit bs«1.
Das die dritte Bitperiode auslesende Signal D3 speist
einen Zähler 29» der die in der Verzögerungsleitung enthaltenen 1024- Ziffernperioden (Speicherzellen) zählt·
Die 1024. Stelle wird durch den Block 30 decodiert, so
dass das Signal DUCA aus dem Block 30 eine Flip-Flop-Schaltung
FIME einstellt, deren Ausgang zum Zeitpunkt D8, Signal STOP, die Flip-Flop-Schaltung FACO auf ihren
Ausgangszustand umschaltet, wobei die Zuführung aus dem Kreis 23 und somit aus dem Frequenzteiler 22 aufgehoben
wird. Das Bit CS läuft an der Verzögerungsleitung um und stellt bei seinem Austritt durch den Wandler 26 die Flip-Flop-Schaltung
FEIV ein, so dass die in dem Speicher vorhandenen Bits über die Flip-Flop-Schaltung FIUL in das
Register 2? gelangen. Gleichzeitig stellt das Bit CS
die Flip-Flop-Schaltung FACO ein, die die Zeitsteuerung und das Fortschalten der Bits im Register 27 anlaufen
lässt.
Die Zustände der Kopfstation oder vielmehr die Zustände des Speichers werden durch die LeitungsSteuereinheit 12
gesteuert. Der Speicher kann die folgenden verschiedenen Zustände annehmen: "frei", "dem Tastenfeld zugeordnetM
und "dem Rechner zugeordnet", Zustände, die durch den Verkehr zwischen Kopfstation und zentraler Datenverarbeitungsanlage
bestimmt werden..
Beim Eingeben eines Zeichens über das Tastenfeld 31 werden
acht das Zeichen darstellende Bits TAS1-8, und zwar sieben effektive Bits plus ein Paritätsbit, erzeugt.
009820/1560
Gleichzeitig wird ein Signal EIC erzeugt, das in ein Eoinzidenztor 32 hineingelangt, so dass, sofern es
durch das die logische Summe der Freizustände und der Zuordnung zu dem Tastenfeld des Endgeräts zum Zeitpunkt
D3 ausdrückende Signal LITA möglich ist, bei weiterer
Zuführmöglichkeit des negierten Ausgangs einer Flip-Flop-Schaltung
FIPE ein Signal CEU3 zugeführt wird, das über das Koinzidenztor 33 die Übertragung der Bits
T1S1-8 in ein sich aus acht Flip-Flop-Schaltungen EU11-8
zusammensetzendes Eegister ermöglicht. Ferner stellt das Signal CEU3 eine Flip-Flop-Schaltung FIPE ein, die die
Information je nachdem, ob in dem Register 34· ein Zeichen
vorhanden ist oder nicht, serienparallel speichert. Der unmittelbare Ausgang der Flip-Flop-Schaltung FIPR
gelangt in ein Koinzidenztor 35» so dass, wenn sich die Flip-Flop-Schaltung EEM7 des Eingangs-Ausgangs-Eegisters
27 des Speichers zum Zeitpunkt D5 im Zustand Eins befindet
und sie somit bestätigt, dass das Hilfsbit bs dann in der Flip-Flop-Schaltung REM7 vorhanden ist, eine
Flip-Flop-Schaltung FINT eingestellt wird. Der zum Zeitpunkt D10 über ein Koinzidenztor 74· zugeführte Ausgang
der Flip-Flop-Schaltung FINT erzeugt das Signal AZZE, das die Flip-Flop-Schaltungen EEM3-4-5-6-7-8-9 des Eegisters
27 in den Null-Zustand umschaltet. Nach dieser Null-Stellung gelangt in der nächsten Zeit D1 der Direktausgang
der Flip-Flop-Schaltung FINT durch ein Tor 73» um
das Signal PHNT zu bilden, das durch öffnen eines Koinzidenztores 135 die in den Flip-Flop-Schaltungen RU11-8 vorhandenen
Bits zueinander parallel Jeweils in die Flip-Flop-Schaltungen EEM3-O des Eegisters 27 überträgt. Gleichzeitig
sperrt das Signal MINT nach seinem Durchgang durch einen Inverter 36 das Koinzidenztor 37» so dass das Hilfsbit
bs nicht in die Flip-Flop-Schaltung EING und von hier nicht in den Speicher gelangt, sondern stattdessen um eine
Zeichenperiode zurückgeschoben wird, während die Flip-Flop-Schaltung FIUIi durch das Signal MINT in den Eins-Zustand
umgeschaltet wird.
009820/1560
~ 10 -
In der vorangehenden Zeit D10 stellt der über ein Koinzidenz»
tor 96 zugeführte Direktausgang der Flip-Flop-Schaltung FINiE
die Flip-Flop*-Sehaltung FIPE auf ihren Ausgangszustand zurück,
während die Flip-Flop-Schaltung FINT in der folgenden Zeitspanne D2 auf ihren Null-Zustand umgeschaltet wird. Der negierte
Ausgang der Flip-Flop-Schaltung FIPE erzeugt in der Zeitspanne D2 das Signal AZR1, das sämtliche Flip-Flop-Schaltungen
des Registers 34 auf Null stellt, so dass es bei sämtlichen
in ihren Ausgangszustand zurückgeführten Bestandteilen jetzt möglich ist, ein weiteres Tastenfeldzeichen einzugeben.
Nach Herstellung des Verkehrs mit Hilfe der Leitungssteuereinheit
12 beginnt die zentrale Datenverarbeitungsanlage die zeichenweise Übertragung einer Nachricht. Wenn das erste Zeichen
der Nachricht die Steuereinheit 12 erreicht hat, informiert sie die Steuereinheit 3 der Kopfstation durch Übertragung
eines Signals SPOC. Das Signal SPOC gelangt in ein Koinzidenztor 137» so dass, wenn das den Zuordnungszustand
der Kopfstation zu dem Zeitpunkt D10 zu der zentralen Datenverarbeitungsanlage ausdrückende Signal FUIC vorhanden ist,
eine Flip~?lop-Schaltung FRIC eingesta.lt wird. Der Direktausgang
dieser Flip-Flop-Schaltung gelangt in ein Koinzidenztor 38, so dass, wenn die Zuführung des negierten Ausganges einer
Flip-Flop-Schaltung FCP2, der anzeigt, ob das Eingangsregister 39 für die Zeichen aus der Leitungssteuereinheit 12 voll oder
leer ist, möglich ist, in der Zeitspanne D2 das Signal GAEL erzeugt wird. Das Signal CAEL öffnet ein Koinzidenztor 40 und
ermöglicht die Übertragung der acht Bits SP01-8 des in einem Register im Inneren der Leitungssteuereinheit 12 vorhandenen
Zeichens in die das Register 39 bildenden einzelnen acht Flip-Flop-Schaltungen RU21-8 hinein.
Der in der Zeitspanne D10 über ein Koinzidenztor 41 zugeführte
negierte Ausgang der Flip-Flop-Schaltung FCP2 hatte vorher.
00 9820/1560
ein Signal BRES erzeugt, das das Register 39 vor dem nächsten Pullen auf Null stellt. Das Signal OAEL stellt
zusätzlich zum Ermöglichen des Füllens des Registers 39 mit dem aus der Leitungssteuereinheit 12 ankommenden Zeichen
SP01-8 die Flip-Flop-Schaltung F0P2 ein, die den gefüllten Zustand des Registers 39 serien-parallel speichert.
Dazu war sie in die Lage versetzt worden, durch ein Signal OATJS, dessen Bedeutung nachstehend noch näher erläutert
wird, das in der Zeit D2 in das Koinzidenztor 42 hineingelangt
.
An dieser Stelle erzeugt, wenn die Flip-Flop-Schaltung FCP2 zu der Zeit D3 bei Zuführung des Signals FUIO geöffnet
ist, ein Koinzidenztor 43 ein Signal CRU 1, das ein
Koinzidenztor 44 öffnet, so dass der Inhalt der acht
Flip-Flop-Schaltungen RU21-8 des Registers 39 in die acht
Flip-Flop-Schaltungen RUI1-8 des Registers 34 gelangt.
Gleichzeitig schaltet das Signal 0RU1 die Flip-Flop-Schaltung FIPR um und bestätigt es so den gefüllten Zustand
des Registers 34. Der Direktausgang· der Flip-Flop-Schaltung
FIPR schaltet in der Zeit D5 die Flip-Flop-Schaltung FCP2
auf ihren Ausgangszustand um und "bestätigt so, dass das Register 39 zur Aufnahme des nächsten Zeichens bereit ist.
Das Zeichen in dem Register. 34 gelangt wie vorstehend beschrieben
in den Speicher.
Wenn der Bedienende an der Kopfstation das Zusammenstellen einer Nachricht beendet hat, die vollständig in den Speicher
übertragen ist, drückt er eine Taste "Nachrichtenübertragung" nieder, so dass acht Bits TAS1-8 entstehen. Wie
vorstehend beschrieben, gelangen diese acht Bits in das Register 34. Ein durch die acht Flip-Flop-Schaltungen des Registers
34 gespeister Decodierblock 45 erkennt das Zeichen,
das den Befehl zur Entnahme aus dem Speicher und zur Übertragung in die zentrale Datenverarbeitungsanlage ausdrückt,
009820/ 1 5RO
der der aus der Leitungssteuereinheit 12 erhaltenen Zustimmung unterliegt. Deshalb erzeugt der Block 45 ein
Signal ETX, das hinter einem Inverter 46 das Umschalten der Flip-Flop-Schaltung I1IPR nicht' ermöglicht, da es
ein Koinzidenztor 47 sperrt. Somit ist die gesamte logische
Kette gesperrt, die zum Null-Stellen des Registers 27 und zum Übertragen des in dem Register 34 vorhandenen
Zeichens in das Register 27 führt.
Gleichzeitig schaltet das Signal ETX eine Flip-Flop-Schaltung FUTR um*zum Mitteilen des Befehls zur Entnahme
der Zeichen aus dem Speicher.
Wenn die Leitungssteuereinheit 12, nachdem der Verkehr mit der zentralen Datenverarbeitungsanlage zur Aufnahme
des ersten Zeichens bereit ist, der Steuereinheit 3 das Signal SPOG zuführt, wird bei Zulassung durch das Signal
DUCA, das, wie bereits beschrieben,das Ende der 1024 im
Speicher umlaufenden Zellen mitteilt und von der Bitperiode
D3 der 1024. Zeichenstelle bis zu der auf der Innenseite
der ersten im Speicher umlaufenden Zeichenstelle folgenden
Bitperiode D3 vorhanden bleibt, und bei Zulassung des Direktausganges
der Flip-Flop-Schaltung FUTR zur Zeit D10 eine Flip-Flop-Schaltung FEST durch ein Koinzidenztor 48 umgeschaltet.
Der Direktausgang der Flip-Flop-Schaltung FEST ^ bewirkt in der Zeit D1 die Ausgabe eines Signals MAUL und
gelangt gleichzeitig in ein Koinzidenztor 42, so dass die Flip-Flop-Schaltung F0P2 umgeschaltet wird und sie dabei, sofern das Signal CAUS vorhanden ist, den gefüllten
Zustand des Registers 39 bestätigt. Zur gleichen Zeit
öffnet das Signal MAUL ein Koinzidenztor 49, was bewirkt, dass der Inhalt der Flip-Flop-Schaltungen REM3-4-5-6-7-8-0
in das Register 39 gelangt. Andererseits wird eine Übertragung des Inhaltes der Flip-Flop-Schaltung REM9 in das
Register 39 durch das negierte Signal DUCA verhindert. Zur gleichen Zeit wird durch das Signal MAUL eine übertragung
des Inhalts der Flip-Flop-Schaltungen REM1 in eine
009820/15 6 0
Flip-Flop-Schaltung RUBS ermöglicht. Die beim Auftreten
des Signals DUOA erfolgende erste Übertragung, bei welcher in dem Register 27 nur das Bit OS in der Stelle D9 vorhanden
ist, schaltet sämtliche Flip-Flop-Schaltungen RU21-8 des Registers 39 auf den Null-Zustand. In Wirklichkeit
wird die Übertragung des Einzelbits-1, d.h. des Bits GS
in der neunten Stelle, durch das negierte Signal DUGA gesperrt.
Vor dieser Übertragung ist das Register 39» wie bereits erläutert, in der Zeit.DIO durch das Signal BRES auf Null
gestellt worden. Der Inhalt des Registers 39 wird durch
einen Decodierblock 50 überprüft, der durch das den Entnahmezustand
aus dem Speicher ausdrückende Signal B1UTR ermächtigt
.ist. Der Block 50 erkennt ein gänzlich aus Nullen
zusammengesetztes Zeichen, so dass er ein Signal DENU unterdrückt und somit verhindert, dass das Signal GAUS über ein
Tor 51 gelangt, so dass die Flip-Flop-Schaltung F0P2 durch
Einwirken des den Vollzustand des Registers 39 bestätigenden Signals FEST nicht länger über das Koinzidenztor 42
eingestellt werden kann. In der Zeit D2 schaltet der Direktausgang der Flip-Flop-Schaltung FEST die Flip-Flop-Schaltung
FIUL um, so dass das Bit b1=1 in diese Flip-Flop-Schaltung eingegeben wird und somit das Bit b1 innerhalb der Zeichenperiode
01 in der Bitperiode D2 eingegeben wird. Die Flip-Flop-Schaltung FEST wird in der Zeit D5 auf ihren Ausgangszustand
umgeschaltet. Im nächsten Speicherzyklus schaltet beim Erkennen des Bits b1»1 in der Flip-Flop-Schaltung REM3
in der Zeitspanne D10 bei Zulassung des Signals FUTR und-des
negierten Ausganges der Flip-Flop-Schaltung FCP2 der Ausgang
eines Koinzidenztors 52 die Flip-Flop-Schaltung FEST um. Auf diese Weise wird der bereits beschriebene logische Fluss
wiederholt. Tatsächlich erfolgt die Übertragung des ersten Zeichens aus dem Register 27 in das Register 39 in der Zeit
Di. Zur gleichen Zeit stellt das Signal MAUL die Flip-Flop-Schaltung
REM2 auf Null, wobei es das Bit b1-1 beseitigt,
009820/1560
das in der Zeit D2 in die Flip-Flop-Schaltung I1IUL hineingeschoben
wird, d.h. eine Zeichenperiode zurück. Da das Zeichen in dem Register 39, weil es sich gänzlich aus Nullen
zusammensetzt, durch den Block 50 nicht decodiert wird,
wird das Signal GAUS erzeugt, so dass die Flip-Flop-Schaltung FCP2 umgeschaltet wird und somit den Vollzustand des
Registers 39 speichert. Der Direktausgang der Flip-Flop-Schaltung F0P2 öffnet ein Koinzidenztor "O5j so dass der
umgekehrte Ausgang einer Flip-Flop-Schaltung FEUP in der Zeit D3 ein Signal CRU2 erzeugt, das die Flip-Flop-Schaltung FEUP umschaltet. Die Flip-Flop-Schaltung FEUP speichert
den Voll- oder Leerzustand des Registers 34, wenn Zeichen
aus dem Speicher entnommen v/erden sollen, um sie der zentralen Datenverarbeitungsanlage zuzuführen, und ist durch
das Signal QUER in der Zeit D10 beim Vorhandensein der
Signale FUTR und SPOC auf ihren Ausgangszustand umgeschaltet
worden. In der Zeit D2 hat der umgekehrte Ausgang der Flip-Flop-Schaltung FEUP das Register 34 mit Hilfe des
Signals AZR2 auf Null gestellt. Das gleiche Signal GRU2 öffnet das Zoinzidenztor 44, so dass das aus dem Speicher
entnommene und in das Register 39 eingegebene erste Zeichen in der Zeit D3 in das Register 3^· übertragen wird. In der
Zeit D5 schaltet der Direktausgang der Flip-Flop-Schaltung
FEUP die Flip-Flop-Schaltung FCP2 auf ihren Ausgangszustand um und bestätigt somit, dass das Register 39 zur Aufnahme
eines weiteren Zeichens aus dem Speicher bereit ist. In der nächsten Zeitspanne D10 gelangt nämlich der negierte
Ausgang der Flip-Flop-Schaltung FCP2 in das Koinzidenztor 52 hinein, so dass, wie bereits erwähnt, die Flip-Flop-Schaltung
FEST umgeschaltet wird und sie somit den Befehl zur Entnahme des durch das Bit b1 angezeigten Zeichens aus
dem Speicher gibt. Nach der Entnahme werden die beiden ersten Zeichen des Speichers in dem Register 34- bzw. dem
Register 39.gespeichert. Dann teilt in der folgenden Zeitspanne
D5 der Direktausgang der Flip-Flop-Schaltung FEUP
der Leitungssteuereinheit 12 mit Hilfe des Signals SCOC mit,
dass in dem Register 34 ein Zeichen bereit steht. lie Lei-
00 98 20/156 0
tungsSteuereinheit 12 führt die Entnahme des in dem Register
34 vorhandenen Zeichens aus und informiert durch Übertragen des Signals SPOO die Steuereinheit 3. Diese
Übertragung erzeugt das Signal QUER, das die Flip-Flop-Schaltung ΙΈΙΙΡ auf ihren Ausgangszustand umschaltet, so
dass der Übertragungsvorgang des in dem Register 39 vorhandenen Zeichens in das Register 3^- erneut beginnt mit
darauffolgender Entnahme des durch das Bit b1*=1 in der
Bitstelle D2 markierten Zeichens aus dem Speicher. '
Sofern·sich die Kopfstation im Zustand "frei" oder "dem
Tastenfeld zugeordnet" befindet, werden alle im Speicher vorhandenen Zeichen angezeigt bzw. dargestellt. Gemäss
Fig. 3 erzeugt das Signal LITA - die logische Summe· der
Zustände "frei" oder "dem Tastenfeld zugeordnet" der
Kopfstation -, das bei Jeder Bitperiode D"1. über ein
Koinzidenztor 53 zugeführt wird, ein Signal 11EUL, das
in bereits beschriebener Weise wie das Signal MAUL wirkt. Somit wird also bei Jeder Bitperiode D1 di<* Übertragung
u.es in dem Register 27 vorhandenen Zeichen, in das Register
39 erzielt·. Die Darstellung der in dem Speicher umlaufenden und in das Register 39 übertragenen Zeichen
lässt sich auf verschiedenartige Weise erzielen. Ik einzelnen
(s. Fig. 4) kann sie mit Hilfe einer Zeichen erzeugenden Kathodenstrahlröhre 55 erzielt werden. Diese
Zeichen erzeugende Röhre kann vom durch die Firma Component Division of Raytheon Company, 465 Centre Street, Quincy,
Massachusetts, USA, hergestellten, mit "Symbolray Character Generating Cathode Ray Tube" bezeichneten Typ sein. Bei
dieser Zeichen erzeugenden Röhre 55 wird der durch die Kathode 5£ erzeugte Elektronenstrahl durch die Platten
57 in horizontaler Richtung und durch die Platten 58 in
vertikaler Richtung elektrostatisch abgelenkt. Am Boden der Röhre befindet sich eine Matrix 59» in die die darzustellenden
möglichen numerischen, alphabetischen und symbolischen Zeichen eingeprägt sind. Der Inhalt des Registers
009820/156C
BAD ORIGINAL
und der Flip-Flop-Schaltung RUBS,einschliesslich des Bits
bs«1, sofern vorhanden, werden einem Digital-Analog-Umsetzer
54 zugeführt, der die Spannungspegel SOO und SCV
liefert, die den "horizontalen bzw. den vertikalen Koordinaten
des in der Matrix 59 gedruckten Zeichens entsprechen, dessen Binärcode im Register 39 vorhanden ist. Der Spannungspegel SOO gelangt in einen mit einem durch einen Kreis 61
erzeugten Sägezahnsignal gespeisten Addierer 60. Entsprechend gelangt der Spannungspegel SCV in einen mit
einem durch einen Kreis 63 erzeugten Sinussignal gespeisten Addierer 62. Auf diese Weise werden die auf die Matrix 59
gedruckten Zeichen ausgelesen, indem ihre horizontalen und vertikalen Koordinaten durch einen Elektronenstrahl mit
einer sinuswellenförmigen Bahn von links nach rechts abgetastet
werden. In Übereinstimmung mit den Veränderungen der durch einen Kollektor 64- je nachdem, ob der Elektronenstrahl
auf schwarz oder auf weiss trifft, aufgenommenen elektronischen Sekundäremission wird an einer Leitung 65 ein
Bildsignal erzeugt, das, nachdem es durch einen Verstärker
66 verstärkt worden ist, eine Kathodenstrahlröhre 67 speist. Die Kathodenstrahlröhre 6? ist eine Röhre mit magnetischer
Ablenkung, die von drei Spulen gesteuert wird, die jeweils durch einen die gleiche Phase beibehaltenden, das aus dem
Kreis 63 kommende Sinussignal verstärkenden Kreis 68, aus einem ein horizontales Sägezahn-Ablenksignal erzeugenden
Kreis 69 bzw. aus einem eine senkrechte Treppen-Ablenkrampe zum Auswählen der sechzehn Darstellungszeilen in ihrer
Reihenfolge erzeugenden Kreis 70 gespeist werden. Demzufolge
wird der Bildschirm der Kathodenröhre durch einen Elektronenstrahl mit sinuswellenförmigem Hub der Reihe nach
auf jeder Zeile von links nach rechts und über die Zeilen der Reihe nach von oben nach unten abgetastet. Auf diese
Weise werden die durch die Röhre ^ ausgewählten Zeichen
auf dem Bildschirm der Röhre 67 reproduziert. Auf dem Bildschirm der Röhre 67.kann jedes Zeichen der sechzehn Zeilen
aus 56 Zeichen dargestellt werden, was in voller Übereinstimmung mit der im Speicher vorhandenen Zellenanzahl steht.
009820/ 1560
Der Gleichlauf der Zeitbasen der beiden Röhren 55
und 67 mit den Befehlssignalen des Verzögerungsleitungsspeichers wird mit Hilfe eines Kreises 71 erzielt,
der die Generatoren der Sägeζahnsignale und den Generator
der Treppenwellenform und ausserdem den Oszillator 63 auslöst. Der Kreis 71 wird mit dem Signal DUCA
gespeist, welches das Ende des Speicherzyklus anzeigt, und mit einem Signal FLYB, das, wie nachstehend noch
näher erläutert, das Ende einer Zeile anzeigt.
Die Kopfstation nach der Erfindung ist mit Mitteln versehen, die eine Steuerung des Formats ermöglichen, nach
welchem· die Daten entweder von dem Tastenfeld aus oder
von der zentralen Recheneinheit aus in den Speicher eingegeben werden. Die Steuerung des Formats beruht, wie
nachstehend noch näher erläutert, auf der Steuerung des Terschiebens der Hilfsbits bs aus einer Speicherzelle
in die andere. Die Tatsache, dass die Darstellungsvorrichtung bei jeder Stufe der Eingabe von Daten über das
Tastenfeld ständig wirksam ist und sie ausserdem das Bit bs darstellen kann, macht es möglich, dass der Bedienende
eine ständige Kontrolle über die Vorgänge der Zusammensetzung der Nachricht hat, während es von Seiten der zentralen
Datenverarbeitungsanlage möglich ist, Nachrichten zu übertragen, die auf dem Bildschirm gemäss einem gewünschten
Format erscheinen.
Die Kopfstation ist im einzelnen mit einer Funktion "Rückkehr
zum Anfang" versehen, mit Hilfe derer beim Empfang eines Code "Rückkehr zum Anfang" entweder aus dem Tastenfeld
oder aus der Leitungssteuereinheit 12 das nächste Zeichen auf dem Bildschirm am Anfang der Zeile angeordnet
wird, die auf die Zeile folgt, in welcher das dem "Rückkehr
009820/156 0
zum Anfang"-Befehl vorangehende Zeichen angeordnet ist.
Zu Fig. 5 sei angenommen, dass die Taste "Rückkehr zum Anfang" im Tastenfeld 31 niedergedrückt wird. Wie vorstehend
beschrieben, wird der eingegebene Code in das Register 34- eingegeben und die Flip-Flop-Schaltung FIPR
umgeschaltet. Beim Prüfen des Bits bs»1 in der Flip-Flop-Schaltung
REM7 in der Zeit D5 müsste das Signal AZZE
normalerweise, wie vorstehend beschrieben, das Register 27 auf Null stellen, wobei das Signal MINT die Übertragung
des Code "Rückkehr zum Anfang" aus dem Register 34- in
das Register 27 bewirkt. Dieser Code darf jedoch weder
tk im Speicher noch auf dem Darstellungsschirm erscheinen,
so dass der Decodierki'eis 4-5 ein Signal COVE entstehen
lässt, das eine Flip-Flop-Schaltung FEVE umschaltet, derer. Direktausgang einen Funktionskombinierkreis 72 speist.
Dieser Kreis macht ein Signal MELA unwirksam, so dass die Torschaltungen 73 und 74- gesperrt werden und die
Erzeugung der Signale MINT bzw. AZZE und folglich der Übergang des Code aus dem Register 34- in das Register
und von hier in den Speicher hinein verhindert wird.. Der Direktausgang der Flip-Flop-Schaltung FEVE gelangt in
ein Koinzidenztor 75 hinein, so dass, wenn in der Zeit
D10 in der Flip-Flop-Schaltung REM2 das Bit bs=1 Vorhände v.
ist, eine Flip-Flop-Schaltung FAM 2 umgeschaltet wird.
W Der Ausgang dieser Flip-Flop-Schaltung gelangt in der Zeit:
D1 in ein Koinzidenztor 76 hinein,mittels dessen ein
Signal TOLS ausgesandt wird, das das Koinzidenztor 37
sperrt und somit das Eingeben des Bits bs in den Speiche:· nicht zulässt. Zur gleichen Zeit gibt das Signal TOLS das
Bit bs über ein Tor 109 in die Flip-Flop-Schaltung FIUL ein,
so dass sie in den Eins-Zustand gebracht und dabei das Bit bs um ein Zeichen nach Rückwärts verschoben wird.
In der nächstfolgenden Bitperiode D5 erzeugt ein Koinzidenztor
77 ein Signal ALTM, um die Flip-Flop-Schaltung FAH2
auf ihren Ausgangszustand zurückzuschalten. Die Flip-Schaltung FEVE verbleibt inzwischen im Eins-Zustand, so dass
in der nächsten Periode D10 das Bit bs in der Plip-Flop-
009820/1560
BAD ORIGINAL
Schaltung REM2 überprüft und somit die Flip-Flop-Schaltung
FAM2 erneut umgeschaltet wird. Dann erfolgt erneut das "Verschieben
des Bits bs in dem Speieher um ein Zeichen nach rückwärts. Auf dem Bildschirm entspricht dies offensichtlich
dem Verschieben des entsprechenden Zeichens von links nach rechts vorwärts. Das vorstehend beschriebene Verfahren
geht weiter, bis das durch den Decodierkreis 30 erzeugte Signnl FLYB auftritt. Dieses Signal FLYB bleibt von
der Bitperiode DJ in der ersten der wie bereits erwähnt
eine Zeile von der anderen trennenden acht freien Zellen bis su der Bitperiode D3 der zu füllenden ersten Zelle
der nächsten Zeile wirksam. Das Signal FLYB speichert während des Umlaufs der Speicherzellen den Zeilenendzustand.
In der Bitperiode DJ? in der ersten Zelle der zwischen
den Zeilen freigelassenen acht Zellen wird die Flip-Flop-Schaltung FAM2 nicht auf ihren Ausgangszustand umgeschaltet,
da das Signal FLYB das Entstehen des Signals ALTM verhindert, so dass, obwohl die Flip-Flop-Schaltung'
FEVE durch das in Anwesenheit des Signals FLYB auftretende Signal ZEFV auf ihren Äusgangszustand umgeschaltet wird,
aas vorstehend beschriebene Verfahren des πjfeinanderfolgenden
Verschiebens des Bits bs«1 um eine Zellenpferiode
weitergeht. Das Verschieben wird angehalten, wenn beim Aufhören des Signals FLYB das Signal ALTM die Flip-Flop-Schaltung
FÄM2 auf ihren Ausgangszustand umschalten kann, so dass
das Bit bs*1 schliesslich _n die erste Zelle der nächsten
Zeile übertragen worden ist. Aus dem Vorstehenden ergibt
sich, dass das nach dem "Rückkehr sum Anf angM-Bef ehl eingegebene
Zeichen auf dem Bildschirm in der ersten Stelle der nächsten Zeile angeordnet sein wird.
Die Kopfsbation ist ferner mit der Funktion "Vorschieben11
versehen, mittels derer ein Zeichen im Vergleich zu dem vorher eingeschriebenen Zeichen um eine Zelle verschoben
in den Speicher eingeschrieben wird. Der Befehl "Vorschie-
009820/15BO
BAD ORJGlNAl.
ben" kann über das Tastenfeld eingegeben oder aus der zentralen Datenverarbeitungsanlage empfangen werden. Im
einzelnen entsteht beim niederdrücken der Taste "Vorschieben"
ein Code TAS1-8, der, wie bereits vorher erläutert, in das Register J4- eingegeben wird· Zur gleichen Zeit ist die
die Übertragung aus dem Register 34- in das Regis ζ er 27
überwachende logische Kette aufgetreten. Beim Umschalten der Flip-Flop-Schaltung IFINT, das wie bereits beschrieben,
von dem Erkennen des in der Flip-Flop-Schaltung ΗΕΓΤ7 vorhandenen
Bits bs«1 iri der Bit zeit DJ? abhängig ist, wird der
De codierkreis 4-5 wirksam, der den in dem Register 34- vorhandenen
Befehl "Vorschieben" erkennt. Der Block 4-5 erzeugt folglich das Signal COAM, das die Flip-Flop-Schaltung FAM2
umschaltet. Der Ausgang dieser Flip-Flop-Schaltung speist den Funktionskombinierkreis 72, der das Signal MELA unterdrückt,
das, wie bereits beschrieben, das Entstehen der Signale^ AZZE zum Null-Stellen des Registers 27 und des den
Übergang der Zeichen aus dem Register 34- in das Register
27 bewirkenden Signals MINT unterbindet. Zur gleichen Zeit
entsteht, wie bereits beschrieben, das Signal TOLS, welches das Bit bs»1 um eine Zeichenperiode nach rückwärts schiebt,
so dass auf dem Bildschirm das dem Bit bs entsprechende anzeigende Zeichen folglich von links nach rechts um eine
Stelle vorgeschoben wird. Da die Flip-Flop-Schaltungen FEVE und FAM2 auf diese Weise in der Zeit D1 bzw. D5 auf
ihren Ausgangszustand umgeschaltet werden, findet das Verschieben des Bits bs nicht langer statt, so dass das nächste
Zeichen in die durch das Bit bs«1 markierte neue Speicherstelle eingegeben wird, d.h. auf dem Bildschirm um eine
Stelle nach vorn verschoben erscheint.
Die Kopfstation ist ferner mit der Funktion "Seitenanfang"
versehen, mittels derer ein Zeichen in die erste Zelle C1
des Speichers eingeschrieben wird. Der Befehl "Seitenanfang"
009 820/1560
kann entweder über das Tastenfeld eingegeben oder aus der zentralen Datenverarbeitungsanlage empfangen werden.
Im einzelnen besteht beim Eintasten des Code "Seitenanfangw
ein Code TAS1-8, der, wie bereits beschrieben, in das Register 34- eingegeben wird. In der gleichen Zeit
läuft die die Übertragung aus dem Register 34- in das Register
27 überwachende logische Kette an. Dadurch macht die Flip-Flop-Schaltung J1INT bei ihrem Umschalten den
Decodierkreis 4-5 wirksam, der ein die Flip-Flop-Schaltung
FH10 umschaltendes Signal COHO erzeugt. Der Ausgang der
Flip-Flop-Schaltung speist den Funktionskombinierkreis 72, der seinerseits das Signal MELA unterdrückt und somit
die Übertragung des in dem Register 34- vorhandenen Code
in das Register 27 verhindert. In der gleichen Zeit speist
der Ausgang der Flip-Flop-Schaltung FH10 das Koinzidenztor 75» so dass beim Auslesen des Bits bs-1 die Flip-Flop-Schaltung
FAM2 umgeschaltet wird. Folglich wird das Bit bs»1 aufeinanderfolgend von Zelle zu Zelle nach rückwärts verschoben. Wenn alle 1024 Zeichenstellen des Speichers umgelaufen
sind, wird die Flip-Flop-Schaltung FH10 durch das vom Ausgang der Flip-Flop-Schaltung FAM2 über ein Koinzidenztor
78 zugelassene Endsignal des Speichersignals FIEE auf ihren Ausgangszustand umgeschaltet. Das Bit bs wird somit bis
in die erste Stelle des neuen Speicherzyklus geschoben, während die Flip-Flop-Schaltung FAM2 in der ersten Bitperiode
D5 durch das Signal ALTM auf ihren ,Ausgangs zu st and
umgeschaltet wird, da das Signal FLlCB während der letzten acht Zeichen der letzten Zeile, d.h. am Ende des Speichers,
nicht einwirkt, da der Decodierblock J>0 durch das Signal-FIME
unwirksam gemacht isto
Die Kopfstation ist ferner mit der Funktion "Zurückschieben"
versehen, mittels der ein Zeichen in den Speicher um eine Zellenstelle nach rückwärts eingeschrieben wird« Im
009820/ 1 560
einzelnen entsteht beim Eintasten des Oode "Zurückschieben"
ein Code TAS1-8, der in das Register 34· eingegeben wird.
In der gleichen Zeit läuft die die Übertragung aus dem Register 34- in das Register 27 überwachende logische Kette
an. Die Flip-Flop-Schaltung PINT macht bei ihrem Umschalten
den Decodierkreis 4-5 v/irksam, der ein eine Flip-Flop-Schaltung
E1IMI umschaltendes Signal CGIM erzeugt. Der Ausgang aus. dieser Flip-Flop-Schaltung speist den Funktionskombinierkreis
72, der seinerseits das Signal MELA unterdrückt, das
die Übertragung des in dem Register 34- vorhandenen Code
in das Register 27 verhindert. In der gleichen Zeit gelangt
der Ausgang der Flip-Flop-Schaltung FIMI in ein Koinzidenztor 79» so dass beim Vorhandensein des Bits bs«1 in der
Flip-Flop-Scnaltung FIUL während der Bitperiode D1 das eine
Flip-Flop-Schaltung FIM2 umschaltende Signal MUVI entsteht. Der in der Zeit D1 über ein Koinzidenztor 80 zugeführte Ausgang
der Flip-Flop-Schaltung FIM2 bringt das Bit bs-1 in die Flip-Flop-Schaltung RIQIG ein, wodurch das Bit bs-1
in dem Speicher um eine Zelle vor- und folglich auf dem Bildschirm um eine Stelle zurückgeschoben wird, üh der Zeit
D2 gelangt der Direktausgang der Flip-Flop-Schaltung FIM2 über ein Koinzidenztor 81 zum Bilden eines Signals ELM, das
das in der Flip-Flop-Schaltung REMO vorhandene Bit bs«1
löscht. In der Zeit D2 schaltet bei nicht vorhandenem Signal 7LTB der Direktausgang der Flip-Flop-Schaltung FIK2 die
Flip-Flop-Schaltung FIMI auf ihren Ausgangszustand zurück. In der Zeit IW- wird auch die Flip-Flop-Schaltung S1ITS auf
ihren Ausgangszustand zurückgeschaltet. Dies ist die logische Verfahrensweise, wenn das Bit bs sich innerhalb einer
Zeile befindet.
Sofern der Befehl "Zurückschieben" gegeben wird, wenn sich das Bit bs=*1 in der Anfangsstelle C1 des Speichers befindet,
ist das Signal DUCA vorhanden, das solange wirksam bleibt, wie die Bitzeit D3 in der ersten Zelle C1, so dass die Koinzidenztore
80 und 81 gesperrt sind. Die Flip-Flop-Schaltung FIMI wird (aufgrund des Vorhandenseins von FLXB) in der Zeit
■■-:■:, 009820/1560
BAD ORIQJNAL
D2 und die Flip-Flop-Schaltung FIM2 in der Zeit D4 auf
ihren Ausgangszustand zurückgeschaltet, so dass der Befehl "Z\irückschieben" unwirksam bleibt. Wenn das Bit
bs=1 in der Anfangszelle einer Zeile angeordnet ist, sind
acht Befehle erforderlich, um das Bit bs»1 an die letzte Zeichenstelle der vorangehenden Zeile zu bringen. Die auf
dem Bildschirm dargestellten Zeilen sind, wie bereits erwähnt, durch acht freigelassene Zellen voneinander getrennt.
Da"in dieser Periode von acht Zellen das Signal FLYB vorhanden ist, wird das Koinzidenztor 82 gesperrt,
so dass die Flip-Flop-Schaltung FIIG wirksam bleibt, bis
das Bit bs=1 an die letzte Stelle der vorgehenden Zeile |
gebracht ist. Nachdem dies stattgefunden hat und das Signal FLYB abgeklungen istj kann die Flip-Flop-Schaltung
FIHI auf ihren Ausgangszustand zurückgeschaltet werden, wobei sie der Operation ein Ende setzt.
Der Befehl "Gesamtlöschung", d.h. der Löschung von allem, . as iin Speicher vorhanden ist, kann entweder über das
Tastenfeld oder aus der Datenverarbeitungsanlage kommen. Ik im niederdrücken der Taste "Gesamtlöschung" entsteht
oin Code TAGi-S, der in das Register 3^ eingegeben wird.
In 3er gleichen Zeit läuft die die Übertragung aus dem
Register 3lZ* in das Regist^ . 27 überwachende logische Kette
an. Dnr Code "Gesamtlöschung" wird durch den Kreis 45
decodiert, der ein Signal CAME erzeugt, das seinerseits eine Flip-Flop-Schaltung FANG umschaltet. Der Ausgang
aus dieser Flip-Flop-Schaltung speist den Funktionskombinierkreis
72, der das Signal KELA unterdrückt und dabei die Übertragung des im Register 34- vorhandenen Code in das
Register ?7 verhindert. In der gleichen Zeit gelangt der Ausgang der Flip-Flop-Schaltung in ein Koinzidenztor 83,
so dass in der 3itperiode D1 der ersten Stelle 01 des
Speichers, da das Signal DUCA vorhanden ist, ein eine. Flip-FDqp-Schaltung
FOLA umschaltendes Signal erzeugt wird. Der
0098 20/1 5 6Π '
ßAD ORIGINAL
Direktausgang der Flip-Flop-Schaltung FOLA erzeugt einerseits über das Koinzidenztor 76 das Signal TOLS, das das
Bit bs»1 in die Stelle D1 der ersten Speicherzelle einschiebt,
und wirkt andererseits auf die Ausgangs-Flip-Flop-Schaltung FRIV" des Speichers ein und hält sie dabei im
Null-Zustand; Auf diese Weise werden die Zeichen nicht langer
erzeugt. In der nächsten Zeit D^ wird die Flip-Flop-Schaltung
FAlTC durch den Direktausgang der Flip-Flop-Schaltung FOLA auf ihren Ausgangszustand zurückgeschaltet. Die Flip-
Flop-Schaltung FOLA wird am Ende des Speicherzyklus, d.h. durch den negierten Ausgang der Flip-Flop-Schaltung FIME,
auf ihren Ausgangszustand zurückgeschaltet. Wie aus diesem Löschvorgang ersichtlich, ist es durch Nichtwiedererzeugen
der bereits im Speicher an seinem Ausgang vorhandenen Zeichen möglich, zur selben Zeit entweder aus dem Tastenfeld oder
aus der Datenverarbeitungsanlage kommende neue Zeichen' einzugeben.
Die das Löschen der in dem Speicher vorhandenen Zeichen überwachende logische Kette stört nämlich die bereits
beschriebene, das Eingeben von neuen Zeichen in den Speicher überwachende logische Kette nicht.
Die Kopfstation ist ausserdem mit der Funktion "Zeichenfortschaltung"
versehen, mittels derer der gesamte Inhalt des Speichers um eine Zeichenstelle verschoben wird. Im einzelnen
besteht beim Niederdrücken der Taste "Zeichenfortschaltung" ein Code TAS1-8, der in das-Register 34 eingegeben
wird. Der durch das Signal FINT wirksam gemachte Decodierblock
45 erzeugt ein Signal COSC, das eine Flip-Flop-Schaltung
FSHC umschaltet, deren Ausgang den Funktionskombinierkreis 72 speist, der, wie bereits beschrieben, die Übertragung
des im .Register 34 vorhandenen Code in das Register
verhindert· Der Ausgang der Flip-Flop-Schaltung FSHC gelangt zusätzlich in ein Koinzidenztor 84, so dass beim Erkennen
des Bits bs=1 in der Zeit D2 -in der Flip-Flop-Schaltung RING
eine Flip-Flop-Schaltung FSH2 umgeschaltet wird. Der Ausgang
0098 20/ 15 BQ
dieser Flip-Flop-Schaltung schaltet in der Zeit D3 die
Flip-Flop-Schaltung FSHC auf ihren Ausgangszustand zurück, während er ein Koinzid.enztor 85 sperrt und dabei die normale
Übertragung der auf das Anzeigebit bs»1 folgenden Zeichen aus dem Register 27 in die Flip-Flop-Schaltung RING
und von hier in den Speicher hinein verhindert. In der gleichen Zeit öffnet der Ausgang der Flip-Flop-Schaltung
FSH2 ein Koinzidenztor 86, so dass die auf dem»Kanal Z aus dem Register 27 austretenden Zeichen in ein aus zehn
Flip-Flop-Schaltungen RSH1-0 gebildetes zusätzliches Schieberegister 87 eingegeben werden. Die Zeichen werden dann
in das Register 87 eingeschoben und im Rhythmus des Signals CLOI verschoben, worauf sie aus dem Register 87 austreten
und auf dem KaraL ¥ über die Flip-Flop-Schaltung RING in den Speicher eingeschoben werden. Es zeigt sich, dass alle
Zeichen um eine Zeichenperiode verschoben werden, da das Register 87, in das die Zeichen eingegeben werden, bevor
sie wieder in den Speicher eintreten, von einer solchen Länge ist. Das Verschieben der Zeichen geht weiter, bis
es an dem Zeilenende ankommt, in welchem wie vorher erwähnt, acht leere Zellen vorhanden sind. Dadurch muss das
letzte Zeichen der Zeile in dem Speicher um neun Zeichenstellen verschoben werden, so dass es auf dem Bildschirm
um eine Stelle verschoben, d.h. am Anfang der nächsten Zeile, erscheint. An dieser Stelle kommt das Signal DESH
aus dem Decodierkreis JO, das von der Bitperiode D3
der letzten Zelle, die in der Zeile gefüllt werden kann, bis zu der nächsten Bitperiode D3 wirksam bleibt, so dass
in der Bitperiode D2 der ersten der acht leeren Zellen, da das Signal FLYB noch nicht wirksam ist, aus dem Koinzidenztor
88 ein Signal SFIB kommt, das eine Flip-Flop-Schaltung FIBL umschaltet. Der Ausgang dieser Flip-Flop-Schaltung
sperrt das Koinzidenztor 28, so dass das Taktsignal CLOB das Register 27 nicht länger erreicht. Auf
diese Weise wird das Zeichen der letzten Zelle im Register 27 festgehalten. Nach acht Zeichenstellen wird aus dem
Block 30 erneut das Signal DESH 'erzeugt, und bleibt es für
009820/1580
eine Zeitspanne eines Zeichens wirksam, so dass in der Zeit D2, in welcher das Signal ITLYB vorhanden ist, aus
dem Koinzidenztor 89 das Signal EFIB kommt, das die Flip-Flop-Schaltung FIBL auf ihren Ausgangszustand zurückschaltet.
Somit wird das Koinzidenztor 28 wieder geöffnet und übernimmt, wie vorher beschrieben, wieder das
Verschieben der Zeichen, wobei sich das Zeichen der letzten Zelle nunmehr in der ersten Zeichenstelle der nächsten
Zeile befindet. Das Signal I1IME am Ende des Speicherzyklus
schaltet die Flip-Flop-Schaltung FSH2 wieder auf ihren Hull-Zustand zurück, so dass die Funktion abgeschlossen
ist.
Die Kopfstation ist ferner mit der Funktion "Zeilenverschiebung"
versehen, mittels derer der gesamte Inhalt des Speichers um die zwischen der Stelle des Bits bs»»^
und dem Ende der Zeile entweichenden Zellenzahl verschoben
wird. Beim Niederdrücken der Taste "Zeilenverschiebung11 entsteht ein Code TAS1-8, der in das Register 34 eingegeben
wird. Der durch das Signal FINT wirksam gemachte Decodierblock 45 erzeugt ein Signal COSH, das eine Flip-Flop-Schaltung
FSHC umschaltet. Das Signal COSH schaltet, sofern das Signal DESH nicht vorhanden ist, d.h.-sofern das Bit bs=1
nicht in der letzten Stelle der Zeile angeordnet ist, so dass ein Koinzidenztor 106 geöffnet ist, eine Flip-Flop-Schaltung
FSH1 um. Bei sich in der letzten Stelle der Zeile befindendem Bit bs=1 ist die Funktion "Zeilenverschiebung"
gleichbedeutend mit der Funktion "Zeichenfortschaltung".
Der Direkt ausgang der Flip-Flop-Schaltung FSHC speist den Funktionskombinierkreis 72, der, wie bereits beschrieben,
die Dbertragung des in dem Register 34 vorhandenen Code
in das Register 27 verhindert. Der Direktausgang der Flip-Flop-Schaltung FSH1 gelangt in das Koinzidenztor 84 hinein,
so dass beim Erkennen des Bits bs-1 in der Flip-Flop-Schaltung
; Q09820/ 1 580
BAD ORIGINAL
RING in der Zeit D2 die Flip-Flop-Schaltung FSH2 umgeschaltet wird. Die Direktausgänge der Flip-Flop-Schaltungen
PSIH, FSHO und FSH2 speisen ein Koinzidenztor 90, das ein Signal LASH liefert, das das Hilfsbit bl«1 in
die Flip-Flop-Schaltung KSHO einschiebt. Die gesamte Operation ist dann wie bei der vorstehend beschriebenen
Funktion "Zeichenfortschaltung". Nachdem der erste Zyklus des Speichers abgeschlossen ist, wird das Koinzidenztor
84- weiter durch den Direktausgang der Flip-Flop-Schaltung FSH1, so dass bei der erneuten Erkennung des Bits bs die
Flip-Flop-Schaltung FSH2 erneut umgeschaltet wird und der gesamte Inhalt des Speichers erneut um eine Zeichenstelle
verschoben wird. Dieses Verfahren geht weiter, bis beim Vorliegen des Signals DESH, d.h. in der letzten Zelle der
Zeile bei Zulassung des Direktausgangs der Flip-Flop-Schaltung FSH2, das Bit bl»1 in der Zeit D1 in der Flip-Flop-Schaltung
RSH9 erkannt wird, so dass durch das Koinzidenztor 91 ein Signal ENSH erzeugt wird, das die Flip-Flop-Sclialtung
FSH1 umschaltet. In der Zeit D2 schaltet der über ein Koinzidenztor 92 augeführte umgekehrte Ausgang
der Flip-Flop-Schaltung FSH1 die Flip-Flop-Schaltung kSHO auf ihren Ausgangszustand zurück und 'eseitigt er
dabei das Bit b1 ,· so dass der Vorgang abgeschlossen wird.
Tabellierunp:
Die Kopfstation nach der 1 rfindung ist ferner mit Mitteln
versehen, mittels derer die dargestellten Daten auf dem Bildschirm gemäss unterschiedlichen Formaten angeordnet
werden können. Jedes Format ist durch eine Gruppe bevorrechtigter Stellen oder Stops abgegrenzt, an welchen die
Daten in Spalten angeordnet werden können. Im einzelnen werden beim Installieren des Geräts zwei Gruppen von Stops
festgelegt, die je entweder mit Hilfe von zwei im Tastenfeld
vorhandenen Tasten oder mit Hilfe von zwei aus der zentralen Datenverarbeitungsanlage kommenden Tabelliercode
ausgewählt werden können. Die ein Einseiformat bildenden
0098 20/156 0
BAD
.Stops können wiederum "rechte" oder "linke" sein. Hit
einem "rechten" Stop ist ein Stop gemeint, der die Spaltenbildung an dem nach dem Befehl zum Auswählen des Formats
über das Tastenfeld eingetasteten oder aus der Datenverarbeitungsanlage empfangenen letzten Zeichen ermöglicht.
Mit "linkem" Stop ist ein Stop gemeint, der die Spaltenbildung an dem nach dem Befehl zum Auswählen des
Formats über das Tastenfeld eingetasteten oder aus der Datenverarbeitungsanlage empfangenen ersten Zeichen ermöglicht.
Die "rechten" oder "linken" Stops werden.in
einer Gruppe von Stops festgelegt, wenn die Installation tatsächlich ausgeführt wird.
Im einzelnen sind im Tastenfeld zwei den Code TAB1 bzw.
TAB2 erzeugende Tasten vorhanden. Dieselben Code können aus der zentralen Datenverarbeitungsanlage empfangen wer-
den. Die Code TAB1 und TAB2 wählen zwei Stopkonfigurationen,
d.h. zwei Nachrichtenformate, aus. Nach einem der beiden Tabellierungsbefehle wird das Hilfsbit bs«1 bis auf die
das Tabellierprogramrc, d.h. die ausgewählte Stopgruppe,
betreffende erste angetroffene Stopstelle verschoben. Beim Niederdrücken einer dieser beiden Tasten (s. Fig. 6)
entsteht ein Code, der das Register 3>4 füllt. In der gleichen
Zeit läuft die die Übertragung aus dem Register 3^ in das Register 27 überwachende logische Kette an. Sofern
im Register J4 der die erste Stopgruppe betreffende Code
TABI vorhanden ist, wird er durch den Kreis 45 decodiert,
der, wenn er durch das Signal FIlTT wirksam gemacht ist,
ein Signal COT1 erzeugt. Das Signal COTI schaltet eine
Flip-Flop-Schaltung FAAO und eine Flip-Flop-Schaltung FTAS
um. Sofern dagegen in dem Register J4 der die zweite Stopgruppe
betreffende Code TAB2 vorhanden ist, wird er durch den Kreis 4^ decodiert, der, wenn er durch das Signal FHTT
wirksam gemacht ist, ein Signal C0T2 erzeugt. Das Signal
009820/156Π
BAD ORIGINAL
C0T2 schaltet die Flip-Flop-Schaltung FAAO auf ihren Ausgangszustand
zurück und schaltet die Flip-Flop-Schaltung FTAS um. Die Ausgänge 'der Flip-Flop-Schaltung FAAO bringen
einen durch den Zähler 29 gespeisten Decodierkreis 93 in
den richtigen Zustand. Der Kreis 93 sendet in den die ausgewählten
Stopgruppen "betreffenden Zellenperioden zwei sich auf
die "linken" bzw. "rechten" Stops beziehende Signale aus. Bei Annahme, dass die Taste ΤΑΒΊ niedergedrückt wird, erzeugt
in diesem Falle der Kreis 45 das Signal C0T1, so dass die
Flip-Flop-Schaltung FAAO, die umgeschaltet worden ist, zulässt, dass der Decodierkreis 93 nur in den die Stiapgruppe
TAB1 betreffenden Stellen Signale aussendet. Der Direktausgang der Flip-Flop-Schaltung FTAS speist den Funktionskombinierkreis
72, der das Signal MELA unwirksam hält und somit die übertragung des Gode TAB1 aus dem Register J4
in das Register 27 sperrt. In der gleichen Zeit gelangt der Ausgang der Flip-Flop-Schaltung FTAS in das Koinzidenztor
75 hinein, so dass, wenn das Bit bs=*1 in der Zeit D10
in der Flip-Flop-Schaltung ΗΕΤΪ2 erkannt wird, die Flip-Flop-Schaltung
FAM2 umgeschaltet wird. Wie vorstehend beschrieben, bewirkt der Ausgang der Flip-Flop-Schaltung FAM2,
dass das Signal TOLS das Bit bs in dem Speicher um eine Zeichenperiode nach rückwärts schiebt, d.h. auf dem Bildschirm
um eine Stelle vorschiebt. Das Verschieben des Bits bs»1 geht also nacheinander von Zelle zu Zelle weiter, bis
es an der der ausgewählten Stopgruppe zugeordneten ersten Zelle ankommto Dieser erste Stop kann ein HlinkerM oder
"rechter" Stop sein. Falls es ein "linker1* Stop ist, liefert
der Decodierkreis 93 ein Signal DESS, das in ein Koinzidenztor
94- hineingelangte Wenn dieses Tor beim Erkennen des Bits
bs»1 in der Zeit D5 in der Flip-Flop-Schaltung ΗΕΓΊ7 durch
den Direktausgang der Flip-Flop-Schaltung FTAS geöffnet wird, entsteht ein Signal BRUT, das eine Flip-Flop-Schaltung
FATT umschaltet. Der Direktausgang der Flip-Flop-Schaltung FATT erzeugt in der Zeit D7 ein Signal BUG1, das die Flip-Flop-Schaltung
FTAS auf ihren Ausgangszustand zurückschaltet·
9820/1660
Somit wird der Verschiebevorgang des Bits bs gestoppt, da die Flip-Flop-Schaltung FAM2 nicht melir eingeschaltet ist. Die Flip-Flop-Schaltung I1TAS schaltet auf ihren
Ausgangszustand um, während der Funktionskoinbinierkreis 72 das Signal HELA wirksam lässt, so dass "beim nächsten
Zyklus nach dem Erkennen des Bits bs in der Stopstelle das Signal AZZE das Register in der Zeit BiO auf Null
stellt und das Signal MINT in der Zeit D1 die "Übertragung des Code TABT in das Register 27 und von hier das Einschieben
dieses Code in den Speicher in die die erste Stopstelle der ausgewählten Stopgruppe betreffende Zelle
zulässt. Gchliesslich wird in der Zeit D1Q bei wirksam
gemachtem Kreis 96 die Flip-Flop-Schaltung FATT auf ihren
Ausgangszustand zurückgeschaltet. Yon dieser Stelle an werden die eingetasteten Zeichen, beginnend von der auf
die die ausgewählte Gruppe betreffende Stopstelle folgenden
Zelle aus, der Reihe nach angeordnet.
Es sei angenommen, dass eine der beiden Tabelliertasten,
und zwar TAB1 wieder niedergedrückt \tforden ist. Der zur
Taste TAB1 gehörende Code wird in das Register* 34- eingegeben,
wodurch, wie bereits beschrieben, bei Zulassung durch das Signal FINT der Kreis 4-5 das Signal COTi eraeu^t,
das die - im-Zusammenhang mit der linksseitigen Tabeliierung
bereits vorher beschriebenen Funktionen ausübt. Las Bit bs«=1 verschiebt sich, wie bereits erwähnt, von Zelle
zu Zelle, bis es an der dem die ausgewählte Gruppe betreffenden ersten Stop entsprechenden Stelle ankommt. Falls dieser
Stop ein "rechter" Stop ist, liefert der Decodiertlock
93 ein Signal DESN, das in ein Koinzidenztor 95hineingelangt.
Wenn dieses Tor beim Erkennen des Bits bs=i in der
Flip-Flop-Schaltung REM" während der Zeit D5 durch den Direkt
ausgang der Flip-Flop-Schaltung FTAS geöffnet wird, entsteht ein Signal BEDD, das die Flip-Flop-Schaltimg FAIT
009820/1560 BADORiQlNAL
unl eine Flip-Flop-Schaltung FTAU umschaltet. In der Zeit
D7 schaltet der Ausgang der Flip-Flop-Schaltung FATT die
Flip-Flop-Schaltung FTAS mit Hilfe des' Signals BUG1 auf ihren Ausgangozustand rurück. Das Koinzidenztor 75 wird
gesperrt, und folglich kann die Flip-Flop-Schaltung FAK2 nicht umgeschaltet werden, so dass das das Verschieben des
Bits be bewirkende Signal TOLS nicht entsteht. Der Funktionskombinierkreis
72 lässt das Signal NELA wirksam, jedoch wird
die Erzeugung der Signale HIIiT und AZZE noch dadurch verhindert,
dass sich die Flip-Flop-Schaltung FDIT noch im Null-Zustarid befindet. In der nächsten Zeitspanne D2 gelangt
der Dir.ektausgang der Flip-Flop-Schal bung FTAlT, indem ein
Koinzidenztor 97 durch den Direktausgang der Flip-Flop-Schaltung FATT geöffnet worden ist, in ein Koinzidenztor
98 hinein, so dass, nachdem das Bit ts=1 in der Flip-Flop-Schaltung
RIlIG- erkannt worden ist, ein Signal COIL erzeugt wird. Das Signal COIL schiebt das Hilfsbit bl=" in die
Flip-Flop-Schaltung REHI hinein, das nunmehr in der unmittelbar auf das Bit bs«1 folgenden Bitperiode angeordnet ist.
Beim nächsten Zyklus wirkt das Signal COIL nicht ein, da das Koinzidenztor 97 gesperrt ist, so dass sowohl die
Flip-Flop-Schaltung FATT als auch die Flip-Flop-Schaltung FIPR durch das Ausgangssignal des Kreises 96 auf ihren
Ausgangs^u&tand zurückgeschaltet werden. In diesem nächsten
Zyklus'wird das Bit t1=i an der Flip-Flop-Schaltung FIUL erkannt,
so dass ein durch den Direktausgang der Flip-Flop-Schaltung FTMI geöffnetes Koinzidenztor 10C das eine Flip-Flop-Schaltung
FSF-1 umschaltende Signal BUSS erzeugt. Der
Ausgang der Flip-Flop-Schaltung FSPI gelangt in ein durch
das Signal HELA und durch das negierte Signal FAZT (das nachstehend noch näher erläutert wird) geöffnetes Koinzidenztor
101 hinein, so dass in allen Bitperioden ausser dem
Intervall D^ durch ein Tor 102 das Signal BLOC erzeugt wird,
v3.as das Sperren des Koinzidenztores 37 bewirkt und somit die übertragung der Teichen aus dem Register 27 in die Flip-Flop-IC
RDTG und von dort in den Speicher verhindert* Zur
009820/1560
- 32 -
gleichen Zeit gelangt der Ausgang der Flip-Flop-Schaltung
FIUL in ein durch, den Kreis 101 geöffnetes Koinzidenztor 103 hinein, so dass alle in den Bitperioden ausser D1 aus
dem Speicher austretenden Bits unmittelbar in die Flip-Flop-Schaltung RING eingegeben' und von dort erneut in den
Speicher eingegeben werden. Das Bit bl=1 wird somit,ohne über das Register 27 zu gelangen, unmittelbar in die Flip-Flop-Schaltung
RING eingegeben, während das Bit bs=1 in dem Register selbst verschoben wird. Der Ausgang eines
durch die Ausgänge der Flip-Flop-Schaltungen FSP1 und FTAN gespeisten Koinzidenztores ΛΟΜ- gelangt in das Koinzidenztor
35 hinein, das, nachdem das Bit bs=i in der Zeit D5 in der
Flip-Flop-Schaltung RHI? erkannt worden ist, die Flip-Flop-Schaltung
FINT erneut umschaltet. Der Direktausgang aus der Flip-Flop-Schaltung FINT gelangt in den Kreis 74-, der,
da er durch das Signal I7CELA wirksam gemacht worden ist,
das Signal AZZE erzeugt, das die Flip-Flop-Schaltungen REM3-4--5-6-7-8-9 des Registers 27 auf Null stellt. Ausserdem
wird in der Zeit D1 das Signal HINT wie der Ausgang aus dem Koinzidentor 73 v/irksam gemacht, was die Übertragung
des Code TAB1 aus dem Register 34- in das Register 27, jedoch
ohne Verschiebung des Bits bs=1, bewirkt, da hier die Unterdrückung des Signals FTAN in den Koinzidenztoren
107 und 108 besteht. Das Bit bs='! in der Flip-Flop-Schaltung
REH1 wird in derselben Zeit D1 erkannt, so dass der Ausgang
des Koinzidenztores 110 die Flip-Flop-Schaltung SFP1 auf
ihren Ausgangszustand zurückschaltet. Jedesmal, wenn über
das Tastenfeld ein Zeichen eingegeben wird, wird die Flip-Flp-Schaltung
FIPR umgeschaltet, so dass das Koinzidenztor 100 geöffnet ist und es somit das Einv.'irken der logischen
Schaltung zulässt, die bewirkt, dass das Bit b1»1, der
Code TAB1 und das Zeichen, die im vorgehenden Speicherzyklus in das Register 27 eingegeben worden sind, unmittelbar aus
der Flip-Flop-Scheltung FIOL in die Flip-Flop-Schaltung RIlTG und von dort wieder in den Speicher Lineingelangen, während
das Bit bs=1 noch in seiner Bitstelle in der Stopzelle verbleibt. Auf diese V/eise werden trim aufeinanderfolgenden
009820/1560
ORIGINAL
allmählichen Eingeben von Zeichen über das Tastenfeld alle auf das Hilfsbit bl=1 folgenden Zeichen unmittelbar
aus der Flip-IFlop-Schaltung PIDL in die Flip-Flop-Schaltung
RING und von dort in den Speicher übertragen, so dass sie sich alle bei jeder neuen Eingabe allmählich
um eine Zellenstelle verschieben.
g von der rechtsseitigen Tabellierung
Um von der mit Hilfe einer der beiden Tabelliertasten ausgewählten "rechten" Stopstellung abzugeben, genügt
das Niederdrücken einer einer beliebigen der vorstehend
beschriebenen Punktionen entsprechenden Taste. Im einzelnen erzeugt der Kreis 4-5, wenn die Taste "Vorschieben"
eingetastet wird, bei wirksamer Flip-Flop-Schaltung FTAN das Signal COAM nur dann, wenn er durch das Signal BTJSS
ermächtigt ist. Wie vorstehend beschrieben, wird die Flip-Flop-Schaltung FAM2 umgeschaltet, so dass der Funktion
skombinierkreis 72 das Signal MELA nicht wirksam hält
und somit die Signale AZZE und MINT nicht einwirken. Zur gleichen Zeit sperrt das Fehlen des Signals T-IELA das
Koinzidenztor 101, so dass die Übertragung des Bits b1=1 und aller nach ihm folgenden Zeichen aus der Flip-Flop-Schaltung
FIUL in die Flip-Flop-Schaltung HING verhindert wird. Das in den Zeiten D1 und D2 hinter .dem Koinzidenztor
76 durch den Direktausgang der Flip-Flop-Schaltung FAM2 erzeugte Signal TOLS wirkt über den Inverter 36 im Koinzidenztor
37 "und über einen Kreis 109 auf die Flip-Flop-Schaltung
FIUL ein. Normalerweise folgt das Bit b1=1 . zusätzlich zum Folgen des Weges, auf welchem es aus der'
Flip-Flop-Schaltung FIUL über den Kreis 103 in die Flip-Flop-Schaltung
RING und von dort in den Speicher übertragen wirI, dem Weg zur Rückkehr in den Speicher über das Register
27· Bei normalen Tabellierbedingungen ist der Weg durch das Register 27 hindurch an dem Koinzidenztor 37
durch das Signal BLOC gesperrt. Wie erwähnt, wird das Signal BLOC nach dem Einwirken der Taste "Vorschieben"
009820/1560
unwirksam gemacht, jedoch verhindert der Kreis 37 noch
den Durchlass des aus dem Register 27 ankommenden Bits b1=1, da er durch das Signal TOLS gesperrt ist. Ferner
kann das Signal TOLS das Bit bs=1 nicht in die Flip-Flop-Schaltung
FITJL eingeben, da ^as Koinzidenztor 109 durch
den negierten Ausgang der Flip-Flop-Schaltung FTAIi gesperrt
ist. Zum Zeitpunkt des Erkennens des Bits 1bs=1 erzeugt ein
in der Zeit D10 durch die Signale FSP1 und 1*1112 geöffnetes
Koinzidenztor 111 ein Signal CKES, das die ~£1 ip-Flop-Schn."1--tung
FTAIf auf ihren Ausgangs zu st and zurückschaltet. In
der Zeit D1 stellt der Ausgang des Koinzidenzbores 110
die Flip-Flop-Schaltung FSP1 auf ihren Ausgangszustand zurück. Die Flip-Flop-Schaltung FAM2 ist noch eingeschaltet,
so dass das Signal TOLS über das Koinzidenztor 37 das Bit b1 beseitigt, das nicht länger vorhanden ist, und
das Bit bs-1, das sich in der den Stop entsprechenden
Zelle befindet. Zur gleichen Zeit v/irkt das Signal TOLS auf die Flip-Flop-Schaltung FIUL ein (dieses MaI ist der
Kreis 109 wirksam), wοι.ei das Bit bs=1 ua eine Zelle verschoben
wird, d.h. die Funktion "Vorwärtsschieten" wirksam
gemacht worden ist, und alle Teile in den !.usgangszustand
zurückgeführt werden.
Die Kopfstation ist ausserdem mit der Funktion "Löschung
bei rechtsseitiger Tabellierung" versehen, mittels derer es möglich ist, alle nach der Funktion "rechtsseitige
Tabellierung" eingetasteten oder empfangenen Seichen zu löschen. Im einzelnen wird beim Niederdrücken einer Taste
"Löschung bei rechtsseitiger Tabellierung*' ein Code erzeugt,
der, wie bereits vorstehend beschrieben, in das Segister übertragen wird. Da der Decodierkreis 45 durch lie Signale
BUSS und FTAN. wirksam gemacht ist, erzeugt er ein Signal COCT, das eine Flip-Flop-Schaltung FAZT einschaltet. Der
Direktausgang der Flip-Flop-Schaltung FAZT gelangt in das Koinzidenztor 74 hinein, so dass in der Zeit 1)10 das Signal
009820/1|60
BAD ORIGINAL
AZZE zugeführt wird, das die Flip-Flop-Schaltungen REM3-4-5-6-7-8-9
auf Null stellt. Das Signal FAZT sperrt das Koinzidenztor 101, so dass die Übertragung'des Bits b1»1 und
der unmittelbar darauffolgenden Zeichen aus der Flip-Flop-Schaltung
FIUL in die Flip-Flop-Schal bung EHTG nicht stattfindet.
Das Signal AZZE loscht, wie bereits erwähnt, das sich im Register 27 befindende Bit b1»1# In jeder Zeitspanne
D10 stellt das Signal AZZE die Flip-Flop-Schaltungen im Register 27-auf ITuIl, so dass alle noch dem Befehl für den
Tabellierbetrieb eingeschobenen Zeichen gelöscht werden. Wenn das Bit bs-1 ankommt, wird dieses nicht gelöscht, da
es sich.in der Zeit.D1o in der Flip-Flop-Schaltung REH2 befindet.
In der Zeit Dl schaltet beim Erkennen des Bits bs»1
in der Flip-Flop-Schaltung HEMider Ausgang des Kreises 110
die Flip-Flop-Schaltung FSPI auf ihren Hull-Zustand zurück.
Ir. der Zeit D2 erzeugt, nachdem das Pit bs=1 in der Flip-Flop-Schaltung RING erkannt worden ist, der Ausgang der
Flip-Flop-Schalt-ung FAZT das Signal COIL über das Koinzidenztor
98· Bas Signal GOIL schiebt das sich in der Flip-Flop-Schaltung
REIH befindende Bit b1«1, wie bereits beschrieben, in die unmittelbare auf das Bit bs-1 folgende Bitsteile. In
der Zeit D5 erzeugt das Koinzidenztor 113 "bei Zulassung des
umgekehrten Ausganges der Flip-Flop-Schaltung FSP1 ein Signal BLOT, dae die Flip-Flop-Schaltung FAZT auf ihren Ausgangszustand
umschaltet. Zur gleichen Zeit schaltet das Signal BLOT äie Flip-Flop-Schaltung FIER ein und macht gleichzeitig einen
Code erzeugenden Kreis 114- wirksam, der in Übereinstimmung mit dem Zustand des Ausganges der Flip-Flop-Schaltung FAAC
den Tabellierungscode TAB1 oder TAB2 in das Register J4 einschiebt.
Beim nächsten Speicherzyklus wird der Tabellierungscode
in das Register 27 eingeschoben, und alles geht weiter,
wie vorher anhand der "rechtsseitigen" Tabellierung beschrieben.
Patentansprüche:
0098 20/1 B^BO
Claims (10)
- PatentansprücheKopfstation zur Übertragung von Daten, gekennzeichnet durch einen zyklischen Serienspeicher und eine Taktgebervorrichtung zum Erzeugen von in dem Speicher eine Folge von Zeichenzellen kenntlich machenden Taktsignalen, eine Darstellungsvorrichtung, die so eingerichtet ist, dass sie Zeichen in dem Speicher in einer Gruppierung von in Eeihen angeordneten bzw. vorbestimmten Zeichenzellen entsprechenden Stellen darstellt, und durch nach Bedarf betätigbare Mittel, die auf die Taktgebervorrichtung ansprechen, um nach Bedarf zwei verschiedene, zwei verschiedene Kombinationen von Zeichenzellen kenntlich machende und zwei verschiedene Darstellungsformate abgrenzenden Darstellungsanordnungen entsprechende Kombinationen von Stopsignalen zu erzeugen, und durch eine Steuereinheit, die so eingerichtet ist, dass sie den"Zeicheneintrag in den Speicher so steuert, dass die Zeichen in Gruppen angeordnet sind, deren erstes oder letztes Zeichen in den durch die Stopsignale kenntlich gemachten Zellen angeordnet sind.
- 2. Kopfstation nach Anspruch. 1, dadurch gekennzeichnet, dass die Darstellungsvorrichtung eine Kathodenstrahlröhre besitzt.
- 3. Kopfstation nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die durch jede Stopsignalkombination kenntlich gemachten Darstellungsanordnungen in Sj alten zueinander ausgerichtet sindj so dass die dargestellten Zeichen in009820/1560 BAD 0R1G1NAL57 -tabellierten Formaten angeordnet sind.
- 4.. Kopfstation nach. Anspruch 3> dadurch gekennzeichnet, dass einige der Stopsignale Darstellungsspalten abgrenzen, in welchen die Zeichen nach, links tabelliert sind, und einige Stopsignale Darstellungsspalten abgrenzen, in welchen die Zeichen nach, rechts tabelliert sind.
- 5. Kopfstation nach .Anspruch 3 oder 4-, gekennzeichnet durch tastenbetätigte Mittel zum Löschen der in einer der Spalten tabellierten, zuletzt in den Speicher eingegebenen Zeichengruppe .
- 6. Kopfstation nach einem der Ansprüche 1 bis 5» dadurch ge-" kennzeichnet, dass es an eine zentrale Datenverarbeitungsanlage mit Hilfe von Mitteln zur Steuerung der Übertragung von Zeichen zwischen der Kopfstation und der zentralen Datenverai'beitungsanlage angeschlossen werden kann, wobei die nach Beiarf betätigbaren Mittel zum Auswählen jedes der beiden Formate sowohl in Auswirkung eines örtlich in die Kopfstation eingegebenen Befehls als auch in Auswirkung eines aus der zentralen Datenverarbeitungsanlage empfangenen Befehls betätigbar sind.
- 7. Kopfstation zur Übertragung von Daten, gekennzeichnet durch einen zyklischen Serienspeicher und eine Taktgebervorrichtung zum Erzeugen von in dem Speicher eine Folge von je aus einer Vielzahl vor; Bitstellen bestehenden Zeichenzellen kenntlich machenden Taktsignalen, eine Darstellungsvorrichtung, die so eingerichtet ist, dass sie Zeichen in dem Speicher in einer Gruppierung von in Zeilen angeordneten bzw. vorbestimmten Zeichenstellen entsprechenden Stellen darstellt, und durch eine Steuereinheit, die so eingerichtet ist, dass sie jedes Zeichen in den Speicher in die durch ein Kennbit markierte Zelle eingibt und dann das Kennbit automatisch in die nächste009820/1560Zelle schiebt, wobei die Steuereinheit ferner auf eine Taste anspricht, um alle auf das Kennbit folgenden Zeichen im Speicher um eine Zelle zu verschieben.
- 8. Kopfstation nach Anspruch 7» dadurch gekennzeichnet, dass die Steuereinheit auf eine weitere Taste anspricht, um alle auf das Kennbit folgenden Zeichen im Speicher um die Zellenzahl zu verschieben, die zwischen der das Eennbit enthaltenden Zelle und der Zelle vorhanden ist, die deiE Ende der Zeile entspricht, in welcher die der das Kennbili enthaltenden Zelle entsprechende Stelle liegt.
- 9. Kopfstation nach Anspruch 7 oder S, dadurch gekennzeichnet, dass die Darstellungsvorrichtung eine Kathodenstrahlröhre besitzt.
- 10. Kopfstation nach einem der Ansprüche 1 bis 9, gekennzeichnet durch Mittel zum Löschen aller zur Zeit ihrer Betätigung im Speicher enthaltenen Zeichen, wobei die Sfceuex'einheit so eingerichtet ist, dass während des löschens iveitere Zeichen in den Speicher eingegeben werden können.MB/ür - 22 0829820/1560 BAD ORlGiNAL
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT5359168 | 1968-10-23 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1952175A1 true DE1952175A1 (de) | 1970-05-14 |
DE1952175B2 DE1952175B2 (de) | 1977-07-07 |
DE1952175C3 DE1952175C3 (de) | 1978-06-15 |
Family
ID=11283915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1952175A Expired DE1952175C3 (de) | 1968-10-23 | 1969-10-10 | Steuerungsanordnung für die Anzeige von Datenzeichen in fabulierter Form |
Country Status (3)
Country | Link |
---|---|
US (1) | US3654620A (de) |
DE (1) | DE1952175C3 (de) |
FR (1) | FR2021395A1 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE32130E (en) * | 1970-05-14 | 1986-04-29 | Harris Corporation | Apparatus for editing and correcting displayed text |
US3910322A (en) * | 1972-08-24 | 1975-10-07 | Westinghouse Electric Corp | Test set controlled by a remotely positioned digital computer |
US3798610A (en) * | 1972-12-20 | 1974-03-19 | Ibm | Multiplexed intelligence communications |
US4031518A (en) * | 1973-06-26 | 1977-06-21 | Addressograph Multigraph Corporation | Data capture terminal |
US3827041A (en) * | 1973-08-14 | 1974-07-30 | Teletype Corp | Display apparatus with visual segment indicia |
GB1585100A (en) * | 1976-09-06 | 1981-02-25 | Gen Electric Co Ltd | Electronic display apparatus |
EP0009828B1 (de) * | 1978-10-11 | 1982-09-15 | Westinghouse Electric Corporation | Digital-Sichtanzeigeübungsanordnung |
US4733351A (en) * | 1984-12-31 | 1988-03-22 | Wang Laboratories, Inc. | Terminal protocols |
JPS6437612A (en) * | 1987-08-02 | 1989-02-08 | Canon Kk | Information processor |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3307156A (en) * | 1962-10-04 | 1967-02-28 | Stromberg Carlson Corp | Information processing and display system |
US3466645A (en) * | 1965-03-01 | 1969-09-09 | Sperry Rand Corp | Digital data crt display system |
US3453384A (en) * | 1965-12-07 | 1969-07-01 | Ibm | Display system with increased manual input data rate |
US3382487A (en) * | 1965-12-27 | 1968-05-07 | Xerox Corp | Dataphone driven remote display system |
US3516069A (en) * | 1967-08-14 | 1970-06-02 | Collins Radio Co | Data character assembler and disassembler |
US3500336A (en) * | 1967-08-29 | 1970-03-10 | Gen Electric | Means for extracting synchronizing signals from television video signals |
-
1969
- 1969-10-10 DE DE1952175A patent/DE1952175C3/de not_active Expired
- 1969-10-21 US US868132A patent/US3654620A/en not_active Expired - Lifetime
- 1969-10-23 FR FR6936392A patent/FR2021395A1/fr not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE1952175C3 (de) | 1978-06-15 |
FR2021395A1 (de) | 1970-07-24 |
DE1952175B2 (de) | 1977-07-07 |
US3654620A (en) | 1972-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1499244C3 (de) | Steuergerät | |
DE2754441C2 (de) | Schaltungsanordnung zum automatischen Korrekturlesen | |
DE1524225B2 (de) | Verfahren zum betriebe einer redigier- und wiedergabeeinrichtung | |
DE2039195A1 (de) | Zeitmultiplexanordnung zum Eingeben,Verarbeiten und Speichern von Daten | |
DE1201100B (de) | Drucker mit umlaufender Typentrommel | |
DE2005806C3 (de) | Datenspeicherungs- und Sichtvorrichtung | |
DE2906883C2 (de) | ||
DE1952175A1 (de) | Kopfstation zur UEbertragung von Daten mit Darstellung | |
DE2444326C2 (de) | Vorrichtung zum aufzeichnen bzw. wiedergeben von daten bzw. informationen in arabischer schrift | |
DE2906923C2 (de) | Speichergesteuerte, kraftangetriebene Schreibmaschine | |
DE2115971A1 (de) | Datenverarbeitungssystem | |
DE2500263B2 (de) | Schnelldrucker mit einer Anzeigevorrichtung zur Identifizierung der Typenträger | |
DE3209530A1 (de) | Textverarbeitungssystem | |
DE1255961B (de) | Steuervorrichtung fuer Druckwerk | |
DE2243080A1 (de) | Vorrichtung zur wiedergabe programmiert ausgewaehlter, auf magnetkarten aufgezeichneter daten | |
DE2044409C3 (de) | Zeilenschlagdrucker | |
DE2006672A1 (de) | Vorrichtung zur Sichtbarmachung von Daten | |
DE1562051B2 (de) | Schaltungsanordnung zur erzeugung einer eindeutigen gruppe von m x n bits | |
DE2920498A1 (de) | Verfahren zum loeschen von unterstrichenen textteilen bei schreibmaschinen mit korrekturvorrichtung und zeilenspeicher | |
DE1954475A1 (de) | Zugriffsstelle einer Datenverarbeitungsanlage | |
DE2062384A1 (de) | Einrichtung zum Auswahlen von ver schiedenen Zeichenformen bei einem Drucker mit mehreren Druckzeichensatzen | |
DE2033869A1 (de) | Datenverarbeitungsgerat | |
DE2840904C2 (de) | ||
DE3004786C2 (de) | ||
DE1921029A1 (de) | Automatisches Composersystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BI | Miscellaneous see part 2 | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |