DE19518966C1 - Digital/Analog-Umsetzer - Google Patents

Description

Die Erfindung betrifft einen Digital/Analog(D/A)-Umsetzer. Aus U. Tietze und CH. Schenk: Halbleiter-Schaltungstechnik, 8. Auflage. Springer Ver­ lag 1986, S. 739-747 sind bereits Digital/Analog-Umsetzer bekannt.

Ferner ist es aus der DE 26 48 559 A1 bereits bekannt, CCD′s bei Digi­ tal/Analog-Umsetzer zu verwenden.

Als weiterer Stand der Technik ist in Fig. 1 ein Schaltbild eines herkömm­ lichen D/A-Umsetzers gezeigt. In Fig. 1 werden eine Spannung -V_R und ein Massepotential an so viele elektronische Schalter S₀ - S_n-1, wie Bits vorhanden sind, angelegt. n Widerstände mit verschiedenen Widerstands­ werten sind mit den Ausgängen der Schalter S₀ - S_n-1 verbunden. Hierbei haben unter den n Widerständen diejenigen vom zweithöchsten Bit bis zum LSB (least significant bit = geringsignifikantes Bit) 2^n-1 Widerstands­ werte, wobei der Wert des mit dem Ausgang des elektronischen Schalters S_n-1 für das MSB (most significant bit = höchstsignifikantes Bit) ange­ schlossenen Widerstands R als Bezug verwendet ist.

Mit den Ausgängen der Widerstände ist ein Verstärker OP₁ zum Aufsum­ mieren der Ausgangsspannungen der elektronischen Schalter S₀ - S_n-1 verbunden, wie sie von den n Widerständen ausgegeben werden, und zum Verstärken des Ergebnisses mit einer vorgegebenen Verstärkung.

Nachfolgend wird die Funktion dieses herkömmlichen D/A-Um­ setzers beschrieben.

Wenn ein digitales Signal vom Wert 1 oder HOCH angelegt wird, wählen die elektronischen Schalter S_O - S_n-1 die Span­ nung aus und geben sie aus. Wenn ein Signal vom Wert 0 oder NIEDRIG angelegt wird, wählen die Schalter das Massepoten­ tial aus und geben es aus.

Wenn das Signal 1 oder HOCH an den elektronischen Schalter S_n-1 in der MSB-Leitung angelegt wird, aber ein Signal 0 oder NIEDRIG an die anderen Schalter, wird der elektronische Schalter S_n-1 mit der Spannung -V_R verbunden, und die ande­ ren Schalter werden geerdet. Hierbei hat der Strom durch den mit dem Ausgang des elektronischen Schalters S_n-1 verbunde­ nen Widerstand R den Wert -V_R/R. Der Strom bei der entgülti­ gen Ausgangsspannung V_O hat den Wert (-V_R/R) · R′.

Wenn fünf Bits ab dem MSB des elektronischen Schalters S_n-1 HOCH (1) sind und die restlichen Bits NIEDRIG (0) sind, hat der Strom zur Ausgangsspannung V₀ den Wert

(-V_R/R) · R′ + (-V_R/2R) · R′
+ (-V_R/4R) · R′ + (-V_R8R) · R′ + (-V_R/16R) · R′
= (16+8+4+2+1) [(-V_R/16R) · R′]
= 31(-V_R/16R) · R′.

Jedoch bestehen bei diesem herkömmlichen D/A-Umsetzer die folgenden Nachteile.

Da die Widerstandswerte gemäß 2ⁿ immer größer werden, beste­ hen Schwierigkeiten hinsichtlich der Konstruktion und der Genauigkeit, wenn die Anzahl von Bits größer wird. Wenn der minimale Widerstandswert zu klein ist, treten Schwierigkei­ ten hinsichtlich der Genauigkeit auf. Wenn der minimale Wi­ derstandswert zu groß ist, wird der maximale Widerstandswert ebenfalls zu groß.

Der Erfindung liegt die Aufgabe zugrunde, einen D/A-Umsetzer mit vereinfachtem Aufbau zu schaffen.

Diese Aufgabe ist durch den D/A-Umsetzer gemäß Anspruch 1 gelöst. Dieser D/A-Umsetzer verwendet ein spezielles CCD (charge coupled device = ladungsgekoppeltes Bauelement).

Die Erfindung wird im folgenden anhand von durch Figuren veranschaulichten Ausführungsbeispielen näher beschrieben.

Fig. 1 ist ein Schaltbild eines herkömmlichen D/A-Umsetzers;

Fig. 2 ist eine Draufsicht auf einen erfindungsgemäßen D/A- Umsetzer unter Verwendung eines CCD;

Fig. 3 zeigt den Vertikalaufbau des erfindungsgemäßen D/A- Umsetzers unter Verwendung eines CCD;

Fig. 4 ist ein Schaltbild eines erfindungsgemäßen 15-Bit- D/A-Umsetzers;

Fig. 5 ist eine Draufsicht auf einen Teil A von Fig. 4; und

Fig. 6 ist eine Schnittansicht zu Fig. 5 entlang der Linie B-B′ in Fig. 5.

Gemäß den Fig. 2 und 3 umfaßt ein erfindungsgemäßer D/A-Um­ setzer Ladungsquellenbereiche CSR1 - CSRn entsprechend der Anzahl von Bits digitaler Daten, ausgebildet als n-Fremd­ stoffbereiche hoher Konzentration in vorgegebenen Bereichen eines Halbleitersubstrats mit einer p-Wanne, Sperrgates BG1 - BGn, die auf jeweils einer Seite der jeweiligen Ladungs­ quellenbereiche CSR1 - CSRn ausgebildet sind und in die ent­ sprechende Bitsignale eines digitalen Signals zur Potential­ umsetzung eingegeben werden, Polygates PG1 - PGn, die an den anderen Seiten der Sperrgates BG1 - BGn ausgebildet sind und über einen Bereich verfügen, der den Bitcodes des digitalen Signals entspricht, ein gemeinsames Ausgangstor OG, das an einer Seite aller Polygates PG1 - PGn ausgebildet ist, einen potentialungebundenen Diffusionsbereich FD zum Sammeln von Ladungen, die sich an den jeweiligen Polygates PG1 - PGn an­ gesammelt haben, und zum Erfassen der Gesamtmenge an Ladun­ gen, und einen Rücksetzbereich RG und einen Rücksetzdrain­ bereich RD, die auf dem potentialungebundenen Diffusionsbe­ reich FD ausgebildet sind und dazu dienen, Ladungen aus dem potentialungebundenen Diffusionsbereich FD nach dem Beenden der Erfassung auszugeben.

Hierbei unterscheiden sich der Polygates PG1 - PGn abhängig von den Bitcodes. Bei einem n-Bit-Umsetzer hat das Polygate PG1 für das LSB die Flächen 2°, und das Polygate PGn für das MSB hat die Fläche 2^n-1. Fig. 2 zeigt einen 4-Bit-D/A-Umset­ zer.

Nachfolgend wird der Betrieb des erfindungsgemäßen D/A-Um­ setzers unter Verwendung eines CCD erläutert.

Ein einzugebendes digitales Signal habe vier Bits vom Wert 1010, wobei das Signal 1 an das erste und dritte Sperrgate BG1 und BG3 angelegt wird. Das Signal 0 wird an das zweite und vierte Sperrgate BG2 und BG4 angelegt. So verringert sich das Potential im Kanalbereich des ersten und dritten Sperrgates BG1 und BG3, an die das Signal 1 angelegt ist, so daß Ladungen in den Ladungsquellenbereichen CSR1 und CSR3 in die Potentialtasche der Polygates PG1 und PG3 eingegeben werden. Das Potential des Kanalbereichs des zweiten und vierten Sperrgates BG2 und BG4, an denen das Signal 0 an­ liegt, ist nicht abgesenkt, so daß keine Ladungen aus den Ladungsquellenbereichen CSR2 und CSR4 in die Potentialta­ schen der Polygates PG2 und PG4 einwandern. Wenn an Poly­ gates das Signal 1 angelegt wird und dann Ladungen in deren Potentialtaschen eingegeben werden, variiert die Ladungs­ menge, da die Flächen der Polygates verschieden sind.

Die in die Potentialtasche des ersten Polygates PG1 eingege­ benen Ladungen haben den Wert 8, wohingegen die in die Po­ tentialtasche des dritten Polygates PG3 eingegebenen Ladun­ gen den Wert 2 haben.

Wenn die Einwanderung von Ladungen abhängig von den an die jeweiligen Bits angelegten Datenwerte beendet ist, wird an das Ausgabetor ein Impuls HOCH angelegt, so daß die Ladungen aus den Potentialtaschen der Polygates in den potentialunge­ bundenen Diffusionsbereich FD laufen.

Der potentialungebunden Diffusionsbereich FD erfaßt die eingewanderten Ladungen und gibt ein analoges Signal aus.

Nach der Erfassung werden die Ladungen aus dem potentialun­ gebundenen Diffusionsbereich FD zum Rücksetzdrainbereich RD verschoben und ausgegeben, wenn an den Rücksetzgatebereich RG ein Signal HOCH angelegt wird. Hierbei ist die Gesamtmen­ ge an in den potentialungebundenen Diffusionsbereich FD ein­ gegebenen Ladungen 8 + 2 = 10. Im Ergebnis werden die vier Bits des digitalen Signals 0101 in ein analoges Signal 10 umgesetzt. Durch Wiederholen dieses Vorgangs wird ein digi­ tales Signal in ein analoges umgesetzt.

Gemäß den Fig. 4, 5 und 6 ist ein 15-Bit-D/A-Umsetzer nicht aus fünfzehn Ladungsquellenbereichen CSR, Sperrgates BG1 - BGn und Polygates BG1 - BGn, wie sie für Fig. 2 beschrieben wurden, aufgebaut, sondern es sind drei oder vier Ladungs­ quellenbereiche, Sperrgates und Polygates vorhanden und diese sind zum 15-Bit-D/A-Umsetzer kombiniert.

Abhängig vom Eingangspegel des digitalen Signals erfolgt eine Unterteilung in A, B, C und D. In jeder Gruppe haben die Polygates dieselbe Größe wie in Fig. 2.

Die von den jeweiligen Gruppen ausgegebenen Signale werden verstärkt und abhängig von verschiedenen Bezugswerten ausge­ geben. Die Ausgangswerte werden aufsummiert und durch einen Spannung/Strom-Umsetzer in ein Stromsignal umgesetzt. Daher wird eine analoger Wert ausgegeben.

In den Fig. 4, 5 und 6 sind die Bezugsspannungen für die je­ weiligen Gruppen 12, 13, 14 bzw. 15 V.

Wie vorstehend beschrieben, ist der erfindungsgemäße D/A-Um­ setzer unter Verwendung eines CCD dahingehend vorteilhaft, daß sein Aufbau und sein Betrieb vereinfacht sind und seine Größe unter Verwendung eines CCD verringert ist. Demgemäß sind die Herstellkosten trotz besseren Funktionsvermögens verringert. Ferner ist die Erfindung wirtschaftlich, da die Anzahl von Bits erhöht werden kann.

Claims (3)

1. D/A-Umsetzer, gekennzeichnet durch:

• - ein Halbleitersubstrat mit einer Wanne von erstem Lei­ tungstyp;
• - Ladungsquellenbereichen (CRS1 - CSRn) hoher Konzentration entsprechend der Anzahl von Bits digitaler Daten an vorgege­ benen Stellen des Halbleitersubstrats;
• - mehreren an einer Seite der jeweiligen Ladungsquellenbe­ reiche ausgebildeten Sperrgates (BG1 - BGn), in die ein je­ weiliges Bitsignal des digitalen Signals zur Potentialumset­ zung eingegeben wird;
• - Polygates (PG1 - PGn), die an den anderen Seiten der Sperrgates ausgebildet sind und eine Fläche aufweisen, die den Bitcodes des digitalen Signals entspricht;
• - ein gemeinsames Ausgabegate (OG), das an einer Seite aller Polygates ausgebildet ist;
• - einen potentialungebundenen Diffusionsbereich (FD) hoher Konzentration vom zweiten Leitungstyp, der an einer Seite des Ausgabegates ausgebildet ist und dazu dient, die in den jeweiligen Polygates angesammelten Ladungen zusammenzuführen und die Gesamtmenge an Ladungen zu erfassen und
• - einen Rücksetzgatebereich (RG) und einen Rücksetzdrainbe­ reich (RD), die auf dem potentialungebundenen Diffusions­ bereich ausgebildet sind und dazu dienen, Ladungen nach Ab­ schluß der Erfassung aus dem potentialungebundenen Diffu­ sionsbereich auszugeben.

2. D/A-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Polygates (PG) im Fall von n Bits Flächen entspre­ chend 2^n-1 haben.

3. D/A-Umsetzer nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß dann, wenn die Anzahl von Bits groß ist, drei oder vier Ladungsquellenbereiche, Sperrgates und Poly­ gates als ein Block zusammengefaßt sind und mehrere Blöcke zum Aufbauen eines Mehrbit-D/A-Umsetzers kombiniert sind.