DE1902305A1 - Elektronische Rechenmaschine - Google Patents
Elektronische RechenmaschineInfo
- Publication number
- DE1902305A1 DE1902305A1 DE19691902305 DE1902305A DE1902305A1 DE 1902305 A1 DE1902305 A1 DE 1902305A1 DE 19691902305 DE19691902305 DE 19691902305 DE 1902305 A DE1902305 A DE 1902305A DE 1902305 A1 DE1902305 A1 DE 1902305A1
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- pulses
- buffer
- circuits
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/498—Computations with decimal numbers radix 12 or 20. using counter-type accumulators
- G06F7/4981—Adding; Subtracting
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Shift Register Type Memory (AREA)
- Static Random-Access Memory (AREA)
Description
betreffend
Elektronische Rechenmaschine.
Elektronische Rechenmaschine.
Die Erfindung bezieht sich auf Rechenmaschinen und betrifft insbesondere Zahlenspeioherzellen, wie sie in Rechenmaschinen
zum Speichern von ihnen zugeführten Zifferimpulsreifeen
verwendet werden·
Die Aufgabe der Erfindung besteht darin, eine verbesserte Rechenmaschine vorzusehen· ferner sieht die Erfindung
eine Zahlenspeicherzelle vor, die bei Rechenmaschinen verwendet wird bzw. verwendet werden kann.
Genauer gesagt sieht die Erfindung eine Rechenmaschine mit einer Zahlenspeicherzelle mit mehreren Stufen vor, die
mehrere mehrstufige Schieberegister umfaßt, wobei jedem mehrstufigen Schieberegister eine Pufferstufe zugeordnet ist,
und wobei ein Eingang jeder der Schieberegister-Pufferstufen mit einer Quelle für Reihen von Zifferimpulsen verbunden ist,
ferner mehrere (Jatterschaltungen, wobei der Ausgang einer
Gatterschaltung an den Eingang einer Schieberegister-Pufferstufe angeschlossen ist, die mit der Quelle für die Reihen von
Zifferimpulsen verbunden ist, und wobei die Eingänge der Gatterschaltungen entsprechend einer logischen Reihenfolge
mit den Ausgängen der Schieberegister-Pufferstufen verbunden sind, so daß dann, wenn eine Reihe von Zifferimpulsen den
909846/0903
Eingängen der verschiedenen Schieberegister-Pufferstufen, zugeführt
wird, die Gatterschaltungen entsprechend der logischen
Reihenfolge zur Wirkung kommen, um das Singeben des Zifferimpulszahlergebnisses, das für die Reihe von Zifferimpulsen
gilt, in die verschiedenen Schieberegister-Pufferstufen zu steuern.
Die Erfindung und vorteilhafte Einzelheiten der Erfindung
werden im folgenden an Hand schematischer Zeichnungen an einem Ausführungsbeispiel näher erläutert.
Pig. 1 zeigt schematisch eine Zahlenspeicherzelle bzwe
ein Register nach der Erfindung.
Fig. 2 zeigt weitere Einzelheiten der in Fig. 1 nur sohematiseh dargestellten Schieberegister-Pufferstufe«
Die Zeichnungen zeigen vier mehrstufige Schieberegister 1, 2, 3 und 4, deren Ausgänge W und W, Σ und T, Y und T sowie
Z und Z parallel an eine Schieberegister-Pufferstufe 6 angeschlossen sind. Jedes der mehrstufigen Schieberegister 1 bis
4 umfaßt eine Kette von zur Verschiebung dienenden bistabilen Schaltungen, die zu einer Kaskadenschaltung vereinigt sind.
Jedes mehrstufige Schieberegister repräsentiert ein binäres Gewicht des binären Kodes, in dem eine Dezimalziffer in einer
Ziffernstufe gespeichert wird, welche die entsprechenden vier bistabilen Schaltungen der mehrstufigen Schieberegister
t bis 4 umfaßt. Die Ausgänge jedes der Schieberegister 1 bis 4 sind innerhalb der Schieberegister-Pufferstufe 6 mit den
entsprechenden Eingängen von vier Schieberegister-Pulferstufen
in Form von vier bistabilen Pufferschaltungen 8, 9, 10 und 11 verbunden, die zusammen eine Zahlenstufe bilden.
8 _
Die Ausgänge a und a, b und b", c und c" sowie d und Έ
der bistabilen Pufferschaltungen 8 bis 11 sind jeweils an die
Eingänge von paarweise vorgesehenen Verstärkerschaltungen 12, 13, 14 und 15 angeschlossen. Jedes Paar der Verstärkerschaltungen
umfaßt zwei getrennte Transistor-llEmitterfolge"-Schaltungen,
deren Eingänge an die Ausgänge der bistabilen
909846/0903
Pufferschaltungen angeschlossen sind. Somit sind die Eingänge
der beiden Verstärkerschaltungen 12 mit den Ausgängen a und a der bistabilen Pufferschaltung 8 verbunden, usw. Die
Ausgänge der Verstärkerpaare 12, 13» 14 und 15 sind mit den
Eingängen A und T9 B und E, C und C" sowie D und D" der mehrstufigen
Schieberegister 1 bis 4 verbunden, so daß jedes Paar
von Verstärkerschaltungen zusammen mit dem daran angeschlossenen mehrstufigen Schieberegister eine Umlaufschleife bildet·
Eine Verschiebungsimpulsleitung 17 ist mit den Schieberegistern 1 bis 4, den bistabilen Pufferschaltungen 8 bis 11 und einer
nicht dargestellten Quelle für Reihen von Verschiebungsimpulsen
verbunden· Die Ausgänge a und ä, b und TJ, c und Έ
sowie d und <T der bistabilen Pufferschaltungen, die bezüglich
ihrer Polarität und Phasenbeziehung mit den Ausgängen A und X, B und B", G und £F sowie D und E identisch sind,
bilden die Ausgänge der Zahlenspeicherzelle und sind mit einer Dekodierungsvorrichtung, z.B. einer in Fig. 1 angedeuteten
Dezimal-Dekodierermatrix 18, verbunden·
Gemäß Fig* 2 umfaßt die Schieberegister-Pufferstufe 6
außerdem einen Antriebsverstärker 19, dessen Eingang mit dem Ausgang eines Und-Gatters 25 mit zwei Eingängen verbunden
ist· Einer der Eingänge des Und-Gatters 25 ist durch eine Hauptleitung (highway) 20 mit einer nicht dargestellten
Quelle für Reihen von Zifferimpulsen verbunden, und der andere Eingang des Und-Gatters 25 ist über eine Leitung 21 an eine
nicht dargestellte Quelle für Zeitmarkenimpulse angeschlossen, welche der gleichen Impulsquelle entnommen werden,
die die nicht dargestellten Verschiebungsimpulse liefert«
Der Ausgang des Antriebsverstärkers 19 ist durch eine Ausgangsleitung 22 und über zwei Kondensatoren 01 mit den beiden
Eingängen der bistabilen Pufferschaltung 8 sowie jeweils mit den beiden Eingängen der bistabilen Pufferschaltungen 9»
10 und 11 über paarweise vorgesehene Kondensatoren 02, 03,
04 und drei Dioden D1, D2 und D3 verbunden. Die Anode der
Diode D1 ist an den Kollektor eines NPN-Transistors TR1 angeschlossen,
dessen Emitter geerdet, und dessen Kollektor über einen Kollektorwiderstand R1 mit einer Quelle für eine
9 0 9 8 h 6 / 0 S ΰ 3
_ 4 —
Spannung von +Y Volt verbunden ist« Die Basis des Transistors
TR1 ist über einen Widerstand R2 geerdet und mit den Ausgängen ä und'c" der "bistabilen Puffersehaltungen über Widerstände
R3 bzwe R4 verbunden» Der Transistor TR1 und die Widerstände
R1 bis R4 bilden eine mit dem Eingang der bistabilen Pufferschaltung
9 verbundene Nor-Gatterschaltung. Die Anode der Diode D2 ist an den Kollektor eines NPN-Transistors TR2 angeschlossen,
dessen Emitter geerdet und dessen Kollektor über einen Kollektorwiderstand R5 mit der Quelle für die Spannung
von +V Volt verbunden ist» Die Basis des Transistors TR2 ist
über einen Widerstand R6 geerdet und mit den Ausgängen a und d" der betreffenden bistabilen Buffers ehaltungen über Widerstände
R7 und R8 verbunden. Der Transistor TR2 und die Widerstände R5 bis R8 bilden eine an den Eingang der bistabilen
Pufferschaltung 10 angeschlossene Nor-Gattersehaltung. Die
Anode der Diode D3 ist mit den Kathoden von zwei Dioden D4 und D5 verbunden« Die Kollektoren von zwei weiteren NPN-Transistoren
TR3 und TR4 sind an die Anoden der Dioden D4 und * D5 angeschlossen und über Kollektorwiderstände R9 und R10
mit der Quelle für die Spannung +Y Volt verbunden; die Emitter dieser Transistoren sind direkt geerdet, während die
Basiselektroden über einen Widerstand R11 bzw. R12 geerdet
sind. Die Basis des Transistors TR3 ist mit den Ausgängen b" und d über Widerstände RT3 bzw, R14 verbunden. Die Basis des
Transistors TR4 ist an die Ausgänge a, b und c der betreffenden
bistabilen Puffersehaltungen über Widerstände R15»
R16 und R17 angeschlossen. Die Anode der Diode D3 und die
Kathoden der Dioden D4 und D5 sind über einen Widerstand R18
geerdet. Der Transistor TR3, die Widerstände R9, R11, R13»
R14 sowie der Transistor TR4 und die Widerstände R10, R11, R13, R14 und ferner der Transistor TR4 und die Widerstände
R10, R12, R15, R16 und R17 bilden jeweils Nor-Gatterschaltungen,
mittels deren das Eingangssignal für die bistabile Puffers chaltung 11 bestimmt wird. Die Dioden D4 und D5 arbeiten
als Oder-Gatter, so daß entweder die den Transistor TR3 umfassende Nor-Gatterschaltung oder die den Transistor TR4
umfassende Nor-Gatterschaltung unabhängig in Tätigkeit treten kann, um das der bistabilen Pufferschaltung 11 zugeführte
909846/0903
— ο —
Eingangssignal zu bestimmen.
Eingangssignal zu bestimmen.
Nachstehend ist die Wirkungsweise der Zahlenspeicherzelle
bzw. des Registers nach der Erfindung beschrieben. Über die Verschiebungsimpulsleitung 17 zugeführte Versehiebungsimpulse
bewirken, daß die in den Stufen der mehrstufigen Schieberegister 1 bis 4 gespeicherten Impulszählergebnisse
nacheinander verschoben und den bistabilen Pufferschaltungen 8, 9 10 und 11 zugeführt "und wieder entnommen werden. Zwischen
einander benachbarten Verschiebungsimpulsen steht genügend Zeit zur Verfügung, um eine Reihe von bis zu zehn
Pufferimpulsen zu verarbeiten, die zusammen mit den Zeitmarkenimpulsen
erscheinen und so beeinflußt werden, daß sie den bistabilen Pufferstufen 8 bis 11 von dem Antriebsverstärker
19 aus über die Hauptleitung 20 und die Zeitmarkenimpulsleitung 21 zugeführt werden. Mit anderen Worten, die Frequenz
der Zeitmarkenimpulse entspricht dem Zehnfachen oder einem noch höheren Vielfachen der Frequenz der Verschiebungsimpulse.
Die am Ausgang des Antriebsverstärkers 19 erscheinende Reihe von Pufferimpulsen wird über eine Ausgangsleitung 22
direkt den Eingängen der bistabilen Pufferschaltung 8 zugeführt,
und jeder Zifferimpuls bewirkt, daß die Ausgangssignale an den Ausgängen a und a der bistabilen Pufferschaltung
8 eine Zustandsänderung bzw« eine Umschaltung anzeigen·
Die am Ausgang des Verstärkers 19 erscheinende Reihe
von Zifferimpulsen wird auch über die Ausgangsleitung 22 den Kathoden der Dioden D1 bis D3 zugeführt, die in den Eingangsleitungen
der bistabilen Pufferschaltungen 9 "bis 11
liegen. Die Zifferimpulse erreichen bestimmte Pufferschaltungen
oder alle Pufferschaltungen 9 his 11, wenn irgendeine der
Anoden der Dioden D1 bis D3 oder alle Anoden gegenüber den Kathoden dieser Dioden positiv sind, d.h. wenn die Dioden D1
bis D3 in der Durchlaßrichtung vorgespannt sind; diese Bedingung kann nur dann erfüllt werden, wenn einige der Transistoren
TR1 bis TR4 oder alle diese Transistoren nicht leitfähig sind. Da die Gatterschaltungen, welche die Transistoren
TR1 bis TR4 umfassen, als logische Nor-Schaltungen ausgebil-~.,:
909846/0903
det sind, sind die betreffenden Transistoren nur dann mit leitfähig,
wenn alle mit der Basis des "betreffenden Transistors verbundene Eingänge der "bistabilen Puffersehaltungeti geerdet
sindο Wenn sich irgendein Eingang eines der Transistoren TR1 bis TR$ auf einem Potential von +V YoIt 'befindet, ist der
betreffende Transistor leitfähig, und die zugehörige Diode der Dioden D1 bis D3 befindet sich auf dem Erdpotestial oder
in dessen Bähe, d.h. die betreffende der- Dioden Bi Ms DJ
ist entgegen der Durchlaßrichtung vorgespannt, so daß der der
entsprechenden Diode zugeführte Pufferimpuls die zugehörig©
Pufferschaltung der bistabilen Pufferschaltungen 9 bis 11
nicht erreicht« ·
Die Verbindungen zwischen den Basiswiderständen der Transistoren TR1 bis TH4 und den Ausgängen der bistabilen
Pufferschaltungen 8 bis 11 bewirken, daß die Ausgangssignale
der bistabilen Pufferschaltungen 8 bis 11 gemäß der nachstehenden Tabelle in einer logischen Beziehung zur Zuführung der
Zifferimpulse stehen} hierbei entspricht eine 0 einer Spannung
von 0 Volt, und eine 1 entspricht einer Spannung von +V VoIt0
Zahl der zugeführten Zifferimpulse |
a | Ausgangssignale der bistabilen Pufferschaltungen b ö |
0 | d |
0 | ρ | 0 | 0 | 0 |
1 | 1 | 0 | 0 | 0 |
2 | 0 | 0 | 1 | 1 |
3 | 1 | 0 | 1 | 1 |
4 | 0 | 1 | 0 | 1 |
5 | 1 | 1 | 0 | 1 |
6 | 0 | 1 | 1 | 1 |
7 | 1 | 1 | 1 | 1 |
8 | 0 | 0 | 0 | 1 |
9 | 1 | 0 | 0 | 1 |
0 | 0 | 0 | 0 |
90984 6/0903
Die Nor-G-atterschaltung, die den Transistor TR3 umfaßt
und an die Ausgänge b" und d der betreffenden bistabilen
Pufferstufen angeschlossen ist, dient dazu, die sechs überzähligen Ausgangssignale der bistabilen Pufferstufen zu unterdrücken·
Bei diesen sechs überzähligen Ausgangssignalen der bistabilen Pufferschaltungen handelt es sich um den Unterschied
zwischen den 16 Ausgangssignalen, die bei der Verwendung der vier bistabilen Schaltungen 8 bis 11 auftreten
können, und den zehn in der vorstehenden Tabelle angegebenen Ausgangssignalen der bistabilen Pufferschaltungen. Diese den
Transistor TR3 umfassende Nor-Gatterschaltung dient ferner
in Verbindung mit einer nicht dargestellten Schaltung bekannter Art dazu, die Ausgangsbedingungen herzustellen, wenn die
Rechenmaschine eingeschaltet wird, um zu verhindern, daß die zugeführten Zifferimpulse ein überzähliges Ausgangssignal
der bistabilen Pufferschaltungen erzeugen, und daß dieses Signal in einer den Ausgang der betreffenden bistabilen
Pufferschaltung enthaltenden Schleife umläuft.
Die Ausgänge a und ä, b und b", c und "c sowie d und Έ
der bistabilen Pufferschaltungen 8 bis 11 sind mit einem Dezimaldekodierer, z.B. einer Dezimaldekodierungsmatrix 18,
verbunden, so daß die in der vorstehenden Tabelle angegebenen Ausgangssignale der bistabilen Pufferschaltungen in Form einzelner
Dezimalleitungs-Ausgangssignale entsprechend den in der Tabelle angegebenen Zifferimpuls-EingangsSignalen dekodiert
werden. Das am Ausgang d der bistabilen Pufferschaltung 11 erscheinende Ausgangssignal kann als "Übertrag*—Impuls
verwendet werden, das die Umschaltung von dem Zifferimpuls auf den Zifferimpuls O anzeigt, und das außerdem anzeigt, daß
sich die bistabilen Pufferschaltungen 8 bis 11 der Schieberegister-Pufferanordnung
6 sämtlich im unbetätigten Zustand befinden·
Die vorstehend beschriebene Zahlenspeicherzelle bzw· das Register nach der Erfindung kann zur Durchführung des
bekannten Subtraktionsverfahrens benutzt werden, bei dem das NeunerkOmplement der abzuziehenden Zahl zu der in der Zahlen-
9098 4 6/090 3
Speicherzelle gespeicherten Zahl addiert wird, und bei dem eine 1 zu der neuen Zahl in der Zahlenspeicherzelle addiert
wird.
Es ist möglich, Verfahren zur Herstellung integrierter Schaltungen bei der Herstellung eines Teils oder aller
"beschriebenen Zahlenspeicherregister anzuwenden, und die beschriebene
Schaltung kann so abgeändert werden, daß sich diese Verfahren auf vorteilhafte Weise anwenden lassen·
Bei der nicht dargestellten Quelle für die Reihen von Zifferimpulsen, die an die Hauptleitung 20 angeschlossen ist,
kann es sich um den Ausgang eines zweiten Zahlenspeicherregisters handeln, das von gleicher Konstruktion ist wie das
vorstehend beschriebene Zahlenspeicherregister· Der Ausgang dieses zweiten Zahlenspeicherregisters kann mit der Hauptleitung
20 über einen nicht dargestellten Impulsgenerator und ebenfalls nicht dargestellte, zwischen den Registern vorgesehene
Gatterschaltungen verbunden sein, so daß sich ein System mit zwei Registern ergibt* Die in dem nicht dargestellten
zweiten Zahlenspeicherregister gespeicherten Zifferimpuls-Zählergebnisse können nacheinander zu den Zifferimpuls-Zählergebnissen,
die in den Zahlenspeicherregistern nach 3Pig· 1 gespeichert sind, addiert oder davon subtrahiert werden, und
zwar unter dem steuernden Einfluß der Zeitmarken- und Verschiebungsimpulse und der nicht dargestellten, zwischen den
Registern angeordneten Gatterschaltungen. Die in dem Speicher—
register nach Fig. 1 enthaltene Zahl kann dadurch gelöscht werden, daß man Zeitmarkenimpulse zu dem Zifferimpuls-Zählergebnis
addiert, das in den bistabilen Pufferschaltungen 8 bis 11 gespeichert ist, bis der "Übertragn-Impuls erzeugt
wird, durch den die Zufuhr von Zeitmarkenimpulsen unterbrochen wird, bis der nächste Verschiebungsimpuls das nächste Zifferimpuls-Zählergebnis
verschoben und in die bistabilen Pufferschaltungen 8 bis 11 überführt hat.
6/0803
Claims (9)
1. Rechenmaschine, gekennzeichnet durch eine Zahlenspeicherzelle bzw· ein Register mit mehreren Stufen,
die mehrere mehrstufige Schieberegister (1 bis 4) umfassen, wobei jedem dieser mehrstufigen Schieberegister eine
Schieberegister-Pufferstufe (6) zugeordnet ist und wobei ein Eingang jeder der Pufferstufen des Schieberegisters mit einer
Quelle für Reihen von Zifferimpulsen verbunden ist, sowie durch mehrere Gatterschaltungen, wobei der Ausgang einer Gatterschaltung
mit dem Eingang einer an die Quelle für Reihen von Zifferimpulsen angeschlossenen Schieberegister-Pufferstufe
verbunden ist, wobei die Eingänge der Gatterschaltungen entsprechend einer logischen Folge mit den Ausgängen der Schieberegister-Pufferstufen
verbunden sind, so daß dann, wenn eine Reihe von Zifferimpulsen den Eingängen der verschiedenen
Schieberegister-Pufferstufen (8 bis 11) zugeführt wird, die Gatterschaltungen entsprechend der logischen Folge zur Wirkung
kommen, um die Zuführung des Zählergebnisses der Reihe von Zifferimpulsen zu den verschiedenen Schieberegister-Puffersfufen
zu steuern«
2. Rechenmaschine nach Anspruch 1, dadurch gekennzeichnet, daß die Stufen der verschiedenen Schieberegister-Pufferschaltungen
und die Stufen der mehrstufigen Schieberegister jeweils bistabile Schaltungen umfassen, die
an eine Quelle (17) für Yerschiebungsimpulse angeschlossen sind, und daß die Frequenz der Eifferimpulse in den Reihen von
Zifferimpulsen mindestens gleich dem Zehnfachen der Frequenz der Verschiebungsimpulse ist, die der dafür vorgesehenen
Quelle entnommen werden»
909846/090 3
3. · Rechenmaschine nach Anspruch 2, dadurch gekennzeichnet , daß das Zahlenspeicherregister ferner ein
Und-Gatter mit zwei Eingängen umfaßt, daß ein Eingang dieses Gatters mit der Quelle (20) für die Zifferimpulse verbunden
ist, daß der andere Eingang des Gatters an eine Quelle (21) für Zeitmarkenimpulse angeschlossen ist, daß die Zeitmarkenimpulse
und die Zifferimpulse die gleiche Frequenz haben, daß die Frequenz der der erwähnten Quelle entnommenen Zeitmarkenimpulse
mindestens gleich dem Zehnfachen der Frequenz der der anderen Quelle entnommenen Verschiebungsimpulse ist, und daß
ein Ausgangsverstärker vorgesehen ist, dessen Eingang mit dem Ausgang der Gatterschaltung, und dessen Ausgang mit dem Eingang
der verschiedenen Schieberegisterstufen verbunden iste
4. Reehemaschine nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, daß das Zahlenspeicherregister
ferner mehrere Verstärkerschaltungen umfaßt, deren Anzahl der Zahl der Ausgänge der verschiedenen mehrstufigen Register
entspricht, daß der Eingang einer Verstärkerschaltung mit einem Ausgang einer ScMeberegister-Pufferstufe verbunden ist,
und daß der Ausgang der Verstärkerschaltung mit dem Eingang desjenigen mehrstufigen Schieberegisters verbunden ist, an
den der Ausgang der Schieberegister-Pufferschaltung angeschlossen ist.
5ο Rechenmaschine nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet , daß das Zahlenspeicherregister ferner eine Dekodierungsvorrichtung umfaßt, deren
Eingang mit den Ausgängen der verschiedenen Schieberegister·1-Pufferschaltungen
verbunden ist.
6 β Rechemaschine nach Anspruch 5, dadurch gekennzeichnet, daß die Dekodierungsvorrichtung eine Dezimaldekodierungsmatrix
umfaßt, deren Eingänge mit den Ausgängen der verschiedenen Schieberegister-Pufferschaltungen verbunden
sind, und deren Ausgänge durch zehn leitungen gebildet sind, die den Dezimalziffern entsprechen, so daß dann, wenn
ein Impulszählergebnis in den verschiedenen Schieberegister-Pufferstufen gespeichert wird, die Dekodierungsmatrix die
9 09846/0903
Ausgangsleitungen entsprechend der Dezimalziffer einschaltet 9
welche dem gespeicherten Impulszählergebnis entspricht,
7. Rechenmaschine nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet , daß jedes der verschiedenen
mehrstufigen Schieberegister, das mit einer zugehörigen Schieberegister-Pufferschaltung verbunden ist, eine Umlaufschleife
bildet, die das binäre Gewicht des binären Kodes repräsentiert, in welchem eine Dezimalzahl in einer Zahlenspeicherstufe
gespeichert ist, welche die Schieberegister-Pufferschaltungen und die entsprechenden Stufen der vorgesehenen
mehrstufigen Schieberegister umfaßt.
909846/0903
Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB305968 | 1968-01-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1902305A1 true DE1902305A1 (de) | 1969-11-13 |
Family
ID=9751211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691902305 Pending DE1902305A1 (de) | 1968-01-19 | 1969-01-17 | Elektronische Rechenmaschine |
Country Status (3)
Country | Link |
---|---|
US (1) | US3585604A (de) |
DE (1) | DE1902305A1 (de) |
GB (1) | GB1250511A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2140256B1 (de) * | 1971-06-07 | 1974-12-20 | Jeumont Schneider | |
US3824562A (en) * | 1973-03-30 | 1974-07-16 | Us Navy | High speed random access memory shift register |
US3900836A (en) * | 1973-11-30 | 1975-08-19 | Ibm | Interleaved memory control signal handling apparatus using pipelining techniques |
-
1968
- 1968-01-19 GB GB305968A patent/GB1250511A/en not_active Expired
-
1969
- 1969-01-17 DE DE19691902305 patent/DE1902305A1/de active Pending
- 1969-01-17 US US792064*A patent/US3585604A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB1250511A (de) | 1971-10-20 |
US3585604A (en) | 1971-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2450528C3 (de) | Einrichtung zur Anpassung von Taktsignalen Informationssignale auf Übertragungsleitungen mit unterschiedlichen Laufzeitverhältnissen | |
DE1168127B (de) | Schaltungsanordnung zum Vergleich von Zahlen | |
DE1011181B (de) | Matrix-Schaltung | |
DE1153553B (de) | Steuerregister | |
DE1168130B (de) | Magnetkernregister | |
DE2158013A1 (de) | Tastatur-Eingabewerk | |
DE1160892B (de) | Schiebeeinheit | |
DE1001511B (de) | Einrichtung zur Abfuehlung und UEbertragung von Angaben, die in Aufzeichnungstraegern enthalten sind | |
DE1902305A1 (de) | Elektronische Rechenmaschine | |
DE1260530B (de) | Zaehlschaltung zur Zaehlung jedes von einer Vielzahl von angelegten Eingangsimpulsen | |
DE2304681A1 (de) | Elektronische rechenmaschine | |
DE1268885B (de) | Verfahren zum Sortieren von digitalen Magnetbanddaten und Vorrichtung zur Durchfuehrung des Verfahrens | |
DE1094296B (de) | Direkt galvanisch gekoppelte Transistorschaltung zur Durchfuehrung logischer Funktionen | |
DE1164482B (de) | Impulszaehler aus bistabilen Kippschaltungen | |
DE1032009B (de) | Datenvergleichsvorrichtung, insbesondere fuer elektronische Rechenanlagen und Informationen verarbeitende Maschinen | |
DE1474046A1 (de) | Anordnung zur Umwandlung von Schluesselworten in Adressen | |
DE1085357B (de) | Stellenwertverschiebung in Informationswandlern | |
DE2337132A1 (de) | Dezimale grenzwerteinstellung zum vergleich mit einem binaeren digitalsignal | |
DE1574660B2 (de) | Schieberegister hoher geschwindigkeit | |
DE2057124A1 (de) | Assoziativspeicher | |
DE1549487C3 (de) | ||
DE1919856B1 (de) | Treiberschaltung fuer Anzeigeroehren | |
DE1288634B (de) | Schaltungsanordnung zur Durchfuehrung logischer Funktionen, welche Ausgangssignale liefert, die gleiche absolute Werte, jedoch in Abhaengigkeit von empfangenen Signalkombinationen entgegengesetzte Vorzeichen aufweisen | |
DE1774606C (de) | Speicheranordnung zur Durchführung logischer und arithmetischer Grundoperationen | |
DE1549387C (de) | Elektronisches Rechenwerk zur Durchfuhrung von Divisionen |