DE1800347A1 - Halbleitereinrichtung und Verfahren zu ihrer Herstellung - Google Patents

Halbleitereinrichtung und Verfahren zu ihrer Herstellung

Info

Publication number
DE1800347A1
DE1800347A1 DE19681800347 DE1800347A DE1800347A1 DE 1800347 A1 DE1800347 A1 DE 1800347A1 DE 19681800347 DE19681800347 DE 19681800347 DE 1800347 A DE1800347 A DE 1800347A DE 1800347 A1 DE1800347 A1 DE 1800347A1
Authority
DE
Germany
Prior art keywords
metal object
foil
tablet
alloy
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19681800347
Other languages
English (en)
Other versions
DE1800347B2 (de
Inventor
Osoegawa Hideru Iosuihoncho
Katuei Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE1800347A1 publication Critical patent/DE1800347A1/de
Publication of DE1800347B2 publication Critical patent/DE1800347B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32506—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Description

Patentanwalt \ B
Dipl.-Ing. R. Bsetz u. ' I Darf Ä^^^i 1800347
Dipl.-Ing. Lamprecht · "
HITACHI, LTD», Tokio (Japan)
Halble:lterelnriohtung und Verfahren zn ihrer
Herstellung
Dia Erfindung beaiehfc sieh auf sine Halbleitersinflohtung und ein VeFfahren zu ihrer Herstellung, insbosondere auf ein verbessertes Verfahren sura Vsrbinöen eine?/ Ilalbleiterfcabletfce mit einem Mo'callgsgeiistand, 3,,B* einer Slefctrocio imd einer Haltsplatte«
Allgemein wird auf dsi-i Gebiet der Herstellung einer Halblei tersinr ich tmig so vorgegangen, daß ssan auf einen Halbleiter, SoBo eine Siiisiuawaffel, öle Fotoätztechnik und Verunre ini gimgs·= diffusionsbshandlung anwendet, um eine Mehrsahl von passiven oder aktiven Elementen oder integrierten ilalbieiterschaltungen aus diesen Sleaenten au erzeugen und nachher diese Waffel in eine Mehrzahl von Tabletten mit diesen Elementen su unterteilen« Jede abgeteilte Tablette wird an einer Elektrode, einem metallischen Halteelement oder der Bodenfläche eines Gefäßes angebracht, in welchem die Tablette untergebracht werden soll* Entsprechend der bekannten Technik wird vor dem
909826/0823 8l~(Pos„ 15.375)-TpE (0)
ß ORIGINAL
Anbringen der Tabletten an Can Gegenständen die. Elektrode, das metallische Halteelement oder die Bodenfläehs des Gefäßes mit einer Platfciersehiclit^ E0B. aus Gold überzogen. Es ist für die P3.attiorschieht '.vorzuziehen, daß sie eins verhältnismäßig große Dicke aufweist, damit so ein guter ohmischer Kontakt erreicht wird. Da eine dicke Plattierschicht schwierig zu erhalten ist, wird nach einer anderen Arbeitsweise ein© Goldfolie auf der Plattierschicht vorgesehen, so daß die Siliziumtäblette an de» gewünschten Gegenstand mittel® &.©r Goldfolie und der Goldplattierschicht angebracht werden kann* Wie bekannt ist, bilden Gold und Silisiuaa bei einer relativ niedrigen Temperatur (etwa 577°C) eine eutektische Legierung und ergeben leleht einen. ohässisehen Kontakt. So sind di@ vorgenannten Methoden mir Anbringung einer Siliziumtäblette geeignet, welch*© eines der wichtigsten Materialien bei der Herstellung neuerer Halbleitereinrichtungen ist«,
Gold 1st Jedoch sehr teuer. Es ist unerwünscht, viel QoId su verbrauchen, wenn raan die Kosten für die Einrichtungen in Betracht zieht, was eines der leichtigsten Erfordernisse bei der Herstellung von Halbleiteroinrlchtungen ist.
Es 1st daher Aufgabe der Erfindung, ein Verfahren zur Herstellung einer billigen Halbleitereinrichtung su schaffen, bei de» der Verbrauch an teuren Materialien, z.B. Gold, begrenzt wird. Gleichzeitig soll sich dieses Verfahren besser als die bekannten zur Herstellung eines ohmischen Kontakts einer Halbleitertablefcte an einem Metallgegenstand eignen. Auch soll
9098 26/082 3
bei diesem Verfahren die Kontrolle der Anbringungsstellung eines Halbleiterelements an einer Elektrode leicht möglich sein* Schließlich soll die Anbringung der Elemente an den Elektroden fest und sicher vorgenommen werden» um den Reihenwiderstand und die Streuung zu senken· Dabei ist vor allem an eine Verbesserung der Elektrodenanbringung bei miniaturisierten Halbleiterelementen wie Transistoren, die Anbringung von Zu» führungen an den Elementen und die Anbringung der Zuführungen on äußeren Ansohlußdrähten gedacht.
Die Halbleitereinrichtung, bei der diese Aufgabe gelöst wird, ist erfindungsgemäß durch einen Metallgegenstand, «ine in wesentlichen aus Gold bestehende kontaktfolie, dl« alt der Oberfläche des Metallgegenstandes unter Bildung einer Leglerungs· schicht zwischen der Folie und dem Metallgegenstand verschwelet ist, und eine mit der Oberfläche der Polie unter Bildung einer Legierungsschicht verschweißte Siliziumhalbleitertablette gekennzeichnet.
Gemäß dem erfindungsgemäßen Herstellungsverfahren wird eine Kontaktplatte, z.B. eine Goldfolie zunächst an einem Metallgegenstand, z.B. einer Elektrode oder einem Anschlußdraht befestigt, wobei die Fläche der Kontaktplatte im wesentlichen gleich der Anbringungsfläche des Halbleiterelements oder der Tablette ist. Die Kontaktplatte ist als vorgeformter Körper mit der genannten Fläche gestaltet. Man erzeugt eine Legierungeschicht zwischen der Kontaktplatte und dem Metallgegenstand, ohne die Form des vorgeformten Körpers zu verändern, woduroh
909826/082 3
die Kontaktplatte nit dem Netallgegenstand verbunden wird* Dafür wird die Verbindung wirkungsvoll unter Anwendung de· elektrischen WiderstandssohweiSens vorgenommen· Anschließend werden der Metallgegenstand und ein Teil der Kontaktplatte, der von der Bildung der Legierungesohicht ausgenommen ist, auf eine Temperatur erhitzt, die niedriger als der eutektische Punkt der Legierung liegt. Die Halbleitertablette wird auf der Kontaktplatte angeordnet und so gerieben, daß sich die Tablette und der verbleibende Teil der Kontaktplatte legieren.
Gemäß einem besonderen AusfUhrungsbeispiel der Erfindung wird zunächst eine Gold-Antlmon-Leglerungsfolie auf der Oberfläche eines Metallgegenstandes, z.B. eines Gegenstandes aus Nickel oder einer Nickel-Eisen-Legierung angebracht. Die Folie wird mit dem Metallgegenstand mit Ausnahme einer OberflKohenzone derselben legiert. Diese Behandlung erfolgt vorzugsweise durch elektrisches Widerstandsschweißen. Dann wird eine Siliziumtablette mit dem übrigen Teil der Folie legiert. Dazu werden die Oold-Arttimon-Folie und die Siliziumtablette auf etwa 4000C erhitzt, um eine Gold-Siliziuns-Antifffon-Eutektikuws-Legierungsschicht zu bilden.
Vorstehende und andere Merkmale sowie Vorteile der Erfindung ergeben sich noch klarer aus der folgenden Erläuterung der besonderen Ausführungsbeispiele der Erfindung im Zusammenhang mit der Zeichnung. Es zeigen:
9 0 9 8 2 6/0823
180Q347
Pig. la und Ib eine Perspektiv- und eine Sehnittansioht einer bekannten Einrichtung;
Fig. 2a bis 2c zwei perspektivische Ansichten und eine Querschnittsansicht zur Erläuterung der Verfahrensschritte bei der Herstellung eines Kollektoranschlußkörpers gemäß der Erfindung;
Fig. Ja und 5b eine Perspektiv- und eine Schnittansicht einer Halbleitereinriehtung gemäß der Erfindung;
Fig. 4a und 4b die elektrischen Eigenschaften von Einrichtungen genäß den Stand der Technik und geaüß der Erfindung;
Flg. 5a und 5*> vergrößerte Rohquerschnittsansichten der Hauptteile geaiKß den Stand der Technik und geeMß der Erfindung;
Fig. 6 einen Querschnitt eines Kollektoranschlußkörpers
geo&ß eine· anderen Aueführungsbeispiel der Erfindung·
Zunächst soll eine kurze Erläuterung einer bekannten Einrichtung gegeben werden.
Das Element, in welchem eine Halbleitertablette 2 an einer Zuführung la angeschlossen ist, wie es in den Flg. la und Ib dargestellt 1st, let als Hoohfrequenz-Halbleltereinrichtung bekannt. Die Zuführung la besteht i» allgeeelnen aus Eisen, welches i»it Gold 6a plattiert ist, auf dessen einer Oberfläoh· die SilisiuiBtablette 2 unter Ausnutzung des Oold-Siliaium-Eutektlkums angebracht ist. Das in diesen Figuren dargestellte
909826/0823
Element ist ein miniaturisierter Transistor, und die AnsohlUsse la, Ib und Ic sind Kollektor-, Basis- und Emitter-Anschlüsse. Die Bezugsziffern 5 und 4 stellen Basisverbinduhge- und Emitterver-
bindungsdrähte dar, die von den Basis- und Emitterelektroden an . ihre Zuführungen geführt sind. Das Element 1st in dem gestrichelten und schraffierten Teil mit einer geeigneten Zone 5 bedeckt, um von der äußeren Atmosphäre geschützt zu sein.
Wenn man die so aufgebaute bekannte Einrichtung vom Herstellungskostenstandpunkt und vom Standpunkt der Eigenschaften aus betrachtet, erkennt man folgende Nachtelle. Erstens sind die Zuführungen la, Ib und Io mit Qoldschichten 6a, 6b, 6c auf den ganzen Oberflächen bedeckt, so da8 die Kosten hooh sind. Weiter neigt die Goldschicht, obwohl es erwünscht ist, dafi die Plattierschicht an Qualität und Dicke auf ihrer ganzen Oberfläche gleichmäßig ist, dazu, unregelmäßig zu werden, da aie aus Koetenßründen relativ dünn (2,5 bis 3 Ai) hergestellt wird. So wird die Tablette teilweise von den Zuführungen, wie in Fig. 5b gezeigt 1st, abgehoben (Aufschwimmen der Tablette). Da welter die Goldplattierung auf der ganzen Oberfläche der Zuführungsoberfläche ohne Rücksicht auf die Lage der Anbringung der Tablette vorgenommen 1st, wird die Tablette kaum im Mittelpunkt der Zuführungsoberfläche angebracht. Gelegentlich wird in einem extremen Fall mehr als die Hälfte der Tablette außerhalb der Seitenfläche der Zuführung herausgedrückt. Dabei erhält die BodenflÜoh* der Tablette keinen vollkommenen Kontakt mit der Zufuhrungsoberfläche. Die mechanische Festigkeit wird schlecht, und es ergibt eich kauu
90982B/0823
ein guter ohmischer Kontakt. So werden spürbar unerwünschte Einflüsse auf die elektrischen Eigenschaften ausgeübt. Insbesondere steigert der schlechte Kontakt am Kollektorteil dort den Reihenwiderstand und daher die KollektoraSttlgungsspannung V"CE(sat). Die Tatsache, daß die Lage der Tablette bezüglich der Zuführungen nicht gleichmäßig definiert 1st, wirkt sich auch ungünstig auf die Stellungsausrichtung zwischen den Mikroelektroden von Basis und Emitter usw. em Element und ihren Anschlüssen aus.
Es soll nun eine Beschreibung des bevorzugten Aueführungsbeispiels der Erfindung gegeben werden, wo einige der vorerwähnten Nachtelle durch die einfache erfindungsgemäße Methode beseitigt sind.
Die Pig· 2a bla 2o zeigen die Reihenfolge der Herstellungsschritte für eine Halbleltereinrloiittme «eeäß der Erfindung. Fig. 2a zeigt die Anordnung der Komponenten zu» Aufbauen «Ines Transistors, lla ist eine Kollektorzuführung, und sie besteht vorzugsweise aus Nickel oder einer Hiokel-Elsen-Legierung. Bine flache Oberfläche 16 «it den Abmessungen von 1,5 · 0,8 bob ist duroh Preßformen erzeugt. 17 1st eine Metallfolie zur Ausübung der Punktion der Kontaktplatte, die hauptsächlich aus Gold, In diesen Beispiel aus einer Gold-Antimon-Leglerung sit 0,07 Gew.% Antimon besteht. Die Gestalt der Metallfolie kann kreisföraig, rechteckig, quadratisch und winklig sein. In AusfUhrungsbeispiel handelt es sich u» eine Scheibe mit 0,5 aus Durchatesser und 0,025 m> Dicke. 12 ist eine N-Typ-Siliziuratablette mit den Abmessungen
909826/0823
180Q347
0,4 · 0,4 · 0,2 mm, die einen NPN-Planartransistor enthält. Die Metallfolie 17 ist auf der flachen Oberfläche 16 der Zuführung 11a angeordnet und darauf im Punktschweißverfahren mit einen Druck von 100 g Gewicht und einer elektrischen Energie von 3 Watt-Sekunden angeschweißt. Die Zuführung und die Metallfolie sind durch eine Legierungsschicht stark verbunden, deren Tiefe laicht durch Druck und Stromstärke gesteuert werden kann. Anschließend wird die Zuführung 11a auf etwa 400°C erhitzt. Die Slllsluntablette 12 wird auf der Oberfläche der Metallplatte 17 angeordnet, um die Au-Sb-FoIie mit der Siliziuntablette unter Zuhilfenahme des Gold-Silizium~Eutektikums zu verbinden« So ergibt sich der Aufbau, wie er in den Fig. 2b und 2o gezeigt ist. 2c zeigt den Querschnitt nach der Linie IIc-IIc in Fig. 2b. 18 bedeutet eine Ni-Au-Sb-Legierungssehioht, die auf der Oberfläche der NiokelzufUhrung 11a erzeugt 1st, und 19 eine eutektische Au-Sl-Legierungeschioht. Obwohl in Fig. 2c die Au-Sb-Schicht z.T. zwischen den Schichten 18 und 19 gelassen let, let es nicht laawr der Fall. Be versteht sich, daß auch der ganze Rest der verbleibenden Au-Sb-Folie zur Bildung, der eutektiechen Legierungsachloht 19 beitragen kann.
Die Fig. 2a und 3b zeigen die fertige Halbleitereinrichtung gemäß der Erfindung in Vergleich mit einer in den Fig. la und Ib dargestellten bekannten Einrichtung. Naoh der Erfindung sind die drei dünnen Zuführungen nicht mit einer Goldplattlerung ver- . sehen. Der Basis- und der Emitteranschlußdraht 13 bzw. 14 sind durch Sehweißen Kit der Basis- und der Enitterzuführung 11b und lic verbunden. Andererseits erfordern in der bekannten Ein-
909826/0823
richtung nach Pig. la und Ib alle Zuführungen die Ooldplattierung, und die Verbindung der Basis- und Eeitteranschlüsse 13 und 14 ifird durch Thermokompressionsbindung hergestellt, so daß die Festigkeit der Verbindung unstabil ist. Nach der Erfindung tritt der Ausfall* daß ein Anschluß versagt, selten auf, da die Verbindung durch Schweißen äußerst stark ist.
Die Pig, 4a und 4b zeigen die Vergleichsergebnisse der elektrischen Eigenschaften eines bekannten Transistors und eines Transistors nach dem vorgenannten Ausftihrungabeispiel, wobei die Abszisse die Kollektorsättigungespannung (V^g(sat)) und die Ordinate die Zahl der Transistoren darstellt. Die Messungen wurden unter der Bedingung durchgeführt, daß Ig« 1OnA und IQ»lmA sind. Man sieht, daß V^(sat) bei Einrichtungen nach dem Stand der Technik streuen, wie Pig. 4a seigt, während der entsprechende Wert bei denen nach der Erfindung in einen konstanten Bereich liegt. Welter haben die erfindungsgemäßen Erzeugnisse eine äußerst reduzierte S&ttlgungespannung, was einen Abfall im Kollektorreihenwiderstand bedeutet. Daher kann das Element sogar bei niedriger Spanning arbeiten, und der Kollektorenergieverbrauch ist gering. So ist der Anwendungsbereich der Einrichtung vergrößert.
Getttäß der Erfindung ist die Stellung der Metallplatte 17, da sie mit der flachen Oberfläche l6 der Zuführung durch Schweißen verbunden ist, definiert. So wird auch die Anschlußstellung der Tablette definiert.
V *
90982670823
- ίο -
Die Fig. 5a und 5b zeigen prinzipielle Querschnittsanslohten zur Darstellung der Anschlußweise der Tablette. Wenn die Kontaktzone zwischen der Siliziumtablette 22 und der Au-Sb-Legierungsplatte 27* soweit sie nicht mit dem Metallgegenstand 21 legiert ist, zu schmelzen beginnt, bildet sich ein Au-Sb-Si-Eutektikum, und die Tablette 22 wird schrittweise in der Legierungsplatte eingebettet. Dabei nimmt man ein Reiben vor, so daß das Eufcektikum gleichmäßig auf der ganzen Oberfläche der Tablette erzeugt wird. So wird bei etwa 400°C die verbleibende Au-Sb-Platte 27 im wesentlichen mit Silizium legiert. Eine Oberfläche der Tablette 22 ist fast völlig mit der Polie legiert, wodurch eieh ein ohmischer Kontakt ergibt. Die Au-Sb-Platte 27 let an der ZufUhrungfloberflache fest verschweißt, ohne überzustehen. Die Oberflächenspannung zwischen der Äu-Sb-Legierungsfolie und der Siliziumtablette während der Schweißzeit wirkt so, daß die Tablette in den Mittelteil der Folie gebracht und dort fixiert wird. So kann ein Verschieben der Stellung der Tablette leicht korrigiert werden. Die. Au -Sb-Folie 1st " mechanisch an einer vorgeschriebenen Stelle des flachen Teils der Zuführung angebracht. Daher kann die Tablette stets an der vorgeschriebenen Stelle angebracht werden. Die Qoldplattlerung auf der ganzen Oberfläche der Zuführung gemäß der bekannten Einrichtung 1st geeignet,.die Tablette während des Verbinden« abwandern *u lassen, und macht es schwierig, sie an einer vorgeschriebenen Stelle anzubringen. Aufgrund der geringen Dicke (2,5 bis 3,0 Ai). der Ooldplattierung ist es schwierig, die ganze Unterfläche der
909826/08 2 3
Tablette mit der Folie zu legieren· Die Tablette wird nur örtlich legiert, und der restliche Teil schwiaat auf, wie in Fig. 5b gegeigt ist. Daher wird der gewünschte niedrig-ohmische Kontakt nicht erzielt.
Die Erfindung hat noch einen Vorteil vom industriellen Standpunkt aus. Das heißt, alt Ausnahme der Zuführung zur Verbindung der Tablette erfordern die beiden weiteren Zuführungen, wie die Basis- und die Emitterzuführung, keine Goldplattierung. Während bei der bekannten Einrichtung die Anschlußdrähte an den Zuführungen durch Thermokoapressionsbindung angebracht werden, werden sie nach der Erfindung direkt durch Schweißen angebracht. Drei Zuführungen la, Ib und Io können in gleicher Gestalt aus de« gleichen Material, z.B. aus Nickel gemacht werden. Daher 1st die Erfindung den bekannten Verfahren sowohl in kostenmäßiger Hinsicht als auch Ib Hinblick auf elektrische Eigenschaften überlegen. Die Kosten des Zuführungekörp«rs . können gegenüber den HerkÖnmliohen auf die HIXfte oder ein Drittel gesenkt werden.
.Wie vorstehend beschrieben, ist es, da die Anbrlngungsstellung der Zuführung definierbar ist, möglich, die Schritte des Anbringens der Tablett· und der Zuführungen.automatisch durchzuführen.
Obwohl im Fall einer Siliziumtablette, insbesondere einer N-Tjrp-Siliziumtablette, die Kontaktmetallplatte allgemein aus einer hauptsächlich Gold, enthaltenden Folie besteht, und zwar
909826/0823
vorzugsweise einer Au-Sb-Folie, wie im Ausführungsbeispiel gezeigt ist, ist sie darauf nicht beschränkt« Es ist klar» daß ein gutes Ergebnis auch erzielt werden kann« wenn reines Gold anstelle einer Au-Sb-Legierung verwendet wird. Oberflüssig ist es au sagen, daß der Vorteil der Verwendung einer Folie oder Kontaktplatte der 1st, daß eine Donor- oder Akzeptorverunreinigung darin enthalten sein kann, um einen guten ohmischen Kontakt 2m erzielen. Zm Zuge der Erfindung wurde gefunden, daß ein gutes Ergebnis erreicht wird, wenn die Zuführungen aus Nickel bestehen. Da sich Nickel leicht und gut schweißen IHSt und weder überzug noch Plattierung erfordert, ergeben sich niedrige Gestehungskosten. Die NickelzufUhrung hat nooh einen weiteren Vorteil, nämlich eine größere Wärmeleitung ale die der Eiaen-lfickel-Legierung, die »it UoId plattiert ist. So wird die Wärmeabführung gefördert. Das ist ein wesentlicher Vorteil in eine» z.B. mit Kunstharz umgebenen Element, welches eine schlechte üKraeableitung aufweist.
Vorzugswelse besitzt die Netallplatte die Eigenschaftφ wie QoId mit Silizium bei einer niedrigen Temperatur eine gute eutektische Legierung zu bilden. Die Platte sollte nicht schmelzen und zu der ZufUhrungsoberflSohe fließen, während die Tablette angebracht wird.
Flg. 6 zeigt einen Querschnitt durch einen KollektorzufUhrungskörper nach einen anderen Ausftihrungsbeieplel der Erfindung, welches sich von dem vorigen Ausführungsbeispiel dadurch unterscheidet, daß eine dtinne Ooldschioht 32 mit einer Dicke von
90 9826/0823
O/l bis 0,5 /U auf der Oberfläche der Kollektorzuführung Jl angebracht ist, so daß die Zuführung eine gute Lötbarkeit beim Verbinden mit anderen Stromkreiselementen aufweist. Eine Au-Sb-Legierungsfolie 35 ist mit einer Nickelsuführung 51 durch Widerstandsschweißen über eine Au-Sfo«=Ni=>Legierungsschicht 55 verbunden, und eine Slliziumtabiette 5^> die Transistoren erhält, ist mit der unverschweißten Oberfläche der Legierungsfolie verschiaolzeno Dieser Kollektorkörper sowie die Kollektorzuführung werden zur Herstellung eine» mit Kunstharz umgossenen Transistors zusarosisn rait Basis«= und Emitter Zuführungen (niob^; dargestellt) verwendet, die über eine Silber- und/oder Goldplattierung angebracht sind» Dabei ist die Verbindung der Emitter- und Basisan^ Schlüsse sait den Etoittsr- und Basiszuführungen durch Thermo«
Itorapressionsbindung hergestellt. Es ist nicht nötig zu erwähnen, daß das letztere Ausführungsbeispiel die gleichen vorteilhaften Ergebnisse wie das erstgenannte Ausführungsbeispiel aufweist„
909826/0823

Claims (1)

  1. __ :J0Q347
    Dart nicht geändettweroen.
    14 - ■
    Patentansprüche
    ca C9 «« r^ ■» ca «> «D ca (» ca c
    Iy Halbleitereinrichtungfl gekennzeichnet durch einen Metallgegenstand (z.B. 11a), eine im wesentlichen aus Gold bestehende·Kontaktfolie (z.B. 17)» die mit der Oberfläche (z.B. 16) dos Metallgegenstandes (z.B. lla) unter Bildung einer Legierungsechicht (z.B. 18) zwischen der Folie (z.B. 17) und dem Metallgegenstand, (z.B. lla) verschweißt ist« und eine mit der Oberfläche der Folie unter Bildung einer Legierungsschieht (z.B. 19) verschweißte Siliziumhalbleitertablette (z.B. 12).
    2β Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Metallgegenstand (z.B. lla) aus Nickel oder einer Nickel-Eisen-Legierung, die Folie (z.B. 17) aus einer Gold-Antimon·= Legierung und die Halbleitestablette (z.B. 12) aus N-Typ«Siliziura besteheno
    3. Verfahren zum Verbinden einer Halbleitertablette über eine Kontaktfolie mit einem Metallgegenstand, insbesondere bei der Herstellung einer Halbleitereinrichtung nach Anspruch 1, gekenn-= zeichnet durch folgende Verfahr©nssehritte:
    Anordnung einer MetalIkontaktplatte mit einer ersten und einer zweiten Hauptoberfläch© auf der Oberfläche eines Metallgegenstandes derart, daß die erste Hauptoberfläche der Oberfläche des Metallgegenstandes gegenüberliegt!
    Legieren wenigstens eines Teils der ersten Hauptoberfläche mit
    909826/082 3
    ORIGINAL
    der Metallkontaktplatte derart, daß wenigstens ein Teil der zweiten Hauptoberfläehe unlegiert erhalten bleibt; und
    Auflegieren einer Halbleitertablette auf der unlegierten Zone der zweiten Hauptoberfig.che durch Erhitsen auf eine Temperatur, die unter der eutektißohen Temperatur der Kentaktplatte und des Metallgegenstandes liegt.
    4. Verfahren nach Anspruch 3> welter gekennzeichnet durch den Verfahrensschritt dervErzeugung einer Plattierschicht auf der Oberfläche des Metallgegenstandes als ersten Verfahrensschritt ,
    5. Verfahren nach Anspruch 3* dadurch gekennzeichnet, daß die Koiitaktplatte und der Metallgegenstand durch elektrisches Widerstandsschweißen legiert werden.
    6. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 2, gekennzeichnet durch folgende Verfahrensschritte:
    Anordnung einer Ck>ld~Antimon»Legierungsfolie mit zwei gegenüberliegenden Hauptoberflächen auf der Oberfläche einer aus Nickel oder einer Nickel-Eisen-Legierung bestehenden Metall~ elektrode; ·
    Verschmelzen durch elektrisches Widerstandsschweißverfahren einer Hauptoberfläehe gegenüber der Oberfläche der Elektrode mit der Elektrode, wobei die andere Hauptoberfläehe nicht damit legiert wird; und
    909826/0 8 23
    einer N^Tjp^S&liaivjafcabletfce raifc der nichfclegierfcsn Zone der Folie.
    7 o Verfahren nach Anspruch 6-, dadurch gekennzeichnet* «laß eine Silben·= oder Goldplafc'ciex»söhicht auf der Oberfläche der
    fc ti.ird.e ;
    909826/0823
DE19681800347 1967-10-02 1968-10-01 Verfahren zum herstellen einer halbleiteranordnung Ceased DE1800347B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6305967A JPS553815B1 (de) 1967-10-02 1967-10-02

Publications (2)

Publication Number Publication Date
DE1800347A1 true DE1800347A1 (de) 1969-06-26
DE1800347B2 DE1800347B2 (de) 1971-07-29

Family

ID=13218374

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681800347 Ceased DE1800347B2 (de) 1967-10-02 1968-10-01 Verfahren zum herstellen einer halbleiteranordnung

Country Status (6)

Country Link
US (1) US3641663A (de)
JP (1) JPS553815B1 (de)
DE (1) DE1800347B2 (de)
GB (1) GB1190290A (de)
MY (1) MY7300496A (de)
NL (1) NL6814014A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0058852A2 (de) * 1981-02-20 1982-09-01 Siemens Aktiengesellschaft Halbleiteranordnung mit aus Blech ausgeschnittenen Anschlussleitern

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3869787A (en) * 1973-01-02 1975-03-11 Honeywell Inf Systems Method for precisely aligning circuit devices coarsely positioned on a substrate
US4659006A (en) * 1985-09-26 1987-04-21 Rca Corporation Method of bonding a die to a substrate
US5008735A (en) * 1989-12-07 1991-04-16 General Instrument Corporation Packaged diode for high temperature operation
WO1991009699A1 (en) * 1989-12-29 1991-07-11 Williams Advanced Materials Inc. Welding of solder frame to ceramic lid in semi-conductor packaging
US8975176B2 (en) 2013-03-15 2015-03-10 Materion Corporation Gold die bond sheet preform
GB2559146A (en) * 2017-01-26 2018-08-01 Sensata Technologies Inc Integrated circuit wire formed for welding

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3031747A (en) * 1957-12-31 1962-05-01 Tung Sol Electric Inc Method of forming ohmic contact to silicon
NL260635A (de) * 1960-04-25
US3307088A (en) * 1962-03-13 1967-02-28 Fujikawa Kyoichi Silver-lead alloy contacts containing dopants for semiconductors
DE1292755B (de) * 1964-03-26 1969-04-17 Siemens Ag Verfahren zum serienmaessigen Sockeln und Gehaeuseeinbau von Halbleiterbauelementen
US3273979A (en) * 1964-07-06 1966-09-20 Rca Corp Semiconductive devices
BE671953A (de) * 1964-11-05

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0058852A2 (de) * 1981-02-20 1982-09-01 Siemens Aktiengesellschaft Halbleiteranordnung mit aus Blech ausgeschnittenen Anschlussleitern
EP0058852A3 (en) * 1981-02-20 1983-06-01 Siemens Aktiengesellschaft Semiconductor device with connections formed from sheet metal

Also Published As

Publication number Publication date
JPS553815B1 (de) 1980-01-26
US3641663A (en) 1972-02-15
GB1190290A (en) 1970-04-29
DE1800347B2 (de) 1971-07-29
MY7300496A (en) 1973-12-31
NL6814014A (de) 1969-04-08

Similar Documents

Publication Publication Date Title
DE69321266T2 (de) Halbleiteranordnung mit Überchipanschlüssen
EP0107061B1 (de) Informationskarte und Verfahren zu ihrer Herstellung
DE3145648C2 (de) Halbleiteranordnung
DE3236567A1 (de) Optischer koppler mit einem leiterrahmen sowie leiterrahmen dafuer
DE2734439A1 (de) Integrierte schaltungsbaugruppe und herstellungsverfahren dafuer
DE1018557B (de) Verfahren zur Herstellung von gleichrichtenden Legierungskontakten auf einem Halbleiterkoerper
EP0931343A1 (de) Chipmodul insbesondere zur implantation in einen chipkartenkörper
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE1950994A1 (de) Koerperelektrode
DE102015210603A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE69118750T2 (de) Halbleiteranordnung mit einer Wärmesenke
DE102018206482B4 (de) Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE1800347A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE2048068A1 (de) Verfahren zur Herstellung von Anschlüssen an Halbleiter und danach hergestellte Halbleiter anordnungen
DE19701165C1 (de) Chipkartenmodul
DE1539638B2 (de) Halbleiterbauelement
AT203550B (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE1904118A1 (de) Halbleitervorrichtung mit verbessertem Elektrodenanschlussaufbau
DE1262388B (de) Verfahren zur Erzeugung eines nicht-gleichrichtenden UEbergangs zwischen einer Elektrode und einem dotierten thermoelelktrischen Halbleiter fuer ein thermoelektrisches Geraet
DE112019003664T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
EP0397898B1 (de) Bipolarer Bump-Transistor und Verfahren zur Herstellung
DE1282188B (de) Elektrische Halbleiteranordnung mit mehreren voneinander isolierten streifenfoermigen Zuleitungen
DE1945899A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
BHV Refusal