DE1774640B2 - Programmgesteuerte, elektronische Datenverarbeitungsmaschine - Google Patents
Programmgesteuerte, elektronische DatenverarbeitungsmaschineInfo
- Publication number
- DE1774640B2 DE1774640B2 DE19681774640 DE1774640A DE1774640B2 DE 1774640 B2 DE1774640 B2 DE 1774640B2 DE 19681774640 DE19681774640 DE 19681774640 DE 1774640 A DE1774640 A DE 1774640A DE 1774640 B2 DE1774640 B2 DE 1774640B2
- Authority
- DE
- Germany
- Prior art keywords
- pole
- gates
- control unit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 18
- 239000000872 buffer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
Die Erfindung betrifft eine programmgesteuerte, elektronische Datenverarbeitungsmaschine für Parallelbetrieb,
für je aus η Bits bestehende Informationsdaten und je aus η Bits bestehende Befehle, mit Speichern und
Rechenwerken, die /7-polige Ein- und Ausgänge haben,
deren jeder Pol einem Bit zugeordnet ist, und mit einem Steuerwerk.
Bekannte Maschinen dieser Art arbeiten mit Befehlen, deren jeder aus einem Operationsteil und einem
oder mehreren Adressenteilen besteht. Der Operationsteil gibt die auszuführende Rechenoperation, logische
Entscheidung oder Übertragung von einem Speicher zu einem anderen an, der Adressenteil gibt an, welchen
Speicherzellen die Operanden entnommen und/oder in welcher Speicherzelle das Ergebnis der Operation
gespeichert werden soll.
Der für die Ausführung von Befehlen dieser Art erforderliche Aufwand ist erheblich.
Der Erfindung liegt die Aufgabe zugrunde, eine Maschine der eingangs genannten Art zu schaffen, die
trotz vielseitiger Verwendbarkeit einfacher ist als bisherige Maschinen gleicher Verarbeitungsmöglichkeiten.
Dies wird erfindungsgemäß dadurch erreicht, daß jeder der n-poligen Eingänge durch η gemeinsam vom
Steuerwerk steuerbare Tore an eine n-polige Verteilleitung und jeder der n-poligen Ausgänge durch η
gemeinsam vom Steuerwerk steuerbare Tore an eine n-polige Sammelleitung angeschlossen ist, und die
Verteilleitung durch einen vom Steuerwerk steuerbaren, n-Dolieen Umschalter wahlweise mit der Sammelleitung
oder mit dem Ausgang eines Addierwerks verbindbar ist. das einen unmittelbar an die Sammelleitung
angeschlossenen Eingang für einen ersten Summanden hat und mit einem Speicher für einen zweiten
Summanden ausgerüstet ist.
Die Erfindung ermöglicht es, mit einfacheren Befehlen zu arbeiten, die nur aus einer Angabe des
Ausgangs, welchem der Operand entnommen (d. h. welcher Ausgang mit der Sammelleitung verbunden)
ίο werden soll, und einer Angabe des Eingangs, dem die
Information über einen Umschalter direkt oder über das Addierwerk und die Verteilleitung zugeführt werden
soll. Ein besonderer Operationsteil ist bei diesen Befehlen überflüssig. Der Datenverarbeitungsschritt ist
is durch die Stellung des Umschalters und die Schaltung
bestimmt, an deren Eingang die Tore geöffnet werden.
Zur Ausführung dieser Befehle enthält das Steuerwerk zwei zur Aufnahme je eines Teiles eines Befehls
dienende Steuerschaltungen, deren eine die Tore an dem den Operand liefernden Ausgang und deren andere
den Umschalter steuert und danach die Tore an dem Eingang, dem die Information über den Umschalter und
die Verteiiieitung zugeführt werden soll, vorübergehend
öffnet.
Im folgenden wird ein AusführungEbeispiel der Erfindung anhand der Zeichnung näher beschrieben. Es
zeigt
Fig. 1 das Blockschema einer Datenverarbeitungsmaschine,
Fig. 2 eine ausführliche Darstellung von Teilen des Blockschemas nach F i g. 1 und
Fig. 3 eine ausführlichere Darstellung des Steuerwerks.
Die dargestellte Maschine arbeitet mit Parallelbetrieb und dient dazu, Informationsdaten, die je aus η Bits
bestehen, rechnerisch oder logisch nach einem Programm zu verarbeiten, das durch eine Folge von
Befehlen gebildet ist, deren jeder aus η Bits besteht. Im
Beispiel ist π = 8.
Die Maschine hat ein Eingabewerk 1 und ein Ausgabewerk 2, denen je ein Adressenregister 16 bzw.
26 zugeordnet ist, einen oder mehrere Zwischenspeicher, von denen nur einer dargestellt und mit 3
bezeichnet ist, ein Addierwerk 4 mit einem Addend-Speicher 46, mehrere Rechenwerke für logische
Operationen, von denen nur eines dargestellt und mit 5 bezeichnet ist, einen zentralen Speicher 6 und ein
Steuerwerk 7. Die logischen Operationen sind beispielsweise Entscheidungen, die den Programmablauf beeinflüssen,
oder Maskierungen.
Das Eingabewerk 1 enthält einen (nicht dargestellten) Speicher und hat mehrere (im gezeichneten Beispiel
vier) Spolige Eingangsleitungen U und einen 8poligen Ausgang 15. Das Ausgabewerk 2 hat drei 8polige
(vereinfacht dargestellte) Ausgänge 25 und einen 8poligen Eingang 21. Jedes der beiden Adressenregister
16 und 26 hat einen 8poligen Eingang 161 bzw. 261. Der Zwischenspeicher 3, das Addierwerk 4, der
Addend-Spcicher 46 und das Rechenwerk 5 für logische Operationen haben je einen 8poligen Eingang 31, 41,
461 bzw. 51 und je einen 8poligen Ausgang 35, 45, 468 bzw. 55. Das Rechenwerk 5 hat außerdem einen
Steuerausgang 53. Der zentrale Speicher 6 hat mehrere 8polige Eingänge, von denen ein Eingang 61 für
Informationsdaten und ein Eingang 62 für Speicheradressen dargestellt sind, und einen 8poligen Ausgang
65 für Daten und ist durch zwei Steuerleitungen 63 und 73 mit dem Steuerwerk 7 verbunden.
Alle Eingänge, mit Ausnahme des Eingangs 41 des Addierwerks 4 sind über eine in F i g. 1 vereinfachte und
in Fig.2 ausführlich dargestellte Gruppe Und-Tore 164, 24, 264, 34, 464, 54, 614 bzw. 624 an eine 8polige
Verteilleitung 8 angeschlossen, wobei zwischen jedem Pol der Verteilleitung 8 und jedem Pol des Eingangs ein
Und-Tor geschaltet und die Unc-Tbre jedes Eingangs
gemeinsam aber unabhängig von den Und-Toren der anderen Eingänge vom Steuerwerk 7 über eine der
Leitungen 71 steuerbar sind. Eine weitere derartige Gruppe 465 von acht Und-Toren ist in Reihe mit
Invertern 466 zwischen die Verteilleitung 8 und den Eingang 461 des Addend-Speicheis 46 geschaltet, um
durch Vorzeichenwechsel eine Subtraktion zu ermöglichen. Diese Tore 465 sind ebenfalls gemeinsam aber
unabhängig von den anderen Toren vom Steuerwerk 7 steuerbar.
leder Ausgang mit Ausnahme des Ausgangs 45 des Addierwerks und der Steuerausgänge 53 und 63 ist über
eine in Fig. 1 vereinfachte und in Fig. 2 ausführlich
dargestellte Gruppe Und-Tore 17,37,467, 57 bzw. 67 an eine 8polige Sammelleitung 9 angeschlossen, wobei
zwischen jedem Pol des Ausgangs und der Sammelleitung eines dieser Tore geschaltet ist und die Tore jeder
Gruppe gemeinsam aber unabhängig von den Toren der anderen Gruppen bzw. Ausgänge vom Steuerwerk 7
über eine der Leitungen 72 steuerbar sind.
Die Tore 467 am Ausgang des Speichers 46 für den zweiten Summanden (Addend) werden bei der Addition
nicht verwendet (nicht geöffnet), sie ermöglichen es jedoch, in diesem Speicher 46 gespeicherte !nformationsdaten
für andere Operationen zu verwenden, indem diese Tore 467 geöffnet werden und die Daten in
der dargestellten Stellung des weiter unten erwähnten Umschalters 47 über die Sammelleitung 8 an einen der
Eingänge weitergegeben werden. Dadurch wird es auch ermöglicht, den Inverter 466 zum Invertieren nicht zu
addierender Daten zu verwenden.
Durch einen vom Steuerwerk 7 steuerbaren, Spoligen (elektronischen) Umschalter 47 ist die Verteilleitung 8
entweder mit der Sammelleitung 9 oder mit dem Ausgang 45 des Addierwerks 4 verbindbar. Der Eingang
41 des Addierwerks 4 ist direkt an die Sammelleitung 9 angeschlossen.
Alle 8poligen Verbindungen verbinden einander enisprechende Pole der 8puligen Leitungen bzw. Ein-
oder Ausgänge.
Die Maschine arbeitet mit Befehlen, die aus zwei Teilen bestehen. Ein Teil umfaßt drei Bits und gibt den
ίο Ausgang an, dem der Operand entnommen werden soll.
Bei Ausführung dieses Befehls werden die Tore dieses Ausgangs geöffnet und dadurch der Operand auf die
Sammelleitung 9 übertragen. Der andere Teil des Befehls umfaßt fünf Bits und gibt die Stellung des
Umschalters 47 und den Eingang an, an welchen abhängig von der Stellung des Umschalters entweder
die Informationsdaten der Sammelleitung 9 oder des Ausgangs 45 des Addierwerks 4 gelangen soll. Dieser
Teil des Befehls steuert den Umschalter 47 und öffnet die Tore am betreffenden Eingang. Wenn beispielsweise
der Operand dem Zwischenspeicher 3 entnommen und ohne Addition in dem (einzigen dargestellten) Rechenwerk
5 verarbeitet werden soll, werden durch den ersten Teil des Befehls die Tore 37 am Ausgang 35 des
Zwischenspeichers 3 geöffnet und durch den zweiten Teil des Befehls der Umschalter 47 in die dargestellte
Stellung gebracht und danach die Tore 54 am Eingang 51 des Rechenwerks 5 geöffnet.
Zur Ausführung solcher Befehle hat das Steuerwerk 7 nach F i g. 3 eine erste Steuerschaltung 74 zum .Steuern
der Tore an den Ausgängen und eine zweite Steuerschaltung 75 zur Steuerung der Tore an den
Eingängen und zur Steuerung des Umschalters 47. Diese beiden Steuerschaltungen 74 und 75 werden ihrerseits
vom Speicher 6 über die Leitung 63 und einen Befehlspufferspcicher 76 gesteuert. Die Steuerung
erfolgt im Takte eines Taktgebers 77, der Impulse an die beiden Steuerschaltungen 74 und 75 und über die
Leitung 73 an den zentralen Speicher 6 liefert.
Hierzu 2 Blatt Zeichnungen
Claims (2)
1. Programmgesteuerte, elektronische Datenverarbeitungsmaschine für Parallelbetrieb, für je aus η
Bits bestehende Informationsdaten und je aus η Bits bestehende Befehle, mit Speichern und Rechenwerken,
die n-polige Ein- und Ausgänge haben, deren jeder Pol einem Bit zugeordnet ist, und mit einem
Steuerwerk, dadurch gekennzeichnet, daß jeder der /ϊ-poligen Eingänge durch π gemeinsam
vom Steuerwerk (7) steuerbare Tore (164, 24, 264, 34, 464, 54, 624) an eine n-polige Verteilleitung (8)
und jeder der n-poligen Ausgänge durch η gemeinsam vom Steuerwerk (7) steuerbare Tore (37,
467, 57, 67) an eine n-polige Sammelleitung (9) angeschlossen und die Verteilleitung (8) durch einen
vom Steuerwerk (7) steuerbaren, n-poligen Umschalter (47) wahlweise mit der Sammelleitung (9)
oder mit dem Ausgang (45) eines Addierwerks (4) verbindbar ist, das einen unmittelbar an die
Sammelleitung (9) angeschlossenen Eingang (41) tür einen ersten Summanden hat und mit einem
Speicher (46) für einen zweiten Summanden ausgerüstet ist.
2. Maschine nach Anspruch 1, dadurch gekennzeichnet, daß das Steuerwerk (7) zwei zur Aufnahme
je eines Teiles eines Befehls dienende Steuerschaltungen (74, 75) enthält, deren eine (74) die Tore an
dem Ausgang, dem der Operand zu entnehmen ist, und deren andere den Umschalter (47) steuert und
danach die Tore des Eingangs öffnel, welcher die von der Stellung des Umschalters abhängige
Information erhalten soll.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH1098467A CH479119A (de) | 1967-08-04 | 1967-08-04 | Elektronische Datenverarbeitungsanlage |
CH1098467 | 1967-08-04 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1774640A1 DE1774640A1 (de) | 1971-10-14 |
DE1774640B2 true DE1774640B2 (de) | 1976-01-02 |
DE1774640C3 DE1774640C3 (de) | 1976-07-29 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
DE1774640A1 (de) | 1971-10-14 |
NL6811029A (de) | 1969-02-06 |
CH479119A (de) | 1969-09-30 |
FR1575355A (de) | 1969-07-18 |
GB1243645A (en) | 1971-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2755273C2 (de) | ||
DE2311220A1 (de) | Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung | |
DE2145120A1 (de) | Digitales Datenverarbeitungsgerat | |
DE1942005B2 (de) | Datenverarbeitungsanlage zur aufnahme und abgabe von digitalen daten und zur ausfuehrung von operationen an den daten | |
DE2758830A1 (de) | Rechenvorrichtung | |
DE2545873A1 (de) | Zugriffsfolgesteuervorrichtung fuer eine speichereinheit | |
DE1217670B (de) | Lernfaehige Unterscheidungsmatrix fuer Gruppen von analogen Signalen | |
DE1549474C3 (de) | Anordnung In einer elektronischen digitalen Datenverarbeitungsanlage zur Ausführung eines ersten Befehls und gleichzeitigen Decodierung eines folgenden Befehls | |
DE68927560T2 (de) | Hochgeschwindige, hochleistende Nulldetektorschaltung mit Parallelverarbeitung | |
DE19826252A1 (de) | Verfahren zur digitalen Signalverarbeitung und Anordnung zur Durchführung des Verfahrens | |
DE3930313A1 (de) | Vektorprozessor | |
DE1114050B (de) | Elektronischer Gleitkomma-Rechner | |
DE1935845A1 (de) | Datenverarbeitungsanlage mit mehreren Operatorfamilien-Steuereinheiten | |
DE1774640C3 (de) | Programmgesteuerte, elektronische Datenverarbeitungsmaschine | |
DE1774640B2 (de) | Programmgesteuerte, elektronische Datenverarbeitungsmaschine | |
DE1549455A1 (de) | Rechenmaschine | |
DE1223177B (de) | Elektronischer Digitalrechner mit Schaltung fuer die Errechnung der Quadratwurzel aus einer Binaerzahl | |
DE1957600C3 (de) | ||
DE1184122B (de) | Addiervorrichtung | |
DE1499227C3 (de) | Schaltungsanordnung für arithmetische und logische Grundoperationen | |
DE3139421C2 (de) | ||
DE1549446A1 (de) | Digitalrechner | |
DE4403732C1 (de) | Schaltungsanordnung zur Erzeugung pulsweiten modulierter Ausgangssignale oder zur Messung vom Impulsflankenabständen von Eingangssignalen | |
DE1524211A1 (de) | Datenverarbeitungsanlage | |
DE1424746A1 (de) | Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |