DE1640591A1 - Herstellungsverfahren fuer Leitungsmuster auf plattenfoermige oder kartenfoermige Grundlagen - Google Patents
Herstellungsverfahren fuer Leitungsmuster auf plattenfoermige oder kartenfoermige GrundlagenInfo
- Publication number
- DE1640591A1 DE1640591A1 DE19681640591 DE1640591A DE1640591A1 DE 1640591 A1 DE1640591 A1 DE 1640591A1 DE 19681640591 DE19681640591 DE 19681640591 DE 1640591 A DE1640591 A DE 1640591A DE 1640591 A1 DE1640591 A1 DE 1640591A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- shaped
- lines
- plate
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0542—Continuous temporary metal layer over metal pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
IBM Deutschland
Internationale Büro-Maschinen Gesellschaft mbH
Böblingen, 12. 2. 1968 ru-hn
Anmelde rin:
International Business Machines Corporation, Armonk, N. Y, 10 504
Amtliches Aktenzeichen:
Neuanmeldung
Aktenzeichen der Anmelderin; Docket UK 9-67-006
Herstellungsverfahren für Leitungsmuster auf plattenförmige oder kartenförmige Grundlagen
Die Erfindung betrifft ein Verfahren zur Herstellung eines Leitungsmusters
auf eine Leiterplatte, insbesondere aus einem Substrat» die als Basis für
mikrominiaturisierte Schaltkreise dient.
Es ist bekannt» aus einer auf der Oberfläche einer Karte oder eines Plättehens
aus Keramik oder einem anderen Isolierstoff befindlichen Metallfolie ein Leitungsmuster herauszuätzen» Es ist auch weiterhin bekannt, die Leitungsmuster
in flache Mulden einer Grundplatte zu pressen und danach über die ganze Fläche Metall zu sprühen und schließlich *t*f das gesprühte Metall
von den ebenen Teilen der Oberfläche der Grundplatte wieder zu ent-
BAD ORIGINAL
fernen, so daß es nur in den Vertiefungen bleibt, die ursprünglich in
die Grundplatte eingepreßt wurden. Es ist auch weiterhin bekannt, ein
Leitungsmuster auf eine Kunststoffplatte zu ätzen und danach das Leitungsmuster mit einer Lack schutz schicht zu überziehen. .Durch die
deutsche Patentschrift Nr. 1 182 319 ist ein weiteres Verfahren zur
Herstellung von Leitungsmustern bekannt geworden, das eine Metallfolie mittels einer hitzehärtbaren, noch nicht ausgehärteten Klebstoffschicht
auf eine hitzehärtbare, noch nicht ausgehärtete Grundplatte klebt, daß dann die Folie bis auf das stehenbleibende Leitungsmuster
und ggf. stehenbleibende Inseln fortgeätzt wird und daß dann der entstandene
Verbundkörper bei einer Härtung des Klebestoffs und des Grundplattenwerkstoffes
bewirkenden Temperatur zusammengepraßt wird.
Diese geschilderten Verfahren haben jedoch alle den Nachteil, daß insbesondere
sehr schmale Leitungszüge in der Größenordnung von. zehntel
Millimetern bei geringer Schichtdicke nicht mit der erforderlichen Güte hergestellt werden können und daß die Leiterzüge nicht genügend an der
Basis haften, so daß sich die Leiterzttge nach einer gewissen Zeit wieder
lösen und die gesamte Schaltung damit unbrauchbar wird.
Auch ist es bekannt» als Veredelungsschichten und Schutzschichten auf
die Leiterzüge Gold auf elektrolytische Art und Weise aufzubringen.
Der Erfindung liegt die Aufgabe zugrunde* ein Verfahren zur Herstellung
009840/1680
UK 9-67-Q06
BAD ORSSiNAL
1640581
von Leitungsmustern zu schaffen, das insbesondere zur Herstellung sehr
schmaler und sehr dünner Leitungszüge geeignet ist.
Die erfindungsgemäße Lösung der Aufgabe besteht in einem Verfahren zur
Herstellung von Leitungsmustern auf Unterlagen, das dadurch charakterisiert
ist, daß auf die Unterlage und die Leitungen in bekannter Art und Weise eine erste leitende Schicht aufgebracht wird, daß danach diese
Schicht mit einem Photowiderstandsmaterial überzogen wird, wobei die Bereiche ausgelassen werden, die den Leitern entsprechen und daß die (
freiliegenden Teile der aufgebrachten Schicht durch Elektroplattierung
mit einer weiteren leitenden Schicht versehen werden und daß danach die Photowiderstandsschicht und die darunterliegenden Teile der zuerst
aufgebrachten Schicht weggeätzt werden.
Der Vorteil des erfindungsgemäßen Verfahrens wird darin gesehen, daß
eine einwandfreie Haftung der Leiterzüge auf der Unterlage erreicht wird,
so daß vor allem Leitungszüge für mikrominiaturisierte Schaltkreise mit ,
sehr hoher Qualität hergestellt werden können.
Die Erfindung wird an Hand von in den Zeichnungen dargestellten Aus-
führungsbeispielen beschrieben. Es zeigen:
Fig. 1: eine Ansicht einer gedruckten Schaltkarte,
00984071680
UK 9-67-006
Fig. 2a-e: einen Querschnitt durch die gedruckte Schaltkarte zur Illustration
der einzelnen Schritte im erfindungsgemäßen Verfahren zur Plattierung der Leitungen und
Fig. 3: eine andere gedruckte Schaltkarte ■ mit isolierten Leitern, die
durch das erfindungsgemäße Verfahren plattiert werden können,
_ . Fig. 1 zeigt mehrere parallel zueinander verlaufende schmale Kupferleitungen
1, die durch Ätzen auf Kupfer-Epoxy-Glas-Plättchen erzeugt wurden.
Die Breite der Leitungen 1 und der Abstand zwischen diesen beträgt
0, 125 mm, während die Leitung mehrere cm lang ist. Die Enden der Leitungen 1 sind auf einer gemeinsamen Grundplatte aufgebracht, mit
denen sie bei der nachfolgenden Plattierung Verbindung haben.
Fig. 2a ist ein Querschnitt der Fig. 1 und zeigt die mit der Epoxy-Glas Unterlage
3 verbundenen Leitungen 1. Zuerst wird die Unterlage 3 ent-™
fettet und die Leitungen 1 erhalten eine Oberflächenätzung durch eine
Säure, um die gedruckte Schaltung zur nachfolgenden Ablagerung vorzubereiten.
Der nächste Schritt bei dem in Fig. 2b gezeigten Verfahren ist die Ablagerung
einer dünnen leitenden Schicht 4 mit einer Dicke von 1000 A auf der Oberfläche der Unterlage 3 und der Leitungen 1. Das Material
009840/1680
UK 9-67-006
BAD
für diese Schicht 4 ist Kupfer, das die gewünschten Eigenschaften
guter elektrischer Leitfähigkeit und guter Haftung auf den Original leitungen 1 sowie der Epoxy-Glas-Unterlage 3 aufweist.
Im nächsten in Fig. Zc gezeigten Schritt des Verfahrens wird eine Photo-Widerstandsschicht
5 auf der Schicht 4 niedergeschlagen, wobei die
Bereiche durch bekannte photo graphische- und Maskierungstechniken freigelassen
werden, die den Leitungen entsprechen. Dann folgt eine Oberflächenätzung
mit einer Säure zur Vorbereitung der freigelassenen Teile
der Schicht 4 für die nachfolgende Plattierung.
in: Fxg·«. Zd wird gezeigt* wie die Unterlage^ 3 mit den Leitungen 1 in ein
Plaitierungsbad gelegt, die Verbindung zu der oben erwähnten Unterlage
Z, hergestellt und das: ganze mit Mickel plattiert wird. In einem anderen
Had; kauet dann die Goldplattierung folgen^ Die Plattierung bildet eine
zweite^ leitende Schicht i% die sich gleichförmig auf der Oberseite und
diem Seiten, der Leitungen:. 1 aufbaut, jedoch nicht auf der Wider stand sscMchfe
niedtergesehlagen wird.. Die Plattierung ergibt einen Korrusiansscfcatz:
füjr die. Oferflachen·. der· Leitungen und einen guten elektrischen
QbeifläcBoenkQHtakt. sowie eine gute Leitfähigkeit«
Während der Plattierung stellt die leitende Schicht 4r eine Verbindung
zwiseheD. den Leitungen. 1 her,, wodurch der Plattierungffstrom im Ver-
QG98 40/16
BAD
gleich zu den bisher bekannten Verfahren eine verbesserte Gleichförmigkeit
über der Unterlage erhält. Außerdem trennt die leitende
Schicht 4 die Verbindung zwischen den Leitungen; I und der Unterlage
3 von der Plattie rung slö sung, die die Verbindung ggf. schwächt, was
zum Abblättern der Leitungen 1 von der Unterlage 3 führen kann.
Der letzte Schritt des Verfahrens ist die Entfernung der Widerstands-
^ schicht 5 durch ein chemisches Verfahren; sowie die Entfernung: der
unerwünschten Bereiche der leitenden Schicht 4 durch ein geeignetes:
Ätzmittel. Da die Dicke der leitenden Schicht 6 wesentlich größer ist"
als die der leitenden Schicht 4,. spielt eine leichte- Reduzierung der lei
tenden Schicht 6 bei. dieser letzten Ätzung: keine Rolle, Die sich ergebende gedruckte Schaltung ist in Fig» Ze dargestellt, wo die? Leitungen=
1 oben und1 an den. Seiten durch die leitenden Schichten:. 4^ und. 6 tüber'zcrgen
sind! undl auf der Epoxy-Gla-s-Unterlage; 3: eine«, gewjiasen. Alsstand'
voneinander aufweisen». Die Grundüiage: 21 wimdl zaifetzü dioEchx befecnntäe
fa&re» diers wahIw=eis:enL Ätzung, oder* utechamisRcEa
ikrEtsversuche: zsigtsenv ciiaß: te£ Anwemäun^ eiinesi älnrÜTichretr.
a; ahme die däknie- üeftemäs1 ScBdichii; 4;„ dme; ILsäitMJigie"ni E leicht vm&
3> abbiiäiäjffiunv EFfe; iTaagiigrüiHäk. dkdäiär aü
fi„ däJfi Flattie ruKgralSaung; s<dkwäieM. e-v*B«. <&& A±fiä;a&»n·. zw-fscäiDesii: di
UK 9-67-006
BADORIGfI^M-
schmalen Leitungen 1 und der Unterlage 2 und
2. da die Leitungen 1 relativ lang und schmal sind, erfolgt während
der Plattierung keine gleichförmige Stromverteilung, wodurch thermische
und elektrische Spannungen entstehen, die zu einer ungleichförmigen
Plattierungsdicke und zum Abblättern der Leitungen 1 führen.
Bei dem erfindungsgemäßen Verfahren dient die dünne leitende Schicht 4
den folgenden Zwecken:
a) bei der Elektroplattierung gibt sie eine gleichförmigere Stromdichte
über den gesamten Leiterbereich, wodurch thermische und elektrische
Spannungen gesenkt werden,
b) sie bildet eine Sperre für die Elektro-Plattierungslösungen und verhindert
so das Eindringen dieser Chemikalien zwischen die Leitungen 1 und die Unterlage 3.
Obwohl bei der oben beschriebenen Ausführung eine gedruckte Schaltung
aus einer Kupfer -Epoxy-Glasplatte gebildet wurde, ist die Erfindung nicht
auf diesen Sonderzweck beschränkt, in der ein Epoxy-Hart oder Phenolharz
der übliche Kleber für die Bindung zwischen der leitenden Oberfläche und der isolierenden Unterlage ist. So kann 2.B9 die Platte auch
UK 9-67-006 009840 Μ 680
BAD ORIGINAL
ohne Kleber gebunden werden. Andere Materialien für die Unterlage sind
Mylar, Epoxy-Papier, Teflon, Keramik oder Glas. Die Unterlage kann steif oder biegsam sein.
Die dünne leitende Schicht 4 kann mit jeder geeigneten bekannten Methode
niedergeschlagen werden, wenn sie eine gute Haftung zwischen dem leitenden Material 1 und dem Unterlagenmaterial 3 herstellt. Der Niederschlag
fe kann z.B. durch stromlose Plattierung, Vakuumniede rs chlag oder Aufsprühen
erfolgen.
Die elektroplattierte Schicht 6 ist nicht auf Nickel und Gold begrenzt,
sondern kann z.B. aus jedem anderen Edelmetall bestehen.
Eine andere Anwendung der Erfindung ist die Plattierung kleiner isolierter
Leiterbereiche aufgedruckten Schaltkarten ohne zusätzliche Kontakte
^ für jeden Leiter während der Elektroplattierung. Fig. 3 zeigt den Plan
einer solchen gedruckten Schaltung.
Zuerst wird eine Kupfer -Epoxy-Glasplatte 7 so geätzt, daß die Kupfer bereiche
8, die von einem schraffiert dargestellten Bereich von leitendem Kupfer 9 umgeben sind, getrennt werden. Als Endprodukt sollen
nur die Bereiche 8 elektroplattiert werden.
009840/1680
UK 9-67-006
Die auszuführenden Schritte sind dieselben wie bei der ersten Ausführung
der Erfindung. Bei dieser Ausführung wird jedoch während der Elektroplattierung eine elektrische Verbindung zum Leiterbereich 9 hergestellt
und die dünne leitende Schicht 4 bildet einen Leitungsweg für die isolierten Bereiche 8. Die Form der Grenze 10 soll eine gleichförmige Stromdichte
über jedem isolierten Bereich 8 liefern. Die Photowider stands schicht
5 kann den ganzen Bereich 7 mit Ausnahme der isolierten Bereiche 8 markieren, so daß nur diese elektroplattiert werden. Wie bei der ersten Ausführung
werden die Wider stands schicht .5 und die unerwünschten leitenden
Bereiche 9 durch bekannte Verfahren entfernt, so daß nur die plattierten isolierten Bereiche 8j&x£ der Epoxy-Glastafel 7 übrigbleiben.
009840/1680
UK 9-67-006
Claims (2)
1. Verfahren zur Herstellung von Leitungsmustern auf einer Leiterplatte,
insbesondere aus einem Substrat, die als Basis für mikrominiaturisierte Schaltkreise dient, dadurch gekennzeichnet, daß auf
die Unterlage und die Leitungen in bekannter Art und Weise eine erste leitende Schicht aufgebracht wird, daß danach diese Schicht
mit einem Photowiderstandsmaterial überzogen wird, wobei die Bereiche ausgelassen werden, die den Leitern entsprechen und daß
die freiliegenden Teile der aufgebrachten Schicht durch Elektroplattierung
mit einer weiteren leitenden Schicht versehen werden und daß danach die Photowiderstands schicht und die darunterliegenden Teile
der zuerst aufgebrachten Schicht weggeätzt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Aufbringen
der Photowider stand s schicht bestimmte Bereiche durch* bekannte
photographische bzw. Maskentechniken freigelassen werden und danach eine Oberflächenätzung mit einer Säure zur Vorbereitung der
freigelassenen Teile der Schicht (4) für die nachfolgende Plattierung erfolgt.
009840/1680
UK 9-67-006
BAD ORiQItSiAi
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB833867 | 1967-02-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1640591A1 true DE1640591A1 (de) | 1970-10-01 |
Family
ID=9850624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681640591 Pending DE1640591A1 (de) | 1967-02-22 | 1968-02-21 | Herstellungsverfahren fuer Leitungsmuster auf plattenfoermige oder kartenfoermige Grundlagen |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE1640591A1 (de) |
FR (1) | FR1554958A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0034232A2 (de) * | 1980-02-15 | 1981-08-26 | I.D.M. Electronics Limited | Verfahren zum Herstellen von Schleifringen und nach diesem Verfahren hergestellte Schleifringe |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4786674A (en) * | 1984-10-30 | 1988-11-22 | International Business Machines Corp. | Diffusion isolation layer for maskless cladding process |
US4582722A (en) * | 1984-10-30 | 1986-04-15 | International Business Machines Corporation | Diffusion isolation layer for maskless cladding process |
JPH08330710A (ja) * | 1995-06-05 | 1996-12-13 | Nippon Paint Co Ltd | プリント配線板電極部の金属めっき加工方法 |
-
1968
- 1968-01-10 FR FR1554958D patent/FR1554958A/fr not_active Expired
- 1968-02-21 DE DE19681640591 patent/DE1640591A1/de active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0034232A2 (de) * | 1980-02-15 | 1981-08-26 | I.D.M. Electronics Limited | Verfahren zum Herstellen von Schleifringen und nach diesem Verfahren hergestellte Schleifringe |
EP0034232A3 (de) * | 1980-02-15 | 1981-12-09 | I.D.M. Electronics Limited | Verfahren zum Herstellen von Schleifringen und nach diesem Verfahren hergestellte Schleifringe |
Also Published As
Publication number | Publication date |
---|---|
FR1554958A (de) | 1969-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3150109C2 (de) | ||
DE1271235B (de) | Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte | |
DE2650761A1 (de) | Metallmaske zur verwendung beim siebdruck | |
DE1765434A1 (de) | Verfahren zur Herstellung von flexiblen elektrischen Flachkabeln | |
DE4134617A1 (de) | Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung | |
DE2739494A1 (de) | Verfahren zum herstellen von elektrischen leiterplatten und basismaterial fuer solche | |
DE1817434B2 (de) | Verfahren zur Herstellung einer elektrischen Leitungsanordnung | |
EP0508946A1 (de) | Metallfolie mit einer strukturierten Oberfläche | |
DE1231775B (de) | Wiederholt verwendbare Matrize zur Herstellung gedruckter Stromkreise | |
DE2926336A1 (de) | Schaltungstraegerplatte und verfahren zu ihrer herstellung | |
DE4203114A1 (de) | Bandtraeger fuer halbleitergeraete und verfahren zur herstellung desselben | |
DE1100741B (de) | Verfahren zur Herstellung eines mit einem Metallmuster versehenen isolierenden Traegers | |
DE3700912C2 (de) | ||
DE3013667A1 (de) | Leiterplatte und verfahren zu deren herstellung | |
DE69207996T2 (de) | Semi-additive elektrische Schaltungen mit erhöhten Einzelheiten unter Verwendung geformter Matrizen | |
DE3045280C2 (de) | Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat | |
DE60036907T2 (de) | Verfahren zur herstellung von widerständen | |
DE2015643A1 (de) | Verfahren zur Herstellung von Mehrschi cht-Stromkreispaneelen | |
DE2706789C3 (de) | Verfahren zur Herstellung von Widerstandselementen, bei denen Teile des Widerstandsmaterials durch Einwirkung eines Elektrolyten entfernt werden | |
DE1640591A1 (de) | Herstellungsverfahren fuer Leitungsmuster auf plattenfoermige oder kartenfoermige Grundlagen | |
DE2251829A1 (de) | Verfahren zur herstellung metallisierter platten | |
CH628195A5 (en) | Printed-circuit board having at least two wiring layers | |
EP0073904A2 (de) | Verfahren zur Herstellung von gedruckten Schaltungen | |
DE2838982B2 (de) | Verfahren zum Herstellen von Mehrebenen-Leiterplatten | |
DE2014104C3 (de) | Verfahren zur Herstellung von gedruckten Leiterplatten |