DE1591180A1

DE1591180A1 - Method for frequency and phase adjustment of an oscillator to a target frequency

Info

Publication number: DE1591180A1
Application number: DE19671591180
Authority: DE
Inventors: Ribour Jean Louis
Original assignee: International Standard Electric Corp
Current assignee: International Standard Electric Corp
Priority date: 1966-01-21
Filing date: 1967-01-20
Publication date: 1970-12-17
Also published as: GB1155502A; DE1591180B2; FR90161E; BE692786A; NL6700990A

Description

Dipl.-Ing. Heinz Ciaessen ·Dipl.-Ing. Heinz Ciaessen

7 Stuttgart 1
Rotebuhlstraße 707 Stuttgart 1
Rotebuhlstrasse 70

ISE-Reg.3523
J.L.Ribour 6ISE Reg. 3523
JLRibour 6

INTERNATIONAL STANDARD ELECTRIC CORPORATION, 320 PARK AVENUE,INTERNATIONAL STANDARD ELECTRIC CORPORATION, 320 PARK AVENUE,

NEW YORK 22, N.Y., USA.NEW YORK 22, N.Y., USA.

Verfahren zum Frequenz- und Phasenabgleich eines OszillatorsMethod for frequency and phase adjustment of an oscillator

auf eine Sollfrequenzto a target frequency

Zusatz zum Hauptpatent DBP (AnmeldungAddition to the main patent DBP (registration

J 31 I81 IXd/21a4, ISE-Reg.34l2)J 31 I81 IXd / 21a4, ISE-Reg.34l2)

Die Priorität der Anmeldung Nr.PV 46.748 vom 21.Januar I966 in Prankreich wird in Anspruch genommen.The priority of application number PV 46.748 of January 21, 1966 in France is claimed.

Das Hauptpatent bezieht sich auf ein Verfahren zum Abgleich eines einstellbaren Hauptoszillators auf eine wählbare Frequenz in einem vorgegebenen Bereich durch Vergleich mit einer Pilotfrequenz, bei dem mittels einer als Frequenzteiler arbeitenden Ringzählkette eine Nächste11spannung zur schrittweisen Nachstellung des Hauptoszillators abgeleitet wird, nach dem das Teilerverhältnis der dem Hauptoszillator zugeordneten Ringzählkette wählbar ist, daß dem Oszillator für die Pilotfrequenz eine zweite, als Frequenzteiler mit festem Teilerverhältnis arbeitende Ringzählkette zugeordnet wird, daß beide Ringzählketten durch einen, bei Erreichen des eingestellten Endwertes der ersten Ringzählkette abgegebenen Impuls auf Null zurückgestellt werden und gleichzeitig mit der Zählung der Wellenzüge des Haupt- und Pilotoszillators beginnen, daß durch den Rückstellimpuls jeweils solange die Nachstimmspannung verändert v/ird, bis die zweite Ringzählkette gleichzeitig ihren Endwert erreicht und einen Ausgangsimpuls abgibt, durch den ein Phasenkomparator freigegeben wird, durch dessen Ausgangsspannung dann die weitere Feinabstimmung des Hauptösziliators erfolgt.The main patent relates to a method for matching a adjustable main oscillator to a selectable frequency in a predetermined range by comparison with a pilot frequency the one by means of a ring counting chain working as a frequency divider Next voltage for step-by-step readjustment of the main oscillator is derived, according to which the division ratio of the ring counting chain assigned to the main oscillator can be selected that the oscillator for the pilot frequency a second ring counting chain operating as a frequency divider with a fixed division ratio is assigned that both Ring counting chains are reset to zero by a pulse emitted when the set end value of the first ring counting chain is reached and at the same time start counting the wave trains of the main and pilot oscillator that by the reset pulse as long as the retuning voltage is changed until the second ring counting chain simultaneously reaches its end value and an output pulse which releases a phase comparator, whose output voltage then enables further fine-tuning of the main oscillator he follows.

In der Anordnung nach dem Hauptpatent liefert die Phasenvergleichsstufe während des Suchlaufes kein Signal. Nach dem Suchlauf wird dieIn the arrangement according to the main patent, the phase comparison stage delivers no signal during the search. After the search, the

BAD ORIGINAL _ ₂ -BATHROOM ORIGINAL _ ₂ -

009851/0531009851/0531

ISE-Reg.3525 ■ - 2 -ISE-Reg. 3525 ■ - 2 -

Regelspannung der Phasenvergleichsstufe mit der des Digital-Analogwandlers überlagert. Es ist aber erwünscht, daß die Frequenz, die sicn am Ende des Suchlaufes ergibt, möglichst in der Mitte des Pangbereiches der Phasenvergleichsstufe befindet. Dies ist jedoch nicht der Fall, wenn die Regelspannung zwischen einem Minimum (Null) und einem Maximum liegt und für eine genaue Vergleichöfrequenz einen mittleren Wert annimmt. Die Frequen z, die nach einem Suchlauf, der mit einer Regelspannung Null durchgeführt wurde, befindet sich am Ende des Fangbereiches der Phasenvergleichsπtufe, . was nicht erwünscht ist.Control voltage of the phase comparison stage with that of the digital-to-analog converter superimposed. However, it is desirable that the frequency that results at the end of the search run, if possible, in the middle of the Pang area of the phase comparison stage is located. However, this is not the case if the control voltage is between a minimum (zero) and a maximum and for an accurate comparison frequency assumes a medium value. The Frequen z that is located after a search that was carried out with a control voltage of zero at the end of the capture range of the phase comparison stage,. what is not wanted.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, diesen Mangel zu beseitigen.The present invention is based on the object of eliminating this deficiency.

Ausführungsbe!spiele von Anordnungen zur Durchführung des erfindungsgemäßen Verfahrens werden nachstehend anhand der Figuren 1 bis 11 besenrieben.Exemplary embodiments of arrangements for implementing the invention Processes are described below with reference to FIGS. 1 to 11.

Fig.l zeigt das Blockschaltbild ähnlich der Anordnung ^ernäß dem Hauptpatent.Fig.l shows the block diagram similar to the arrangement ^ ernäß the main patent.

Fig.2 zeigt ausführlicher einen Ausschnitt aus dem Schaltbild.2 shows in more detail a section from the circuit diagram.

Fig.5 zeigt ein anderes Ausführungsbeispiel der Stufe nach Fig.2,Figure 5 shows another embodiment of the stage according to Figure 2,

Fig.4 zeigt ein Blockschaltbild nach Fig.l mit änderungen gemäß der Erfindung.4 shows a block diagram according to Fig.l with changes according to the invention.

Fig.5 zeigt das Impulsschema der Anordnung nach Fig.4.Fig.5 shows the pulse scheme of the arrangement according to Fig.4.

Fig.β ist eine Abwandlung des Blockschaltbildes nach Fig.4 mit weiteren Merkmalen gemäß der Erfindung.Fig.β is a modification of the block diagram according to Fig.4 with further features according to the invention.

Fig.7 zeigt das Blockschaltbild eines Ausführungsbeispieles des Zählers 14 der Vergleichsstufe 9, der Frequen^regeleinrichtung 10 und des Digital-Analogwandlers 11. 7 shows the block diagram of an exemplary embodiment the counter 14 of the comparison stage 9, the frequency control device 10 and the digital-to-analog converter 11.

Fig.8 zeigt das Schaltbild der Kippstufe, die in den Zählstufen der Fig.7 verwendet wird.Fig.8 shows the circuit diagram of the flip-flop, which in the counting stages of Fig.7 is used.

Flg.9 zeigt das Schaltbild der Phasenvergleichsstufe ijemüß derFlg.9 shows the circuit diagram of the phase comparison stage ijemüß of

Erfindung.
Fig.10 zeigt ein weiteres Schaltbild einer PhasenvergieichsstufeInvention.
10 shows a further circuit diagram of a phase comparison stage

gemäß der Erfindung.according to the invention.

Fig.11 zeigt das Schaltbild eines Ausgangsfilters für die Regelspannung am Ausgang der Phasenvergleichsstufe.Fig. 11 shows the circuit diagram of an output filter for the control voltage at the output of the phase comparison stage.

BAD ORIGINALBATH ORIGINAL

009851/0531 " ³ "009851/0531 " ³ "

In der Anordnung nach Pig.l liefert der als Frequenzteiler dienende Zähler 14 die Bezugsfrequenz, die durch Teilung der Frequenz eines hochkonstanten Oszillators 16 gebildet wird. Der Frequenzteiler 14 ist ein Ringzähler, der nach jedem Umlauf einen Schlußimpuls abgibt. Die Prequenzeinstelleinrichtung 1 stellt den Zähler 14 gleichzeitig mit dem der Frequenzregeleinrichtung 10, die auch ein binärer Zähler ist, auf Null zurück. Die Vergleichsstufe 9 enthält eine Einrichtung, die als Sperrstufe 17 dargestellt ist. Die Leitung 5 führt die Vergleichs frequenz dem Eingang dieser Torschaltung zu. Die Bezugsfrequenz gelangt an den Steuereingang dieser Torscnaltung über die Leitung 6a. Der Suchlauf beginnt bei der höchsten Frequenz des Oszillators 2. Die Sctwingungszüge dieser Frequenz sind demnach viel kürzer als die der Vergleichsfrequenz und somit der Zählumläufe des Zählers 14. Der Ausgang der Sperrstufe 17 ist einerseits über eine Leitung an eine ' Oder¹-Schaltung 19 una der Ausgang 20 derselben an den Rückste13eingang des Frequenzteilers 14 und andererseits über eine Leitung l8a an den Eingang der Frequenzregeleinrichtung 10 angeschlossen. Jeder Impuls der Vergleichsfrequenz (Leitung 5) läßt die Frequenzregeleinrichtung 10 um einen Schritt vorrücken und stellt den Zähler auf Null zurück. Wenn die Schwingungszüge der Vergleichsfrequenz kürzer sind als die Zählumläufe des Zählers 14 wird dieser jedesmal auf Null zurückgestellt, bevor dieser einen Zählumlauf beendet una einen Schlußimpuls abgegeben hat. Deshalb wird die Bezugsfrequenz während des Suchlaufes nicht weιtergeleitet. Die Phasenvergleichsstufe 1, welche die Bezugsfrequenz nicht erhalt, liefert somit auch keine Regelspannung (Leitung 8). Da jedoch die Vergleichsfrequenz schrittweise abnimmt, liefert sie schließlich einen Schwingungszug, der etwas langer 1st als der Zühlumlauf des Zählers 14. Dieser beendet seinen Umlauf bevor er auf Null zurückgestellt wird und liefert einen ersten Bezugsimpulo. Dieser sperrt die Sperrschaltung YJ, die das Ende des Suchlaufes markiert. Die Vergleichsfrequenz kann die Sperrschaltung nicht mehr durchlaufen, die Frequenzregeleinrichtung 10 arbeitet nicht mehr una der Zähler 14 wird nicht mehr vor Beendigung des Zählumlaufes auf Null zurückgestellt. Die Phasenregelstufe 7 erhält die Bezugsfrequenz ur.'J liefert eine Re gel spannung. Die Vergleichsstufe 9 enthält ein'i Kippstufe, welche die Impulse der Vergleichsfrequenz erhalt und cd·.· im Zustand Null den Zähler 14 auf Null zurückstellt und in dJeser.. Zustand festhält. Gomiit arbeitet der Zähler 14 bei beidenIn the arrangement according to Pig.l, the counter 14 serving as a frequency divider supplies the reference frequency which is formed by dividing the frequency of a highly constant oscillator 16. The frequency divider 14 is a ring counter which emits a final pulse after each cycle. The frequency setting device 1 resets the counter 14 to zero at the same time as that of the frequency control device 10, which is also a binary counter. The comparison stage 9 contains a device which is shown as a blocking stage 17. Line 5 feeds the comparison frequency to the input of this gate circuit. The reference frequency reaches the control input of this gate circuit via line 6a. The search starts at the highest frequency of the oscillator 2. The oscillation trains of this frequency are accordingly much shorter than those of the comparison frequency and thus the number of revolutions of the counter 14. The output of the blocking stage 17 is on the one hand via a line to an 'Or ¹ circuit 19 una the output 20 of the same is connected to the return input of the frequency divider 14 and, on the other hand, to the input of the frequency control device 10 via a line 18a. Each pulse of the comparison frequency (line 5) causes the frequency control device 10 to advance by one step and resets the counter to zero. If the oscillation cycles of the comparison frequency are shorter than the counting cycles of the counter 14, it is reset to zero each time before it has finished a counting cycle and has emitted a final pulse. Therefore, the reference frequency is not forwarded during the search. The phase comparison stage 1, which does not receive the reference frequency, therefore also does not supply any control voltage (line 8). However, since the comparison frequency decreases step by step, it finally delivers an oscillation train which is a little longer than the counting cycle of the counter 14. The counter 14 ends its cycle before it is reset to zero and delivers a first reference pulse. This blocks the blocking circuit YJ, which marks the end of the search run. The comparison frequency can no longer pass through the blocking circuit, the frequency control device 10 no longer works and the counter 14 is no longer reset to zero before the end of the counting cycle. The phase control stage 7 receives the reference frequency ur.'J supplies a control voltage. The comparison stage 9 contains a flip-flop which receives the pulses of the comparison frequency and cd ·. · Resets the counter 14 to zero in the state zero and holds it in the state. The counter 14 works with both

0 0 9 8 5 1/0531 bad cwginai, - n -0 0 9 8 5 1/0531 bad cwginai, - n -

Perioden der Vergleichsfrequenz und der erste Bezugsimpuls wird am Ende einer dieser Perioden geliefert. Dieselbe Kippstufe steuert die PrequenzregeIeinrichtung 10, um diese bei beiden Perioden der Vergleichsfrequenz fortschreiten zu lassen, z.B. am Ende jeder Zählung des Zählers 14.Periods of the comparison frequency and the first reference pulse is on Delivered at the end of one of these periods. The same flip-flop controls the frequency regulating device 10 in order to control it in both periods of the Let the comparison frequency progress, e.g. at the end of each count of the counter 14.

Die Arbeitsweise der Sperrstufe 17 wird nachfolgend anhand der Fig.2 beschrieben. Die Stufe l'J wird durch eine Kippstufe 21 gesteuert, deren Ausgang 'θ' über eine Leitung 22 an den Steuereingang angeschlossen ist. Während des Suchlaufes befindet sich die Kippstufe 21 durch das Signal der Frequenzeinstelleinrichtung 1 im Zustand ' 1' . Die Leitung 13 liegt dabei am Eingang '1' der Kippstufe 21. Sie wird am Ende des Suchlaures durch den ersten Bezugsimpuls auf Null zurückgestellt. Die Leitung 6a ist an den Eingang ' 0^! der Kippstufe 21 angeschlossen. The mode of operation of the locking stage 17 is described below with reference to FIG. The stage 1'J is controlled by a flip-flop 21, the output 'θ' of which is connected to the control input via a line 22. During the search, the flip-flop 21 is in the '1' state due to the signal from the frequency setting device 1. The line 13 is connected to the input '1' of the flip-flop 21. It is reset to zero at the end of the search period by the first reference pulse. The line 6a is connected to the input '0 ^! connected to the flip-flop 21.

Ein Ausführungsbeispiel der Vergleichsstufe 9 zeigt Fig.3· In diesem Ausführungsbeispiel ist die Kippschaltung der Fig.2 durch eine ' Oder*- Schaltung 23 und eine Sperrschaltung 24 und die Sperrschaltung 17 durch eine 'Und'-Schaltung 25 ersetzt. Die Leitung 13 ist an einen Eingang der 'Oder'-Schaltung 23' angeschlossen. Der Ausgang dieser Schaltung ist über eine Leitung 26 an den Eingang der SperrschaltungAn exemplary embodiment of the comparison stage 9 is shown in FIG The embodiment is the flip-flop circuit of Figure 2 by an 'or * - Circuit 23 and a lock circuit 24 and the lock circuit 17 replaced by an 'and' circuit 25. The line 13 is at one Input of the 'or' circuit 23 'connected. The outcome of this Circuit is via a line 26 to the input of the blocking circuit

24 angeschlossen. Der Steuereingang dieser Sperrschaltung liegt an der Leitung 6a. Am Anfang des Suchlaufes, wenn keine Bezugsimpulse mehr an der Leitung 6 und 6a erscheinen, durchläuft das Anfangssignal des Suchlaufes, welches über die Leitung 13 kommt und die 'Oder' -Schaltung 23 durchlaufen hat, frei die Sperrschaltung 24. Der Ausgang derselben ist über eine Leitung 27 an einen Eingang der 'Und'-Schaltung24 connected. The control input of this blocking circuit is on the Line 6a. At the beginning of the search, when no more reference pulses appear on the lines 6 and 6a, the start signal passes through the Search, which comes via line 13 and the 'or' circuit 23 has passed through the blocking circuit 24. The output of the same is via a line 27 to an input of the 'And' circuit

25 und über die Leitung 27a an den anderen Eingang der 'Und'-Schaltung 23 angeschlossen. Die Schaltung verriegelt sich durch die gekoppelte Torscnaltung 23 und 24 und gibt fortlaufend eine Markierung an die 'Und'-Schaltung 2!> Dieser Zustand wird durch den ersten Bezugsimpuls unterbrochen, welcher die Sperrschaltung 2^ sperrt. Die Markierung auf der Leitung 27 wird dann endgültig unterdrückt, bis ein neues Suchlaufsignal an der Leitung 13 die Schaltung erneut verriegelt. Di'? Bezugsfrequenz wird über die Leitung ^ri dem andern Eingang dor ¹ Und'-.'"Jchaitung 2S zugeführt. Sie durchläuft diese Sperrschaltung wiilirond des ,'Suchlaufes, wenn der¹ andere Ein/vmr; über die Leitung 2"f 25 and connected to the other input of the 'AND' circuit 23 via the line 27a. The circuit is locked by the coupled gate circuit 23 and 24 and continuously marks the 'and' circuit 2!> This state is interrupted by the first reference pulse, which blocks the locking circuit 2 ^. The marking on line 27 is then finally suppressed until a new search signal on line 13 locks the circuit again. Di '? The reference frequency is fed to the other input dor ¹ ^{and '-.'"Jchaitung 2S via the line r} i. It runs through this blocking circuit during the 'search run, if the ¹ other on / vmr; via the line 2" f

009851/0531 _BAiD 009851/0531 _BAiD

ISE-Reg.352p - 5 -ISE-Reg.352p - 5 -

In dem Ausführungsbeispiel nach Pig.4 liefert die Phasenvergleichsstufe 7 einen Mittelwert, bei dem der Frequenzvergleich während des Suchlaufes in der Mitte der Vergleichsfrequenz erfolgt, d.h. eine Periode nach zwei Perioden dieser F'requenz. In der Anordnung nach Fig.4 ist noch eine Impulsformerstufe 28 am Ausgang des Zählers 14 vorgesehen, der die Rechteckimpulse in spitze Impulse umformt.In the exemplary embodiment according to Pig. 4, the phase comparison stage delivers 7 an average value at which the frequency comparison takes place during the search run in the middle of the comparison frequency, i.e. a Period after two periods of this frequency. In the arrangement according to FIG. 4 there is also a pulse shaper stage 28 at the output of the counter 14 provided, which converts the square pulses into sharp pulses.

Der Ausgang 1 der Kippstufe 21 weist eine Leitung 29 auf, die an einen zusätzlichen Eingang der Phasenvergleichsstufe 7 angescnlossen ist. Diese ist so beschaffen, daß die Ausgangsleitung 8 eine Spannung mit einem vorgegebenen Wert aufweist, wenn die Leitung 29 dauernd markiert ist, und die Bezugsfrequenz nicht an der Leitung 6 liegt. Ausführungsbeispiele derartiger Phasenvergleichsstufen werden nachfolgend anhand der Figuren 9 und 10 beschrieben. Wenn der Oszillator durch den ersten Bezugsimpuls, den der Zähler 14 an die Leitung 6 liefert und der die Kippstufe 21 in den Zustand 'O¹ versetzt vom Suchbetrieb in die normale Arbeitsweise übergeht, geht das Ausgangssignal der Phasenvergleichsstufe 7 anstatt vom Wert Null aus, von einem vorgegebenen Wert in die Regelspannung über. Die Höhe des vorgegebenen Wertes während des Suchlaufes ist derart gewählt, daß die beste Arbeitsweise eintritt. In erster Annäherung hat diese Spannung den Wert der Regelspannung in der Mitte des Fangbereicnes der Phasenvergleichsstufe .The output 1 of the flip-flop 21 has a line 29 which is connected to an additional input of the phase comparison stage 7. This is such that the output line 8 has a voltage with a predetermined value when the line 29 is permanently marked and the reference frequency is not applied to the line 6. Exemplary embodiments of such phase comparison stages are described below with reference to FIGS. 9 and 10. When the oscillator changes from the search mode to the normal mode of operation by the first reference pulse which the counter 14 supplies to the line 6 and which ^{puts the flip-flop 21 into the state 'O 1} , the output signal of the phase comparison stage 7 starts from zero instead of from zero a specified value into the control voltage. The level of the specified value during the search is selected in such a way that the best mode of operation occurs. As a first approximation, this voltage has the value of the control voltage in the middle of the capture range of the phase comparison stage.

Die Vergleichs stufe 9 nach Fig.4 enthält eine Kippstufe J50. Die Leitung 5 ist an den Zähleingang dieser Kippstufe und die Leitung l8 an den Ausgang 'l' derselben angeschlossen. Die Leitung l8 führt der Zählstufe Rechteckimpulse zu, die diesen Zähler während einer Periode für zwei Perioden der Vergleichs frequenz (Leitung 5) auf Null zurückstellen und dort belassen. Die Leitung l8a führt dieselben Impulse der Frequenzregelschaltung 10 zu, um diese alle zwei Perioden dieser Frequenz einmal fortschreiten zu lassen. Somit läßt sich das Fortschreiten der Frequenzregelschaltung zur selben Zeit durchführen wie die Rückstellung des Zählers lH. Der erste Bezugsimpuls an der Leitung 6 bringt die Kippstufe 21 in den Zustand ¹O'. Der ' O¹ -Ausgang liegt über die Leitung 22 am Eingang ' 0* der Kippstufe 3>0. Die Kippstufe 21 bleibt in der Stellung ¹O¹, bis ein neuer Suchlauf beginnt. Wenn das Suchlaufsignal an der Leitung 1J> auftritt, wird sie in dieThe comparison stage 9 according to Figure 4 contains a trigger stage J50. The line 5 is connected to the counting input of this flip-flop and the line l8 to the output 'l' of the same. The line l8 leads to the counting stage square-wave pulses, which reset this counter during a period for two periods of the comparison frequency (line 5) to zero and leave it there. The line l8a feeds the same pulses to the frequency control circuit 10 in order to let them advance once every two periods of this frequency. Thus, the advance of the frequency control circuit can be carried out at the same time as the resetting of the counter 1H. The first reference pulse on line 6 brings the flip-flop 21 in the state ¹ O '. The 'O ¹ output is via line 22 at the input' 0 * of the flip-flop 3> 0. The flip-flop 21 remains in position ¹ O ¹ until a new search begins. When the search signal appears on line 1J> , it is entered into the

009861/0531 ^BAD0™'^ copy. ₆.009861/0531 ^BAD0 ™ '^ copy. _6th

ISE-Reg.3525 " - β -ISE-Reg. 3525 "- β -

159118Ü159118Ü

Stellung ¹I' gebracht. Ebenso bleibt die Leitung 22 nach dem Suchlauf für die normale Arbeitsweise markiert und die Kippstufe JO bleibt in der Stellung '0^! und läßt über die Leitung 5 keine Vergleichs impulse mehr durch. Die Impulse, die über die Leitung 5a an die Phasenvergleichsstufe 7 gelangen, stellen die normale Arbeitsweise der Phasenvergleichsstufe 7 in Verbindung mit den Bezugsimpulsen an der Leitung 6 her.Position ¹ I 'brought. Likewise, the line 22 remains marked for normal operation after the search run and the flip-flop JO remains in the position '0 ^! and lets no more comparison pulses through on line 5. The pulses that reach the phase comparison stage 7 via the line 5a establish the normal mode of operation of the phase comparison stage 7 in conjunction with the reference pulses on the line 6.

Die Fig.5 zeigt das Impulsdiagramm für die Arbeitsweise des Zählers und der Frequenzregeleinrichtung 10 für eine Periode während zwei Perioden der Vergleichsfrequenz. Die erste Linie 13 mit den Bezeichnungen RAZ II -TV zeigt den Zustand der Steuerleitung IJ. Am Ende des Suchlaufes (Pfeil ia- Fin) erhält diese Leitung von der Frequenzeinstelleinrichtung 1 eine positive Markierung. Die Dauer dieser Markierung kann beliebig lang sein und hängt von der Bauweise der Frequenzeinstelleinrichtung 1 ab. Das Suchlauf signal an der Leitung 1J> stellt die Frequenzregeleinrichtung 10, welche als binärer Zähler ausgebildet ist, auf Null zurück. Um den Suchlauf in J2 Frequenzstufen durchzuführen, kann die Frequenzregeleinrichtung 10 z.B. aus fünf Kippstufen bestehen. Durch die Ziffer I sind die Impulse der Kippstufe JO und durch die Ziffern II bis VI die Impulse der Frequenzregeleinrichtung 10 bezeichnet. Das Signal an der Leitung IjJ ist mit RAZ II - VI bezeichnet, weil es die Kippstufen der Frequenzregeleinrichtung 10 zurückstellt. Die Kippstufen II bis VI werden während der ganzen Zeit, in der das Suchlaufsignal an der Leitung l/> liegt, in der Stellung Null gehalten.FIG. 5 shows the pulse diagram for the operation of the counter and the frequency control device 10 for one period during two periods of the comparison frequency. The first line 13 with the designations RAZ II -TV shows the status of the control line IJ. At the end of the search run (arrow ia- Fin) this line receives a positive marking from the frequency setting device 1. The duration of this marking can be of any length and depends on the design of the frequency setting device 1. The search signal on the line 1J> sets the frequency control device 10, which is designed as a binary counter, back to zero. In order to carry out the search in J2 frequency stages, the frequency control device 10 can consist of five trigger stages, for example. The number I denotes the pulses from the flip-flop JO and the numbers II to VI denote the pulses from the frequency control device 10. The signal on the line IjJ is designated RAZ II-VI because it resets the flip-flops of the frequency control device 10. The flip-flops II to VI are held in the zero position during the entire time that the search signal is on the line I />.

Dasselbe Signal wird auah der Kippstufe 21 (Fig.4) zugeführt. Die zweite Linie der Fig.5, die mit RAZ I und 22 bezeichnet ist, zeigt den Zustand der Leitung 22, welche die Kippstufe ~j>0 (i) zurückstellt. Im Ruhezustand erhält diese leitung von der Kippstufe 21 d:ie Markierung 0, um die Kippstufe JO in der Stellung Null zu halten. Wenn das Suchlaufsignal an die Leitung 1J> gelangt, stellt es die Kippstufe 21 in die Stellung ¹I¹ um, wodurch die Markierung auf der Leitung 22 unterbrochen wird. Die Kippstufe 30 bleibt nicht mehr in der Stellung Null und beginnt bei beiden Impulsen der Vergleichsfrequenz zu zählen. Dieser Zustand dauert bis zum Ende des Suchlaufes an (Pfeil Fin). In diesem Augenblick versetzt der erste Bezugsimpuls die Kippstufe 21 in die Stellung Null, wodurch die Leitung 22 wieder eine Markierung er-The same signal is also fed to flip-flop 21 (FIG. 4). The second line in FIG. 5, which is designated by RAZ I and 22, shows the state of the line 22, which resets the flip-flop ~ j> 0 (i). In the idle state, this line receives from the flip-flop 21 the marking 0 in order to keep the flip-flop JO in the zero position. When the search signal reaches the line 1J> , it switches the flip-flop 21 to the position ¹ I ¹ , whereby the marking on the line 22 is interrupted. The flip-flop 30 no longer remains in the zero position and begins to count with both pulses of the comparison frequency. This state lasts until the end of the search run (arrow Fin). At this moment, the first reference pulse sets the flip-flop 21 to the zero position, whereby the line 22 becomes a marking again.

009651/0531 ^BAD 009651/0531 ^BAD

hält, um dj.e Kippstufe JO anzuhalten.stops to stop dj.e flip-flop JO .

Die dritte Linie mit der Bezeichnung P An und 5 zeigt die Vergleichsfrequenzen der Leitung 5· Die Breite der Impulse beträgt etwa 1/5 der Folgefrequenzperiode. Die Zeichnung zeigt diese Impulse mit gleich-•mäßigem Abstand, jedoch ist aus der Beschreibung zu Fig.l zu ersehen, daß die Vergleichsfrequenz vom Höchstwert an stufenweise abnimmt, sodaß die Zeitabstände der Vergleichsimpulse am Anfang verhältnismäßig kurz sind und sie sich in der Anordnung nach Fig.4 stufenweise alle zwei Perioden verlängern.The third line with the designation P An and 5 shows the comparison frequencies of the line 5 · The width of the pulses is about 1/5 of the Repetition frequency period. The drawing shows these impulses with uniform • Distance, but can be seen from the description of Fig. 1, that the comparison frequency decreases gradually from the maximum value, so that the time intervals between the comparison pulses at the beginning are proportionate are short and they are all gradually in the arrangement according to FIG extend two periods.

Die vierte una fünfte Linie zeigen den Zustand an den Ausgängen 'I¹ und Ό' der Kippstufe 50 (Fig.4 und I Fig.5). Die Linie 1.1 zeigt den Zustand am Ausgang ¹I¹ und die Linie 1.0 den Zustand am Ausgang ='0' . Die Kippstufe I und die Kippstufen II bis VI können z.B. durch die abfallenden Flanken der Eingangsimpulse gesteuert werden. Es ist auch möglich, daß nicht die Leitung l8a vom Ausgang ' l' der Kippstufe I an die Frequenzregeleinrichtung 10 angeschlossen ist, sondern der Ausgang 'O¹, dessen Markierung der des Ausgangs 'l' entgegengesetzt 1st. Im Ruhezustand wird der Ausgang ' 1^! durch die Leitung 22 j η der Stellung Null gehalten. Diese Markierung bleibt bis zum Ende des Suchlaufes (Pfeil Pin) gesperrt und die Kippstufe I bleibt nicht mehr in der Stellung Null und wird durch die·Impulse der Vergleichsfrequenz gesteuert, welche nach der Beendigung des Suchlaufsignales eintreffen. Die positiven Halbwellen am Ausgang ' l' (Leitung l8) stellen den Zähler 14 auf Null und halten ihn in dieser Stellung fest. Dieser Zähler setzt sich während der Halbwellen mit der Markierung Null wieder in Gang. Das Ende des Suchlaufes, d.h. der erste Bezugsimpuls trifft ein, sobald eine Vergleichsperiode (Halbwelle Null) langer wird als eine Bezugsperiode. Da die Kippstufe I durch die abfallenden Flanken der Vergleichsimpulse gesteuert wird und da diese Impulse relativ lang sind, tritt das Ende des Suchlaufes (Pfeil Pin), wie in Pir.l dargestellt, während eines Impulses der Vergleichsfrequenz ein. The fourth and fifth lines show the state at the outputs 'I ¹ and Ό' of the trigger stage 50 (Fig.4 and I Fig.5). Line 1.1 shows the state at output ¹ I ¹ and line 1.0 shows the state at output = '0'. The flip-flop I and the flip-flops II to VI can be controlled, for example, by the falling edges of the input pulses. It is also possible that the line l8a from the output 'l' of the flip-flop I is not connected to the frequency control device 10, but the output 'O ¹ , the marking of which is opposite to that of the output' l '. In the idle state, the output is' 1 ^! held by the line 22 j η the position zero. This marking remains blocked until the end of the search (arrow pin) and the flip-flop I no longer remains in the zero position and is controlled by the pulses of the comparison frequency which arrive after the search signal has ended. The positive half-waves at the output 'l' (line l8) set the counter 14 to zero and hold it in this position. This counter starts again during the half-waves with the marking zero. The end of the search run, ie the first reference pulse, occurs as soon as a comparison period (half-wave zero) is longer than a reference period. Since the flip-flop I is controlled by the falling edges of the comparison pulses and since these pulses are relatively long, the end of the search (arrow Pin), as shown in Pir.l, occurs during a pulse of the comparison frequency .

'j\e JjOoJ tj ν π H'i3 o'.-ieIlen ;*.rti .»lr^,;an ~ ' O¹ <]or Kjijj-:"tufo I ntirtimen mit Jon Ilu3 !-Η"-^; b-' J - .-n am Aur.^-mr; ' 1'■ ^:il!^r<;Jn. D'e Mnrl Icrun/¹; ntn Aus-■■•"j.n/5 Ό¹ tr'dirt t-\\r. p.ii ze j ennui.;¹; J-'ia (Fi ■.';) um «J-n-,ji /,u evinnorn, <lni.'. 'j \ e JjOoJ tj ν π H'i3 o' .- ieIlen; *. rti. »lr ^ ,; an ~ 'O ¹ <] or Kjijj -:" tufo I ntirtimen with Jon Ilu3! -Η "- ^; b- 'J-.-n am Aur. ^ - mr; '1' ■ ^: il! ^ R <; Jn. D'e Mnrl Icrun / ¹ ; ntn aus ■■ • "jn / 5 Ό ¹ tr'dirt t - \\ r. p.ii ze j ennui .; ¹ ; J-'ia (Fi ■. ';) um« Jn-, ji /, u evinnorn, <lni. '.

BAD OR)GiNAL 009851/0531 . _{J -BAD OR) GiNAL 009851/0531. _{J -

diese Markierung der Kippstufe II der Frequenzregeleinrichtung 10 zugeführt wird, aber man erinnere sich, daß diese Markierung nicht mehr_; wie in der Fig.4 gezeigt, vom Ausgang ¹I' kommt, sondern vom Ausgang ¹G' der Kippstufe I. Die abfallenden Flanken mit der Markierung ^fO¹ oder l8a stimmen mit den ansteigenden Flanken der Markierung 'I¹ oder 18 überein und die Kippstufe II wird bei jeder Vergleichsperiode zur selben Zeit, in der der Zähler 14 auf Null zurückgestellt wird, umgeschaltet.this marking of the flip-flop II of the frequency control device 10 is supplied, but remember that this marking is no longer _; As shown in ^{Figure 4, comes from the output 1} I ', but from the output ¹ G' of the flip-flop I. The falling edges with the marking ^f O ¹ or 18a coincide with the rising edges of the marking 'I ¹ or 18 and the flip-flop II is switched over for each comparison period at the same time in which the counter 14 is reset to zero.

DJe sechste Linie der Fig.5 zeigt die Markierung am Ausgang 'l^f der Kippstufe II, der ersten in der Frequenzregeleinrichtung 10. In der Ruhelage, d.h. vor Beginn des Suchlaufes, bleiben die Kippstufen der Frequenzregeleinrichtung 10 in der Stellung, in die sie bei dem vorhergehenden Suchlauf gebracht wurden. Man nehme hier an, daß der vorhergehende Suchlauf den Wat Ij5 ergeben hat, der durch die binäre Zahl 01011 dargestellt ist. Die Kippstufe II mit dem binären Wert Ί¹ befindet sich jedoch im Zustand ¹I¹. Das Suchlaufsignal (Leitung Γ3) stellt alle Kippstufen auf Null zurück und behält sie in diesem Zustand, solange es andauert. (Markierung RAZ II.Vl). Die Arbeitsweise der Kippstufe I während dieses Signales ist jedoch ohne Einfluß auf die Kippstufen II bis VI. Die erste abfallende Flanke am Ausgang '0^f der Kippstufe I nach diesem Signal setzt die Kippstufe II in Tätigkeit, um sie in die Stellung ' 1' zu bringen. Die Frequenzregeleinrichtung 10 liefert somit an die Leitung 12 (Fig.4) ein Signal mit dem Wert 1 und die Frequenz des Oszillators 2 nimmt um einen vorgegebenen Betrag ab. Nach dem darauf erfolgenden Vergleichsimpuls wird die Kippstufe I geschaltet und der Zähler 14 führt einen Zählumlauf aus, den er aber nicht beendigen kann. Die Umschaltung der Kippstufe I, welche den Zähler 14 in Gang setzt, hat keinen Einfluß auf die Kippstufe II. Der Zähler 14 führt diese Zählung jedoch aus, während die Bezugsfrequenz auf der Stufe '1' bleibt. Der nachfolgende Impuls stellt den Zähler 14 zurück und schaltet die Kippstufe 1I_x wieder in den Zustand 'O'. Diese erzeugt dann am Ausgang 'l' eine ansteigende Flanke, welche die nachfolgende Kippstufe III betätigt.The sixth line of FIG. 5 shows the marking at the output 'l ^{f of} the flip-flop II, the first in the frequency control device 10. In the rest position, ie before the start of the search, the flip-flops of the frequency control device 10 remain in the position in which they are the previous search. It is assumed here that the previous search resulted in Wat Ij5, which is represented by the binary number 01011. The flip-flop II with the binary value Ί ¹ is, however, in the state ¹ I ¹ . The search signal (line Γ3) resets all flip-flops to zero and keeps them in this state as long as it lasts. (Marking RAZ II.Vl). The mode of operation of flip-flop I during this signal, however, has no effect on flip-flops II to VI. The first falling edge at output '0 ^f of flip-flop I after this signal sets flip-flop II into action in order to bring it into position' 1 '. The frequency control device 10 thus supplies a signal with the value 1 to the line 12 (FIG. 4) and the frequency of the oscillator 2 decreases by a predetermined amount. After the comparison pulse that follows, the flip-flop I is switched and the counter 14 carries out a counting cycle, which it cannot end. The switching of the flip-flop I, which sets the counter 14 in motion, has no influence on the flip-flop II. The counter 14, however, carries out this counting while the reference frequency remains at level '1'. The subsequent pulse resets the counter 14 and switches the flip-flop 1I _x back to the 'O' state. This then generates a rising edge at output 'l', which activates the subsequent flip-flop III.

Dieselbe Markierung des Ausganges 1 der Kippstufe II, die den binären Wert 1 im Ausgangssignal der Frequenzregeleinrichtun^ 10 darstellt, wird der Kippstufe III mit dem binären Wert 2 (in Fi ß. 5 <i V siebte Linie mit der Bezeichnung III) zugeführt. Diese KippstufeThe same marking of output 1 of flip-flop II that the binary Represents value 1 in the output signal of the frequency control device ^ 10, the flip-flop III with the binary value 2 (in Fi ß. 5 <i V seventh line labeled III). This tilting stage

^{009851/0531009851/0531}

ISE-Reg.352? - 9 -ISE-Reg. 352? - 9 -

sei vor dem Suchlauf, wenn die Kippstufe I nicht betätigt war, im Zustand 'O^f. Das Suchlaufsignal beläßt sie weiterhin in dem Zustand ¹O¹. Wenn die Kippstufe II in den Zustand ¹O' zurückkehrt, gelangt die Kippstufe III in den Zustand 'I¹ und gibt den binären Wert 2 ab. Die Frequenz des Oszillators 2 nimmt somit nochmals um den selben vorgegebenen Betrag ab.be before the search, if the flip-flop I was not actuated, in the state 'O ^f . The search signal leaves them in the state ¹ O ¹ . When the flip-flop II to state ¹ O 'returns III enters the flip-flop in the state' I ^1, and outputs the binary value 2 from. The frequency of the oscillator 2 thus decreases again by the same predetermined amount.

Der nachfolgende Vergleichsimpuls löst eine neue Vergleichsperiode bei dieser Frequenz des Oszillators 2 aus. Der nächste Impuls stellt den Zähler 14 auf Null, bevor er seinen Zählzyklus beendet hat und stellt ebenso auch die Kippstufe II in den Zustand 'l^f. Das Ausgangssignal hat nun den binären Wert 3> und die Frequenz des Oszillators vermindert sich wiederum um denselben Betrag.The following comparison pulse triggers a new comparison period at this frequency of the oscillator 2. The next pulse sets the counter 14 to zero before it has finished its counting cycle and also sets the flip-flop II to the state 'l ^f . The output signal now has the binary value 3> and the frequency of the oscillator is again reduced by the same amount.

Die Kippstufen IV bis VI arbeiten wie die Kippstufe III, wenn die vorhergehende wieder in die Stellung '0^f gelangt, (in Fig.5 nicht dargestellt). Wenn die Kippstufen IV und V vor dem Suchlauf in der Stellung '1' sind, so werden sie durch das Suchiaufsignal, wie die Kippstufe II, auf '0' zurückgestellt. Wenn die Kippstufe VI vor dem Suchlauf in der Stellung ¹O' ist, so bleibt sie wie die Kippstufe III in der Stellung '0^! .The flip-flops IV to VI work like the flip-flop III when the previous one reaches the position '0 ^f again (not shown in FIG. 5). If the flip-flops IV and V are in position '1' before the search, they are reset to '0' by the search signal, like flip-flop II. If flip-flop VI is in position ¹ O 'before the search, it remains in position' 0 'like flip-flop III ^! .

Die an der Frequenzeinstelleinrichtung 1 eingestellte Frequenz habe den. Wert, 4ä£ die Vergleichsfrequenz kleiner als die Bezugsfrequenz wird, wenn das Regelsignal der Frequenzregeleinrichtung den binären Wert j5 hat. Während der Vergleichsperiode bei dieser Vergleichsfrequenz beendet der Zähler 14 seinen Umlauf und liefert den ersten Bezugsimpuls, der die Kippstufe 21 (Fig.4) in den Zustand ¹O' versetzt (Pfeil Fin, Fig.5). Der Vergleichsimpuls, der am Ende dieser letzten Vergleichsperiode eintrifft, kann die Kippstufe I nicht mehr betätigen, die danach in der Stellung ^f0^r behalten wird. Die Kippstufen II bis VI bleiben in der Stellung, in der sie am Ende des Suchlaufes (binärer Wert 3 oder 00011) waren. Die Zähler 14 wird nicht mehr vor Beendigung des Umlaufes auf Null zurückgestellt und liefert fortlaufend die Bezugsfrequenz an die Phasenvergleichsstufe 7.The frequency set on the frequency setting device 1 has the. Value, 4ä £ the comparison frequency is less than the reference frequency when the control signal of the frequency control device has the binary value j5. During the comparison period in this comparison frequency terminates the counter 14 its revolution and provides the first reference pulse, the flip-flop 21 (Figure 4) in the state ¹ O 'offset (arrow Fin, Figure 5). The comparison pulse that arrives at the end of this last comparison period can no longer actuate the flip-flop I, which is then kept in the position ^f 0 ^r . The flip-flops II to VI remain in the position in which they were at the end of the search run (binary value 3 or 00011). The counter 14 is no longer reset to zero before the end of the cycle and continuously supplies the reference frequency to the phase comparison stage 7.

Die Fig.6 zeigt eine Abwandlung der Anordnungen nach Fig.l oder 4, in der das Signal, welches die PhasenvergleIchsstufe 7 an die Lei-6 shows a modification of the arrangements according to Fig.l or 4, in which the signal, which the phase comparison stage 7 to the line

009851/0S31 _ ₁₀ _009851 / 0S31 _ ₁₀ _

ISE-Reg.5523 - 10 -ISE-Reg. 5523 - 10 -

tung 8 gibt, nicht an den Oszillator 2 gelangt, um dort dem Regelsignal, welches von der Leitung 12 aus dem Digital-Analogwandler kommt, überlagert zu werden, sondern unmittelbar an den Digital-Analogwandler 11, um dort dem maximalen Potential, auf welches die Prequenzregeleinrichtung schrittweise gelangt, überlagert zu werden. In einem bevorzugten Ausführungsbeispiel enthält das Signal, welches die Phasenvergleichsstufe 7 liefert, selbst das maximale Potential als Signalkomponente. Dieses überlagert sich sowohl dem Regelsignal während des Ruhezustandes, als auch dem festen Signal während des Suchlaufes gemäß der vorliegenden Erfindung. Ein Ausführungsbeispiel eines hie rf .r geeigneten Digital-Analogwandlers zeigt Pig.7· Ein Ausführungsbeispiel einer Phasenvergleichsstufe, welche das kombinierte Signal liefert, wird anhand der Pig.IO beschrieben. Die Vergleichsstufe 9 (in Fig.6 nicht ausgezeichnet) kann die nach Pig.l, 2 oder 4 sein.device 8, does not reach the oscillator 2 in order to receive the control signal there, which comes from the line 12 from the digital-to-analog converter to be superimposed, but directly to the digital-to-analog converter 11, in order to be superimposed there on the maximum potential to which the frequency control device gradually reaches. In a preferred exemplary embodiment, the signal which the phase comparison stage 7 supplies itself contains the maximum potential as a signal component. This is superimposed both on the control signal during the idle state and on the fixed signal during of the search according to the present invention. An exemplary embodiment of a digital-to-analog converter suitable for this is shown Pig.7 · An embodiment of a phase comparison stage, which supplies the combined signal is described using the Pig.IO. The comparison stage 9 (not marked in Fig. 6) can the after Pig. 1, 2 or 4.

Anhand der Fig.7 wird ein Ausführungsbeispiel der Vergleichsstufe 9* der Prequenzregeleinrichtung 10 mit dem Digital-Analogwandler und des Zählers 14 mit dem Impulsformer 28 beschrieben. Der Zähler 14 erhält über die Eingangsieitung 15 eine Steuerfrequenz von 1 MHz und liefert an die Leitung 6 die-Bezugsfrequenz von 10 kHz. Das fest eingestellte Teilungsverhältnis beträgt demnach 1:100. Die erste Stufe umfaßt die Zähler A und B mit dem Teilungsverhältnis 1:4, die zweite Stufe umfaßt die Kippstufen C, D, E mit dem Teilungsverhältnis 1:5 und die dritte Stufe umfaßt die Kippstufe P, G, H mit einem Teilungsverhältnis von 1:5. Die Kippstufe A ist in bekannter Weise für eine Eingangsfrequenz von 1 MHz ausgebildet und liefert an die Kippstufe B eine Frequenz von 500 kHz. Die Kippstufen B bis H (ebenso die Kippstufen I bis VI der Vergleichsstufe 9 und der Prequenzregeleinrichtung 10) sind Kippstufen mit mehreren Ausgängen nach Fig.8.An exemplary embodiment of the comparison stage 9 * is shown on the basis of FIG. the frequency control device 10 with the digital-to-analog converter and the counter 14 with the pulse shaper 28 described. The counter 14 receives a control frequency of 1 MHz via input line 15 and supplies the line 6 with the reference frequency of 10 kHz. The fixed division ratio is therefore 1: 100. the the first stage comprises the counters A and B with the division ratio 1: 4, the second stage comprises the flip-flops C, D, E with the division ratio 1: 5 and the third stage includes the flip-flop stage P, G, H with a division ratio of 1: 5. The tilting stage A is well known Way designed for an input frequency of 1 MHz and supplies the flip-flop B with a frequency of 500 kHz. The tilt stages B to H (also the flip-flops I to VI of the comparison stage 9 and the frequency control device 10) are flip-flops with several outputs according to Fig. 8.

Diese Kippstufe hat zehn Eingänge mit den Nummern 1 bis 10, die so geschaltet sind, daß sich die Wirkungsweise einer Zählstufe ergibt. Die Klemmen 5 und 7 liegen an der Stromversorgung. Die Klemme 4 ist der Impulseingang. Die Steuerung der Kippstufe erfolgt durch negative Impulse am Eingang, d.h. die Flanke (ansteigende) eines negativen Impulses oder die abfallende Flanke eines positiven Impulses. Die Zuführung der Impulse erfolgt über zwei Kondensatoren. Einerseits gelangt der Impuls an die Basis eines Transistors 74, dessenThis flip-flop has ten inputs with the numbers 1 to 10 that look like this are connected that the operation of a counting stage results. Terminals 5 and 7 are connected to the power supply. Terminal 4 is the pulse input. The trigger stage is controlled by negative pulses at the input, i.e. the edge (rising) of a negative one Pulse or the falling edge of a positive pulse. The impulses are fed in via two capacitors. On the one hand the pulse reaches the base of a transistor 74, its

009851/0531009851/0531

Kollektor am Ausgang '1' (6) und an der Basis eines Transistors 75* dessen Emitter am anderen Ausgang ¹I¹ (8) liegt. Andererseits gelangt der Impuls an die Basis eines Transistors. 76» dessen Kollektor an einem Ausgang ' θ' (10.) und an der Basis eines Transistors 77* dessen Emitter am anderen Ausgang ¹O¹ (9) liegt. Für die Arbeitsweise als Zählstufe liegen die Klemmen 1 und 5 jeweils an den Klemmen 6 und 10. Die Klemme 2 ist der Rucks te He ingang.. Die positive Markierung zur Rückstellung wird der Basis eines Transistors 78 zugeführt, der die Kippstufe in die Nullage bringt und dabei die Markierung an den Ausgängen 6 unu 8 unterbricht una dafür eine Markierung an den Ausgängen 9 una 10 bestehen läßt. Die Kippstufe spricht dann nicht mehr auf Impulse am Eingang 4 an, bis der Rückstellimpuls am Eingang 2 eingetroffen ist.Collector at output '1' (6) and at the base of a transistor 75 * whose emitter is connected to the other output ¹ I ¹ (8). On the other hand, the pulse reaches the base of a transistor. 76 »whose collector is at one output 'θ' (10.) and at the base of a transistor 77 * whose emitter is at the other output ¹ O ¹ (9). To work as a counting stage, terminals 1 and 5 are each connected to terminals 6 and 10. Terminal 2 is the rucksack te He ingang .. The positive mark for resetting is fed to the base of a transistor 78, which brings the trigger stage to the zero position and thereby the marking at the exits 6 and 8 is interrupted and a marking at the exits 9 and 10 is allowed to exist. The trigger stage then no longer responds to pulses at input 4 until the reset pulse has arrived at input 2.

Die Kippstufe B erhält eine Frequenz von 5OO kHz als positive oder negative Impulse und liefert am Ausgang 9 (¹O¹) eine Frequenz von 250 kHz als negative Impulse. Die beiden Kippstufen A und B teilen das Frequenz im Verhältnis 1:4.The flip-flop B receives a frequency of 500 kHz as positive or negative pulses and delivers a frequency of 250 kHz as negative pulses ^{at output 9 (1} O ^1). The two flip-flops A and B share the frequency in a ratio of 1: 4.

In dem nachfolgenden Teiler mit dem Teilungsverhältnis 1:5 sind die Kippstufen C, D und E an die Ausgänge 9 der vorhergehenden Kippstufen B, C und D angeschlossen. Die negativen Impulse der Kippstufe B betätigen jedoch die Kippstufen C, D und E nach folgendem Schema: Der fünfte negative Impuls der Kippstufe B versetzt die Kippstufe E in den Zustand 'O¹ , die eine positive Markierung an den 'O¹ -Ausgängen 9 und 5-IO derselben bewirkt. Nach dem fünften Impuls gelangt die Kippstufe B wieder in den Zustand ¹O¹ und gibt eine positive Markierung; an den ' 0'-Ausgang 9· Iⁿ diesem Moment haben der Ausgang f; der Kippstufe B und der Ausgang 5 - 10 der Kippstufe E eine positive Markierung. Diese Ausgänge sind über die Leitungen 31 und 32 an die beiden Eingänge der ' Und'-Schaltung 33 angeschlossen. Der Ausganr der ' Und' -Schaltung 33 liegt an der Leitung 36, die im Vielfach :;u den Rückstelleingängen (2) der Kippstufen C, D und E Führt. In dem betrachteten Moment gibt die 'Und¹ -Schaltung 33 eine positive Markierung an die Leitung 36 und stellt die drej Kippstufen auf Null zurück. Der negative Ausgangsimpuls, der auf B.9 folgt, r:ei der or.";te Impuls der nun folgenden Zählung. Dabei ist zu beachten, daß dio Aus.'^angsimpulse der Kippstufe E am Ausgang 9 ebenfallsIn the following divider with the division ratio 1: 5, the flip-flops C, D and E are connected to the outputs 9 of the preceding flip-flops B, C and D. However, the negative pulses of the flip-flop B activate the flip-flops C, D and E according to the following scheme: The fifth negative pulse of the flip-flop B puts the flip-flop E into the state 'O ¹ , which is a positive mark at the' O ¹ outputs 9 and 5-IO of the same causes. After the fifth pulse, flip-flop B returns to state ¹ O ¹ and gives a positive mark; to the '0' output 9 · I ⁿ this moment have the output f; the flip-flop B and the output 5 - 10 of the flip-flop E have a positive mark. These outputs are connected to the two inputs of the “AND” circuit 33 via lines 31 and 32. The output of the 'and' circuit 33 is on the line 36, which leads in multiple: u to the reset inputs (2) of the trigger stages C, D and E. At the moment under consideration, the 'And ^1' circuit 33 sends a positive mark to the line 36 and resets the three flip-flops to zero. The negative output pulse that follows B.9 is the first pulse of the now following count. It should be noted that the output pulse of the flip-flop E at output 9 also

- 12 -- 12 -

bad OWQiNM- 009851/0531bad OWQiNM- 009851/0531

ISE-Reg.352? - 12 -ISE-Reg. 352? - 12 -

positive Impulse sind, die während des fünften Doppel-Eingangsimpulses eines Jeden Umlaufes abgegeben werden. Die Länge des Umlaufes ist jedoch I/5 und die Frequenz 250:5 = 50 kHz.positive pulses are generated during the fifth double input pulse of each circulation. However, the length of the cycle is I / 5 and the frequency 250: 5 = 50 kHz.

Die dritte Stufe des Zählers 14, welche die Kippstufen P, G und H enthält, arbeitet wie die vorhergehende, jedoch erhalten diese Kippstufen an den Eingängen 4 die von den Ausgängen 9 der vorhergehenden Kippstufe kommenden Impulse. Im Zusammenhang mit der Arbeitsweise .der Kippstufen F, G und H, mit den. Kippstufen C, D und E ist zu berücksichtigen, daß die erste Kippstufe F keine positiven Impulse mit der Länge I/5, aber negative Impulse mit der Länge 4/5 erhält. Die dritte Kippstufe H wird bei dem fünften dieser Doppelimpulse (4/5 negativ, I/5 positiv) auf Null zurückgestellt. Impulse mit der Länge von I/5 einer Periode gelangen an den miteinander verbundenen Ausgängen 1-6 über eine Leitung J59 zu den Kippstufen F, G und H zur zyklischen Zurückstellung und als Vergleichsfrequenz an die Phasenvergleichsstufe 7·The third stage of the counter 14, which the flip-flops P, G and H contains, works like the previous one, but these flip-flops at the inputs 4 receive those from the outputs 9 of the previous one Flip-flop coming impulses. In connection with the way of working Flip-flops F, G and H, with the. Tilt stages C, D and E must be taken into account that the first flip-flop F does not receive any positive pulses with the length I / 5, but negative pulses with the length 4/5. the third trigger stage H is reset to zero with the fifth of these double pulses (4/5 negative, I / 5 positive). Impulses with the Length of I / 5 of a period get to the interconnected Outputs 1-6 via a line J59 to flip-flops F, G and H for cyclical resetting and as a comparison frequency to the Phase comparison stage 7

Die Impulse der Kippstufe B mit der Folgefrequenz von 250 kHz haben eine Periodendauer von 4yus. Die symmetrischen negativen Rechteckimpulse am Auegang 9 und die positiven Impulse am Ausgang 8 haben eine Länge von 2yus.- Die Impulse der Kippstufe E mit; einer Folgefrequenz von 50 kHz haben eine Periodendauer von 20yus. Die positiven Impulse am Ausgang 9 und die negativen Impulse an den Ausgängen 8 und 1-6 haben eine Länge von 4 Ais.- Die Impulse der Kippstufe H mit einer Folgefrequenz von 10 kHz haben eine Periodendauer von 100/US, und die negativen Impulse an den Ausgängen 8 und 1-6 haben eine Länge von 20yus.Have the pulses of the multivibrator B with the repetition frequency of 250 kHz a period of 4yus. The symmetrical negative square pulses at output 9 and the positive pulses at output 8 have a length of 2yus.- The pulses of the trigger stage E with; a repetition rate of 50 kHz have a period of 20yus. The positive ones The pulses at output 9 and the negative pulses at outputs 8 and 1-6 have a length of 4 Ais with a repetition frequency of 10 kHz have a period of 100 / US, and the negative pulses at outputs 8 and 1-6 a length of 20yus.

Die zule'tztgenannten Impulse sind für die Phasenvergleichsstufe zu breit. Sie werden deshalb zur Verkürzung auf 2 yus mit den Impulsen der Kippstufen E und B kombiniert. In dieser Breite dienen sie zur Rückstellung der dritten Zählerstufe. Daraufhin werden sie, in spitze Impulse umgeformt, der Phasenvergleichsstufe 7 zugeführt.The last-mentioned pulses are closed for the phase comparison stage wide. They are therefore reduced to 2 yus with the pulses of the tilting stages E and B combined. In this width they are used for Reset of the third counter level. Thereupon they will, in point Transformed pulses, fed to phase comparison stage 7.

Die Leitung ;59 von dem Ausgang 1-6 der Kippstufe H und die beiden Leitungen 4o und 4l, die jeweils von dem Ausgang 1-6 der Kippstufe E und dem Ausgang 8 der Kippstufe B kommen, sind an die drei EingängeThe line; 59 from the output 1-6 of the flip-flop H and the two Lines 4o and 4l, each coming from the output 1-6 of the flip-flop E and the output 8 of the flip-flop B, are connected to the three inputs

009851/0631009851/0631

einer Torschaltung ¹NI*42 angeschlossen. Die Leitung 39 ist nicht markiert, (negativer Impuls von 20yus zum Zeitpunkt 5 im Zählzyklus P, G, H). Dieser fünfte Schritt erstreckt sich über die fünf Zählschritte C, D, H. Die Leitung 40 ist während des fünften Schrittes mit 4/US dieses Umlaufes nicht markiert. Dieser fünfte Schritt erstreckt sich über die beiden Breiten eines Doppelimpulses am Ausgang der Kippstufe B. Die Leitung 4l ist in der ersten Zeit von 2 Ais dieser Periode markiert (positiver Impuls) und ist in der nachfolgenden Zeit von 2/US nicht markiert. Das ist in der letzten Zeit von 2/USj, während die Torschaltung NI 42 eine Markierung an die Ausgangsleitung 4j5 abgibt. Diese Leitung ist über eine ^! Oder' -Schaltung 45-, deren Aus gangs leitung mit 46 bezeichnet ist, an die Rückstellleitung 44 angeschlossen. Die Leitung 44 liegt im Vielfach an den Rückstelleingängen (2) der drei Kippstufen P, G, H. Der Zähler F, G₅ H vjird somit nach einem Umlauf von fünf Eingangs impulsen in einer Zeit von 2yus zurückgestellt.a gate circuit ¹ NI * 42 connected. Line 39 is not marked (negative pulse of 20yus at time 5 in counting cycle P, G, H). This fifth step extends over the five counting steps C, D, H. The line 40 is not marked with 4 / US of this cycle during the fifth step. This fifth step extends over the two widths of a double pulse at the output of the flip-flop B. The line 4l is marked in the first time of 2 Ais of this period (positive pulse) and is not marked in the subsequent time of 2 / US. This has recently been 2 / USj while the gate circuit NI 42 outputs a marker to the output line 4j5. This line is through a ^! Or 'circuit 45, whose output line is denoted by 46, connected to the reset line 44. The line 44 is often connected to the reset inputs (2) of the three flip-flops P, G, H. The counter F, G ₅ H is thus reset after a cycle of five input pulses in a time of 2 yus.

Die Leitung 39a liegt an einem Eingang der 'Und'-Schaltung 4?, die mit einer Sperrschaltung 43 susammengesehaltet ist, urn wie die Torschctltungen 2*3 "and 24 der Pig.3 eine Kippschaltung zu bilden. Der Ausgang der ^l üno:¹ -Schaltung 4? liegt über elrie Leitung 49 an dem Eingang der Sparschaltung 48. Der Ausgang derselben ist über eine Leifcimg 50 ar-, ei-ien Eingang der ^T Und^! -3 ^haltung 5~ verbunden, deren Ausgang an dar L*i.tuuz t, welche 3is 3e:*ugsireqüens führt, liegt. Me Laii-img 50a l^e^t ai: dem anderer: Smgarsg der ^f Odsr'-Schaltung Bis Ma?-!;:ierun^ S:..: o:iv Ls:^?-tung 39 ^ähiv¹·^ der &vste~. vier Schritte Q<ss üßil mfr-5 I". :■■·. K "b^fr-rkt sine forUl-ausnde Markierung in der p:^Z'j:nloäser:an _:0^:;;.-;i.f* ^::'----'-9-48-"/J, .^:;0^-4 /", I--,^se Mä?:ica^rung wird i:ia^r. ■^rit.i^/rroo-.^i:^ :^r-:uL· ε:.:·¹? Markier"::™· er. den. Γ-:^:.π.;-α:ν: ^ri^r-ir Sperr-2öi^.'^;--"^:./"^:-..:;; -^:ί'ί ι;,'"'." jv- i.'.- aer.^! ander-;: ^;.'::.:^ώ. i·;- ei'-: ü.:"^: «Schaltung λί^Γ-ν: C'.:, ;>~x -Ι"-;: ^v'^, ^:'- ■',::■ ·ί/. -j oe: F-:. .. ,·.:,·■, >..-.-..ö ■::■■-- ■*;■ η ::er Zähler I^ ;:?.:.; . V-~... .^:. -- ''■-■'..' "-." ■::.;."" I.:...',:'c.-"" - L-.,¹ - :. -.- -.. "."!V."""- . 1 über die "λ '/--"}- -.. '■-Si'.: '■;-'.". -"'-:-ffv .1:_: -.!■.;.?-. ^; '.' .".; --^ :-:;^-.'/ *.::-"■ r^:!" ^;Ι2 auf eineThe line 39a is at an input of the 'and' circuit 4? Which is connected to a blocking circuit 43 in order to form a flip-flop circuit like the gates 2 * 3 "and 24 of the Pig.3. The output of the ^l üno: ¹ Circuit 4? Is connected via line 49 to the input of the economy circuit 48. The output of the same is connected to a circuit 50 ar-, ei-ien input of the ^T and ^! -3 ^ attitude 5 ~, the output of which is connected to the L * i .tuuz t, which leads 3is 3e: * ugsireqüens, lies. Me Laii-img 50a l ^ e ^ t ai: the other: Smgarsg der ^f Odsr'-circuit Bis Ma? -!;: ierun ^ S: ..: o: iv Ls ^:? -tung 39 ^ ähiv ¹ · ^ the & vste ~. four steps Q <ss üßil mfr-5 I ". : ■■ ·. K "b ^ fr-rkt sine forUl-ausnde marker in the p ^ Z'j: nloäser: _at: 0 ^: ;; .-; if ^*: '----'- 9-48 -" / J,. ^: ; 0 ^ -4 / ", I -, ^ se Mä?: Ica ^ rung becomes i: ia ^r . ■ ^ rit.i ^ / rroo -. ^ I: ^: ^r -: uL · ε :. : · ¹ ? Mark ":: ™ · er. the. ^Γ-::. .Π - α: ν: ^r i ^r -ir lock 2öi ^ '. ^; - " ^: ./" ^: - ..: ;; - ^{: ί} 'ί ι ;,'"'." jv- i .'.- aer. ^! other- ;: ^; . '::.: ^ ώ. i * - ei'-: ü .: ^"," circuit λί ^ Γ-ν: C ':;> ~ x -Ι. "- ;: ^v' ^, ^'- ■' ■ :: · ί /. -j oe: F- :. .. , ·.:, · ■,> ..-.- .. ö ■ :: ■■ - ■ *; ■ η :: he counter I ^;:?.:.; . V- ~ .... ^ :. - '' ■ - ■ '..' "-." ■ ::.;. ""I.:...',:'c.-"" - L-., ¹ -:. -.- - .. "."! V. """-. 1 via the" λ '/ - "} - - ..' ■ -Si '.:'■; - '.". '-''-:; ^- ■ -: - ffv _.1.!..?.'. . ".; .. - ^ ::; ^ - '/ * :: - "■ ^r!" ^; Ι2 on one

Lf--Lf--

BAD Of³IiGiNALBAD Of ³ IiGiNAL

der Rückstelleitung 52, die im Vielfach an dem Rücksteileingang (2) der Kippstufe B, am anderen Eingang der ' Oder¹-Schaltung 34 zur Rückstellung der Kippstufen C, D, E, am anderen Eingang der Oder¹-Schaltung 45 zur Rückstellung der Kippstufen F, G, H und schließlich am Eingang der Sperrschaltung 48 um die Markierung an der Leitung 50 und die der geschlossenen Schleife der ' Oder¹ -Schaltung und der Sperrschaltung 48 zu unterbrachen. Die Unterbrechung der Markierung an der Leitung 50 kommt dem Durchlaß jeglicher Impulse auf der Leitung 6 durch die 'Und¹ -Schaltung 51 zuvor. Die Rückstellung der Kippstufe H sperrt die Markierung zur Leitung 39 derart, daß die Markierung in der geschlossenen Schleife der Stufen 47 und 48 nicht wieder hergestellt wird, bevor die Kippstufe H in dem darauffolgenden Umlauf auf ¹I' zurückgestellt wird.the reset line 52, which is in multiple at the reverse input (2) of the flip-flop B, at the other input of the 'Or ¹ circuit 34 for resetting the flip-flops C, D, E, at the other input of the OR ¹ circuit 45 for resetting the flip-flops F, G, H and finally at the input of the blocking circuit 48 in order to interrupt the marking on the line 50 and that of the closed loop of the 'Or ¹ circuit and the blocking circuit 48. The interruption of the marking on the line 50 precludes the passage of any pulses on the line 6 through the 'and ¹ circuit 51. The resetting of the flip-flop H blocks the marking to the line 39 in such a way that the marking in the closed loop of the steps 47 and 48 is not restored before the flip-flop H is ^{reset to 1} I 'in the subsequent cycle.

Die Suchlauf-Kippstufe 21 der Vergleichsstufe 9 (Fig.2 und 4) besteht aus einer Zusammenschaltung der Stufen 23 und 24 nach Fig.3· Wenn die Ausgangsleitung 29 der Sperrschaltung 24 eine dauernde Markierung erhält, wenn die Suchlaufspannung über die Leitung 13 der ^!Oder*-Schaltung 23 zugeführt wurde, gelangt das Suchlaufsignai dauernd an die Phasenvergleichsstufe 7.Die Aus gangs leitung ¹O¹, 22 ict über einen Inverter 53 an die ^:Oder⁵-Schaltung 23 angeschlossen. In der Stellung 1 der Kippstuf en 23-24., wenn während des Suchlaufes die dauernde Markierung in der geschlossenen Schleife besteh", ist- die Leitung 22 nicht markiert.The search multivibrator 21 of the comparison stage 9 (FIGS. 2 and 4) consists of an interconnection of the stages 23 and 24 according to FIG ^. Or * -circuit 23 was supplied, the search ^{signal reaches the phase comparison stage 7. The output line 1} O ¹ , 22 ict is connected to the ^: Or ⁵ -circuit 23 via an inverter 53. In position 1 of the toggle stages 23-24., If the permanent marking in the closed loop exists during the search, the line 22 is not marked.

Die Kippstufe 30 nach Fig.4 ist hier die Kippstufe I, die genau so aufgebaut ist wis die Kippstufen B bis E des Zählers 14. Die Leitung 22 liegt am Rückstelieirgang dieser nippstufe. Die Impulse der vergi: ichsfreouenz gelangen über üie Lei tu ns :■ an der Singang4. Der Ausga: s ' V üieser Kippstufe ist der Ausgang 1-6, der keine Markierung abgibt, v:enn sie in der ^f C' -i.tei '■ :u^ steht. Dieser Ausgang lie ^u an .''„or leiv-v-ng 20, der wahrend de ^ AuchVi-U^es jedesmal einen Ruch .: .,-„ IJ ...:■■-ν;Is v.r. d-n Zänis:· 14 aujUifet-.» ,>:n·' H''ν Imnuls "uf der !■eir:;ns ;. d±- Klr-v3tu.r~ I Ir de 3r.c.::Lv.n_f, ^: i' b::.,r.rt. Der Ausgang Ό^; -".έΰΓ- κ:.ops"vi¹-?. i- : '-er A'is&er^, ^;~_t -'.-v v.-.L'jiogenrese..·. ^r, mar™The flip-flop 30 according to FIG. 4 is the flip-flop I, which is constructed in exactly the same way as the flip-flops B to E of the counter 14. The line 22 is located at the reset of this nipple step. The impulses of forgetting freedom come through the lines: ■ at the Singang4. The Ausga: s' V üieser flip-flop is the output 1-6 which no mark emits v: hen it in the ^f C '-i.tei' ■: u ^ is. This exit started. "" Or leiv-v-ng 20, who during de ^ AuchVi-U ^ es a smell every time.:., - "IJ ...: ■■ -ν; Is vr dn Zänis : · 14 aujUifet-. » ,>: n · 'H''ν Imnuls "T he ■ eir:; ns; d ± - Klr v3tu.r ~ I Ir de 3r.c.::Lv.n _f, ^i!.' b: .:., r.rt The output Ό ^- ". έΰΓ- κ: .ops" vi ¹ - ?. i:. '-er A'is & er ^{^;} ~ _t -'.- v v .- L 'jiogenrese .. ·. ^r , mar ™

■ ·, -?T,t - . · - · ' · ■ '-iobi au Γ■ ·, -? T, t -. · - · '· ■' -iobi au Γ

■" w :'. ί^: : ■ - 0 5 ;. BAD ORIQiNAL - If. - . ■ "w ^'ί: ■ - 0 5; BAD ORIQiNAL - If -..

ISE-Reg.3523 - 15 -ISE-Reg. 3523 - 15 -

1591115911

im Ruhezustand einstellt. Der Suchlauf beginnt bex der höchsten Frequenz des Oszillators 2 und die Vergleichsfrequenz des variablen Frequenzteilers 3 (Fig.l, 4 und 6) ist in diesem Augenblick die höchste. Zum Beispiel: Wenn der veränderbare Oszillator Frequenzen im Bereich von 3 bis 6 MHz liefert, so beginnt er den Suchlauf immer bei 6 MHz. Wenn die eingestellte Frequenz z.B. 3 MHz ist, so wird der variable Frequenzteiler auf ein Verhältnis 3 MHz:10 kHz = 300 eingestellt. Bei Beginn des Suchlaufes liefert er eine Vergleichsfrequenz von 6 MHz : 100 = 20 kHz. In Abhängigkeit von jedem Impuls, der über die Leitung l8a der Frequenzregeleinrichtung 10 zugeführt wird (Ausgang 9 der Kippstufe i) vermindert diese die veränderbare Frequenz um einen bestimmten Betrag, z.B. (6-2)MHz : 32 = 130 kHz bei einer Prequenzregeleinrichtung 10 mit zweiunddreißig Frequenzstufen. Da der variable Frequenzteiler 3 auf das Teilungsverhältnis 300 eingestellt wurde, nimmt die Vergleichsfrequenz stufenweise ungefähr um-130 kHz : 3OO =0,4 kHz ab. Wenn die Vergleichsfrequenz unterhalb 10 kHz abgesunken ist, kann der Zähler 14 seinen Zählumlauf beenden und liefert einen Bezugsimpuls an die Leitung 6. Die Leitung 6a sperrt die Sperrschaltung 24 und stellt die Stufen 23-24 zurück. An der Ausgangsleitung 'o',22 stellt sich eine dauernde Markierung ein, welche die Kippstufe I auf ¹O¹ zurückstellt. Diese Kippstufe spricht dann nicht mehr auf Vergleichsimpulse der Leitung 5 an. Die Leitung 20 wird nicht mehr markiert, sodaß es dem Zähler möglich ist normal zu arbeiten, ohne vor Ablauf des Umlaufes zurückgestellt zu werden. Die Leitung l8 bleibt markiert und die Prequenzregeleinrichtung bleibt in Tätigkeit und liefert dieselbe Regelspannung an den Oszillator 2.adjusts when idle. The search starts at the highest frequency of the oscillator 2 and the comparison frequency of the variable frequency divider 3 (Fig.l, 4 and 6) is the highest at this moment. For example: If the variable oscillator delivers frequencies in the range from 3 to 6 MHz, it always starts the search at 6 MHz. If the set frequency is, for example, 3 MHz, the variable frequency divider is set to a ratio of 3 MHz: 10 kHz = 300. At the beginning of the search it delivers a comparison frequency of 6 MHz: 100 = 20 kHz. Depending on each pulse that is fed to the frequency control device 10 via the line l8a (output 9 of the multivibrator i), this reduces the variable frequency by a certain amount, e.g. (6-2) MHz: 32 = 130 kHz with a frequency control device 10 thirty-two frequency levels. Since the variable frequency divider 3 was set to the division ratio 300, the comparison frequency gradually decreases by approximately −130 kHz: 300 = 0.4 kHz. When the comparison frequency has dropped below 10 kHz, the counter 14 can end its counting cycle and supplies a reference pulse to the line 6. The line 6a blocks the blocking circuit 24 and resets the stages 23-24. A permanent marking appears on the output line 'o', 22, which resets the flip-flop I to ¹ O ¹ . This trigger stage then no longer responds to comparison pulses on line 5. Line 20 is no longer marked so that the counter can operate normally without being reset before the cycle has expired. The line 18 remains marked and the frequency control device remains active and supplies the same control voltage to the oscillator 2.

Die Arbeitsweise der Prequenzregeleinrichtung 10 mit den fünf binären Kippstufen II bis VI, die der der Kippstufen B bis H und I ähnlich ist, wurde in Verbindung mit Fig.5 beschrieben. Für die binäre Funktion dienen die Ausgänge 1, 8 dieser Kippstufen. Zur Zusammenstellung des Analogsignales in dem Digital-Analogwandler 11 dienen die Ausgänge 1-6, die auch die Ausgänge ' 1' sind.The operation of the frequency control device 10 with the five binary Flip-flops II to VI, which is similar to that of the flip-flops B to H and I, was described in connection with FIG. For the binary The outputs 1, 8 of these flip-flops are used for this function. Used to compile the analog signal in the digital-to-analog converter 11 the outputs 1-6, which are also the outputs '1'.

Der Digital-Analogwandler 11 nach Fig.? besteht einfach aus Schalt-'transistoren 54 bis 58, die von den Kippstufen II - VI in der Stellung ¹I¹ der Ausgänge 1-6 über die Widerstände 59 bis 63 betätigt v/erden. Die Regelspannung wird rer Leitung 6-U entnommen, die in derThe digital-to-analog converter 11 according to FIG. consists simply of switching 'transistors 54 to 58, which are actuated by the flip-flops II - VI in the position ¹ I ^{1 of} the outputs 1-6 via the resistors 59 to 63. The control voltage is taken from rer line 6-U, which is in the

009851/0531 bad original009851/0531 bad original

Ruhelage, wenn alle Transistoren gesperrt sind, über den Widerstand 65 ein maximales Potential erhält. Dieses Potential kann in der Anordnung nach Fig.4 konstant (+10 Volt) sein oder auch der Ausgangsleitung 8 der Phasenvergleichsstufe in der Anordnung nach Fig.β entnommen werden. In diesem Fall hat das Potential, welches an der Leitung 8 liegt, dieselbe konstante Komponente von 10 Volt und eine weitere konstante Komponente, die während des Suchlaufes zweckmäßig ist oder im eingeregelten Zustand eine ver-' änderliche« Komponente (Regelspannung). Die Transistoren 54 bis 58, die jeweils über die Kippstufen II bis VI für die binären Werte 1, 2, 4, 8 und 16 gesteuert werden, vermindern das Potential an der Leitung 64 und verbinden diese über die Widerstände 66 bis 70 mit Masse. Die Leitung 64 ist mit der Basis eines Verstärkertransistors 71 verbunden, an dessen Emitter die Ausgangsleitung 12 liegt.Rest position, when all transistors are blocked, receives a maximum potential via resistor 65. This potential can be constant (+10 volts) in the arrangement according to FIG. 4 or it can also be taken from the output line 8 of the phase comparison stage in the arrangement according to FIG. In this case, the potential on line 8 has the same constant component of 10 volts and a further constant component which is useful during the search or a variable component (control voltage) in the regulated state. The transistors 54 to 58, which are each controlled via the flip-flops II to VI for the binary values 1, 2, 4, 8 and 16, reduce the potential on the line 64 and connect it to ground via the resistors 66 to 70. The line 64 is connected to the base of an amplifier transistor 71, at the emitter of which the output line 12 is connected.

In die Leitung 6 ist vor die Phasenvergleichsstufe 7 eine Inverters tufe 73 eingefügt.In the line 6 before the phase comparison stage 7 is an inverter level 73 added.

Die Phasenvergleichsstufe nach Fig.10 erhält über die Leitung 5a die Impulse mit der Vergleichsfrequenz, die an die Basis eines Schalttransistors 79 gelangen. Dies sind positive Impulse mit I/5 der Breite einer Folgefrequenzperiode. Diese soll 10 kHz sein, wenn sich der Oszillator 2 im eingeregelten Zustand befindet, aber sie ist am Anfang eines Suchlaufes viel höher. Der Kollektor des Transistors 79 ist an eine Leitung 80 angeschlossen, an der ein Speicherkondensator 8l liegt, der Sägezahnimpulse bildet, wenn der Transistor 79 durch die Vergleichsimpulse gesperrt wird. Während dieser Impulse legt der Transistor 79 diese Leitung an Masse, wodurch der Kondensator 8l plötzlich entladen wird. Die Spannung dieser Sägezahnimpulse beträgt etwa +3 Volt. Die Leitung 80 liegt an der Basis eines Transistors 82, die, solange sie nicht gesperrt ist, mehr oder weniger leitend ist.The phase comparison stage according to FIG. 10 receives the pulses with the comparison frequency via line 5a, which pulses reach the base of a switching transistor 79. These are positive pulses with 1/5 the width of a repetition frequency period. This should be 10 kHz when the oscillator 2 is in the regulated state, but it is much higher at the beginning of a search run. The collector of the transistor 79 is connected to a line 80 on which a storage capacitor 81 is connected, which forms sawtooth pulses when the transistor 79 is blocked by the comparison pulses. During these pulses, the transistor 79 connects this line to ground, as a result of which the capacitor 81 is suddenly discharged. The voltage of these sawtooth pulses is about +3 volts. The line 80 is connected to the base of a transistor 82 which, as long as it is not blocked, is more or less conductive.

Die Impulse der Vergleichsfrequenz werden über die Leitung 6 einem Schalttransistor 83 zugeführt. Dies sind schmale, negative Impulse mit einer Breite von etwa 2yus, deren konstante Folgefrequenz 10 kHz beträgt. Während des Suchlaufes treten diese Impulse nicht auf. Der Transistor 83 wird durch diese Impulse abwechselnd leitendThe pulses of the comparison frequency are over the line 6 a Switching transistor 83 is supplied. These are narrow, negative pulses with a width of about 2yus, their constant repetition rate 10 kHz. These impulses do not occur during the search. The transistor 83 is alternately conductive by these pulses

009851/0631009851/0631

und gesperrt, um der Sägezahnspannung Momentanwerte zu entnehmen.and blocked to take instantaneous values from the sawtooth voltage.

Die Kollektoren der Transistoren 82 und 83 sind miteinander über die in Serie geschalteten Dioden 84, 85 verbunden. Der Kollektor des Transistors 83 liegt über einen Widerstand 86 am Potential +10 Volt und der Emitter liegt über dem Widerstand 87 an Masse. Die Widerstände sind so bemessen, daß der Transistor durch die Bezugsimpulse leitend wird. Das Potential +4 Volt ist positiver als das maximale Potential von +3 Volt, welches die Sägezahnspannung der Basis des Transistors 82 zuführt. Die Emitter der beiden Transistoren sind über die Leitung 88 miteinander verbunden. Somit liegt, wenn sich die Sägezahnspannung aufbaut, das Potential von +4 Volt am Emitter des Transistors 82. Die Bezugsimpulse sperren auch den Transistor 83. Dadurch wird das Potential von +4 Volt an der Leitung 88 unterbrochen. Der Transistor 82 wird leitend und bildet den Stromkreis +10 Volt, Widerstand 86, Dioden 84 und 85, Kollektor und Emitter des Transistors 83, Widerstand 87., Masse. Der Transistor 82 ist in Abhängigkeit vom jeweiligen Momentanwert der Sägezahnspannung mehr oder weniger leitend. Somit ergibt sich zwischen den Dioden 84 und 85 ein mehr oder weniger großes Signal, weiches von der jeweiligen Höhe der Sägezahnspannung abhängig ist. Dieses Potential speichert der Kondensator 89 auf, der über die Lei tung 90 an den Verbindungspunkt dieser Dioaen angeschlossen ist. Dieses Potential liegt zv/ischen +6 und +9 Volt. Das Potential am Kondensator 89 kann sich wegen der Diode 84 nicht über den TrancSistor 83 entladen, weil diese Diode an einem niedrigeren Potential von etwa +5 Volt liegt* Es kann sich auch weiterhin nicht über den Transistor 82 entladen, weil die Diode 85 über einen hohen Widerstand 9^- an einem Potential von 10 Volt liegt, welches höher als-das Signalpotential ist.The collectors of the transistors 82 and 83 are connected to one another via the diodes 84, 85 connected in series. The collector of the transistor 83 is connected to the +10 volt potential via a resistor 86 and the emitter is connected to ground via the resistor 87. The resistors are dimensioned in such a way that the transistor becomes conductive due to the reference pulses. The +4 volt potential is more positive than the maximum +3 volt potential that the sawtooth voltage supplies to the base of transistor 82. The emitters of the two transistors are connected to one another via line 88. Thus, when the sawtooth voltage builds up, the potential of +4 volts is present at the emitter of transistor 82. The reference pulses also block transistor 83. As a result, the potential of +4 volts on line 88 is interrupted. The transistor 82 becomes conductive and forms the circuit +10 volts, resistor 86, diodes 84 and 85, collector and emitter of transistor 83, resistor 87th, ground. The transistor 82 is more or less conductive depending on the respective instantaneous value of the sawtooth voltage. This results in a more or less large signal between the diodes 84 and 85, which signal is dependent on the respective level of the sawtooth voltage. This potential is stored by the capacitor 89, which is connected via the line 90 to the connection point of these diodes. This potential is between +6 and +9 volts. The potential at the capacitor 89 cannot discharge through the transistor 83 because of the diode 84, because this diode is at a lower potential of about +5 volts high resistance 9 ^ - is at a potential of 10 volts, which is higher than the signal potential.

Das Signal tvird eier Leitung 90 über die Zusammenschaltung der Transistoren 92 und S"2^? entnommen, deren Singangswiderstand sehr hoch ist f. Gcdaß sie d:j.e Speicherung dee: Kondensators nicht/entlädt. In die β>ιπ:.'£ΖΏ&*1?Ιΐν,ηζ 8 I.Tt ein P:;.l*;er 9Z eingefügt.The signal t is taken from a line 90 via the interconnection of the transistors 92 and S "2 ^? , whose singang resistance is very high f. Gcd that it d: per storage dee: capacitor does not / does not discharge. In the β> ιπ:. '£ ΖΏ & * 1? Ιΐν, ηζ 8 I.Tt a P:;. L *; er 9Z inserted.

Für οάζ 3uer;l&TC3:; ;-.-jai :'.-»t <,.,- I>1;:,::: CO Ui^r ε.ύιο Z^n era ίο de <jH (JVr,:,';,) r-i\ üei: 7:':virlnawc?.-u:u'X α-: W'! derr-^ndtfr 9^r; — - der DJ odeFor οάζ 3uer; l & TC3 :; ; -.- jai: '.- »t <,., - I>1;:, ::: CO Ui ^ r ε.ύιο Z ^ n era ίο de <jH (JVr,:,';,) ri \ üei: 7: ': virlnawc? .- u: u'X α-: W'! derr- ^ ndtfr 9 ^r; - - the DJ or

£ 31£ 31

ISE-Reg.3523 - - 18 -ISE-Reg. 3523 - - 18 -

1591115911

verbunden, über die das Potential von +10 Volt an die Leitung 90 und 90a gelegt wird. Während des Suchlaufes liegt ein Potential von etwa +5 Volt an der Leitung 29 der Vergleichsstufe 9 (Fig.4 oder 6) wodurch sich ein Potential von 8 Volt hinter der Zenerdiode 9^ und von etwa 7*5 Volt hinter der Diode 96 an der Leitung 90a ergibt. Das ist der Mittelwert der Regelspannung, der sich nach dem Suchlauf ergeben würde. Da während des Suchlaufs keine Bezugsimpulse auftreten, sperren die Dioden 84 und 85 dieses Potential in Richtung zu den Transistoren 83 und 82. Nach dem Suchlauf wird _ die Markierung an der Leitung 29 unterbrochen und das Potential hinter der Diode 9^ fällt auf ungefähr 3 Volt. Die Diode 96 verhindert, daß dieses Signal über die Leitung 90a gegen das Potential von 3 Volt abfließt.connected via which the +10 volt potential is applied to lines 90 and 90a. There is a potential during the search of about +5 volts on the line 29 of the comparison stage 9 (Fig. 4 or 6) creating a potential of 8 volts behind the zener diode 9 ^ and about 7 * 5 volts behind the diode 96 on the line 90a results. This is the mean value of the control voltage that would result after the search run. Since no reference pulses occur during the search, the diodes 84 and 85 block this potential towards transistors 83 and 82. After the search run, _ the marking on the line 29 is interrupted and the potential behind the diode 9 ^ falls to about 3 volts. The diode 96 prevents that this signal flows over the line 90a against the potential of 3 volts.

An die Phasenvex-gleiehsstufe nach Fig.9 gelangen die Impulse mit der Vergleichsfrequenz über die Leitung 5a an den Transistor 79* der an der Leitung 8o,die zu dem Speicherkonuensator 8l führt, eine Sägezahnspannung bildet. Die Leitung 80 steuert den Kollektor- Emitterstrom des Transistors 82, wenn dieser niuht gesperrt ist. Der Eingangstransistor 82 der Fig.10 für das Bezugssignal ist in dieser Schaltung durch die Transistoren 99 und 100 ersetzt, welche die Kollektor-Emitterverbindung des Transistors 82 auftrennen. Die negativen Bezugsimpulse liegen an der Basis des Transistors 99, dessen Kollektor über einen Widerstand 86 an +10 Volt und dessen Emitter über den Widerstand 87 an Masse und über die Leitung 88 am Emitter des Transistors 82 liegt. Die Basis des Transistors 100 liegt an einem Spannungsteiler mit den Widerständen 101 und 102.. Der Emitter des Transistors 100 ist mit dem Kollektor des Transistors 99 und mit dem Widerstand 86 verbunden. Der Kollektor des Transistors liegt über dem 'Widerstand 103 an Masse und über die Dioden 84, am Kollektor des Transistors 82. Der _v:ewe.ilige Momentanwert wird noch zwischen diesen beiden Dioden gebildet und gelangt über die Leitung 90 an den Kondensator 89. Der M^irentariert de? 3äf;ezahnpotenti&Is aoeuert· nicht mehr das an asu. Kondensator liegende Potential, &ond-:?r-r> einen Lade- (Entlade-j obrem.The pulses with the comparison frequency reach the phase vex equalization stage according to FIG. 9 via the line 5a to the transistor 79 * which forms a sawtooth voltage on the line 8o, which leads to the storage cone 8l. Line 80 controls the collector-emitter current of transistor 82 when it is not blocked. The input transistor 82 of FIG. 10 for the reference signal is replaced in this circuit by the transistors 99 and 100, which cut the collector-emitter connection of the transistor 82. The negative reference pulses are at the base of the transistor 99, the collector of which is connected to +10 volts via a resistor 86 and the emitter of which is connected to ground via the resistor 87 and to the emitter of the transistor 82 via the line 88. The base of the transistor 100 is connected to a voltage divider with the resistors 101 and 102. The emitter of the transistor 100 is connected to the collector of the transistor 99 and to the resistor 86. The collector of the transistor is above the 'resistor 103 to ground and through the diode 84, the collector of transistor 82. The _v: ewe.ilige instantaneous value is still made between these two diodes and passes via the line 90 to the capacitor 89. The M ^ irentariert de? 3äf; ezahnpotenti & Is aoeuert · no longer that an asu. Capacitor potential, & ond -:? Rr> a charge (discharge j obrem.

Zwischen aor. negativen Beür.gsLv·^.\.:--y\ .■.-■■„ der Transistor --'O "leitendBetween aor. negative Beür.gsLv ^. \.: - y \ . ■ .- ■■ "the transistor - 'O " conductive

BADBATH

C C 3 δ ~ 1 , ■: ^r: " -.CC 3 δ ~ 1, ■: ^r: "-.

und erzeugt-an der Leitung 88 ein Potential von ungefähr 4 Volt, um wie in der Anordnung nach Pig.10 den Transistor 82 zu sperren. Zur selben Zeit sperrt das Potential von ungefähr 5 Volt am Widerstand 86 den Transistor 100. Das Signal am Kondensator 89 erhält sich zwischen den Dioden 84 und 85, von denen die Diode 85 durch das Potential von 10 Volt am Ende des Widerstandes 9I gesperrt ist. Die Bezugsimpulse sperren den Transistor 99, welcher die Transistoren 100 und 82 entsperrt. Der Transistor 100 liefert einen konstanten Strom, der sich auf den Widerstand 103 und die Verbindung über den Transistor 82, über die Dioden 84 und 85 verteilt. Der Transistor 85 liefert einen Strom, der von dem jeweiligen Momentanwert der Sägezahnspannung abhängig ist. Der Strom durch den Widerstand 87 enthält die durch die Dioden 84 und 85 fließende Komponente. Die Differenz zwischen dem Strom durch den Transistor durch die Diode 84 und den Strom durch den Transistor 82 über die Diode 85 stellt den Differenzstrom dar, der den Speicherkondensator 89 lädt oder entlädt. Somit gibt es nur einen Punkt auf.der Sägezahnkurve (im Prinzip der Mittelpunkt) wo der Differenzstrom Null ist oder wo es notwendig wäre, die unvermeidlichen Verluste des Kondensators zwischen den Bezugsimpulsen auszugleichen. Während der Regelung verschiebt die Vergleichsstufe nach Fig.9 die Phase des Momentanwertes der Sägezahnkurve so länge, bis die normale Phasenlage eintritt und der Differenzstrom verschwindet. Dadurch tritt dann die Phasensynehronisation ein. Wird die Stufe nach Pig.9 in einer Schaltung nach Fig.4 verwendet, so ist das mittlere Potential an dem Kondensator 89 etwa 5 bis J Volt. Dieses Potential wird der Zusammenschaltung der Transistoren 92 und 92' entnommen.and generates a potential of approximately 4 volts on line 88 in order to block transistor 82 as in the arrangement according to Pig.10. At the same time, the potential of approximately 5 volts across resistor 86 blocks transistor 100. The signal on capacitor 89 is maintained between diodes 84 and 85, of which diode 85 is blocked by the potential of 10 volts at the end of resistor 9I. The reference pulses turn off transistor 99, which turns off transistors 100 and 82. The transistor 100 supplies a constant current which is distributed to the resistor 103 and the connection via the transistor 82, via the diodes 84 and 85. The transistor 85 supplies a current which is dependent on the respective instantaneous value of the sawtooth voltage. The current through resistor 87 contains the component flowing through diodes 84 and 85. The difference between the current through the transistor through the diode 84 and the current through the transistor 82 through the diode 85 represents the difference current that charges or discharges the storage capacitor 89. Thus there is only one point on the sawtooth curve (in principle the midpoint) where the differential current is zero or where it would be necessary to compensate for the inevitable losses of the capacitor between the reference pulses. During the regulation, the comparison stage according to FIG. 9 shifts the phase of the instantaneous value of the sawtooth curve until the normal phase position occurs and the differential current disappears. As a result, the phase synchronization then occurs. If the stage according to Pig.9 is used in a circuit according to FIG. 4, the mean potential on the capacitor 89 is approximately 5 to J volts. This potential is taken from the interconnection of transistors 92 and 92 '.

Für die Zuführung der Regelspannung an den Oszillator 2 der Pig.4 ist es noch notwendig, die Signale an der Leitung 8 umzukehren. Hierzu ist ein Phasenumkehrtransistor 104 zwischen dem Transistor und dem Filter 95 eingefügt. Am Ausgang des Transistors 104 erhält man eine Spannung von etwa 1,5 bis 0,5 Volt.For the supply of the control voltage to the oscillator 2 of the Pig. 4 it is still necessary to reverse the signals on line 8. To this end, there is a phase reversing transistor 104 between the transistor and the filter 95 inserted. Received at the output of transistor 104 a voltage of about 1.5 to 0.5 volts.

Die Fig.9 zeigt noch ein weiteres Ausführungsbeispiel für die Zuführung des konstanten SuchiaufSignaIs. Die Suchlaufmarkierung an der Leitung 29 wird über einen Zweig 105 mit dem Entkopplungsdiode 106 an den Eingang des Transistors 104 geleitet, um diesen zu sperren. Über einen anderen Zweig 107 mit der Entkopplungsdiode I08 und dem9 shows yet another exemplary embodiment for the feed of constant search for signals. The search mark on the Line 29 is connected to the decoupling diode 106 via a branch 105 passed to the input of transistor 104 in order to block it. Via another branch 107 with the decoupling diode I08 and the

009851/0531 -20-009851/0531 -20-

Widerstand 109 wird diese Markierung dem Ausgang des Transistors 104 zugeführt, um dort ein konstantes Signal von 1 Volt zu erzeugen.Resistor 109 will mark the output of transistor 104 to generate a constant signal of 1 volt there.

Das Ausgangsfilter 93 der Stufe nach Fig.9 und 10 enthält zwei abgestimmte Kreise 110 und 111, welche die Frequenz von 10 kHz s>^^ej^t, um zu verhindern, daß der Oszillator 2 mit dieser Frequenz nre^fcJieFt wird. Die Zeitkons taxi tenglieder 112 und 113 dienen zur Verbesserung der Filterwirkung.The output filter 93 of the stage of Figures 9 and 10 contains two matched Circles 110 and 111, which the frequency of 10 kHz s> ^^ ej ^ t, in order to prevent the oscillator 2 from nre ^ fcJieFt at this frequency will. The time constant members 112 and 113 are used for improvement the filter effect.

3 Patentansprüche3 claims

6 Bl. Zeichng. (11 Fig.)6 sheets drawing. (11 fig.)

009851/0531009851/0531

Claims

ZiRoom

! SE Reg. 5525 claims 1591180

1. Method for frequency and phase balancing of an oscillator to a target frequency according to the main patent

(Patent application J Jl 18l IXd / 21a4, ISE Reg. 3412), thereby characterized in that in a frequency comparison stage (9) (Fig.4) tilting stages (21 and 30) are provided, the cause inter alia that the frequency comparison and the frequency control of the oscillator (2) by a frequency control device (10) and the digital-to-analog converter (11) at half Comparison frequency, that is, takes place during one of the two periods of this frequency.

2. The method according to claim 1, characterized in that during the search run of the phase comparison stage (7) by the flip-flop (21) a constant voltage is fed via the line (29) which corresponds to the value of the voltage which the phase comparison stage (7) in the middle of the capture area.

3. The method according to claims 1 and 2, characterized in that the output voltage of the phase comparison stage (7) via the digital-to-analog converter (11) of the frequency control device (10) is fed to the oscillator (2).

January 18, 1967
ple-krä.

009851/0531009851/0531

JZJZ

LeerseiteBlank page