DE1591180C

DE1591180C - Arrangement for setting and keeping the frequency of an oscillator constant

Info

Publication number: DE1591180C
Application number: DE19671591180
Authority: DE
Inventors: Jean Louis Boulogne-Billancourt Ribour (Frankreich)
Original assignee: International Standard Electric Corp., New York, N.Y. (V.StA.)
Priority date: 1966-01-21
Filing date: 1967-01-20
Publication date: 1973-09-06

Description

Die Erfindung betrifft eine Anordnung zum Einstellen und Konstanthalten der Frequenz eines Oszillators, bei der zur Phasenregelung (Feinregelung) die Frequenz eines hochgenauen Festfrequenzgenerators über einen festen Zähler und die einzuregelnde Frequenz über einen einstellbaren Zähler auf eine Phasenvergleichseinrichtung gegeben werden, deren Ausgangssignal auf den Oszillator einwirkt und bei der Frequenzwechsel (Grobeinstellung) durch Neueinstellung des Oszillators und des einstellbaren Zählers erfolgen, bei der nur der einstellbare Zähler manuell betätigbar ausgebildet ist und bei der bei jedem Frequenzwechsel die Zähler auf Null gestellt werden und danach die Frequenz des Oszillators, beginnend bei der höchsten Frequenz, schrittweise so lange erniedrigt wird, bis der feste Zähler seinen Endwert erreicht, bevor der einstellbare Zähler seinen Endwert erreicht hat (Suchbetrieb) und bei der dann die Phasen vergleichsein richtung angeschaltet wird (Regelbetrieb). Eine derartige Anordnung ist im Hauptpatent 1516 769 vorgeschlagen.The invention relates to an arrangement for setting and keeping the frequency of an oscillator constant, for phase control (fine control) the frequency of a high-precision fixed frequency generator via a fixed counter and the frequency to be regulated via an adjustable counter to one Phase comparison device are given, the output signal acts on the oscillator and at the frequency change (coarse setting) by readjusting the oscillator and the adjustable Take place counter in which only the adjustable counter is designed to be manually operated and in the case of every frequency change the counters are set to zero and then the frequency of the oscillator, beginning at the highest frequency, is gradually decreased until the fixed counter is reached End value reached before the adjustable counter has reached its end value (search mode) and during then the phase comparison device is switched on (control mode). Such an arrangement is in Main patent 1516 769 proposed.

Es hat sich gezeigt, daß bei der Anordnung nach dem Hauptpatent die Genauigkeit des Frequenzvergleichs nicht ausreicht, wenn es erwünscht ist, daß beim Umschalten von Suchbetrieb auf Regelbetrieb keine großen Frequenzsprünge des Oszillators auftreten sollen. Es ist daher Aufgabe der Erfindung, die Anordnung nach dem Hauptpatent so zu verbessern, daß beim Umschalten von Suchbetrieb auf Regelbetrieb die Oszillatorfrequenz nur wenig geändert wird. Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß während des Suchbetriebes die Frequenz des Oszillators nach jedem zweiten Erreichen des Endwertes des einstellbaren Zählers erniedrigt wird und nach dem Erreichen des dazwischenliegenden Endwertes der Frequenzvergleich vorgenommen wird, und daß die Phasenvergleichseinrichtung während des Suchbetriebes so gesteuert wird, daß sie die der Mitte ihres Regelbereiches cntsprechende Regelspannung abgibt.It has been shown that in the arrangement according to the main patent, the accuracy of the frequency comparison is not sufficient if it is desired that when switching from search mode to control mode no large frequency jumps of the oscillator should occur. It is therefore the object of the invention that To improve the arrangement according to the main patent so that when switching from search mode to regular mode the oscillator frequency is changed only slightly. This object is achieved according to the invention solved that during the search operation the frequency of the oscillator after every second reaching of the end value of the adjustable counter is decreased and after reaching the intermediate value Final value of the frequency comparison is made, and that the phase comparison device is controlled during the search operation so that it corresponds to the middle of its control range Outputs control voltage.

Die Erfindung wird nun an Hand der Zeichnungen beispielsweise näher erläutert. Es zeigtThe invention will now be explained in more detail with reference to the drawings, for example. It shows

Fig. 1 ein Blockschaltbild der Anordnung nach dem Hauptpatent,Fig. 1 is a block diagram of the arrangement according to the main patent,

Fi g. 2 ein Blockschaltbild der Anordnung nach der Erfindung.Fi g. 2 shows a block diagram of the arrangement according to FIG the invention.

Fig. 3 ein Impulsdiagramm zu Fig. 2,
Fig. 4 ein Blockschaltbild einer Weiterbildung der Erfindung,FIG. 3 shows a pulse diagram for FIG. 2,
4 shows a block diagram of a further development of the invention,

Fig. 5 ein Schaltbild der Teile 9, 10, 11, 14, 28 der F i g. 2 bzw. 4,5 shows a circuit diagram of parts 9, 10, 11, 14, 28 the F i g. 2 or 4,

F i g. 6 ein Schaltbild einer Kippstufe,
F i g. 7 ein Schaltbild eines ersten Ausführungsbeispiels der Phasenvergleichsstufe 7,F i g. 6 a circuit diagram of a multivibrator,
F i g. 7 is a circuit diagram of a first exemplary embodiment of the phase comparison stage 7;

Fig. 8 ein Schaltbild eines zweiten Ausführungsbeispiels der Phasenvergleichsstufe 7 und Fig. 8 is a circuit diagram of a second embodiment of the phase comparison stage 7 and

F i g. 9 ein Schaltbild des Ausgangsfilters 93.
Es wird nun zunächst an Hand der Fig. 1 die Anordnung nach dem Hauptpatent 1 516 769 beschrieben. Diese Figur ist etwas anders gezeichnet als die F i g. 2 des Hauptpatentes und hat teilweise andere Bezugszeichen.F i g. 9 is a circuit diagram of the output filter 93.
The arrangement according to the main patent 1,516,769 will now be described first with reference to FIG. This figure is drawn somewhat differently than FIG. 2 of the main patent and in some cases has different reference numbers.

Der als Frequenzteiler dienende feste Zähler 14 liefert die Bezugsfrequenz. Er wird von dem hochgenauen Festfrequenzgenerator 16 über die Leitung 15 gespeist. Der Zähler 14 ist ein Ringzähler, der nach jedem Zyklus einen Impuls abgibt. Die Frequenzeinstelleinrichtung 1 stellt den Zähler 14 gleichzeitig mit dem Zähler 10 auf Null zurück. Die Vergleichsstufe 9 enthält die UND-Schaltung 17 mit Sperreingang. Die Leitung 5 führt die Vergleichsfrequenz vom einstellbaren Zähler 3 dem anderen Eingang dieser UND-Schaltung zu. Die Bezugsfrequenz gelangt über die Leitung 6« an den Sperreingang der UND-Schaltung 17. Der Suchbetrieb, im folgenden Suchlauf genannt, beginnt bei der höchsten Frequenz des Oszillators 2. Die heruntergeteilte Frequenz des Oszillators ist also bei Beginn des Suchlaufs höher als die Bezugsfrequenz. Der Ausgang der UND-Schaltung 17 ist einerseits über die Leitung 18 an die ODER-Schaltung 19, deren Ausgangsleitung 20 mit dem Rückstelleingang des Frequenzteilers 14 verbunden, und andererseits über die Leitung 18 a an den Eingang des Zählers 10 angeschlossen. Bei jedem Impuls der Vergleichsfrequenz (Leitung 5) schaltet der Zähler 10 um einen Schritt weiter, und der Zähler 14 wird auf Null zurückgestellt. Wenn die Vergleichsfrequenz größer als die Bezugsfrequenz ist, wird der Zähler 14 jedesmal auf Null zurückgestellt, bevor er einen Zählzykius beendet hat. Deshalb wird die Bezugsfrequenz während des Suchlaufs nicht weitergeleitet. Die Phasen vergleichsslufe 7, die die Bezugsfrequenz nicht erhält, liefertThe fixed counter 14 serving as a frequency divider supplies the reference frequency. He gets highly accurate from that Fixed frequency generator 16 fed via line 15. The counter 14 is a ring counter that emits a pulse after each cycle. The frequency setting device 1 resets the counter 14 to zero at the same time as the counter 10. The comparison level 9 contains the AND circuit 17 with a blocking input. The line 5 carries the comparison frequency from the adjustable counter 3 to the other Input of this AND circuit too. The reference frequency is sent to the blocking input via line 6 « the AND circuit 17. The search mode, hereinafter referred to as search, begins at the highest Frequency of the oscillator 2. The divided frequency of the oscillator is at the beginning of the search run higher than the reference frequency. The output of the AND circuit 17 is on the one hand via the line 18 to the OR circuit 19, the output line 20 of which is connected to the reset input of the frequency divider 14 connected, and on the other hand connected to the input of the counter 10 via the line 18 a. With each pulse of the comparison frequency (line 5) the counter 10 advances one step, and the counter 14 is reset to zero. If the comparison frequency is greater than the reference frequency is, the counter 14 is reset to zero each time before it ends a counting cycle has. Therefore the reference frequency is not forwarded during the search. The phases comparative courses 7, which does not receive the reference frequency, supplies

3 43 4

somit auch keine Regelspannung (Leitung 8). Da je- nicht mehr wirksam sind. Die Impulse, die über dietherefore also no control voltage (line 8). Since each are no longer effective. The impulses that go through the

doch die Oszillatorfrequenz und damit die Vergleichs- Leitung 5 a zu der Phasenvergleichsstufe 7 gelangen,but the oscillator frequency and thus the comparison line 5 a reach the phase comparison stage 7,

frequenz schrittweise abnehmen, wird schließlich der ermöglichen zusammen mit den Bezugsimpulsen aufgradually decrease in frequency, this will eventually become possible along with the reference pulses

Zyklus des einstellbaren Zählers 3 kürzer als der der Leitung 6, daß die Phasenvergleichsstufe normalCycle of the adjustable counter 3 shorter than that of the line 6 that the phase comparison stage is normal

Zyklus des Zählers 14. Dieser beendet daher seinen 5 arbeiten kann.Cycle of counter 14. This therefore ends its 5 can work.

Zyklus, bevor er auf Null zurückgestellt wird und Die Fig. 3 zeigt das Impulsdiagramm des Zählers liefert den ersten Bezugsimpuls. Dieser sperrt die 14 und des Zählers 10. Die erste Zeile mit den BeUND-Schaltung 17, wodurch der Suchlauf beendet zeichnungen 13 und RAZlI bis VI zeigt das Signal wird. Die Vergleichsfrequenz kann die UND-Schal- auf der Steuerleitung 13. Am Anfang des Suchlaufes tung 17 nicht mehr durchlaufen, und der Zähler 10 io erhält diese Leitung von der Frequenzeinstelleinrichbleibt auf dem erreichten Wert stehen. Die Phasen- tung 1 den Suchbefehl als positiven Impuls. Dieser vergleichsstufe 7 erhält nun die Bezugsfrequenz und Impuls auf der Leitung 13 stellt den Zähler 10 auf liefert eine Regelspannung. Null zurück. Um den Suchlauf in 32 FrequenzstufenCycle before it is reset to zero and Fig. 3 shows the pulse diagram of the counter delivers the first reference pulse. This blocks the 14 and the counter 10. The first line with the BeUND circuit 17, whereby the search is ended drawings 13 and RAZlI to VI shows the signal. The comparison frequency can the AND switch on the control line 13. At the beginning of the search run device 17 no longer passes, and the counter 10 io receives this line from the frequency setting device remains at the value reached. Phasing 1 sends the search command as a positive pulse. This comparator stage 7 now receives the reference frequency and the pulse on the line 13 sets the counter 10 to deliver a control voltage. Zero back. To search in 32 frequency steps

Es wird nun die Erfindung an Hand der F i g. 2 durchführen zu können, besteht der Zähler 10 ausThe invention will now be described with reference to FIGS. 2, the counter 10 consists of

beschrieben. In der Anordnung nach F i g. 2 liefert 15 fünf Kippstufen. Mit der Ziffer I ist die Kippstufe 30described. In the arrangement according to FIG. 2 provides 15 five flip-flops. With the number I, the flip-flop stage is 30

die Phasenvergleichsstufe 7 während des Suchlaufs und mit den Ziffern II bis VI die fünf Kippstufen desthe phase comparison stage 7 during the search and with the digits II to VI the five flip-flops of the

dauernd die mittlere Regelspannung, und der Fre- Zählers 10 bezeichnet. Der Suchbefehl auf der Lei-continuously the mean control voltage, and the Fre counter 10 denotes. The search command on the line

quenzvergleich erfolgt mit der halben Vergleichs- tung 13 ist auch mit RAZII bis VI bezeichnet, weilsequence comparison takes place with half the comparison. 13 is also referred to as RAZII to VI because

frequenz, d. h. nur nach jedem zweiten Zyklus des er die Kippstufen des Zählers 10 zurückstellt.frequency, d. H. only after every second cycle of which it resets the flip-flops of the counter 10.

Zählers 3. 2° Der Suchbefehl wird auch der Kippstufe 21Counter 3. 2 ° The search command is also assigned to flip-flop 21

In der Anordnung nach Fig. 2 ist zusätzlich eine (Fig. 2) zugeführt. Das zweite Signal in der Fig. 3, Impulsformerstufe 28 am Ausgang des Zählers 14 das mit RAZl und 22 bezeichnet ist, stellt über die vorgesehen, die die Rechteckimpulse in Nadelimpulse Leitung 22 die Kippstufe 30 (I) zurück. Bei Regelumformt, betrieb wird die Kippstufe 30 vom »0«-Ausgangs-In the arrangement according to FIG. 2, one (FIG. 2) is also supplied. The second signal in Fig. 3, pulse shaper stage 28 at the output of the counter 14, which is designated by RAZl and 22, is provided via the which the square-wave pulses in needle pulses line 22, the flip-flop 30 (I) back. During regular conversion, the trigger stage 30 is taken from the "0" output

Der »!.«-Ausgang einer Kippstufe 21 ist mit einer 25 signal der Kippstufe 21 in der »0«-Stellung gehalten. Leitung 29 verbunden, die an einen zusätzlichen Ein- Wenn der Suchbefehl auf der Leitung 13 auftritt, gegang der Phasenvergleichsstufe 7 angeschlossen ist. langt die Kippstufe 21 in die »1 «-Stellung, wodurch Die Phasenvergleichsstufe ist so ausgelegt, daß auf die Markierung auf der Leitung 22 unterbrochen der Ausgangsleitung 8 eine Spannung mit einem vor- wird. Die Kippstufe 30 wird nun bei jedem Impuls gegebenen Wert auftritt, wenn die Leitung 29 dauernd 30 der Vergleichsfrequenz umgeschaltet, und zwar bis markiert ist und die Bezugsfrequenz nicht an der zum Ende des Suchlaufs (Pfeil Ende). Dazu versetzt Leitung 6 liegt. Ausführungsbeispiele derartiger der erste Bezugsimpuls die Kippstufe 21 in die Phasenvergleichsstufen werden nachfolgend an Hand »0«-Stellung, wodurch die Leitung 22 wieder eine der F i g. 7, 8 und 9 beschrieben. Wenn der Oszillator Markierung erhält, um die Kippstufe 30 anzuhalten, durch den ersten Bezugsimpuls, den der Zähler 14 an 35 Das dritte Signal mit der Bezeichnung F An und 5 die Leitung 6 liefert und der die Kippstufe 21 in den zeigt die Vergleichsfrequenz auf der Leitung 5. Die Zustand »0« versetzt, vom Suchbetrieb in den Regel- Breite der Impulse beträgt etwa Vs der Impulsperiode, betrieb übergeht, dann geht das Ausgangssignal der Die Zeichnung zeigt diese Impulse mit gleichmäßi-Phasenvergleichsstufe 7 anstatt vom Wert Null — wie gern Abstand, jedoch ist aus der Beschreibung zu bei der Anordnung nach dem Hauptpatent — von 40 F i g. 1 zu ersehen, daß die Vergleichsfrequenz vom dem vorgegebenen Wert in die Regelspannung über. Höchstwert an stufenweise abnimmt, so daß die Im-Der vorgegebene Wert ist optimal gewählt, beispiels- pulsperiode der Vergleichsimpulse am Anfang verweise entsprechend dem Wert der Regelspannung in hältnismäßig kurz ist und sich stufenweise alle zwei der Mitte des Fangbereiches der Phasenvergleichs- Perioden vergrößert.The "!." Output of a trigger stage 21 is held in the "0" position with a signal from trigger stage 21. Line 29 connected, which is connected to an additional input If the search command occurs on line 13, the phase comparison stage 7 is connected. the flip-flop 21 reaches the "1" position, whereby the phase comparison stage is designed in such a way that a voltage with a is applied to the marking on the line 22 when the output line 8 is interrupted. The flip-flop 30 will now occur with each pulse given value if the line 29 continuously switched to 30 the comparison frequency, namely until is marked and the reference frequency is not at the end of the search (arrow end). To this offset line 6 is located. Embodiments of such the first reference pulse, the flip-flop 21 in the phase comparison stages are shown below using the "0" position, whereby the line 22 is again one of the FIG. 7, 8 and 9. When the oscillator is marked to stop the flip-flop 30, by the first reference pulse that the counter 14 supplies to 35 The third signal labeled F An and 5 on the line 6 and that the flip-flop 21 in Fig. Shows the comparison frequency on the line 5. The state »0« shifted, from the search mode to the regular width of the pulses is about Vs of the pulse period, operation passes, then the output signal of the The drawing shows these pulses with uniform phase comparison stage 7 instead of the value zero - how happy the distance , however, from the description of the arrangement according to the main patent - from 40 F i g. 1 it can be seen that the comparison frequency changes from the specified value to the control voltage. Maximum value decreases gradually so that the Im-The specified value is optimally selected, for example the pulse period of the comparison pulses at the beginning referring to the value of the control voltage is relatively short and increases gradually every two of the middle of the capture range of the phase comparison periods.

stufe 7. Die Vergleichsstufe 9 nach F i g. 2 ermöglicht 45 Das vierte und fünfte Signal zeigen den Zustand den Suchbetrieb mit der halben Ausgangsfrequenz des an den »1«- und »0«-Ausgängen der Kippstufe 30 einstellbaren Zählers 3. Zur Frequenzteilung dient (F i g. 2 und I F i g. 3). Das Signal 1.1 zeigt den Zueine Kippstufe 30. Die Leitung 5 ist mit dem Takt- stand am »1 «-Ausgang und die Linie 1.0 den Zustand eingang und die Leitung 18 mit dem »1 «-Ausgang am »0«-Ausgang. Die Kippstufe I und die Kippstufen dieser Kippstufe verbunden. Die Leitung 18 liefert 50 II bis VI werden durch die Rückflanken der Impulse daher dem Zähler 14 Rechteckimpulse, die bewirken, gesteuert. Die Leitung 18 a, die zum Zähler 10 führt, daß der Zähler jeweils während einer von zwei ist nun am »0«-Ausgang der Kippstufe I angeschlos-Perioden der Bezugsfrequenz gesperrt ist. Die Lei- sen und nicht am »!.«-Ausgang, wie in der Fig. 2 tung 18 α führt dieselben Impulse dem Zähler 10 zu, gezeigt. Bei Regelbetrieb ist auf dem »1 «-Ausgang der folglich alle zwei Perioden der Ausgangsfrequenz 55 eine binäre »0« vorhanden, da der »0«-Eingang mardes einstellbaren Zählers 3 weiterschaltet. Man kann kiert ist. Mit dem Auftreten des Suchbefehls wird die Schaltung so auslegen, daß das Weiterschalten diese Markierung aufgehoben, und die Kippstufe I des Zählers 10 zur selben Zeit erfolgt wie die Rück- bleibt nicht mehr in der »0«-Stellung. Sie wird nun stellung des Zählers 14, wie unten erläutert wird. durch die Impulse der Vergleichsfrequenz gesteuert, Der erste Bezugsimpuls auf der Leitung 6 bringt die 60 welche nach dem Suchbefehl eintreffen. Impulse am Kippstufe 21 in den »0«-Zustand. Ihr »0«-Ausgang »l«-Ausgang (Leitung 18) stellen den Zähler 14 auf ist über die Leitung 22 mit dem »0«-Eingang der Null und halten ihn in dieser Stellung. Nach dem Kippstufe 30 verbunden. Die Kippstufe 21 bleibt in Ende jedes dieser Impulse beginnt der Zähler 14 von der »0«-Stellung, bis ein neuer Suchlauf beginnt. Null an zu zählen. Der Suchlauf ist beendet, wenn Hierbei wird sie vom Signal auf der Leitung 13 in die 65 der erste Bezugsimpuls eintrifft. Dies ist erst möglich, »1 «-Stellung gebracht. Die Leitung 22 bleibt also im wenn die Vergleichsperiode länger geworden ist als Regelbereich markiert, und die Kippstufe 30 bleibt in die Bezugsperiode. Da die Kippstufe I durch die der »O«-Stellung, so daß Impulse auf der Leitung 5 Rückflanken der Vergleichsimpulse gesteuert wirdlevel 7. The comparison level 9 according to FIG. 2 enables 45 The fourth and fifth signals show the state search mode with half the output frequency of the "1" and "0" outputs of flip-flop 30 adjustable counter 3. Serves for frequency division (F i g. 2 and I F i g. 3). The signal 1.1 shows the game Trigger stage 30. Line 5 is with the cycle status at the »1« output and line 1.0 is the state input and line 18 with the "1" output at the "0" output. The tilting stage I and the tilting stages connected to this flip-flop. Line 18 delivers 50 II to VI through the trailing edges of the pulses therefore the counter 14 square-wave pulses that cause controlled. The line 18 a, which leads to the counter 10, that the counter is now connected to the "0" output of flip-flop I during one of two periods the reference frequency is blocked. The tracks and not at the "!." Exit, as in Fig. 2 device 18 α leads the same pulses to the counter 10, shown. During normal operation, the »1« output is on which consequently has a binary "0" every two periods of the output frequency 55, since the "0" input mardes adjustable counter 3 advances. One can be kated. When the search command occurs, lay out the circuit in such a way that switching onwards removes this marking, and the flip-flop I of the counter 10 takes place at the same time as the return no longer remains in the "0" position. She will now position of the counter 14, as will be explained below. controlled by the pulses of the comparison frequency, The first reference pulse on line 6 brings the 60 that arrive after the search command. Impulses on Flip-flop 21 in the "0" state. Your “0” output “1” output (line 18) set up the counter 14 is zero via line 22 with the "0" input and hold it in this position. After Flipper 30 connected. The flip-flop 21 remains at the end of each of these pulses, the counter 14 starts from the »0« position until a new search begins. Counting to zero. The search is finished when Here it is from the signal on line 13 in which 65 the first reference pulse arrives. This is only possible "1" position brought. The line 22 remains in when the comparison period has become longer than The control range is marked and the flip-flop 30 remains in the reference period. Since the flip-flop I through the the "O" position, so that pulses on line 5 trailing edges of the comparison pulses are controlled

und da diese Impulse relativ lang sind, tritt das Ende des Suchlaufs (Pfeil Ende), wie in F i g. 3 dargestellt, während eines Impulses der Vergleichsfrequenz ein.and since these pulses are relatively long, the end of the search occurs (end arrow), as in FIG. 3 shown, during a pulse of the comparison frequency.

Das sechste Signal in der F i g. 3 zeigt das Signal am »1 «-Ausgang der Kippstufe II, der ersten des Zählers 10. Bei Regelbetrieb bleiben die Kippstufen des Zählers 10 in der Stellung, in die sie bei dem vorhergehenden Suchlauf gebracht wurden. Es wird angenommen, daß der vorhergehende Suchlauf den Wert 13 ergeben hat, der durch die binäre Zahl 01011 dargestellt ist. Die Kippstufe II (Binärzahl 1) befindet sich also im »1 «-Zustand. Der Suchbefehl (Leitung 13) stellt alle Kippstufen auf Null zurück (Markierung RAZII-VI). Die erste Rückflanke am »O«-Ausgang der Kippstufe I nach dem Ende des Suchbefehls bringt die Kippstufe II in die »1 «-Stellung. Der Zähler 10 liefert somit an die Leitung 12 (F i g. 2) eine binäre »1«, und die Frequenz des Oszillators 2 nimmt infolgedessen um einen vorgegebenen Betrag ab. Mit dem darauf erfolgenden Vergleichsimpuls wird die Kippstufe / umgeschaltet, und der Zähler 14 beginnt zu zählen. Er kann aber keinen vollen Zählzyklus durchlaufen, wie oben erklärt. Der folgende Vergleichsimpuls stellt den Zähler 14 zurück und schaltet die Kippstufe II in den »0«-Zustand. Diese erzeugt dann am »1 «-Ausgang einen Impuls, der die folgende Kippstufe III (Binärstelle 2) betätigt. Deren Ausgangssignal ist das siebte Signal in F i g. 3.The sixth signal in FIG. 3 shows the signal at the "1" output of flip-flop II, the first of counter 10. During normal operation, the flip-flops of counter 10 remain in the position they were in during the previous search run. It is assumed that the previous search resulted in the value 13, which is represented by the binary number 01011. The flip-flop II (binary number 1) is therefore in the "1" state. The search command (line 13) resets all flip-flops to zero (marking RAZ II-VI). The first trailing edge at the "O" output of flip-flop I after the end of the search command brings flip-flop II into the "1" position. The counter 10 thus supplies a binary "1" to the line 12 (FIG. 2), and the frequency of the oscillator 2 consequently decreases by a predetermined amount. With the comparison pulse that follows, the flip-flop / is switched over and the counter 14 begins to count. However, it cannot go through a full counting cycle, as explained above. The following comparison pulse resets the counter 14 and switches the flip-flop II to the "0" state. This then generates a pulse at the "1" output, which activates the following flip-flop III (binary digit 2). Their output signal is the seventh signal in FIG. 3.

Der folgende Vergleichsimpuls löst eine neue Vergleichsperiode bei dieser Frequenz des Oszillators 2 aus. Der nächste Impuls stellt den Zähler 14 auf Null, bevor er seinen Zählzyklus beendet hat und stellt ebenso auch die Kippstufe II in den »1 «-Zustand. Das Ausgangssignal hat nun den binären Wert 3, und die Frequenz des Oszillators vermindert sich wiederum um denselben Betrag.The following comparison pulse triggers a new comparison period at this frequency of oscillator 2 out. The next pulse sets the counter 14 to zero before it has finished its counting cycle and sets likewise the tilting stage II in the "1" state. The output signal now has the binary value 3, and the frequency of the oscillator in turn decreases by the same amount.

Die Kippstufen IV bis VI arbeiten wie die Kippstufe III. Wenn die Kippstufen IV und V vor dem Suchlauf in der Stellung »1« sind, so werden sie durch den Suchbefehl, wie die Kippstufe II, auf »0« zurückgestellt. Wenn die Kippstufe VI vor dem Suchbefehl in der Stellung »0« ist, so bleibt sie wie die Kippstufe III in der Stellung »0«.The flip-flops IV to VI work like the flip-flop III. If the flip-flops IV and V before the Search run are in position »1«, the search command, like flip-flop II, will set them to »0« deferred. If the flip-flop VI is in the "0" position before the search command, it remains like that Tilt stage III in the "0" position.

Es wird nun angenommen, daß die Vergleichsfrequenz kleiner als die Bezugsfrequenz ist, wenn das Ausgangssignal des Zählers 10 den binären Wert 3 hat. Während der Vergleichsperiode bei dieser Vergleichsfrequenz beendet der Zähler 14 seinen Zyklus und liefert den ersten Bezugsimpuls, der die Kippstufe 21 (Fig. 2) in den »0«-Zustand versetzt (Pfeil Ende, Fig. 3). Der Vergleichsimpuls, der am Ende dieser letzten Vergleichsperiode eintrifft, kann die Kippstufe I nicht mehr betätigen. Die Kippstufen II bis VI bleiben in der Stellung, in der sie am Ende des Suchlaufes (binärer Wert 3 oder 00011) waren. Der Zähler 14 wird nicht mehr vor Beendigung des Umlaufes auf Null zurückgestellt und liefert fortlaufend die Bezugsfrequenz an die Phasenvergleichsstufe 7.It is now assumed that the comparison frequency is lower than the reference frequency if the The output signal of the counter 10 has the binary value 3. During the comparison period at this comparison frequency the counter 14 ends its cycle and delivers the first reference pulse, the trigger stage 21 (Fig. 2) shifted to the "0" state (arrow end, Fig. 3). The comparison pulse that ended up This last comparison period arrives, the flip-flop I can no longer operate. The tilt stages II to VI remain in the position in which they were at the end of the search run (binary value 3 or 00011). the Counter 14 is no longer reset to zero before the end of the cycle and delivers continuously the reference frequency to the phase comparison stage 7.

Die Fig. 4 zeigt eine Abwandlung der Anordnungen nach F i g. 1 oder 2, in der das Signal, welches die Phasenvergleichsstufe 7 an die Leitung 8 gibt, nicht an den Oszillator 2 gelangt, um in diesem dem Einstellsignal, das der Digital-Analogwandler 11 auf der Leitung 12 liefert, überlagert zu werden, sondern unmittelbar an den Digital-Analogwandler 11, um dort der Spannung, die schrittweise erhöht wird, überlagert zu werden. In einem bevorzugten Ausführungsbeispiel enthält das Signal, welches die Phasenver gleichsstufe 7 liefert, selbst das maximale Potential als Signalkomponente. Dieses überlagert sich sowohl dem Regelsignal während des Ruhestandes als auch dem festen Signal während des Suchlaufes gemaß der vorliegenden Erfindung. Ein Ausführungsbeispiel eines hierfür geeigneten Digital-Analogwandlers zeigt Fig. 5. Ein Ausführungsbeispiel einer Phasenvergleichsstufe, welche das kombinierte Signal liefert, wird an Hand der F i g. 8 beschrieben.FIG. 4 shows a modification of the arrangements according to FIG. 1 or 2 in which the signal which the phase comparison stage 7 is on the line 8, does not get to the oscillator 2 to in this the Setting signal that the digital-to-analog converter 11 delivers on the line 12 to be superimposed, but directly to the digital-to-analog converter 11, where the voltage, which is gradually increased, is superimposed to become. In a preferred embodiment, the signal containing the phase ver equal stage 7 supplies even the maximum potential as a signal component. This is superimposed on both according to the control signal during the rest period as well as the fixed signal during the search run of the present invention. An exemplary embodiment of a digital-to-analog converter suitable for this purpose Fig. 5 shows an embodiment of a phase comparison stage, which the combined signal delivers, is shown on the basis of FIG. 8 described.

ίο An Hand der F i g. 5 wird ein Ausführungsbeispiel der Vergleichsstufe 9, des Zählers 10 mit dem nachgeschalteten Digital-Analogwandler 11 und des Zählers 14 mit dem nachgeschalteten Impulsformer 28 beschrieben. Der Zähler 14 erhält über die Eingangsleitung 15 eine Steuerfrequenz von 1 MHz vom Festfrequenzgenerator 16. Der Zähler hat ein festes Teilungsverhältnis von 1:100. Er besteht aus drei Stufen. Die erste Stufe umfaßt zwei bistabile Kippstufen A und B, so daß sich ein Teilungsverhältnis von 1:4 ergibt. Die zweite Stufe bzw. dritte Stufe umfaßt je drei bistabile Kippstufen C, D, E bzw. F, G, H. Diese sind jeweils so geschaltet, daß sich ein Teilungsverhältnis von 1: 5 ergibt. Die Kippstufe A ist für die Eingangsfrequenz von 1 MHz ausgelegt und liefert an die Kippstufe B eine Frequenz von 50OkHz. Die Kippstufen B bis H (und die Kippstufen I bis VI der Vergleichsstufe 9 und des Zählers 10) sind Kippstufen mit mehreren Ausgängen.ίο On the basis of the fig. 5, an embodiment of the comparison stage 9, the counter 10 with the downstream digital-to-analog converter 11 and the counter 14 with the downstream pulse shaper 28 is described. The counter 14 receives a control frequency of 1 MHz from the fixed frequency generator 16 via the input line 15. The counter has a fixed division ratio of 1: 100. It consists of three levels. The first stage comprises two bistable multivibrators A and B, so that a division ratio of 1: 4 results. The second stage and third stage each include three bistable multivibrators C, D, E or F, G, H. These are each connected in such a way that a division ratio of 1: 5 results. The flip-flop A is designed for an input frequency of 1 MHz and supplies the flip-flop B with a frequency of 50OkHz. The flip-flops B to H (and the flip-flops I to VI of the comparison stage 9 and the counter 10) are flip-flops with several outputs.

In F i g. 6 ist eine dieser Kippstufen gezeigt. Sie hat zehn Klemmen, die mit 1 bis 10 bezeichnet sind. Die Klemmen 3 und 7 liegen an der Stromversorgung. Die Klemme 4 ist der Eingang. Die Steuerung der Kippstufe erfolgt durch negative Impulse. Die Zuführung der Impulse erfolgt über zwei Kondensatoren. Einerseits gelangt der Impuls an die Basis . eines Transistors 74, dessen Kollektor am »!«-Ausgang 6 liegt und an der Basis eines Transistors 75, dessen Emitter am anderen »1 «-Ausgang 8 liegt. Andererseits gelangt der Impuls an die Basis eines Transistors 76, dessen Kollektor an einem »0«-Ausgang 10 und an der Basis eines Transistors 77, dessen Emitter am anderen »0«-Ausgang 9 liegt. Für die Arbeitsweise als Zählstufe sind die Klemmen 1 und 6 und die Klemmen 5 und 10 miteinander verbunden.In Fig. 6 shows one of these flip-flops. It has ten clips, labeled 1 through 10. Terminals 3 and 7 are connected to the power supply. Terminal 4 is the input. Controlling the Flip-flop takes place through negative impulses. The impulses are fed in via two capacitors. On the one hand, the impulse reaches the base. of a transistor 74, the collector of which is at the "!" output 6 and at the base of a transistor 75, the emitter of which is at the other "1" output 8. on the other hand the pulse reaches the base of a transistor 76, the collector of which is connected to a "0" output 10 and at the base of a transistor 77, the emitter of which is connected to the other “0” output 9. For the As a counting stage, terminals 1 and 6 and terminals 5 and 10 are connected to one another.

Die Klemme 2 ist der Rückstelleingang. Positive Impulse zur Rückstellung werden der Basis eines Transistors 78 zugeführt, wodurch die Kippstufe in die Nullage gelangt, so daß die Markierung an den »!«-Ausgängen 6 und 8 verschwindet und dafür die »O«-Ausgänge 9 und 10 markiert werden.Terminal 2 is the reset input. Positive reset pulses become the base of a transistor 78 supplied, whereby the flip-flop reaches the zero position, so that the marking on the "!" - outputs 6 and 8 disappears and the "O" outputs 9 and 10 are marked instead.

Die Kippstufe B erhält Impulse mit einer Frequenz von 500 kHz und liefert am »0«-Ausgang 9 negative Impulse mit einer Frequenz von 250 kHz. Die beiden Kippstufen A und B teilen somit die Frequenz im Verhältnis 1:4.The flip-flop B receives pulses with a frequency of 500 kHz and delivers 9 negative pulses with a frequency of 250 kHz at the "0" output. The two flip-flops A and B thus share the frequency in a ratio of 1: 4.

In dem nachfolgenden Teiler mit dem Teilungsverhältnis 1:5 sind die Kippstufen C, D und E an die Ausgänge 9 der vorhergehenden Kippstufen angeschlossen. Es wird nun erklärt wie erreicht wird, daß die Kippstufen C, D und E nach fünf Eingangsimpulsen auf die Kippstufe C wieder ihre Grundstellung einnehmen. Der erste negative Ausgangsimpuls der Kippstufe B versetzt die Kippstufe E in den »0«-Zustand. Nach dem fünften Impuls gelangt die Kippstufe B in den »0«-Zustand, und deren »0«-Ausgang 9 wird positiv markiert. In diesem Augenblick ist auch der »0«-Ausgang 5 bis 10 der Kippstufe E positiv markiert. Diese Ausgänge sindIn the following divider with a division ratio of 1: 5, the flip-flops C, D and E are connected to the outputs 9 of the preceding flip-flops. It will now be explained how it is achieved that the flip-flops C, D and E resume their basic position after five input pulses on the flip-flop C again. The first negative output pulse of flip-flop B puts flip-flop E into the "0" state. After the fifth pulse, flip-flop B goes into the "0" state, and its "0" output 9 is marked positive. At this moment the "0" output 5 to 10 of the flip-flop E is also marked positive. These exits are

über Leitungen 31 und 32 an die beiden Eingänge Doppelimpuls am Ausgang der Kippstufe B. Eine einer UND-Schaltung 33 angeschlossen. Die Leitung Leitung 41 ist im ersten Teil von 2 μβ dieser Periode ist dabei über eine ODER-Schaltung 34 geführt, deren markiert (positiver Impuls) und ist im zweiten Teil Ausgangsleitung mit 35 bezeichnet ist. Der Ausgang von 2 με nicht markiert. In diesem Teil von 2 μβ Ueder UND-Schaltung 33 ist mit einer Leitung 36 ver- 5 fert die NOR-Schaltung 42 eine Markierung an ihrer bunden, die im Vielfach zu den Rückstelleingängen Ausgangsleitung 43. Diese Leitung ist über eine der Kippstufen C, D und E führt. In dem betrach- ODER-Schaltung 45, deren Ausgangsleitung mit 46 teten Moment gibt die UND-Schaltung 33 eine posi- bezeichnet ist, an die Rückstelleitung 44 angeschlostive Markierung an die Leitung 36 und stellt die drei sen. Die Kippstufen F, G und H werden somit nach Kippstufen auf Null zurück. Der nächste negative io fünf Eingangsimpulsen in dem angegebenen Teil von Impuls, den die Kippstufe B abgibt, ist der erste Im- 2 μβ zurückgestellt.Via lines 31 and 32 to the two inputs double pulse at the output of the flip-flop B. One of an AND circuit 33 is connected. The line 41 is in the first part of 2 μβ of this period is guided via an OR circuit 34, the marked (positive pulse) and the output line is denoted by 35 in the second part. The output of 2 με not marked. In this part of 2 μβ Ueder AND circuit 33, a line 36 provides the NOR circuit 42 with a marking on its bound, the multiple to the reset inputs output line 43. This line is via one of the flip-flops C, D and E leads. In the OR circuit 45 under consideration, the output line of which is marked with 46 ended moment, the AND circuit 33 is designated a positive, marking connected to the reset line 44 on the line 36 and provides the three sen. The flip-flops F, G and H thus return to zero after flip-flops. The next negative io five input pulses in the specified part of the pulse that the flip-flop B emits, the first Im- 2 μβ is reset.

puls der nun folgenden Zählung. Dabei ist zu beach- Eine Leitung 39 α liegt an einem Eingang einerpulse of the now following count. It should be noted that a line 39 α is at an input of a

ten, daß die Ausgangsimpulse der Kippstufe E eben- ODER-Schaltung 47, die mit einer UND-Schaltung falls positive Impulse sind, die während des fünften 48 mit Sperreingang so zusammengeschaltet ist, daß Doppel-Eingangsimpulses eines jeden Zyklus abge- 15 sich eine bistabile Kippschaltung ergibt. Der Ausgang geben werden. Die Frequenz der Ausgangsimpulse der ODER-Schaltung 47 liegt über eine Leitung 49 beträgt daher 250 : 5 = 50 kHz. Vom Ausgang 8 der an dem Eingang der UND-Schaltung 48. Deren Aus-Kippstufe können über eine Leitung 37 negative Im- gang ist über eine Leitung 50 mit einem Eingang pulse mit derselben Frequenz entnommen werden. einer UND-Schaltung 51 verbunden, deren Ausgangth that the output pulses of the flip-flop E also OR circuit 47, which with an AND circuit if positive pulses are interconnected during the fifth 48 with blocking input so that double input pulse of each cycle is a bistable Flip-flop results. The exit will be. The frequency of the output pulses from the OR circuit 47 is therefore 250: 5 = 50 kHz via a line 49. From the output 8 of the at the input of the AND circuit 48. Its flip-flop can be taken via a line 37 negative input via a line 50 with an input pulse with the same frequency. connected to an AND circuit 51, the output of which

Die dritte Stufe des Zählers 14, welche die Kipp- 20 an der Leitung 6 für die Bezugsfrequenz liegt. Eine stufen F, G und H enthält, arbeitet wie die vorher- Leitung 50 a liegt an dem anderen Eingang der gehende zweite Stufe. Es muß jedoch beachtet wer- ODER-Schaltung 47. Die Markierung auf der Leiden, daß die erste Kippstufe F keine positiven Im- tung 39 während der ersten vier Teile des Zyklus der pulse mit der Länge Vs, sondern negative Impulse mit Kippschaltungen F, G, H bewirkt ein Dauersignal im der Länge ⁴/s erhält. Die dritte Kippstufe H wird bei as Kreis 47-49-48-50, 50a-47. Dieses Signal wird nur dem fünften dieser Doppelimpulse (Vs negativ, Vs po- unterbrochen, wenn eine Markierung auf den Sperrsitiv) auf Null zurückgestellt. Negative Impulse mit eingang der UND-Schaltung 48 gelangt. An dem ander Länge von Vs einer Periode, d. h. mit einer deren Eingang der UND-Schaltung 51 liegt eine Lei-Frequenz von 10 kHz, gelangen von den miteinander tung 43 α. Während des Regelbetriebes, wenn der verbundenen Klemmen 1 bis 6 über die Leitung 39 30 Zähler 14 dauernd seine Endstellung erreicht, gelanvon einer NOR-Schaltung 42 und einer ODER-Schal- gen über die NOR-Schaltung 42 und die UND-Schaltung 45 zu den Kippstufen F, G und H zur zyklischen tung 51 Bezugsimpulse mit einer Länge von 2 μβ auf Zurückstellung und als Vergleichsfrequenz an die die Leitung 6. Phasenvergleichsstufe 7. Während des Suchlaufes wird der Zähler 14 durchThe third stage of the counter 14, which the toggle 20 is on the line 6 for the reference frequency. A stage contains F, G and H , works like the previous line 50 a is at the other input of the outgoing second stage. However, attention must be paid to the OR circuit 47. The marking on the Leiden that the first flip-flop F does not have a positive pulse 39 during the first four parts of the cycle of the pulses with the length Vs, but negative pulses with flip-flops F, G , H causes a continuous signal with a length of ⁴ / s. The third flip-flop H is at circle 47-49-48-50, 50a-47. This signal is only reset to zero on the fifth of these double pulses (Vs negative, Vs po- interrupted when a mark is placed on the blocking positive). Negative pulses with the input of the AND circuit 48 arrives. At the other length of Vs of a period, ie with one of the inputs of the AND circuit 51, a lei frequency of 10 kHz is reached by the device 43 α together. During control operation, when the connected terminals 1 to 6 via the line 39 30 counter 14 continuously reaches its end position, a NOR circuit 42 and an OR circuit via the NOR circuit 42 and the AND circuit 45 reach the Flip-flops F, G and H for the cyclical device 51 reference pulses with a length of 2 μβ to reset and as a comparison frequency to the line 6. Phase comparison stage 7. During the search, the counter 14 is through

Über eine Leitung 38 können negative Impulse mit 35 die Impulse der Vergleichsstufe 9 auf der Leitung 20 der Frequenz 10 kHz direkt entnommen werden. bereits zurückgestellt, bevor die Zählung beendet ist.Negative pulses with 35 can transmit the pulses from the comparison stage 9 to the line 20 via a line 38 the frequency of 10 kHz can be taken directly. already reset before counting is finished.

Die Ausgangsimpulse der Kippstufe B mit der Fre- Die Leitung 20 ist mit der Rückstelleitung 52 verbunquenz 250 kHz haben eine Periodendauer von 4 μβ. den, die zum Rückstelleingang der Kippstufe B, zum Die negativen Rechteckimpulse am Ausgang 9 und anderen Eingang der ODER-Schaltung 34, zum andie positiven Impulse am Ausgang 8 haben eine 40 deren Eingang der ODER-Schaltung 45 und schließ-Länge von 2 μβ. — Die Impulse der Kippstufe E mit lieh zum Sperreingang der UND-Schaltung 48 führt, der Frequenz 50 kHz haben eine Periodendauer von Die Unterbrechung der Markierung auf der Leitung 20 μβ. Die positiven Impulse am Ausgang 9 und die 50 steuert die UND-Schaltung 51 undurchlässig, so negativen Impulse an den Ausgängen 8 und 1 bis 6 daß keine Impulse mehr auf die Leitung 6 gelangen, haben eine Länge von 4μ8. — Die Impulse der Kipp- 45 Die in F i g. 5 ebenfalls dargestellte Vergleichsstufe H mit der Frequenz 10 kHz haben eine Peri- stufe 9 wird nun beschrieben. Die Suchlauf-Kippstufe odendauer von 100 μβ, und die negativen Impulse an 21 dieser Vergleichsstufe 9 (Fig. 2) ist aus einer den Ausgängen 8 und 1 bis 6 haben eine Länge ODER-Schaltung 23 und einer UND-Schaltung 24 von 20 μβ. gleich wie die Kippschaltung im Teil 28 aufgebaut.The output pulses of the flip-flop B with the frequency The line 20 is connected to the reset line 52 250 kHz have a period of 4 μβ. the, to the reset input of the flip-flop B, to the negative square-wave pulses at the output 9 and the other input of the OR circuit 34, to the positive pulses at the output 8 have a 40 whose input of the OR circuit 45 and closing length of 2 μβ. - The pulses of the trigger stage E with borrowed leads to the blocking input of the AND circuit 48, the frequency 50 kHz have a period of the interruption of the marking on the line 20 μβ. The positive pulses at the output 9 and the 50 controls the AND circuit 51 impermeably, so negative pulses at the outputs 8 and 1 to 6 that no more pulses reach the line 6, have a length of 4μ8. - The impulses of the tilting 45 The in F i g. 5 also shown comparison stage H with the frequency 10 kHz have a peri stage 9 will now be described. The search flip-flop or duration of 100 μβ, and the negative pulses at 21 of this comparison stage 9 (Fig. 2) is from one of the outputs 8 and 1 to 6 have a length OR circuit 23 and an AND circuit 24 of 20 μβ. constructed in the same way as the toggle switch in part 28.

Die zuletzt genannten Impulse sind für die Phasen- 50 Nachdem der Suchbefehl über die Leitung 13 der Vergleichsstufe zu breit. Sie werden deshalb zur Ver- ODER-Schaltung 23 zugeführt wurde, ist die Auskürzung, auf 2 μβ mit den Impulsen der Kippstufe E gangsleitung 29 der UND_TSchaltung 24 dauernd mar- xmd'B .kombimert:· In dieser Breite· dienen sie zur- -kiert; urid'das Suchlauf-Signal· gelängt dauernd -arrdie · Rückstellung der dritten Zählerstufe. Sie werden Phasenvergleichsstufe 7. Eine Leitung 26 α vom Ausauch in der Stufe 28 in Nadelimpulse umgeformt und 55 gang der ODER-Schaltung 23 ist über einen Inverter dann der Phasenvergleichsstufe 7 zugeführt. 53 und die Leitung 22 mit dem »0«-Eingang derThe last-mentioned pulses are too wide for the phase 50 After the search command via line 13 of the comparison stage. They are therefore fed to the OR circuit 23, is the abbreviation, to 2 μβ with the pulses of the flip-flop E output line 29 of the AND _T circuit 24 continuously mar- xmd'B .combimert: · In this width · they are used for - -kiert; urid 'the search signal · lengthened continuously -arr the · reset of the third counter stage. They are phase comparison stage 7. A line 26 α from the Ausauch in stage 28 is converted into needle pulses and the output of the OR circuit 23 is then fed to the phase comparison stage 7 via an inverter. 53 and line 22 with the "0" input of the

Diese Umformung in Nadelimpulse wird nun be- Kippstufe 30 (I) verbunden. Im »1 «-Zustand der schrieben. Die Leitung 39 von Ausgang 1 bis 6 der Kippstufe 23-24, d. h. beim Suchlauf ist die Leitung der Kippstufe H und zwei Leitungen 40 und 41, die 22 nicht markiert.This conversion into needle pulses is now connected to flip-flop 30 (I). In the "1" state of the wrote. The line 39 from output 1 to 6 of the flip-flop 23-24, ie during the search, the line of the flip-flop H and two lines 40 and 41, the 22 is not marked.

jeweils von dem Ausgang 1 bis 6 der Kippstufe E und 60 Die Kippstufe 30 nach Fig. 2 ist hier die Kippdem Ausgang 8 der Kippstufe B kommen, sind an die stufe I, die genauso aufgebaut ist wie die Kippdrei Eingänge der NOR-Schaltung 42 angeschlossen. stufen B bis H des Zählers 14. Die Leitung 22 liegt Die Leitung 39 ist nicht markiert (negativer Impuls am Rückstelleingang dieser Kippstufe. Die Impulse im fünften Teil mit 20 μβ Länge des Zählzyklus C, der Vergleichsfrequenz gelangen über die Leitung 5 D, H). Dieser fünfte Teil erstreckt sich über die fünf 65 an den Eingang 4. Der »1«-Ausgang dieser Kippstufe Teile des Zählzyklus C, D, H. Eine Leitung 40 ist ist der Ausgang 1 bis 6, der keine Markierung abgibt, während des fünften Teils mit 4 μβ dieses Zyklus nicht wenn sie in der »0«-Stellung steht. Dieser Ausgang markiert. Dieser fünfte Teil erstreckt sich über einen liegt an der Leitung 20, der während des Suchlaufeseach of the outputs 1 to 6 of the flip-flop E and 60, the multivibrator 30 of FIG. 2 is here the Kippdem output 8 of the flip-flop B, which shall be exactly the same structure are connected to the stage I as connected the Kippdrei inputs of the NOR circuit 42 . levels B to H of the counter 14. The line 22 is. The line 39 is not marked (negative pulse at the reset input of this flip-flop. The pulses in the fifth part with a length of 20 μβ of the counting cycle C, the comparison frequency are sent via the line 5 D, H) . This fifth part extends over the five 65 to the input 4. The "1" output of this flip-flop is part of the counting cycle C, D, H. A line 40 is the output 1 to 6, which does not emit a marker, during the fifth Partly with 4 μβ this cycle not when it is in the "0" position. This exit marks. This fifth part extends over one which is on line 20, which is during the search

. ■ . . 209 586/431. ■. . 209 586/431

9 109 10

jedesmal dann einen Rückstellimpuls an den Zähler Leitung 64 und verbinden diese über die Widerständeeach time then a reset pulse to the counter line 64 and connect them via the resistors

14 abgibt, wenn ein Impuls auf der Leitung 5 die 66 bis 70 mit Masse. Die Leitung 64 ist mit der Basis14 emits when a pulse on line 5 connects 66 to 70 to ground. Line 64 is with the base

Kippstufe I in die »1 «-Stellung bringt. Der »O«-Aus- eines Verstärkertransistors 71 verbunden, an dessenBrings tilting stage I into the "1" position. The "O" -out- of an amplifier transistor 71 connected to its

gang dieser Kippstufe ist der Ausgang 9, der ent- Emitter die Ausgangsleitung 12 liegt,output of this flip-flop is output 9, which is emitter of output line 12,

gegengesetzt markiert ist wie der »1 «-Ausgang 1 5 In die Leitung 6 ist vor die Phasenvergleichsstufe 7The opposite is marked as the “1” output 1 5 is in the line 6 before the phase comparison stage 7

bis 6. * - eine Inverterstufe 73 eingefügt.to 6. * - an inverter stage 73 inserted.

In der Fig. 5 ist eine Vergleichsfrequenz von In den Fig. 7 und 9 sind zwei Ausführungsbei-10 kHz an der Leitung 5 angegeben. Das ist die spiele für die Phasenvergleichsstufe 7 gezeigt. Es wird Frequenz, die nach dein Suchlauf beim Regelbetrieb zuerst die einfachere Ausführung nach Fig. 9 ervorhanden ist. Der Suchlauf beginnt bei der höchsten io läutert.In Fig. 5 is a comparison frequency of In Figs. 7 and 9, two embodiments are at -10 kHz on line 5. That is the games for phase comparison stage 7 shown. It will Frequency which, after your search run, first appears in the simpler version according to FIG. 9 during normal operation is. The search begins at the highest io ring.

Frequenz des Oszillators 2, und die Vergleichsfre- Über die Leitung 5 a gelangen die Impulse mit der quenz, die der einstellbare Zähler 3 abgibt, ist in die- Vergleichsfrequenz an die Basis eines Schalttransisem Augenblick größer als die Frequenz des Zählers stors 79. Dies sind positive Impulse mit Vs der Länge 14. Zum Beispiel: Wenn der Oszillator 2 einen Fre- einer Periode. Diese soll 10 kHz sein, wenn der Oszilquenzbereich von 2 bis 6 MHz hat, so beginnt er den 15 lator 2 im Regelbetrieb arbeitet, aber sie ist am An-Suchlauf immer bei 6 MHz. Ist der einstellbare Zäh- fang eines Suchlaufes höher. Der Kollektor des Tranler auf 3 MHz eingestellt, dann hat er ein Teiler-Ver- sistors 79 ist an eine Leitung 80 angeschlossen, an hältnis von 3 MHz: 10 kHz = 300. Bei Beginn des der ein Kondensator 81 liegt, der Sägezahnimpulse Suchlaufs liefert er also eine Vergleichsfrequenz von bildet, wenn der Transistor 79 zwischen den Ver-6 MHz : 300 = 20 kHz. In Abhängigkeit von jedem 20 gleichsimpulsen gesperrt ist. Während dieser Impulse Impuls, der über die Leitung 18 a dem Zähler 10 zu- legt der Transistor 79 diese Leitung an Masse, wogeführt wird (Ausgang 9 der Kippstufe I), vermindert durch der Kondensator 81 plötzlich entladen wird, dieser die Frequenz des Oszillators um einen be- Die maximale Spannung dieser Sägezahnimpulse bestimmten Betrag, z. B. (6-2) MHz : 32 = 125 kHz bei trägt etwa +3VoIt. Die Leitung 80 liegt an der einem Zähler 10 mit zweiunddreißig Stellungen. Da 25 Basis eines Transistors 82. Hierdurch wird dieser der einstellbare Zähler 3 auf das Teilungsverhältnis mehr oder weniger leitend gesteuert, sofern er nicht, 300 eingestellt wurde, nimmt die Vergleichsfrequenz wie unten beschrieben, gesperrt ist. Die Impulse mit schrittweise um 125 kHz : 300 = 0,4 kHz ab. Wenn der Vergleichsfrequenz werden über die Leitung 6 die Vergleichsfrequenz kleiner als 10 kHz geworden der Basis eines Schalttransistors 83 zugeführt. Dies ist, kann der Zähler 14 seinen Zählzyklus beenden, 30 sind schmale, negative Impulse mit einer Breite von und er liefert einen Bezugsimpuls an die Leitung 6. etwa 2 με, deren konstante Folgefrequenz 10 kHz be-Die Leitung 6a sperrt die UND-Schaltung 24 und trägt. Während des Suchlaufes treten diese Impulse stellt die Kippstufe 23-24 zurück. Auf der Leitung 22 nicht auf. Der Transistor 83 wird durch diese Impulse stellt sich eine dauernde Markierung ein, welche die abwechselnd leitend und gesperrt, so daß die Säge-Kippstufe I auf »0« zurückstellt. Diese Kippstufe 35 zahnspannung abgetastet wird.Frequency of the oscillator 2, and the comparison frequency over the line 5 a get the pulses with the frequency that the adjustable counter 3 emits, is in the comparison frequency at the base of a switching transisem moment greater than the frequency of the counter stors 79. These are positive pulses with Vs of length 14. For example: If the oscillator 2 has a fre- a period. This should be 10 kHz, if the frequency range has from 2 to 6 MHz, then it starts the 15 lator 2 working in regular mode, but it is always at 6 MHz during the start-up search. If the adjustable count of a search run is higher. The collector of the tranler is set to 3 MHz, then it has a divider-sistor 79 connected to a line 80, at a ratio of 3 MHz: 10 kHz = 300. At the beginning of the capacitor 81, the sawtooth pulse search delivers it thus forms a comparison frequency of when the transistor 79 is between the ver-6 MHz: 300 = 20 kHz. Is blocked depending on every 20 equal pulses. During this pulse pulse, which is fed to the counter 10 via the line 18a, the transistor 79 connects this line to ground, which is carried (output 9 of the flip-flop I), reduced by the capacitor 81, and suddenly discharges the frequency of the oscillator a certain amount, z. B. (6-2) MHz: 32 = 125 kHz at about + 3VoIt. Line 80 is on a counter 10 having thirty-two positions. Since 25 is the base of a transistor 82. As a result, the adjustable counter 3 is controlled more or less conductive to the division ratio, unless it has been set to 300, takes the comparison frequency as described below, is blocked. The impulses gradually decrease by 125 kHz: 300 = 0.4 kHz. When the comparison frequency is supplied to the base of a switching transistor 83 via the line 6, the comparison frequency has become less than 10 kHz. This is, the counter 14 can end its counting cycle, 30 are narrow, negative pulses with a width of and it supplies a reference pulse to the line 6. About 2 με, whose constant repetition frequency is 10 kHz. The line 6a blocks the AND circuit 24 and carries. The trigger stage 23-24 resets these impulses during the search run. Not on line 22. The transistor 83 is set by these pulses a permanent mark, which is alternately conductive and blocked, so that the saw flip-flop I resets to "0". This trigger stage 35 tooth tension is scanned.

spricht dann nicht mehr auf Vergleichsimpulse auf Die Kollektoren der Transistoren 82 und 83 sindthen no longer responds to comparison pulses. The collectors of transistors 82 and 83 are

der Leitung 5 an. Die Leitung 20 wird nicht mehr miteinander über die in Serie geschalteten Dioden 84,of line 5. The line 20 is no longer connected to one another via the series-connected diodes 84,

markiert, so daß der Zähler normal arbeiten kann, 85 verbunden. Der Kollektor des Transistors 83 liegtmarked so that the counter can operate normally, 85 connected. The collector of transistor 83 is connected

d. h., er wird nicht vor dem Zyklusende zurückge- über einen Widerstand 86 an der Spannung +10 Volt,d. i.e. it is not returned before the end of the cycle via a resistor 86 at the voltage +10 volts,

stellt. Die Leitung 18 bleibt markiert, und der Zähler 40 und der Emitter liegt über einen Widerstand 87 anrepresents. The line 18 remains marked, and the counter 40 and the emitter are present via a resistor 87

10 bleibt auf dem erreichten Stand stehen. Der Masse. Die Widerstände sind so bemessen, daß wenn10 remains at the reached level. The crowd. The resistances are dimensioned so that if

Analog-Digital-Wandler 11 liefert eine diesem der Transistor 83 zwischen den Bezugsimpulsen lei-The analog-to-digital converter 11 supplies the transistor 83 between the reference pulses.

Zählerstand entsprechende Einstellspannung an den tend ist, an seinem Kollektor etwa +5VoIt undCounter reading is the corresponding setting voltage on the tend, and about + 5VoIt on its collector

Oszillator 2. seinem Emitter + 4 Volt liegen. Die SpannungOscillator 2. its emitter + 4 volts. The voltage

Die Arbeitsweise des Zählers 10 mit den fünf bi- 45+4 Volt ist größer als die maximale Spannung vonThe operation of the counter 10 with the five bi- 45 + 4 volts is greater than the maximum voltage of

nären Kippstufen II bis VI wurde in Verbindung mit +3 Volt, die bei der Abtastung der Sägezahnspan-nary flip-flops II to VI were used in conjunction with +3 volts, which is used when scanning the sawtooth

Fig. 3 beschrieben. Für die binäre Funktion dienen nung an die Basis des Transistors 82 gelangen kann,Fig. 3 described. For the binary function serve voltage can reach the base of transistor 82,

die »1 «-Ausgänge 8 dieser Kippstufen. Zur Bildung Die Emitter der beiden Transistoren sind über einethe "1" outputs 8 of these trigger stages. To form the emitters of the two transistors are over one

des Analogsignals in dem Digital-Analog-Wandler 11 Leitung 88 miteinander verbunden. Somit liegt, wennof the analog signal in the digital-to-analog converter 11 line 88 connected to one another. Thus lies if

dient jeweils der »1 «-Ausgang 1 bis 6. 50 sich die Sägezahnspannung aufbaut, die SpannungThe »1« output 1 to 6 is used in each case. 50 The sawtooth voltage builds up, the voltage

Der Digital-Analog-Wandler 11 nach Fig. 5 be- von +4VoIt am Emitter des Transistors 82 und steht aus ■ Schalttrjansistoren 54 bis 58, die von den sperrt diesen zwischen den Bezugsimpulsen. Die BeAusgängen 1 bis 6 der Kippstüfen II bis VI über die zugsimpulse sperren den Transistor 83. Dadurch wird Widerstände 59 bis 63 betätigt werden. Die Einstell- die Spannung von +4 Volt auf der Leitung 88 Unterspannung wird der Leitung 64 entnommen, die, wenn 55 brachen. Der Transistor 82 wird leitend und bildet alle Transistoren gesperrt sind, über den Widerstand den Stromkreis +10 Volt, Widerstand 86, Dioden 84 65 eine große Spannung erhält. Diese Spannung ist und 85, Kollektor und Emitter des Transistors 83, im Falle der Fig. 2 ein fester Wert (+10 Volt). Im Widerstand87, Masse. Der Transistor 82 ist in Ab-Falle der F i g. 4 wird sie der Ausgangsleitung 8 der hängigkeit vom jeweiligen Momentwert der Säge-Phasenyergleichsstufe 7 entnommen. In letztgenann- 60 zahnspannung mehr oder weniger leitend. Somit ertem Fall hat die Spannung dieselbe konstante Korn- gibt sich am Verbindungspunkt der Dioden 84 und ponente von 10 Volt und eine weitere konstante 85 eine mehr oder weniger große Spannung, die von Komponente, die während des Suchlaufes zweck- der jeweiligen Höhe der Sägezahnspannung abhängig mäßig ist oder im eingeregelten Zustand eine verän- ist. Diese Spannung.gelangt zum Kondensator 89, der derliche Komponente (Regelspannung). Die Transi- €5 über die Leitung 90 an den Verbindungspunkt dieser stören 54 bis 58, die jeweils über die Kippstufen II Dioden'angeschlossen ist, und wird dort gespeichert bis VT für die binären Werte 1, 2, 4, 8 und 16 ge- Diese' Spannung liegt beispielsweise zwischen +6 steuert werden, vermindern die Spannung auf der und +9VoIt. Die Spannung am Kondensator 89The digital-to-analog converter 11 according to FIG. 5 is from + 4VoIt at the emitter of the transistor 82 and consists of ■ switching transistors 54 to 58, which blocks these between the reference pulses. The exits 1 to 6 of the Kippstüfen II to VI block the transistor 83 through the train pulses Resistors 59 to 63 are operated. The setting- the voltage of +4 volts on line 88 undervoltage is taken from line 64, which when 55 broke. The transistor 82 becomes conductive and forms all transistors are blocked, via the resistor the circuit +10 volts, resistor 86, diodes 84 65 receives great tension. This voltage is and 85, collector and emitter of transistor 83, in the case of FIG. 2, a fixed value (+10 volts). In the resistor87, mass. The transistor 82 is in the Ab-trap the F i g. 4 it is the output line 8 of the dependence on the respective moment value of the saw phase equalization stage 7 taken. In the latter, more or less conductive. Thus, ertem If the voltage has the same constant grain, there is at the junction of the diodes 84 and component of 10 volts and another constant 85 a more or less large voltage that of Component that depends on the respective level of the sawtooth voltage during the search is moderate or one is changed in the regulated state. This voltage arrives at the capacitor 89, the related component (control voltage). The Transi- € 5 over the line 90 to the connection point of this disturb 54 to 58, which is connected via the flip-flops II Dioden'aneschan each, and is stored there to VT for the binary values 1, 2, 4, 8 and 16. This' voltage is between +6, for example controls, reduce the voltage on the and + 9VoIt. The voltage across the capacitor 89

11 1211 12

kann sich wegen der Diode 84 nicht über den Tran- Transistor 99 leitend und erzeugt auf der Leitung 88 sistor 83 entladen, weil diese Diode an einer niedri- eine Spannung von ungefähr 4 Volt, um wie in der geren Spannung von etwa + 5 Volt liegt. Sie kann Anordnung nach F i g. 8 den Transistor 82 zu spersich auch nicht über den Transistor 82 entladen, weil ren. Zur selben Zeit sperrt die Spannung von ungedie Diode 85 über einen hohen Widerstand 91 an 5 fähr 5 Volt am Widerstand 86 den Transistor 100. einer Spannung von 10 Volt liegt, die höher als die Die Spannung am Kondensator 89 zwischen den Di-Signalspannung ist. öden 84 und 85 bleibt erhalten, da die Diode 85cannot become conductive through the transistor 99 because of the diode 84 and generates sistor 83 on the line 88, because this diode is at a low voltage of about 4 volts, as in the higher voltage of about +5 volts . You can arrangement according to F i g. 8 to save the transistor 82 also does not discharge through the transistor 82, because ren. At the same time the voltage of undedie diode 85 blocks over a high resistor 91 at 5 to 5 volts at the resistor 86 the transistor 100. a voltage of 10 volts that is higher than the The voltage on capacitor 89 between the Di signal voltage. dull 84 and 85 is retained because the diode 85

Das Signal wird der Leitung 90 über die Zusam- durch die Spannung von 10 Volt, die am Ende desThe signal is transmitted to line 90 via the combined by the voltage of 10 volts, which at the end of the

menschaltung zweier Transistoren 92 und 92' ent- Widerstandes 91 liegt, gesperrt ist. Die Bezugsimpulseconnection of two transistors 92 and 92 'ent- resistor 91 is blocked. The reference pulses

nommen. Der Eingangswiderstand dieser Transistor- io sperren den Transistor 99, welcher die Transistorentook. The input resistance of this transistor io block the transistor 99, which the transistors

schaltung ist sehr hoch, damit sich der Kondensator 100 und 82 entsperrt. Der Transistor 100 liefertcircuit is very high so that the capacitor 100 and 82 unlocked. The transistor 100 delivers

nicht entlädt. In die Ausgangsleitung 8 ist ein Filter einen konstanten Strom, der sich aufteilt und einer-does not discharge. In the output line 8, a filter is a constant current that divides and one-

93 eingefügt, das in Fig. 11 gezeigt ist. seits über den Widerstand 103 und andererseits über93 shown in FIG. 11 is inserted. on the one hand over the resistor 103 and on the other hand over

Das Suchlaufsignal auf der Leitung 29 gelangt über die Dioden 84 und 85 zum Transistor 82 fließt. Der eine Zenerdiode 94 (3 Volt) an den Verbindungs- 15 Transistor 83 liefert einen Strom, der von dem jepunkt eines Widerstandes 95 mit einer Diode 96, weiligen Momentanwert der Sägezahnspannung abüber die die Spannung von +10 Volt an die Leitung hängig ist. Der Strom durch den Widerstand 87 ent-90 α gelegt wird. Während des Suchlaufes liegt ein hält die durch die Dioden 84 und 85 fließende Kom-Potential von etwa +5VoIt an der Leitung 29 der ponente. Die Differenz zwischen dem Strom vom Vergleichsstufe 9 (F i g. 4 oder 6), wodurch sich ein 20 Transistor 100 über die Diode 84 und dem Strom von Potential von 8 Volt hinter der Zenerdiode 94 und Transistor 82 über die Diode 85 ist der Differenzvon etwa 7,5 Volt hinter der Diode 96 auf der Lei- strom, der den Kondensator 89 lädt oder entlädt. Sotung90a ergibt. Das ist der Mittelwert der Regel- mit gibt es nur einen Punkt auf der Sägezahnkurve spannung, der sich nach dem Suchlauf ergibt. Da (den Mittelpunkt), in dem der Differenzstrom Null während des Suchlaufs keine Bezugsimpulse auftre- 35 gerade so groß ist, daß die unvermeidlichen Verluste ten, halten die Dioden 84 und 85 diese Spannung von des Kondensators zwischen den Bezugsimpulsen ausden Transistoren 83 und 82 fern. Nach dem Suchlauf geglichen werden. Entsprechend den jeweiligen Erwird die Markierung auf der Leitung 29 unter- fordernissen der Regelung verschiebt die Vergleichsbrochen, und die Spannung hinter der Diode 94 fällt stufe nach F i g. 7 die Phase des Momentanwertes der auf ungefähr 3 Volt. Die Diode 96 verhindert, daß 30 Sägezahnkurve so lange, bis die normale Phasenlage das Signal auf der Leitung 90 a ebenfalls auf 3 Volt eintritt und der Differenzstrom verschwindet. Auf fällt. diese Weise wird die dauernde PhasensynchronisationThe search signal on line 29 reaches transistor 82 via diodes 84 and 85. The one zener diode 94 (3 volts) to the connection 15 transistor 83 supplies a current from the j point of a resistor 95 with a diode 96, the momentary value of the sawtooth voltage over which the voltage of +10 volts is pending on the line. The current through the resistor 87 ent-90 α is placed. During the search, the Com potential of about + 5VoIt flowing through the diodes 84 and 85 is held on the line 29 of the component. The difference between the current from comparator 9 (Fig. 4 or 6), causing a 20 transistor 100 across diode 84 and the current of potential 8 volts behind zener diode 94 and transistor 82 across diode 85 is the difference of about 7.5 volts behind the diode 96 on the line current that charges or discharges the capacitor 89. Sotung90a results. That is the mean value of the control with there is only one point on the sawtooth curve voltage that results after the search run. Since (the center point), in which the differential current zero during the search run, no reference pulses occur, is just so large that the inevitable losses th, the diodes 84 and 85 keep this voltage away from the capacitor between the reference pulses from the transistors 83 and 82 . Be compared after the search. In accordance with the respective requirements, the marking on the line 29 is subject to the control shifts the comparison break, and the voltage behind the diode 94 falls step according to FIG. 7 the phase of the instantaneous value of the at about 3 volts. The diode 96 prevents the sawtooth curve from occurring until the normal phase position of the signal on the line 90a also occurs at 3 volts and the differential current disappears. Falls on. this way the phase synchronization becomes permanent

Es wird nun die Phasenvergleichsstufe nach F i g. 7 erreicht. Wird die Stufe nach F i g. 7 in einer Schalbeschrieben. Die Impulse mit der Vergleichsfrequenz tung nach F i g. 2 verwendet, so ist die mittlere Spangelangen über die Leitung 5 a an den Transistor 79, 35 nung an dem Kondensator 89 etwa 5 bis 7 Volt, der auf der Leitung 80, die zum Kondensator 81 Diese Spannung wird der Zusammenschaltung der führt, eine Sägezahnspannung bildet. Die Spannung Transistoren 92 und 92' entnommen,
auf der Leitung 80 steuert den Kollektor-Emitter- Für die Zuführung der Regelspannung an den Osstrom des Transistors 82, wenn dieser nicht gesperrt zillator 2 der F i g. 2 ist es zweckmäßig, die Signale ist. Der Eingangstransistor 83 der Fig. 10 für das 40 auf der Leitung wieder zu invertieren und eine an-Bezugssignal ist in dieser Schaltung durch Transisto- dere Spannung zu verwenden. Hierzu ist ein Phasenren 99 und 100 ersetzt. Die negativen Impulse liegen umkehrtransistor 104 zwischen dem Transistor 92 an der Basis des Transistors 99, dessen Kollektor und dem Filter 93 eingefügt. Am Ausgang des Tranüber einen Widerstand 86 an +10 Volt und dessen sistors 104 erhält man eine Spannung von etwa 1,5 Emitter über den Widerstand 87 an Masse und über 45 bis 0,5 Volt.The phase comparison stage according to FIG. 7 reached. If the stage according to FIG. 7 described in a scarf. The pulses with the comparison frequency according to FIG. 2 is used, the mean span length over the line 5 a to the transistor 79, 35 voltage on the capacitor 89 is about 5 to 7 volts, which on the line 80, which leads to the capacitor 81 This voltage is the interconnection of the leads, a sawtooth voltage forms. The voltage taken from transistors 92 and 92 ',
on the line 80 controls the collector-emitter For the supply of the control voltage to the o current of the transistor 82, if this is not blocked zillator 2 of the FIG. 2 it is appropriate to the signals. The input transistor 83 of FIG. 10 for the 40 on the line to be inverted again and an on-reference signal is to be used in this circuit by means of the transistor voltage. For this purpose, phase runners 99 and 100 are replaced. The negative pulses are reversing transistor 104 between the transistor 92 at the base of the transistor 99, its collector and the filter 93 inserted. At the output of the Tran via a resistor 86 to +10 volts and its sistor 104 , a voltage of about 1.5 emitter is obtained via the resistor 87 to ground and 45 to 0.5 volts.

die Leitung 88 am Emitter des Transistors 82 liegt. Die F i g. 7 zeigt noch ein weiteres Ausführungs-Die Basis des Transistors 100 liegt an einem Span- beispiel für die Zuführung des konstanten Suchlaufnungsteiler mit den Widerständen 101 und 102. Der signals. Die Suchlaufmarkierung an der Leitung 29 Emitter des Transistors 100 ist mit dem Kollektor des wird über eine Leitung 105 über eine Entkopplungs-Transistors 99 und mit dem Widerstand 86 verbun- 50 diode 106 dem Eingang des Transistors 104 zugeleiden. Der Kollektor des. Transistors 100 liegt über ' tet, um diesen zu sperren. Über eine andere Leitung ifem.;WiderstandiO3a^^ ,,.1Q7*.»nd,einJe.Entkqpplurigsidi0delO8'und einen.W.ir- 84/85 aiii Kollektor des Transistors 82. Der jeweilige ' derstand 109 wird diese Markierung· dem· Ausgang Momentwert der Sägezahnspannung wird wie in des Transistors 104 zugeführt, um dort eine konstante F i g. 10 am Verbindungspunkt der beiden Dioden 55 Spannung von 1 Volt zu erzeugen,
gebildet und gelangt über die Leitung 90 an den Das Ausgangsfilter 93 (Fig. 9) der Stufe nach Kondensator 89. Der Momentwert der Sägezahn- F i g. 7 und 8 enthält zwei abgestimmte Kreise 110 spannung steuert nicht mehr die an dem Kondensa- und 111, welche die Frequenz von 10 kHz sperren, tor liegende Spannung, sondern einen Lade-(Entlade-) um zu verhindern, daß der Oszillator 2 mit dieser Strom. 60 Frequenz moduliert wird. Zeitglieder 112 und 113 line 88 is connected to the emitter of transistor 82. The F i g. 7 shows yet another embodiment. The base of the transistor 100 is connected to a voltage example for the supply of the constant search sequence divider with the resistors 101 and 102. The signal. The search mark on the emitter line 29 of the transistor 100 is connected to the collector of the diode 106 to the input of the transistor 104 via a line 105 , a decoupling transistor 99 and the resistor 86. The collector of the transistor 100 is over 'tet in order to block it. Via another line ifem.; Resistance iO3a ^^ ,,. 1Q7 *. »Nd, einJe.Entkqpplurigsidi0delO8 'and a.W.ir- 84/85 aiii collector of the transistor 82. The respective' resistor 109 this marking · the · output moment value of the sawtooth voltage is fed as in the transistor 104 , in order to keep a constant there F i g. 10 to generate a voltage of 1 volt at the connection point of the two diodes 55,
and arrives via line 90 to the output filter 93 (FIG. 9) of the stage after capacitor 89. The instantaneous value of the sawtooth F i g. 7 and 8 contains two matched circuits 110 voltage no longer controls the voltage on the capacitor and 111, which block the frequency of 10 kHz, but a charging (discharging) to prevent the oscillator 2 from using this Electricity. 60 frequency is modulated. Timers 112 and 113

Zwischen den negativen Bezugsimpulsen ist der dienen zur Verbesserung der Filterwirkung.Between the negative reference pulses, the purpose is to improve the filter effect.

Hierzu 3 Blatt ZeichnunpenTo do this, 3 sheets of drawings

Claims

Patent claims:

1. Arrangement for setting and keeping constant the frequency of an oscillator at which to Phase control (fine control) the frequency of a high-precision fixed frequency generator via a Fixed counter and the frequency to be regulated via an adjustable counter on a phase comparison device whose output signal acts on the oscillator and during the frequency change (coarse setting) through Readjustment of the oscillator and the adjustable counter are carried out in which only the adjustable Counter is designed to be manually operable and with each frequency change! the counters must be set to zero and then the frequency of the oscillator, starting with the highest Frequency, is gradually decreased until the fixed counter reaches its final value before the adjustable counter has reached its end value (search mode) and then the Phase comparison device is switched on (regular operation), according to main patent 1 516 769, thereby characterized in that during the search operation the frequency of the oscillator (2) after every second reaching the end value of the adjustable counter (3) is decreased and after the frequency comparison is carried out when the intermediate final value is reached, and that the phase comparison device (7) is controlled during the search operation so that it emits the control voltage corresponding to the middle of its control range.

2. Arrangement according to claim 1, characterized in that the control voltage of the setting voltage is superimposed.