DE1591180B2

DE1591180B2 - ARRANGEMENT FOR ADJUSTING AND KEEPING THE FREQUENCY OF AN OSCILLATOR

Info

Publication number: DE1591180B2
Application number: DE19671591180
Authority: DE
Inventors: Jean Louin Boulogne Billan court Ribour (Frankreich)
Original assignee: International Standard Electric Corp , New York, N V (V St A )
Priority date: 1966-01-21
Filing date: 1967-01-20
Publication date: 1973-02-08
Also published as: DE1591180A1; NL6700990A; GB1155502A; BE692786A; FR90161E

Description

3 43 4

somit auch keine Regelspannung (Leitung 8). Da je- nicht mehr wirksam sind. Die Impulse, die über dietherefore also no control voltage (line 8). Since each are no longer effective. The impulses that go through the

doch die Oszillatorfrequenz und damit die Vergleichs- Leitung 5 a zu der Phasenvergleichsstufe 7 gelangen,but the oscillator frequency and thus the comparison line 5 a reach the phase comparison stage 7,

frequenz schrittweise abnehmen, wird schließlich der ermöglichen zusammen mit den Bezugsimpulsen aufgradually decrease in frequency, this will eventually become possible along with the reference pulses

Zyklus des einstellbaren Zählers 3 kürzer als der der Leitung 6, daß die Phasenvergleichsstufe normalCycle of the adjustable counter 3 shorter than that of the line 6 that the phase comparison stage is normal

Zyklus des Zählers 14. Dieser beendet daher seinen 5 arbeiten kann.Cycle of counter 14. This therefore ends its 5 can work.

Zyklus, bevor er auf Null zurückgestellt wird und - Die Fig. 3 zeigt das Impulsdiagramm des ZählersCycle before it is reset to zero and - Fig. 3 shows the timing diagram of the counter

liefert den ersten Bezugsimpuls. Dieser sperrt die 14 und des Zählers 10. Die erste Zeile mit den Be-supplies the first reference pulse. This blocks the 14 and the counter 10. The first line with the

UND-Schaltung 17, wodurch der Suchlauf beendet zeichnungen 13 und RAZIl bis VI zeigt das SignalAND circuit 17, whereby the search ended drawings 13 and RAZIl to VI shows the signal

wird. Die Vergleichsfrequenz kann die UND-Schal- auf der Steuerleitung 13. Am Anfang des Suchlaufeswill. The comparison frequency can be set by the AND switch on control line 13. At the beginning of the search run

tung 17 nicht mehr durchlaufen, und der Zähler 10 io erhält diese Leitung von der Frequenzeinstelleinrich-device 17 no longer run through, and the counter 10 io receives this line from the frequency setting device

bleibt auf dem erreichten Wert stehen. Die Phasen- tung 1 den Suchbefehl als positiven Impuls. Dieserremains at the value reached. Phasing 1 sends the search command as a positive pulse. This

Vergleichsstufe 7 erhält nun die Bezugsfrequenz und Impuls auf der Leitung 13 stellt den Zähler 10 aufComparison stage 7 now receives the reference frequency and the pulse on line 13 sets up counter 10

liefert eine Regelspannung. Null zurück. Um den Suchlauf in 32 Frequenzstufensupplies a control voltage. Zero back. To search in 32 frequency steps

Es wird nun die Erfindung an Hand der F i g. 2 durchführen zu können, besteht der Zähler 10 ausThe invention will now be described with reference to FIGS. 2, the counter 10 consists of

beschrieben. In der Anordnung nach F i g. 2 liefert 15 fünf Kippstufen. Mit der Ziffer I ist die Kippstufe 30described. In the arrangement according to FIG. 2 provides 15 five flip-flops. With the number I, the flip-flop stage is 30

die Phasenvergleichsstufe 7 während des Suchlaufs und mit den Ziffern II bis VI die fünf Kippstufen desthe phase comparison stage 7 during the search and with the digits II to VI the five flip-flops of the

dauernd die mittlere Regelspannung, und der Fre- Zählers 10 bezeichnet. Der Suchbefehl auf der Lei-continuously the mean control voltage, and the Fre counter 10 denotes. The search command on the line

quenzvergleich erfolgt mit der halben Vergleichs- tung 13 ist auch mit RAZU bis VI bezeichnet, weilsequence comparison takes place with half the comparison. 13 is also designated by RAZU to VI because

frequenz, d. h. nur nach jedem zweiten Zyklus des er die Kippstufen des Zählers 10 zurückstellt.frequency, d. H. only after every second cycle of which it resets the flip-flops of the counter 10.

Zählers 3. 20 Der Suchbefehl wird auch der Kippstufe 21Counter 3. 20 The search command is also sent to flip-flop 21

In der Anordnung nach Fig. 2 ist zusätzlich eine (Fig. 2) zugeführt. Das zweite Signal in der Fig. 3, Impulsformerstufe 28 am Ausgang des Zählers 14 das mit RAZI und 22 bezeichnet ist, stellt über die vorgesehen, die die Rechteckimpulse in Nadelimpulse Leitung 22 die Kippstufe 30 (I) zurück. Bei Regelumformt, betrieb wird die Kippstufe 30 vom »0«-Ausgangs-In the arrangement according to FIG. 2, one (FIG. 2) is also supplied. The second signal in FIG. 3, pulse shaper stage 28 at the output of the counter 14, which is designated by RAZI and 22, sets the flip-flop 30 (I) back via the provided that the square-wave pulses in needle pulses line 22. During regular conversion, the trigger stage 30 is taken from the "0" output

Der »!.«-Ausgang einer Kippstufe 21 ist mit einer 25 signal der Kippstufe 21 in der »O«-Stellung gehalten. Leitung 29 verbunden, die an einen zusätzlichen Ein- Wenn der Suchbefehl auf der Leitung 13 auftritt, gegang der Phasenvergleichsstufe 7 angeschlossen ist. langt die Kippstufe 21 in die »1 «-Stellung, wodurch Die Phasenvergleichsstufe ist so ausgelegt, daß auf die Markierung auf der Leitung 22 unterbrochen der Ausgangsleitung 8 eine Spannung mit einem vor- wird. Die Kippstufe 30 wird nun bei jedem Impuls gegebenen Wert auftritt, wenn die Leitung 29 dauernd 30 der Vergleichsfrequenz umgeschaltet, und zwar bis markiert ist und die Bezugsfrequenz nicht an der zum Ende des Suchlaufs (Pfeil Ende). Dazu versetzt Leitung 6 liegt. Ausführungsbeispiele derartiger der erste Bezugsimpuls die Kippstufe 21 in die Phasenvergleichsstufen werden nachfolgend an Hand »0«-Stellung, wodurch die Leitung 22 wieder eine der Fig. 7, 8 und 9 beschrieben. Wenn der Oszillator Markierung erhält, um die Kippstufe 30 anzuhalten, durch den ersten Bezugsimpuls, den der Zähler 14 an 35 Das dritte Signal mit der Bezeichnung F An und 5 die Leitung 6 liefert und der die Kippstufe 21 in den zeigt die Vergleichsfrequenz auf der Leitung 5. Die Zustand »0« versetzt, vom Suchbetrieb in den Regel- Breite der Impulse beträgt etwa Vs der Impulsperiode, betrieb übergeht, dann geht das Ausgangssignal der Die Zeichnung zeigt diese Impulse mit gleichmäßi-Phasenvergleichsstufe 7 anstatt vom Wert Null — wie gern Abstand, jedoch ist aus der Beschreibung zu bei der Anordnung nach dem Hauptpatent — von 40 F i g. 1 zu ersehen, daß die Vergleichsfrequenz vom dem vorgegebenen Wert in die Regelspannung über. Höchstwert an stufenweise abnimmt, so daß die Im-Der vorgegebene Wert ist optimal gewählt, beispiels- pulsperiode der Vergleichsimpulse am Anfang verweise entsprechend dem Wert der Regelspannung in hältnismäßig kurz ist und sich stufenweise alle zwei der Mitte des Fangbereiches der Phasenvergleichs- Perioden vergrößert.The "!." Output of a flip-flop 21 is held in the "O" position with a signal from flip-flop 21. Line 29 connected, which is connected to an additional input If the search command occurs on line 13, the phase comparison stage 7 is connected. the flip-flop 21 reaches the "1" position, whereby the phase comparison stage is designed in such a way that a voltage with a is applied to the marking on the line 22 when the output line 8 is interrupted. The flip-flop 30 will now occur with each pulse given value if the line 29 continuously switched to 30 the comparison frequency, namely until is marked and the reference frequency is not at the end of the search (arrow end). To this offset line 6 is located. Exemplary embodiments of such the first reference pulse, the flip-flop 21 in the phase comparison stages, are described below with reference to the “0” position, whereby the line 22 again describes one of FIGS. 7, 8 and 9. When the oscillator is marked to stop the flip-flop 30, by the first reference pulse that the counter 14 supplies to 35 The third signal labeled F An and 5 on the line 6 and that the flip-flop 21 in Fig. Shows the comparison frequency on the line 5. The state »0« shifted, from the search mode to the regular width of the pulses is about Vs of the pulse period, operation passes, then the output signal of the The drawing shows these pulses with uniform phase comparison stage 7 instead of the value zero - how happy the distance , however, from the description of the arrangement according to the main patent - from 40 F i g. 1 it can be seen that the comparison frequency changes from the specified value to the control voltage. Maximum value decreases gradually so that the Im-The specified value is optimally selected, for example the pulse period of the comparison pulses at the beginning referring to the value of the control voltage is relatively short and increases gradually every two of the middle of the capture range of the phase comparison periods.

stufe 7. Die Vergleichsstufe 9 nach F i g. 2 ermöglicht 45 Das vierte und fünfte Signal zeigen den Zustand den Suchbetrieb mit der halben Ausgangsfrequenz des an den »1«- und »0«-Ausgängen der Kippstufe 30 einstellbaren Zählers 3. Zur Frequenzteilung dient (F i g. 2 und I F i g. 3). Das Signal 1.1 zeigt den Zueine Kippstufe 30. Die Leitung 5 ist mit dem Takt- stand am »1 «-Ausgang und die Linie 1.0 den Zustand eingang und die Leitung 18 mit dem »1«-Ausgang am »0«-Ausgang. Die Kippstufe I und die Kippstufen dieser Kippstufe verbunden. Die Leitung 18 liefert 50 II bis VI werden durch die Rückflanken der Impulse daher dem Zähler 14 Rechteckimpulse, die bewirken, gesteuert. Die Leitung 18 a, die zum Zähler 10 führt, daß der Zähler jeweils während einer von zwei ist nun am »0«-Ausgang der Kippstufe I angeschlos-Perioden der Bezugsfrequenz gesperrt ist. Die Lei- sen und nicht am »!.«-Ausgang, wie in der Fig. 2 tung 18 α führt dieselben Impulse dem Zähler 10 zu, gezeigt. Bei Regelbetrieb ist auf dem »1«-Ausgang der folglich alle zwei Perioden der Ausgangsfrequenz 55 eine binäre »0« vorhanden, da der »0«-Eingang mardes einstellbaren Zählers 3 weiterschaltet. Man kann kiert ist. Mit dem Auftreten des Suchbefehls wird die Schaltung so auslegen, daß das Weiterschalten diese Markierung aufgehoben, und die Kippstufe I des Zählers 10 zur selben Zeit erfolgt wie die Rück- bleibt nicht mehr in der »0«-Stellung. Sie wird nun stellung des Zählers 14, wie unten erläutert wird. durch die Impulse der Vergleichsfrequenz gesteuert, Der erste Bezugsimpuls auf der Leitung 6 bringt die 60 welche nach dem Suchbefehl eintreffen. Impulse am Kippstufe 21 in den »0«-Zustand. Ihr »0«-Ausgang »1 «-Ausgang (Leitung 18) stellen den Zähler 14 auf ist über die Leitung 22 mit dem »0«-Eingang der Null und halten ihn in dieser Stellung. Nach dem Kippstufe 30 verbunden. Die Kippstufe 21 bleibt in Ende jedes dieser Impulse beginnt der Zähler 14 von der »0«-Stellung, bis ein neuer Suchlauf beginnt. Null an zu zählen. Der Suchlauf ist beendet, wenn Hierbei wird sie vom Signal auf der Leitung 13 in die 65 der erste Bezugsimpuls eintrifft. Dies ist erst möglich, »1 «-Stellung gebracht. Die Leitung 22 bleibt also im wenn die Vergleichsperiode länger geworden ist als Regelbereich markiert, und die Kippstufe 30 bleibt in die Bezugsperiode. Da die Kippstufe I durch die der »0«-Stellung, so daß Impulse auf der Leitung 5 Rückflanken der Vergleichsimpulse gesteuert wirdlevel 7. The comparison level 9 according to FIG. 2 enables 45 The fourth and fifth signals show the state search mode with half the output frequency of the "1" and "0" outputs of flip-flop 30 adjustable counter 3. Serves for frequency division (F i g. 2 and I F i g. 3). The signal 1.1 shows the game Trigger stage 30. Line 5 is with the cycle status at the »1« output and line 1.0 is the state input and line 18 with the "1" output at the "0" output. The tilting stage I and the tilting stages connected to this flip-flop. Line 18 delivers 50 II to VI through the trailing edges of the pulses therefore the counter 14 square-wave pulses that cause controlled. The line 18 a, which leads to the counter 10, that the counter is now connected to the "0" output of flip-flop I during one of two periods the reference frequency is blocked. The tracks and not at the "!." Exit, as in Fig. 2 device 18 α leads the same pulses to the counter 10, shown. During normal operation, the »1« output is on which consequently has a binary "0" every two periods of the output frequency 55, since the "0" input mardes adjustable counter 3 advances. One can be kated. When the search command occurs, lay out the circuit in such a way that switching onwards removes this marking, and the flip-flop I of the counter 10 takes place at the same time as the return no longer remains in the "0" position. She will now position of the counter 14, as will be explained below. controlled by the pulses of the comparison frequency, The first reference pulse on line 6 brings the 60 that arrive after the search command. Impulses on Flip-flop 21 in the "0" state. Your “0” output “1” output (line 18) set up counter 14 is zero via line 22 with the "0" input and hold it in this position. After this Flipper 30 connected. The flip-flop 21 remains at the end of each of these pulses, the counter 14 starts from the »0« position until a new search begins. Counting to zero. The search is finished when Here it is from the signal on line 13 in which 65 the first reference pulse arrives. This is only possible "1" position brought. The line 22 remains in when the comparison period has become longer than The control range is marked and the flip-flop 30 remains in the reference period. Since the flip-flop I through the the "0" position, so that pulses on line 5 trailing edges of the comparison pulses are controlled

und da diese Impulse relativ lang sind, tritt das Ende gleichsstufe 7 liefert, selbst das maximale Potential des Suchlaufs (Pfeil Ende), wie in Fig. 3 dargestellt, als Signalkomponente. Dieses überlagert sich sowohl während eines Impulses der Vergleichsfrequenz ein. dem Regelsignal während des Ruhestandes als Das sechste Signal in der Fig. 3 zeigt das Signal auch dem festen Signal während des Suchlaufes geam »1 «-Ausgang der Kippstufe II, der ersten des 5 maß der vorliegenden Erfindung. Ein Ausführungs-Zählers 10. Bei Regelbetrieb bleiben die Kippstufen beispiel eines hierfür geeigneten Digital-Analogdes Zählers 10 in der Stellung, in die sie bei dem Wandlers zeigt Fig. 5. Ein Ausführungsbeispiel einer vorhergehenden Suchlauf gebracht wurden. Es wird Phasenvergleichsstufe, welche das kombinierte Signal angenommen, daß der vorhergehende Suchlauf den liefert, wird an Hand der F i g. 8 beschrieben.
Wert 13 ergeben hat, der durch die binäre Zahl 01011 io An Hand der Fi g. 5 wird ein Ausführungsbeispiel dargestellt ist. Die Kippstufe II (Binärzahl 1) befindet der Vergleichsstufe 9, des Zählers 10 mit dem nachsich also im »1 «-Zustand. Der Suchbefehl (Leitung geschalteten Digital-Analogwandler 11 und des 13) stellt alle Kippstufen auf Null zurück (Markie- Zählers 14 mit dem nachgeschalteten Impulsformer rung RAZ U-Wl). Die erste Rückflanke am »0«-Aus- 28 beschrieben. Der Zähler 14 erhält über die Eingang der Kippstufe I nach dem Ende des Suchbefehls 15 gangsleitung 15 eine Steuerfrequenz von 1 MHz vom bringt die Kippstufe II in die »1 «-Stellung. Der Festfrequenzgenerator 16. Der Zähler hat ein festes Zähler 10 liefert somit an die Leitung 12 (F i g. 2) Teilungsverhältnis von 1:100. Er besteht aus drei eine binäre »1«, und die Frequenz des Oszillators 2 Stufen. Die erste Stufe umfaßt zwei bistabile Kippnimmt infolgedessen um einen vorgegebenen Betrag stufen A und B, so daß sich ein Teilungsverhältnis ab. Mit dem darauf erfolgenden Vergleichsimpuls 20 von 1 :4 ergibt. Die zweite Stufe bzw. dritte Stufe wird die Kippstufe / umgeschaltet, und der Zähler 14 umfaßt je drei bistabile Kippstufen C, D, E bzw. beginnt zu zählen. Er kann aber keinen vollen Zähl- F, G, H. Diese sind jeweils so geschaltet, daß sich ein zyklus durchlaufen, wie oben erklärt. Der folgende Teilungsverhältnis von 1:5 ergibt. Die Kippstufe A Vergleichsimpuls stellt den Zähler 14 zurück und ist für die Eingangsfrequenz von 1 MHz ausgelegt schaltet die Kippstufe II in den »0«-Zustand. Diese 25 und liefert an die Kippstufe B eine Frequenz von erzeugt dann am »1 «-Ausgang einen Impuls, der die 500 kHz. Die Kippstufen B bis H (und die Kippfolgende Kippstufe III (Binärstelle 2) betätigt. Deren stufen I bis VI der Vergleichsstufe 9 und des Zählers Ausgangssignal ist das siebte Signal in F i g. 3. 10) sind Kippstufen mit mehreren Ausgängen.and since these pulses are relatively long, the end of the same stage 7 delivers even the maximum potential of the search run (arrow end), as shown in Fig. 3, as a signal component. This is superimposed both during a pulse of the comparison frequency. The sixth signal in FIG. 3 also shows the signal to the fixed signal during the search run at the "1" output of flip-flop II, the first of the 5 measure of the present invention. An execution counter 10. During normal operation, the flip-flops, for example of a digital-analog of the counter 10 suitable for this, remain in the position in which they are shown in the converter in FIG. 5. An embodiment of a previous search run was brought. The phase comparison stage which assumes the combined signal that the previous search delivers is shown on the basis of FIG. 8 described.
Has resulted in the value 13, which is determined by the binary number 01011 io. 5 shows an exemplary embodiment. The flip-flop II (binary number 1) is located in the comparison stage 9, the counter 10 with which it is in the "1" state. The search command (line connected digital-to-analog converter 11 and 13) resets all flip-flops to zero (Markie counter 14 with the downstream pulse shaper RAZ U-Wl). The first trailing edge on "0" -Out- 28 is written. The counter 14 receives via the input of the flip-flop I after the end of the search command 15 output line 15 a control frequency of 1 MHz from brings the flip-flop II into the "1" position. The fixed frequency generator 16. The counter has a fixed counter 10 thus supplies division ratio of 1: 100 to the line 12 (FIG. 2). It consists of three a binary "1", and the frequency of the oscillator 2 levels. The first stage comprises two bistable toggles as a result of which stages A and B by a predetermined amount, so that a division ratio is reduced. With the subsequent comparison pulse 20 of 1: 4 results. The second stage or third stage is switched over to the flip-flop /, and the counter 14 comprises three bistable flip-flops C, D, E or begins to count. However, it cannot count full F, G, H. These are each switched in such a way that a cycle runs through, as explained above. The following division ratio of 1: 5 results. The flip-flop A comparison pulse resets the counter 14 and is designed for the input frequency of 1 MHz and switches the flip-flop II to the "0" state. This 25 and delivers a frequency of to the flip-flop stage B then generates a pulse at the "1" output, which is 500 kHz. The flip-flops B to H (and the flip-flop flip-flop III (binary digit 2) actuated. Their levels I to VI of the comparison stage 9 and the counter output signal is the seventh signal in FIG. 3, 10) are flip-flops with several outputs.

Der folgende Vergleichsimpuls löst eine neue Ver- In F i g. 6 ist eine dieser Kippstufen gezeigt. Sie gleichsperiode bei dieser Frequenz des Oszillators 2 30 hat zehn Klemmen, die mit 1 bis 10 bezeichnet sind, aus. Der nächste Impuls stellt den Zähler 14 auf Null, Die Klemmen 3 und 7 liegen an der Stromversorgung, bevor er seinen Zählzyklus beendet hat und stellt Die Klemme 4 ist der Eingang. Die Steuerung der ebenso auch die Kippstufe II in den »1 «-Zustand. Kippstufe erfolgt durch negative Impulse. Die Zu-Das Ausgangssignal hat nun den binären Wert 3, und führung der Impulse erfolgt über zwei Kondensadie Frequenz des Oszillators vermindert sich wieder- 35 toren. Einerseits gelangt der Impuls an die Basis um um denselben Betrag. eines Transistors 74, dessen Kollektor am »1«-Aus-Die Kippstufen IV bis VI arbeiten wie die Kipp- gang 6 liegt und an der Basis eines Transistors 75, stufe III. Wenn die Kippstufen IV und V vor dem dessen Emitter am anderen »1 «-Ausgang 8 liegt. An-Suchlauf in der Stellung »1« sind, so werden sie dererseits gelangt der Impuls an die Basis eines durch den Suchbefehl, wie die Kippstufe II, auf »0« 40 Transistors 76, dessen Kollektor an einem »0«-Auszurückgestellt. Wenn die Kippstufe VI vor dem Such- gang 10 und an der Basis eines Transistors 77, dessen befehl in der Stellung »0« ist, so bleibt sie wie die Emitter am anderen »0«-Ausgang 9 liegt. Für die Kippstufe III in der Stellung »0«. Arbeitsweise als Zählstufe sind die Klemmen 1 und 6 Es wird nun angenommen, daß die Vergleichsfre- und die Klemmen 5 und 10 miteinander verbunden, quenz kleiner als die Bezugsfrequenz ist, wenn das 45 Die Klemme 2 ist der Rückstelleingang. Positive Im-Ausgangssignal des Zählers 10 den binären Wert 3 pulse zur Rückstellung werden der Basis eines Tranhat. Während der Vergleichsperiode bei dieser Ver- sistors 78 zugeführt, wodurch die Kippstufe in die gleichsfrequenz beendet der Zähler 14 seinen Zyklus Nullage gelangt, so daß die Markierung an den und liefert den ersten Bezugsimpuls, der die Kipp- »!«-Ausgängen 6 und 8 verschwindet und dafür die stufe 21 (Fig. 2) in den »0«-Zustand versetzt (Pfeil 5° »O«-Ausgänge 9 und 10 markiert werden.
Ende, Fig. 3). Der Vergleichsimpuls, der am Ende Die KippstufeB erhält Impulse mit einer Frequenz dieser letzten Vergleichsperiode eintrifft, kann die von 500 kHz und liefert am »0«-Ausgang 9 negative 'Kippstufe I liicht- mehr- betätigen. Die Kippstufen II Impulse mit einer Frequenz von 250 kHz. Die beiden bis VI bleiben in der Stellung, in der sie am Ende des Kippstufen Ά und B teilen somit die Frequenz im Suchlaufes (binärer Wert 3 oder 00011) waren. Der 55 Verhältnis 1:4.The following comparison pulse triggers a new In F i g. 6 shows one of these flip-flops. You equal period at this frequency of the oscillator 2 30 has ten terminals, which are labeled 1 to 10, from. The next pulse sets the counter 14 to zero. The terminals 3 and 7 are connected to the power supply before it has finished its counting cycle and sets the terminal 4 is the input. The control of the tilting stage II in the "1" state as well. Flip-flop takes place through negative impulses. The output signal now has the binary value 3, and the pulses are routed via two capacitors. The frequency of the oscillator is reduced again. On the one hand, the impulse reaches the base by the same amount. of a transistor 74, the collector of which is at the “1” -off. The flip-flops IV to VI work like flip-flop 6 and the base of a transistor 75, stage III. If the flip-flops IV and V are in front of its emitter at the other "1" output 8. On search run are in the "1" position, then the pulse arrives at the base of a transistor 76, whose collector is reset to a "0" off. If the trigger stage VI is in front of the search gear 10 and at the base of a transistor 77, the command of which is in the “0” position, it remains at the other “0” output 9 like the emitter. For tilt level III in the "0" position. Terminals 1 and 6 are used as a counting stage. It is now assumed that the comparison frequency and terminals 5 and 10 are connected to one another, and that the frequency is lower than the reference frequency when the 45 Terminal 2 is the reset input. Positive Im output signal of the counter 10 the binary value 3 pulses for resetting become the base of a tranhat. During the comparison period this Versistor 78 is supplied, whereby the flip-flop ends in the same frequency, the counter 14 reaches its cycle zero position, so that the marking on the and delivers the first reference pulse, which the flip-flop "!" - outputs 6 and 8 disappears and step 21 (Fig. 2) is set to the “0” state (arrow 5 ° “O” outputs 9 and 10 are marked.
End, Fig. 3). The comparison pulse that arrives at the end of the flip-flop B receives pulses with a frequency of this last comparison period, can be that of 500 kHz and supplies negative 'flip-flop I light at the "0" output 9. The flip-flops II pulses with a frequency of 250 kHz. The two up to VI remain in the position in which they were at the end of the flip-flops Ά and B dividing the frequency in the search run (binary value 3 or 00011). The 55 ratio 1: 4.

Zähler 14 wird nicht mehr vor Beendigung des Um- In dem nachfolgenden Teiler mit dem Teilungslaufes auf Null zurückgestellt und liefert fortlaufend verhältnis 1: 5 sind die Kippstufen C, D und E an die Bezugsfrequenz an die Phasenvergleichsstufe 7. die Ausgänge 9 der vorhergehenden Kippstufen an-Die F i g. 4 zeigt eine Abwandlung der Anordnun- geschlossen. Es wird nun erklärt wie erreicht wird, gen nach F i g. 1 oder 2, in der das Signal, welches 60 daß die Kippstufen C, D und E nach fünf Eingangsdie Phasenvergleichsstufe 7 an die Leitung 8 gibt, impulsen auf die Kippstufe C wieder ihre Grundnicht an den Oszillator 2 gelangt, um in diesem dem stellung einnehmen. Der erste negative Ausgangs-Einstellsignal, das der Digital-Analogwandler 11 auf impuls der Kippstufe B versetzt die Kippstufe E in der Leitung 12 liefert, überlagert zu werden, sondern den »0«-Zustand. Nach dem fünften Impuls gelangt unmittelbar an den Digital-Analogwandler 11, um 65 die Kippstufe B in den »0«-Zustand, und deren dort der Spannung, die schrittweise erhöht wird, über- »0«-Ausgang 9 wird positiv markiert. In diesem lagert zu werden. In einem bevorzugten Ausführungs- Augenblick ist auch der »0«-Ausgang 5 bis 10 der beispiel enthält das Signal, welches die Phasenver- Kippstufe E positiv markiert. Diese Ausgänge sindCounter 14 is no longer reset to zero in the subsequent divider with the division run and continuously delivers a ratio of 1: 5, the flip-flops C, D and E are at the reference frequency to the phase comparison stage 7. The outputs 9 of the previous flip-flops are at -The F i g. 4 shows a modification of the arrangement. It will now be explained how it is achieved according to FIG. 1 or 2, in which the signal which 60 that the flip-flops C, D and E gives after five inputs to the phase comparator 7 on the line 8, pulses on the flip-flop C again does not reach the oscillator 2 in order to assume the position in this . The first negative output setting signal, which the digital-to-analog converter 11 sends to the pulse of the flip-flop B , the flip-flop E delivers in the line 12, to be superimposed, but the "0" state. After the fifth pulse, the digital-to-analog converter 11 goes directly to the flip-flop B at 65, and its voltage, which is gradually increased, over- "0" output 9 is marked positive. To be stored in this. In a preferred embodiment, the “0” output 5 to 10 of the example also contains the signal which marks the phase shift flip-flop E as positive. These exits are

7 87 8

über Leitungen 31 und 32 an die beiden Eingänge Doppelimpuls am Ausgang der Kippstufe B. Einevia lines 31 and 32 to the two inputs double pulse at the output of flip-flop B. One

einer UND-Schaltung 33 angeschlossen. Die Leitung Leitung 41 ist im ersten Teil von 2 μβ dieser Periodean AND circuit 33 is connected. The line line 41 is in the first part of 2 μβ of this period

ist dabei über eine ODER-Schaltung 34 geführt, deren markiert (positiver Impuls) und ist im zweiten Teilis guided via an OR circuit 34, whose marked (positive pulse) and is in the second part

Ausgangsleitung mit 35 bezeichnet ist. Der Ausgang von 2 μβ nicht markiert. In diesem Teil von 2 μβ lie-Output line is denoted by 35. The output of 2 μβ not marked. In this part of 2 μβ

der UND-Schaltung 33 ist mit einer Leitung 36 ver- 5 fert die NOR-Schaltung 42 eine Markierung an ihrerthe AND circuit 33 is connected to a line 36 and the NOR circuit 42 has a marking on it

bunden, die im Vielfach zu den Rückstelleingängen Ausgangsleitung 43. Diese Leitung ist über einetied, the multiple to the reset inputs output line 43. This line is via a

der Kippstufen C, D und E führt. In dem betrach- ODER-Schaltung 45, deren Ausgangsleitung mit 46the flip-flops C, D and E leads. In the view OR circuit 45, the output line of which is marked 46

teten Moment gibt die UND-Schaltung 33 eine posi- bezeichnet ist, an die Rückstelleitung 44 angeschlos-At the last moment, the AND circuit 33 outputs a positive signal, which is connected to the reset line 44.

tive Markierung an die Leitung 36 und stellt die drei sen. Die Kippstufen F, G und H werden somit nachtive marking on the line 36 and represents the three sen. The flip-flops F, G and H are thus after

Kippstufen auf Null zurück. Der nächste negative io fünf Eingangsimpulsen in dem angegebenen Teil vonFlip-flops back to zero. The next negative io five input pulses in the specified part of

Impuls, den die Kippstufe B abgibt, ist der erste Im- 2 μβ zurückgestellt.The impulse emitted by the flip-flop B is reset by the first Im- 2 μβ.

puls der nun folgenden Zählung. Dabei ist zu beach- Eine Leitung 39 α liegt an einem Eingang einer ten, daß die Ausgangsimpulse der Kippstufe E eben- ODER-Schaltung 47, die mit einer UND-Schaltung falls positive Impulse sind, die während des fünften 48 mit Sperreingang so zusammengeschaltet ist, daß Doppel-Eingangsimpulses eines jeden Zyklus abge- 15 sich eine bistabile Kippschaltung ergibt. Der Ausgang geben werden. Die Frequenz der Ausgangsimpulse der ODER-Schaltung 47 liegt über eine Leitung 49 beträgt daher 250:5 = 50 kHz. Vom Ausgang 8 der an dem Eingang der UND-Schaltung 48. Deren Aus-Kippstufe können über eine Leitung 37 negative Im- gang ist über eine Leitung 50 mit einem Eingang pulse mit derselben Frequenz entnommen werden. einer UND-Schaltung 51 verbunden, deren Ausgangpulse of the now following count. It should be noted- A line 39 α is at an input one th that the output pulses of the flip-flop E even- OR circuit 47, which are with an AND circuit if positive pulses, which is interconnected during the fifth 48 with blocking input that a double input pulse of each cycle results in a bistable multivibrator. The exit will be. The frequency of the output pulses from the OR circuit 47 is therefore 250: 5 = 50 kHz via a line 49. From the output 8 of the at the input of the AND circuit 48. Its flip-flop can be taken via a line 37 negative input via a line 50 with an input pulse with the same frequency. connected to an AND circuit 51, the output of which

Die dritte Stufe des Zählers 14, welche die Kipp- 20 an der Leitung 6 für die Bezugsfrequenz liegt. Eine stufen F, G und H enthält, arbeitet wie die vorher- Leitung 50 a liegt an dem anderen Eingang der gehende zweite Stufe. Es muß jedoch beachtet wer- ODER-Schaltung 47. Die Markierung auf der Leiden, daß die erste Kippstufe F keine positiven Im- tung 39 während der ersten vier Teile des Zyklus der pulse mit der Länge Vs, sondern negative Impulse mit Kippschaltungen F, G, H bewirkt ein Dauersignal im der Länge Vs erhält. Die dritte Kippstufe H wird bei 35 Kreis 47-49-48-50, 50a-47. Dieses Signal wird nur dem fünften dieser Doppelimpulse (⁴/s negativ, Vs po- unterbrochen, wenn eine Markierung auf den Sperrsitiv) auf Null zurückgestellt. Negative Impulse mit eingang der UND-Schaltung 48 gelangt. An dem ander Länge von Vs einer Periode, d. h. mit einer deren Eingang der UND-Schaltung 51 liegt eine Lei-Frequenz von 10 kHz, gelangen von den miteinander tung 43 a. Während des Regelbetriebes, wenn der verbundenen Klemmen 1 bis 6 über die Leitung 39 30 Zähler 14 dauernd seine Endstellung erreicht, gelanvon einer NOR-Schaltung 42 und einer ODER-Schal- gen über die NOR-Schaltung 42 und die UND-Schaltung 45 zu den Kippstufen F, G und H zur zyklischen tung 51 Bezugsimpulse mit einer Länge von 2 μβ auf Zurückstellung und als Vergleichsfrequenz an die die Leitung 6.
Phasenvergleichsstufe 7. Während des Suchlaufes wird der Zähler 14 durchThe third stage of the counter 14, which the toggle 20 is on the line 6 for the reference frequency. A stage contains F, G and H , works like the previous line 50 a is at the other input of the outgoing second stage. However, attention must be paid to the OR circuit 47. The marking on the Leiden that the first flip-flop F does not have a positive pulse 39 during the first four parts of the cycle of the pulses with the length Vs, but negative pulses with flip-flops F, G , H causes a continuous signal im of length Vs. The third tilting stage H is at 35 circle 47-49-48-50, 50a-47. This signal is only reset to zero on the fifth of these double ^{pulses (4} / s negative, Vs po- interrupted when a mark is on the positive). Negative pulses with the input of the AND circuit 48 arrives. At the other length of Vs of a period, ie with one of the input of the AND circuit 51 is a lei frequency of 10 kHz, get from each other device 43 a. During control operation, when the connected terminals 1 to 6 via the line 39 30 counter 14 continuously reaches its end position, a NOR circuit 42 and an OR circuit via the NOR circuit 42 and the AND circuit 45 reach the Flip-flops F, G and H for the cyclical device 51 reference pulses with a length of 2 μβ to reset and as a comparison frequency to the line 6.
Phase comparison stage 7. During the search, the counter 14 is through

Über eine Leitung 38 können negative Impulse mit 35 die Impulse der Vergleichsstufe 9 auf der Leitung 20Negative pulses with 35 can transmit the pulses from the comparison stage 9 to the line 20 via a line 38

der Frequenz 10 kHz direkt entnommen werden. bereits zurückgestellt, bevor die Zählung beendet ist.the frequency of 10 kHz can be taken directly. already reset before counting is finished.

Die Ausgangsimpulse der Kippstufe B mit der Fre- Die Leitung 20 ist mit der Rückstelleitung 52 verbunquenz 250 kHz haben eine Periodendauer von 4 μ8. den, die zum Rückstelleingang der Kippstufe B, zum Die negativen Rechteckimpulse am Ausgang 9 und anderen Eingang der ODER-Schaltung 34, zum andie positiven Impulse am Ausgang 8 haben eine 40 deren Eingang der ODER-Schaltung 45 und schließ-Länge von 2 μβ. — Die Impulse der Kippstufe E mit lieh zum Sperreingang der UND-Schaltung 48 führt, der Frequenz 50 kHz haben eine Periodendauer von Die Unterbrechung der Markierung auf der Leitung 20 μβ. Die positiven Impulse am Ausgang 9 und die 50 steuert die UND-Schaltung 51 undurchlässig, so negativen Impulse an den Ausgängen 8 und 1 bis 6 daß keine Impulse mehr auf die Leitung 6 gelangen, haben eine Länge von 4μ5. — Die Impulse der Kipp- 45 Die in F i g. 5 ebenfalls dargestellte Vergleichsstufe H mit der Frequenz 10 kHz haben eine Peri- stufe 9 wird nun beschrieben. Die Suchlauf-Kippstufe odendauer von 100 μβ, und die negativen Impulse an 21 dieser Vergleichsstufe 9 (Fig. 2) ist aus einer den Ausgängen 8 und 1 bis 6 haben eine Länge ODER-Schaltung 23 und einer UND-Schaltung 24 von 20 μβ. gleich wie die Kippschaltung im Teil 28 aufgebaut.The output pulses of the flip-flop B with the frequency The line 20 is connected to the reset line 52 250 kHz have a period of 4 μ8. the, to the reset input of the flip-flop B, to the negative square-wave pulses at the output 9 and the other input of the OR circuit 34, to the positive pulses at the output 8 have a 40 whose input of the OR circuit 45 and closing length of 2 μβ. - The pulses of the trigger stage E with borrowed leads to the blocking input of the AND circuit 48, the frequency 50 kHz have a period of the interruption of the marking on the line 20 μβ. The positive pulses at the output 9 and the 50 controls the AND circuit 51 impermeably, so negative pulses at the outputs 8 and 1 to 6 that no more pulses reach the line 6, have a length of 4μ5. - The impulses of the tilting 45 The in F i g. 5 also shown comparison stage H with the frequency 10 kHz have a peri stage 9 will now be described. The search flip-flop or duration of 100 μβ, and the negative pulses at 21 of this comparison stage 9 (Fig. 2) is from one of the outputs 8 and 1 to 6 have a length OR circuit 23 and an AND circuit 24 of 20 μβ. constructed in the same way as the toggle switch in part 28.

Die zuletzt genannten Impulse sind für die Phasen- 50 Nachdem der Suchbefehl über die Leitung 13 der Vergleichsstufe zu breit. Sie werden deshalb zur Ver- ODER-Schaltung 23 zugeführt wurde, ist die Auskürzung auf 2 μβ mit den Impulsen der Kippstufe E gangsleitung 29 der UND-Schaltung 24 dauernd mar-•und B kombiniert. In dieser Breite dienen sie zur "kiert, und das Suchlauf -Signal gelangt dauernd andie Rückstellung der dritten Zählerstufe. Sie werden Phasenvergleichsstufe 7. Eine Leitung 26 α vom Ausauch in der Stufe 28 in Nadelimpulse umgeformt und 55 gang der ODER-Schaltung 23 ist über einen Inverter dann der Phasenvergleichsstufe 7 zugeführt. 53 und die Leitung 22 mit dem »0«-Eingang derThe last-mentioned pulses are too wide for the phase 50 After the search command via line 13 of the comparison stage. They are therefore fed to the OR circuit 23, the abbreviation to 2 μβ with the pulses of the trigger stage E output line 29 of the AND circuit 24 is continuously mar- • and B combined. In this width they are used for "kiert", and the search signal is continuously sent to the reset of the third counter stage. They become phase comparison stage 7. A line 26 α from the Ausauch in stage 28 is converted into needle pulses and 55 output of the OR circuit 23 is over an inverter is then fed to the phase comparison stage 7. 53 and the line 22 with the “0” input of the

Diese Umformung in Nadelimpulse wird nun be- Kippstufe 30 (I) verbunden. Im »1 «-Zustand derThis conversion into needle pulses is now connected to flip-flop 30 (I). In the "1" state of the

schrieben. Die Leitung 39 von Ausgang 1 bis 6 der Kippstufe 23-24, d. h. beim Suchlauf ist die Leitungwrote. The line 39 from output 1 to 6 of the flip-flop 23-24, i. H. when searching is the line

der Kippstufe H und zwei Leitungen 40 und 41, die 22 nicht markiert.the flip-flop H and two lines 40 and 41, the 22 not marked.

jeweils von dem Ausgang 1 bis 6 der Kippstufe E und 60 Die Kippstufe 30 nach Fi g. 2 ist hier die Kippdem Ausgang 8 der Kippstufe B kommen, sind an die stufe I, die genauso aufgebaut ist wie die Kippdrei Eingänge der NOR-Schaltung 42 angeschlossen. stufen B bis H des Zählers 14. Die Leitung 22 liegt Die Leitung 39 ist nicht markiert (negativer Impuls am Rückstelleingang dieser Kippstufe. Die Impulse im fünften Teil mit 20 μβ Länge des Zählzyklus C, der Vergleichsfrequenz gelangen über die Leitung 5 D, H). Dieser fünfte Teil erstreckt sich über die fünf 65 an den Eingang 4. Der »1«-Ausgang dieser Kippstufe Teile des Zählzyklus C, D, H. Eine Leitung 40 ist ist der Ausgang 1 bis 6, der keine Markierung abgibt, während des fünften Teils mit 4 μβ dieses Zyklus nicht wenn sie in der »O«-Stellung steht. Dieser Ausgang markiert. Dieser fünfte Teil erstreckt sich über einen liegt an der Leitung 20, der während des Suchlaufeseach from the output 1 to 6 of the flip-flop E and 60 The flip-flop 30 according to Fi g. 2 is here the Kippdem output 8 of the flip-flop B are connected to stage I, which is constructed in the same way as the three toggle inputs of the NOR circuit 42. levels B to H of the counter 14. The line 22 is. The line 39 is not marked (negative pulse at the reset input of this flip-flop. The pulses in the fifth part with a length of 20 μβ of the counting cycle C, the comparison frequency are sent via the line 5 D, H) . This fifth part extends over the five 65 to the input 4. The "1" output of this flip-flop is part of the counting cycle C, D, H. A line 40 is the output 1 to 6, which does not emit a marker, during the fifth Partly with 4 μβ this cycle not when it is in the "O" position. This exit marks. This fifth part extends over one which is on line 20, which is during the search

jedesmal dann einen Rückstellimpuls an den Zähler 14 abgibt, wenn ein Impuls auf der Leitung 5 die Kippstufe I in die »!.«-Stellung bringt. Der »O«-Ausgang dieser Kippstufe ist der Ausgang 9, der entgegengesetzt markiert, ist wie der »!.«-Ausgang 1 bis 6. . .-every time a reset pulse is emitted to the counter 14 when a pulse on the line 5 the Tilt stage I into the "!." Position. The "O" exit of this flip-flop is output 9, which is marked in the opposite direction, like the "!." output 1 until 6. . .-

In der Fig. 5 ist "eine Vergleichsfrequenz von 10 kHz an der Leitung 5 angegeben. Das ist die Frequenz, die nach dem Suchlauf beim Regelbetrieb vorhanden ist. Der Suchlauf beginnt bei der höchsten Frequenz des Oszillators 2, und die Vergleichsfrequenz, die der einstellbare Zähler 3 abgibt, ist in diesem Augenblick größer' als die Frequenz des Zählers 14. Zum Beispiel: Wenn der Oszillator 2 einen Frequenzbereich von 2 bis 6 MHz hat, so beginnt er den Suchlauf immer bei 6 MHz. Ist der einstellbare Zähler auf 3 MHz eingestellt, dann hat er ein Teiler-Verhältnis von 3 MHz : 10 kHz = 300. Bei Beginn des Suchlaufs liefert er also eine Vergleichsfrequenz von 6 MHz : 300 = 20 kHz. In Abhängigkeit von jedem Impuls, der über die Leitung 18 a dem Zähler 10 zugeführt wird (Ausgang 9 der Kippstufe I), vermindert dieser die Frequenz des Oszillators um einen bestimmten Betrag, z. B. (6-2) MHz: 32 = 125 kHz bei einem Zähler 10 mit zweiunddreißig Stellungen. Da der einstellbare Zähler 3 auf das Teilungsverhältnis 300 eingestellt wurde, nimmt die Vergleichsfrequenz schrittweise um 125 kHz : 300 = 0,4 kHz ab. Wenn die Vergleichsfrequenz kleiner als 10 kHz geworden ist, kann der Zähler 14 seinen Zählzyklus beenden, und er liefert einen Bezugsimpuls an die Leitung 6. Die Leitung 6 a sperrt die UND-Schaltung 24 und stellt die Kippstufe 23-24 zurück. Auf der Leitung 22 stellt sich eine dauernde Markierung ein, welche die Kippstufe I auf »0« zurückstellt. Diese Kippstufe spricht dann nicht mehr auf Vergleichsimpulse auf der Leitung 5 an. Die Leitung 20 wird nicht mehr markiert, so daß der Zähler normal arbeiten kann, d. h., er wird nicht vor dem Zyklusende zurückgestellt. Die Leitung 18 bleibt markiert, und der Zähler 10 bleibt auf dem erreichten Stand stehen. Der Analog-Digital-Wandler 11 liefert eine diesem Zählerstand entsprechende Einstellspannung an den Oszillator 2.In Fig. 5 "a comparison frequency of 10 kHz is indicated on the line 5. This is the frequency that is available after the search run in control mode. The search run begins at the highest frequency of the oscillator 2, and the comparison frequency, which is the adjustable Counter 3 outputs, is at this moment greater than the frequency of counter 14. For example: If the oscillator 2 has a frequency range of 2 to 6 MHz, it always starts the search run at 6 MHz. If the adjustable counter is at 3 MHz set, then it has a divider ratio of 3 MHz: 10 kHz = 300. At the start of the search, it delivers a comparison frequency of 6 MHz: 300 = 20 kHz, depending on each pulse that is sent to the counter via line 18a 10 (output 9 of flip-flop I), this reduces the frequency of the oscillator by a certain amount, e.g. (6-2) MHz: 32 = 125 kHz for a counter 10 with thirty-two positions on the division s ratio 300 has been set, the comparison frequency decreases gradually by 125 kHz: 300 = 0.4 kHz. When the comparison frequency has become less than 10 kHz, the counter 14 can end its counting cycle and it delivers a reference pulse to the line 6. The line 6 a blocks the AND circuit 24 and resets the flip-flop 23-24. A permanent marking appears on line 22, which resets flip-flop I to "0". This trigger stage then no longer responds to comparison pulses on line 5. Line 20 is no longer marked so that the counter can operate normally, that is, it is not reset before the end of the cycle. The line 18 remains marked, and the counter 10 remains at the reached level. The analog-digital converter 11 supplies a setting voltage corresponding to this counter reading to the oscillator 2.

Die Arbeitsweise des Zählers 10 mit den fünf binären Kippstufen II bis VI wurde in Verbindung mit F i g. 3 beschrieben. Für die binäre Funktion dienen die »1 «-Ausgänge 8 dieser Kippstufen. Zur Bildung des Analogsignals in dem Digital-Analog-Wandler 11 dient jeweils der »1«-Ausgang 1 bis 6.The operation of the counter 10 with the five binary flip-flops II to VI has been described in connection with F i g. 3 described. The "1" outputs 8 of these flip-flops are used for the binary function. For education of the analog signal in the digital-to-analog converter 11, the “1” output 1 to 6 is used in each case.

Der Digital-Analog-Wandler 11 nach Fig. 5 be- ·. steht aus. Schalttransistoren 54 .bis. 58, die von den '··■'"■ Ausgängen'!'bis 6 der KippstufenII IJiS^-VI-.über die "' Widerstände 59 bis 63 betätigt werden. Die Einstellspannung wird der Leitung 64 entnommen, die, wenn alle Transistoren gesperrt sind, über den Widerstand 65 eine große Spannung erhält. Diese Spannung ist im Falle der Fig. 2 ein fester Wert (+10 Volt). Im Falle der Fig. 4 wird sie der Ausgangsleitung 8 der Phasenvergleichsstufe 7 entnommen.· In letztgenanntem Fall hat die Spannung dieselbe konstante Komponente von 10 Volt und eine weitere konstante Komponente, die während des Suchlaufes zweckmäßig ist oder im eingeregelten Zustand eine veränderliche Komponente (Regelspannung). Die Transi- «5 stören 54 bis 58, die jeweils über die Kippstufen II bis VI für die binären Werte 1, 2, 4, 8 und 16 gesteuert werden, vermindern die Spannung auf der Leitung 64 und verbinden diese über die Widerstände 66 bis 70 mit Masse. Die Leitung 64 ist mit der Basis eines Verstärkertransistors 71 verbunden, an dessen Emitter die Ausgangsleitung 12 liegt.The digital-to-analog converter 11 according to FIG. Pending. Switching transistors 54 .bis. 58, which are actuated by the '·· ■'"■outputs'!'To 6 of the flip-flop stages II IJiS ^- VI - via the"' resistors 59 to 63. The setting voltage is taken from line 64 which, when all transistors are blocked, receives a high voltage via resistor 65. In the case of FIG. 2, this voltage is a fixed value (+10 volts). In the case of Fig. 4, it is taken from the output line 8 of the phase comparison stage 7. In the latter case, the voltage has the same constant component of 10 volts and a further constant component that is useful during the search or a variable component in the regulated state (control voltage ). The transients 54 to 58, which are each controlled via the flip-flops II to VI for the binary values 1, 2, 4, 8 and 16, reduce the voltage on the line 64 and connect it via the resistors 66 to 70 with mass. The line 64 is connected to the base of an amplifier transistor 71, at the emitter of which the output line 12 is connected.

In die Leitung 6 ist vor die Phasenvergleichsstufe 7 eine Inverterstufe 73 eingefügt.An inverter stage 73 is inserted into the line 6 before the phase comparison stage 7.

In den F i g. 7 und 9 sind zwei Ausführungsbeispiele für die Phasenvergleichsstufe 7 gezeigt. Es wird zuerst die einfachere Ausführung nach F i g. 9 erläutert. In the F i g. 7 and 9 show two exemplary embodiments for the phase comparison stage 7. It will first the simpler version according to FIG. 9 explained.

Über die Leitung 5 α gelangen die Impulse mit der Vergleichsfrequenz an die Basis eines Schalttransistors 79. Dies sind positive Impulse mit Vo der Länge einer Periode. Diese soll 10 kHz sein, wenn der Oszillator 2 im Regelbetrieb arbeitet, aber sie ist am Anfang eines Suchlaufes höher. Der Kollektor des Transistors 79 ist an eine Leitung 80 angeschlossen, an der ein Kondensator 81 liegt, der Sägezahnimpulse bildet, wenn der Transistor 79 zwischen den Vergleichsimpulsen gesperrt ist. Während dieser Impulse legt der Transistor 79 diese Leitung an Masse, wodurch der Kondensator 81 plötzlich entladen wird. Die maximale Spannung dieser Sägezahnimpulse beträgt etwa +3VoIt. Die Leitung 80 liegt an der Basis eines Transistors 82. Hierdurch wird dieser mehr oder weniger leitend gesteuert, sofern er nicht, wie unten beschrieben, gesperrt ist. Die Impulse mit der Vergleichsfrequenz werden über die Leitung 6 der Basis eines Schalttransistors 83 zugeführt. Dies sind schmale, negative Impulse mit einer Breite von etwa 2 με, deren konstante Folgefrequenz 10 kHz beträgt. Während des Suchlaufes treten diese Impulse nicht auf. Der Transistor 83 wird durch diese Impulse abwechselnd leitend und gesperrt, so daß die Sägezahnspannung abgetastet wird.The pulses with the comparison frequency reach the base of a switching transistor 79 via the line 5 α. These are positive pulses with Vo the length of one period. This should be 10 kHz when oscillator 2 is working in normal mode, but it is higher at the beginning of a search run. The collector of the transistor 79 is connected to a line 80 to which a capacitor 81 is connected, which forms sawtooth pulses when the transistor 79 is blocked between the comparison pulses. During these pulses, transistor 79 connects this line to ground, as a result of which capacitor 81 is suddenly discharged. The maximum voltage of these sawtooth pulses is about + 3VoIt. The line 80 is connected to the base of a transistor 82. This makes it more or less conductive, provided that it is not blocked, as described below. The pulses with the comparison frequency are fed to the base of a switching transistor 83 via line 6. These are narrow, negative pulses with a width of about 2 με, the constant repetition frequency of which is 10 kHz. These impulses do not occur during the search. The transistor 83 is alternately conductive and blocked by these pulses, so that the sawtooth voltage is sampled.

Die Kollektoren der Transistoren 82 und 83 sind miteinander über die in Serie geschalteten Dioden 84, 85 verbunden. Der Kollektor des Transistors 83 liegt über einen Widerstand 86 an der Spannung +10 Volt, und der Emitter liegt über einen Widerstand 87 an Masse. Die Widerstände sind so bemessen, daß wenn der Transistor 83 zwischen den Bezugsimpulsen leitend ist, an seinem Kollektor etwa + 5 Volt und seinem Emitter + 4 Volt liegen. Die Spannung + 4 Volt ist größer als die maximale Spannung von + 3 Volt, die bei der Abtastung der Sägezahnspannung an die Basis des Transistors 82 gelangen kann. Die Emitter der beiden Transistoren sind über eine Leitung 88 miteinander verbunden. Somit liegt, wenn sich die Sägezahnspannung aufbaut, die Spannung von +4VoIt am Emitter des Transistors 82 und sperrt diesen zwischen den Bezugsimpulsen. .DiQ Bezug'simpülse sperren äeö Tf ansistor 83.'Dadürcn wird " die Spannung von +4 Volt auf der Leitung 88 unterbrochen. Der Transistor 82 wird leitend und bildet den Stromkreis +10 Volt, Widerstand 86, Dioden 84 und 85, Kollektor und Emitter des Transistors 83, Widerstand 87, Masse. Der Transistor 82 ist in Abhängigkeit vom jeweiligen Momentwert der Sägezahnspannung mehr oder weniger leitend. Somit ergibt sich am Verbindungspunkt der Dioden 84 und 85 eine mehr oder weniger große Spannung, die von der jeweiligen Hohe der Sägezahnspannung abhängig ist. Diese Spannung gelangt zum Kondensator 89, der über die Leitung 90 an den Verbindungspunkt dieser Dioden~angeschlossen ist, und wird dort gespeichert'. Diese' Spannung liegt beispielsweise zwischen +6 und +9VoIt. Die Spannung am Kondensator 89The collectors of the transistors 82 and 83 are connected to one another via the series-connected diodes 84, 85 connected. The collector of the transistor 83 is connected to the voltage +10 volts via a resistor 86, and the emitter is grounded through a resistor 87. The resistances are dimensioned so that if the transistor 83 is conductive between the reference pulses, at its collector approximately + 5 volts and its emitter + 4 volts. The voltage + 4 volts is greater than the maximum voltage of + 3 volts, which can reach the base of transistor 82 when the sawtooth voltage is sampled. The emitters of the two transistors are connected to one another via a line 88. Thus lies if the sawtooth voltage builds up, the voltage of + 4VoIt at the emitter of transistor 82 and blocks this between the reference pulses. .DiQ cover sleeve lock äeö Tf ansistor 83.'Dadürcn will " the voltage of +4 volts on line 88 is interrupted. The transistor 82 becomes conductive and forms the circuit +10 volts, resistor 86, diodes 84 and 85, collector and emitter of transistor 83, Resistor 87, ground. The transistor 82 is dependent on the respective instantaneous value of the sawtooth voltage more or less conductive. Thus, at the junction of the diodes 84 and 85 a more or less large voltage, which depends on the respective level of the sawtooth voltage is. This voltage arrives at the capacitor 89, which is connected via the line 90 to the connection point of this Diodes ~ is connected, and is stored there '. This voltage is between +6 and + 9VoIt, for example. The voltage across the capacitor 89

11 1211 12

kann sich wegen der Diode 84 nicht über den Tran- Transistor 99 leitend und erzeugt auf der Leitung 88 sistor 83 entladen, weil diese Diode an einer niedri- eine Spannung von ungefähr 4 Volt, um wie in der geren Spannung von etwa +5 Volt liegt. Sie kann Anordnung nach Fig. 8 den Transistor 82 zu spersich auch nicht über den Transistor 82 entladen, weil ren. Zur selben Zeit sperrt die Spannung von ungedie Diode 85 über einen hohen Widerstand 91 an 5 fähr 5 Volt am Widerstand 86 den Transistor 100. einer Spannung von 10 Volt liegt, die höher als die Die Spannung am Kondensator 89 zwischen den Di-Signalspannung ist. öden 84 und 85 bleibt erhalten, da die Diode 85can not conduct itself through the transistor 99 because of the diode 84 and generates sistor 83 on the line 88, because this diode is at a low voltage of about 4 volts, as in the higher voltage of about +5 volts . It can also not discharge the transistor 82 via the transistor 82 to save the arrangement according to FIG . a voltage of 10 volts, which is higher than the voltage on capacitor 89 between the Di signal voltage. dull 84 and 85 is retained because the diode 85

Das Signal wird der Leitung 90 über die Zusam- durch die Spannung von 10 Volt, die am Ende desThe signal is transmitted to line 90 via the combined by the voltage of 10 volts, which at the end of the

menschaltung zweier Transistoren 92 und 92' ent- Widerstandes 91 liegt, gesperrt ist. Die Bezugsimpulseconnection of two transistors 92 and 92 'ent- resistor 91 is blocked. The reference pulses

nommen. Der Eingangswiderstand dieser Transistor- io sperren den Transistor 99, welcher die Transistorentook. The input resistance of this transistor io block the transistor 99, which the transistors

schaltung ist sehr hoch, damit sich der Kondensator 100 und 82 entsperrt. Der Transistor 100 liefertcircuit is very high so that the capacitor 100 and 82 unlocked. The transistor 100 delivers

nicht entlädt. In die Ausgangsleitung 8 ist ein Filter einen konstanten Strom, der sich aufteilt und einer-does not discharge. In the output line 8, a filter is a constant current that divides and one-

93 eingefügt, das in Fig. 11 gezeigt ist. seits über den Widerstand 103 und andererseits über93 shown in FIG. 11 is inserted. on the one hand over the resistor 103 and on the other hand over

Das Suchlaufsignal auf der Leitung 29 gelangt über die Dioden 84 und 85 zum Transistor 82 fließt. Der eine Zenerdiode 94 (3 Volt) an den Verbindungs- 15 Transistor 83 liefert einen Strom, der von dem jepunkt eines Widerstandes 95 mit einer Diode 96, weiligen Momentanwert der Sägezahnspannung abüber die die Spannung von +10 Volt an die Leitung hängig ist. Der Strom durch den Widerstand 87 ent-90 α gelegt wird. Während des Suchlaufes liegt ein hält die durch die Dioden 84 und 85 fließende Kom-Potential von etwa +5VoIt an der Leitung 29 der ponente. Die Differenz zwischen dem Strom vom Vergleichsstufe 9 (F i g. 4 oder 6), wodurch sich ein 20 Transistor 100 über die Diode 84 und dem Strom von Potential von 8 Volt hinter der Zenerdiode 94 und Transistor 82 über die Diode 85 ist der Differenzvon etwa 7,5 Volt hinter der Diode 96 auf der Lei- strom, der den Kondensator 89 lädt oder entlädt. Sotung90a ergibt. Das ist der Mittelwert der Regel- mit gibt es nur einen Punkt auf der Sägezahnkurve spannung, der sich nach dem Suchlauf ergibt. Da (den Mittelpunkt), in dem der Differenzstrom Null während des Suchlaufs keine Bezugsimpulse auftre- 35 gerade so groß ist, daß die unvermeidlichen Verluste ten, halten die Dioden 84 und 85 diese Spannung von des Kondensators zwischen den Bezugsimpulsen ausden Transistoren 83 und 82 fern. Nach dem Suchlauf geglichen werden. Entsprechend den jeweiligen Erwird die Markierung auf der Leitung 29 unter- fordernissen der Regelung verschiebt die Vergleichsbrochen, und die Spannung hinter der Diode 94 fällt stufe nach F i g. 7 die Phase des Momentanwertes der auf ungefähr 3 Volt. Die Diode 96 verhindert, daß 30 Sägezahnkurve so lange, bis die normale Phasenlage das Signal auf der Leitung 90 a ebenfalls auf 3 Volt eintritt und der Differenzstrom verschwindet. Auf fällt. diese Weise wird die dauernde PhasensynchronisationThe search signal on line 29 reaches transistor 82 via diodes 84 and 85. The one zener diode 94 (3 volts) to the connection 15 transistor 83 supplies a current from the j point of a resistor 95 with a diode 96, the momentary value of the sawtooth voltage over which the voltage of +10 volts is pending on the line. The current through the resistor 87 ent-90 α is placed. During the search, the Com potential of about + 5VoIt flowing through the diodes 84 and 85 is held on the line 29 of the component. The difference between the current from comparator 9 (Fig. 4 or 6), causing a 20 transistor 100 across diode 84 and the current of potential 8 volts behind zener diode 94 and transistor 82 across diode 85 is the difference of about 7.5 volts behind the diode 96 on the line current that charges or discharges the capacitor 89. Sotung90a results. That is the mean value of the control with there is only one point on the sawtooth curve voltage that results after the search run. Since (the center point), in which the differential current zero during the search run, no reference pulses occur, is just so large that the inevitable losses th, the diodes 84 and 85 keep this voltage away from the capacitor between the reference pulses from the transistors 83 and 82 . Be compared after the search. In accordance with the respective requirements, the marking on the line 29 is subject to the control shifts the comparison break, and the voltage behind the diode 94 falls step according to FIG. 7 the phase of the instantaneous value of the at about 3 volts. The diode 96 prevents the sawtooth curve from occurring until the normal phase position of the signal on the line 90 a also occurs at 3 volts and the differential current disappears. Falls on. this way the phase synchronization becomes permanent

Es wird nun die Phasenvergleichsstufe nach F i g. 7 erreicht. Wird die Stufe nach F i g. 7 in einer Schalbeschrieben. Die Impulse mit der Vergleichsfrequenz tung nach F i g. 2 verwendet, so ist die mittlere Spangelangen über die Leitung 5 α an den Transistor 79, 35 nung an dem Kondensator 89 etwa 5 bis 7 Volt, der auf der Leitung 80, die zum Kondensator 81 Diese Spannung wird der Zusammenschaltung der führt, eine Sägezahnspannung bildet. Die Spannung Transistoren 92 und 92' entnommen,
auf der Leitung 80 steuert den Kollektor-Emitter- Für die Zuführung der Regelspannung an den Osstrom des Transistors 82, wenn dieser nicht gesperrt zillator 2 der F i g. 2 ist es zweckmäßig, die Signale ist. Der Eingangs transistor 83 der Fig. 10 für das 40 auf der Leitung wieder zu invertieren und eine an-Bezugssignal ist in dieser Schaltung durch Transisto- dere Spannung zu verwenden. Hierzu ist ein Phasenren 99 und 100 ersetzt. Die negativen Impulse liegen umkehrtransistor 104 zwischen dem Transistor 92 an der Basis des Transistors 99, dessen Kollektor und dem Filter 93 eingefügt. Am Ausgang des Tranüber einen Widerstand 86 an +10 Volt und dessen sistors 104 erhält man eine Spannung von etwa 1,5 Emitter über den Widerstand 87 an Masse und über 45 bis 0,5 Volt.The phase comparison stage according to FIG. 7 reached. If the stage according to FIG. 7 described in a scarf. The pulses with the comparison frequency according to FIG. 2 is used, the mean span length over the line 5 α to the transistor 79, 35 voltage on the capacitor 89 is about 5 to 7 volts, which on the line 80, which leads to the capacitor 81 This voltage is the interconnection of the leads, a sawtooth voltage forms. The voltage taken from transistors 92 and 92 ',
on the line 80 controls the collector-emitter For the supply of the control voltage to the o current of the transistor 82, if this is not blocked zillator 2 of the FIG. 2 it is appropriate to the signals. The input transistor 83 of FIG. 10 for the 40 on the line to be inverted again and an on-reference signal is to be used in this circuit by means of the transistor voltage. For this purpose, phase runners 99 and 100 are replaced. The negative pulses are reversing transistor 104 between the transistor 92 at the base of the transistor 99, its collector and the filter 93 inserted. At the output of the Tran via a resistor 86 to +10 volts and its sistor 104, a voltage of about 1.5 emitter is obtained via the resistor 87 to ground and 45 to 0.5 volts.

die Leitung 88 am Emitter des Transistors 82 liegt. Die F i g. 7 zeigt noch ein weiteres Ausführungs-Die Basis des Transistors 100 liegt an einem Span- beispiel für die Zuführung des konstanten Suchlaufnungsteiler mit den Widerständen 101 und 102. Der signals. Die Suchlaufmarkierung an der Leitung 29 Emitter des Transistors 100 ist mit dem Kollektor des wird über eine Leitung 105 über eine Entkopplungs-Transistors 99 und mit dem Widerstand 86 verbun- 50 diode 106 dem Eingang des Transistors 104 zugeleiden. Der Kollektor des Transistors 100 liegt über tet, um diesen zu sperren. Über eine andere Leitung dem Widerstand 103 an Masse und .über die Dioden 1Q7 und eine.Entkopplungsdiode 108 und einen Wi-84, 85 am Kollektor des Transistors 82. Der jeweilige derständ 109 wird diese Markierung dem Ausgang Momentwert der Sägezahnspannung wird wie in des Transistors 104 zugeführt, um dort eine konstante Fig. 10 am Verbindungspunkt der beiden Dioden 55 Spannung von 1 Volt zu erzeugen,
gebildet und gelangt über die Leitung90 an den Das Ausgangsfilter 93 (Fig. 9) der Stufe nach Kondensator 89. Der Momentwert der Sägezahn- F i g. 7 und 8 enthält zwei abgestimmte Kreise 110 spannung steuert nicht mehr die an dem Kondensa- und 111, welche die Frequenz von 10 kHz sperren, tor liegende Spannung, sondern einen Lade-(Entlade-) um zu verhindern, daß der Oszillator 2 mit dieser Strom. . 60 Frequenz moduliert wird. Zeitglieder 112 und 113 line 88 is connected to the emitter of transistor 82. The F i g. 7 shows yet another embodiment. The base of the transistor 100 is connected to a voltage example for the supply of the constant search sequence divider with the resistors 101 and 102. The signal. The search mark on the emitter line 29 of the transistor 100 is connected to the collector of the diode 106 to the input of the transistor 104 via a line 105, a decoupling transistor 99 and the resistor 86. The collector of transistor 100 is over tet in order to block it. Via another line the resistor 103 to ground and .via the diodes 1Q7 and a.Entkopplungsdiode 108 and a Wi-84, 85 at the collector of the transistor 82. The respective derstands 109 will mark the output torque of the sawtooth voltage as in the transistor 104 is supplied in order to generate a constant Fig. 10 at the connection point of the two diodes 55 voltage of 1 volt,
and reaches the output filter 93 (FIG. 9) of the stage after capacitor 89 via line 90. The instantaneous value of the sawtooth F i g. 7 and 8 contains two matched circuits 110 voltage no longer controls the voltage on the capacitor and 111, which block the frequency of 10 kHz, but a charging (discharging) to prevent the oscillator 2 from using this Current. . 60 frequency is modulated. Timers 112 and 113

Zwischen den negativen Bezugsimpulsen ist der dienen zur Verbesserung der Filterwirkung.Between the negative reference pulses, the purpose is to improve the filter effect.

Hierzu 3 Blatt ZeichnunpenTo do this, 3 sheets of drawings

Claims

1 2 no large frequency jumps of the oscillator. It is therefore the object of the invention to improve the arrangement according to the main patent so that

1. Arrangement for setting and constant- that when switching from search mode to rule hold the frequency of an oscillator at which the oscillator frequency changed only slightly Phase control (fine control) the frequency of a becomes. According to the invention, this object is more precisely addressed Fixed frequency generator over a solved by that. during the search operation the Fixed counter and the frequency to be regulated Frequency of the oscillator after every second Erüber an adjustable counter for a phase range of the end value of the adjustable counter comparing device are given whose io is low and after reaching the da output signal acts on the oscillator and the intermediate end value of the frequency comparison during the frequency change (coarse adjustment) is carried out by, and that the phase comparison readjustment of the oscillator and the setting device are controlled in this way during the search mode be carried out with a bar which is only adjustable so that it escapes the middle of its control range The counter is designed to be manually operable and provides 15 speaking control voltage.

The invention will now be explained with reference to the drawings

Ler are set to zero and then the Fre- for example explained in more detail. It shows

frequency of the oscillator, starting with the highest F i g. 1 shows a block diagram of the arrangement according to FIG

Frequency, which is gradually reduced as long as the main patent,

until the fixed counter reaches its final value, 20 F i g. 2 shows a block diagram of the arrangement according to FIG

in front of the adjustable counter its end value is the invention.

has enough (search operation) and then the F i g. 3 shows a timing diagram for FIG. 2,

Phase comparison device is switched on F i g. 4 is a block diagram of a development of the

(Regular operation), according to main patent 1 516 769, da- invention,

by in that during ₂₅ Fig. 5 is a circuit diagram of the Teile9, 10, 11, 14, 28 of the search operation, the frequency of the oscillator (2) the F i g. 2 or 4,
after every second reaching the final value of the F i g. 6 a circuit diagram of a multivibrator,
adjustable counter (3) is decreased and according to FIG. 7 a circuit diagram of a first embodiment when the intermediate end game of the phase comparison stage 7 is reached,
value of the frequency comparison is carried out, ₃₀ Fig. 8 is a circuit diagram of a second embodiment and that the phase comparison device (7) for example the phase comparison stage 7 and
The search operation is controlled so that it is a circuit diagram of the output filter 93 shown in FIG.
The control voltage corresponding to the middle of its control range is now first given with reference to FIG. 1. Order described in the main patent 1 516 769

2. Arrangement according to claim 1, thereby giving ₃₅ ben. This figure is drawn somewhat differently than that indicates that the control voltage of the single Fig. 2 of the main patent and has partially other control voltage is superimposed. Reference number.

The fixed counter 14 serving as a frequency divider supplies the reference frequency. He is supported by the highly

40 precise fixed frequency generator 16 over the line

15 fed. The counter 14 is a ring counter which emits a pulse after each cycle. The frequency setting device 1 equals the counter 14-

The invention relates to an arrangement for one time with the counter 10 back to zero. The adjust and keeping constant the frequency of an Os- 45 equals stage 9 contains the AND circuit 17 with zillators, with the blocking input for phase control (fine control). Line 5 carries the comparison die Frequency of a high-precision fixed frequency gene frequency from the adjustable counter 3 to the other rators via a fixed counter and the input to be regulated to this AND circuit. The reference frequency Via an adjustable counter on a frequency is passed via the line 6 α to the blocking phase comparison device are given, the 50 input of the AND circuit 17. The search mode, which acts in the output signal on the oscillator and referred to in the following search run, begins at the highest the frequency change (coarse setting) through the new frequency of the oscillator 2. The divided down frequency setting of the oscillator and the adjustable frequency of the oscillator is so at the beginning of the search counter in which only the adjustable counter runs higher than the reference frequency. The exit is designed to be manually operable and when at 55 the AND circuit 17 is on the one hand via the line every frequency change the counter is set to zero 18 to the OR circuit 19, the output of which is and then the frequency of the oscillator, accompanying 20 with the reset input of the frequency starting at the highest frequency, gradually connected so divider 14, and on the other hand over the Leilange is decreased until the fixed counter its device 18 a connected to the input of the counter 10-end value reached before the adjustable counter is 60. With each pulse of the comparison frequency (lines Has reached the end value (search mode) and at device 5) the counter 10 then switches by one step the phase comparison device is switched on and the counter 14 is reset to zero, becomes (regular operation). Such an arrangement is higher in the reference frequency than the main reference patent 1516 769 proposed. frequency is, the counter 14 is set to zero each time

The arrangement has been found to reset to 65 before completing a counting cycle the main patent the accuracy of the frequency control. Therefore, the reference frequency is used during the it is also not sufficient if you do not want the search to be forwarded. The phases comparative Switching from search mode to control mode level 7, which does not receive the reference frequency, supplies