DE1564106B2 - METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR ELEMENT - Google Patents

METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR ELEMENT

Info

Publication number
DE1564106B2
DE1564106B2 DE19661564106 DE1564106A DE1564106B2 DE 1564106 B2 DE1564106 B2 DE 1564106B2 DE 19661564106 DE19661564106 DE 19661564106 DE 1564106 A DE1564106 A DE 1564106A DE 1564106 B2 DE1564106 B2 DE 1564106B2
Authority
DE
Germany
Prior art keywords
zones
zone
type
conduction type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19661564106
Other languages
German (de)
Other versions
DE1564106A1 (en
Inventor
Patrick Joseph Augustine Sidcup Kent McKeown (Großbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1564106A1 publication Critical patent/DE1564106A1/en
Publication of DE1564106B2 publication Critical patent/DE1564106B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Element Separation (AREA)

Description

Antimon verwendet, weil es keine besonderen Probleme des Gastransportes während des epitaktischen Aufwachsprozesses verursacht. Es könnten jedoch andere η-dotierende Diffusionssubstanzen bei Wahl geeigneter Umgebungsbedingungen verwendet werden. Ebensogut könnte ein n-channel Komplement dieses Elementes hergestellt werden. Es könnten andere Halbleiter verwendet werden, obwohl im allgemeinen die Oxydation ihrer Oberflächen keine befriedigende Maskierung ergeben würde. In solchen Fällen würde die Verwendung einer aufgebrachten Schicht eines geeigneten Materials,. beispielsweise Siliciummonoxyd, empfehlenswert sein.Antimony is used because there are no particular problems caused by gas transport during the epitaxial growth process. However, others could η-doping diffusion substances can be used if suitable ambient conditions are selected. An n-channel complement of this element could just as well be produced. Others could Semiconductors are used, although in general the oxidation of their surfaces is not satisfactory Masking would result. In such cases, the use of an applied layer of a suitable material ,. for example silicon monoxide, be recommended.

Ein Vorteil der beschriebenen Konstruktionsform besteht darin, daß das Element gegen das' Substrat isoliert ist. Damit ist es besonders vorteilhaft zur Eingliederung in eine monolithische Festkörperschaltung. An advantage of the construction form described is that the element against the 'substrate is isolated. It is therefore particularly advantageous for incorporation into a monolithic solid-state circuit.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (5)

■T-sten Leitungstyps auf einem oder mehreren Bereichen Patentansprüche: der Oberfläche einer Halbleiterplatte des zweiten ..-*..· ■ ι · .· ·.;;·; Leitungstyps aufgebracht wird, daß auf diese Ober-■ T-th conduction type on one or more areas claims: the surface of a semiconductor plate of the second ..- * .. · ■ ι ·. · ·. ;; ·; Line type is applied that on this upper 1. Verfahren zum Herstellen eines Feldeffekt- fläche epitaktisch eine Halbleiterschicht des zweiten transistorelementes in einer monolithischen Fest- 5 Leitungstyps aufgebracht wird, daß danach örtlich körperschaltung, dadurch gekennzeich- weiteres Verunreinigungsmaterial des ersten Lein e t, daß ein erstes Verunreinigungsmaterial des tungstyps auf die freie Oberfläche der epitaktisch geersten Leitungstyps auf einem oder mehreren Be- wachsenen Halbleiterschicht aufgebracht und das erreichen der Oberfläche einer Halbleiterplatte des ste Verunreinigungsmaterial zwischen der Halbleiterzweiten Leitungstyps aufgebracht wird, daß auf io platte und der Halbleiterschicht innerhalb der epitakdiese Oberfläche epitaktisch eine Halbleiter ι tisch gewachsenen Halbleiterschicht so diffundiert schicht des zweiten Leitungstyps aufgebracht l wird, daß1 eine oder mehrere Zonen des zweiten Leiwird, daß danach örtlich weiteres .Verunreini- tungstyps vollständig von einer Zone des ersten Leigungsmaterial des ersten Leitungstyps auf die tungstyps umgeben sind, daß dann innerhalb der freie Oberfläche der epitaktisch gewachsenen 15 Zone oder Zonen des zweiten Leitungstyps weiteres Halbleiterschicht aufgebracht und das erste Ver- Verunreinigungsmaterial des ersten Leitungstyps als unreinigungsmaterial zwischen der Halbleiter- Steuerzone oder -Zonen eindiffundiert wird, und daß platte und der ^Halbleiterschicht innerhalb der schließlich als Quellen-und Senkenelektroden ohmepitaktisch gewachsenen Halbleiterschicht so dif- sehe Kontakte an der Zone oder Zonen vom zweiten fundiert wird, daß eine oder mehrere Zonen des 20 Leitungstyp angebracht werden.1. A method for producing a field effect surface epitaxially a semiconductor layer of the second transistor element in a monolithic solid 5 conduction type is applied that then locally body circuit, characterized by further contamination material of the first line et that a first contamination material of the device type on the free surface the epitaxially grounded conduction type is applied to one or more grown semiconductor layer and the reaching of the surface of a semiconductor plate of the first impurity material between the semiconductor second conduction type is applied so that a semiconductor layer that is grown epitaxially on the epitaxial surface within the epitaxial surface diffuses in such a way layer of the second conduction type is applied 1 that 1 becomes one or more zones of the second conduction, that thereafter locally another the first conduction type is surrounded by the device type, that further semiconductor layer is then applied within the free surface of the epitaxially grown zone or zones of the second conduction type and the first impurity material of the first conduction type is diffused as impurity material between the semiconductor control zone or zones, and that the plate and the semiconductor layer within the semiconductor layer, which is finally grown ohmepitaxially as source and drain electrodes, have such different contacts at the zone or zones of the second that one or more zones of the conductivity type are attached. zweiten Leitungstyps vollständig von einer Zone Ein Ausführungsform der Erfindung soll im fol-second conduction type completely from a zone An embodiment of the invention is intended in the following des ersten Leitungstyps umgeben sind, daß dann genden an Hand der Zeichnung beschrieben werden, innerhalb der Zone oder Zonen des zweiten Lei- in der dieof the first line type are surrounded, that will then be described with reference to the drawing, within the zone or zones of the second line in which the tungstyps weiteres Verunreinigungsmaterial des F i g. 1 die Arbeitsgänge des Verfahrens nach dertion type further contaminant material of fig. 1 the operations of the procedure according to the ersten Leitungstyps als Steuerzone oder -zonen 25 Erfindung bei der Herstellung eines Feldeffekttransieindiffundiert wird, und daß schließlich als Quel- stors erläutert und diefirst conduction type as a control zone or zones 25 invention in the production of a field effect transieindiffused is, and that finally explained as Quelstors and the len- und Senkenelektroden ohmsche Kontakte an . F i g. 2 die Anordnung eines nach dem unten beder Zone oder Zonen vom zweiten Leitungstyp schriebenen Verfahren der Erfindung hergestelltenLen and sink electrodes on ohmic contacts. F i g. 2 the arrangement of a down operator Zone or zones of the second conductivity type described method of the invention angebracht werden. Feldeffekttransistorelementes zeigt.be attached. Field effect transistor element shows. 2. Verfahren nach Anspruch 1, dadurch ge- 3O Die Oberfläche einer p-leitenden Siliciumplatte 1 kennzeichnet, daß die Zone oder Zonen des mit einem spezifischen Widerstand von 30 bis ersten Leitungstyps mit der Steuerzone oder 50 Ω cm wird in üblicher Weise hergestellt und oxy- -zonen zusammenhängend ausgebildet werden. . diert. In das Oxyd werden unter Anwendung photo-2. The method according to claim 1, characterized in that the surface of a p-conductive silicon plate 1 indicates that the zone or zones with a resistivity of 30 to the first conductivity type with the control zone or 50 Ω cm is produced in the usual way and oxy - -zones are formed contiguously. . dated. Photo- 3. Verfahren nach Anspruch 1 oder 2, dadurch lithographischer Verfahrensmaßnahmen Fenster gegekennzeichnet, daß das Aufbringen des ersten 35 ätzt und danach durch diese Fenster Antimon in das Verunreinigungsmaterials unter Verwendung der Silicium diffundiert. Anschließend wird die Oxydmaskierenden Eigenschaften einer auf der Ober- schicht entfernt. In der Fig. IA ist im Querschnitt fläche der Halbleiterplatte gewachsenen oder ein Teil einer eine η-leitende diffundierte Zone 2 entniedergeschlagenen Schicht erfolgt. haltender Teil der Platte 1 dargestellt.3. The method according to claim 1 or 2, characterized by lithographic procedural measures window, that the application of the first 35 etches and then antimony through these windows into the Contaminant material using the silicon diffuses. Then the oxide masking Properties one on the top layer removed. In Fig. IA is in cross section surface of the semiconductor plate grown or a part of an η-conductive diffused zone 2 de-precipitated Shift takes place. holding part of the plate 1 shown. 4. Verfahren nach Anspruch3, dadurch ge- 40 Danach wird gemäß Fig. IB eine p-leitende SiIikennzeichnet, daß. eine Halbleiterplatte aus SiIi- . ciumschicht 3 mit einem spezifischen Widerstand von cium verwendet wird, und daß das Maskieren un-' etwa Iß cm auf der Oberfläche der Platte aufgeter Anwendung photolithographischer Verfahren wachsen. Ferner werden in dieser Schicht durch Difauf einer thermisch gewachsenen Siliciumoxyd- fusion von Phosphor unter Anwendung der Oxydschicht erfolgt. 45 maskierung und der Photolithographie η-leitende Zo-4. The method according to claim 3, characterized overall 40 Thereafter, in accordance with Fig. IB a p-type SiIikennzeichnet that. a semiconductor plate made of SiIi-. cium layer 3 is used with a resistivity of cium, and that the mask grows about 1 cm on the surface of the plate due to the use of photolithographic processes. Furthermore, a thermally grown silicon oxide fusion of phosphorus using the oxide layer is carried out in this layer by diffusion. 45 masking and photolithography η-conductive zo- 5. Verfahren nach Ansprüchen 1 bis 4, da- nen4 gebildet (Fig. 1 C). Die Diffusionen werden so . durch gekennzeichnet, daß Arsen oder Antimon lange fortgesetzt, bis die Zonen 4 mit den Zonen 2 auf einen Bereich oder Bereichen der Oberfläche unter Bildung getrennter und vollständig von n-leieiner p-leitenden-Hälbleiterplatte. durch Maskie-* tendem Silicium umgebenen p-leitenden Zonen 5 sich ren mittels Siliciumoxyd und Anwendung photo- .50 verbinden (Fig. 1 D).5. The method according to claims 1 to 4, formed by den4 (Fig. 1 C). The diffusions become like this . characterized in that arsenic or antimony continued until zones 4 with zones 2 on an area or areas of the surface with the formation of separate and completely of n-line ones p-type semiconductor plate. p-conductive zones 5 surrounded by masking silicon Ren by means of silicon oxide and application photo- .50 connect (Fig. 1 D). lithographischer Verfahren vor dem epitaktischen Zum Herstellen einer Gitterelektrode 6 in den Zo-lithographic process before the epitaxial To produce a grid electrode 6 in the zo- Aufwachsen der Halbleiterschicht aufgebracht nen 5 (F i g. 1 E) wird eine weitere dotierende Diffu-Growing the semiconductor layer applied nen 5 (Fig. 1 E) a further doping diffusion wird. ' ". ' sion und zum Herstellen öhmscher Quell- undwill. '".' sion and for producing Ohmic source and ..·■:■..,'-· ...·.. ■.-; :. Senk-Elektroden7 bzw. 8 eine p-dotierende Diffu-.. · ■: ■ .., '- · ... · .. ■ .-; :. Sink electrodes 7 and 8 a p-doping diffuser ' ' 55 sion (F i g. 1 F) durchgeführt.'' 55 sion (Fig. 1F) carried out. Die Fig.2 zeigt eine Teilschnittansicht des Elementes. Es ist erkennbar, daß die Zone der Gitterdiffusion 6 sich mit der Zone der einzelnen Diffusion 2 und 4 vereinigt. Quell-, Gitter- und Senk-Kontakte2 shows a partial sectional view of the element. It can be seen that the zone of the grating diffusion 6 unites with the zone of the individual diffusion 2 and 4. Source, grid and sink contacts Die Erfindung betrifft ein Verfahren zum Herstel- 60 sind bei 9, 10 bzw. 11 dargestellt. Die Gitterdiffulen eines Feldeffekttransistorelementes in einer mo- sion 6 könnte auch so durchgeführt werden, daß sie nolithischen Festkörperschaltung. entweder die Quell- oder die Senk-Elektrode umgibt.The invention relates to a method of manufacture 60 are shown at 9, 10 and 11, respectively. The lattice diffuses a field effect transistor element in a mo- sion 6 could also be carried out so that it Nolithic solid-state circuit. surrounds either the source or the sink electrode. Durch die Erfindung soll ein Verfahren zum Her- In diesem Falle braucht sie nicht mit der Zone der stellen eines zur Eingliederung in eine monolithische einzelnen Diffusionen 2 und 4 zusammenzuhängen. Festkörperschaltung geeigneten Feldeffekttransistor- 65 Besondere Kontakte an 6 sowie an 2 und 4 würden elementes angegeben werden. dann voneinander unabhängige Gitter-Elektroden er-The invention aims to provide a method for producing In this case it does not need to be associated with the zone of the make one for incorporation into a monolithic individual diffusions 2 and 4 related. Solid-state circuit suitable field effect transistor 65 Special contacts on 6 as well as on 2 and 4 would element must be specified. then independent grid electrodes Diese Aufgabe wird erfindungsgemäß dadurch ge- geben,
löst, daß ein erstes Verunreinigungsmaterial des er- Für die anfängliche η-dotierende Diffusion wurdeAccording to the invention, this object is given by
solves that a first impurity material became the For the initial η-doping diffusion
DE19661564106 1963-11-15 1966-01-14 METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR ELEMENT Pending DE1564106B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB4522863A GB1026489A (en) 1963-11-15 1963-11-15 Semiconductor device fabrication
GB403065A GB1022159A (en) 1963-11-15 1965-01-29 Transistors

Publications (2)

Publication Number Publication Date
DE1564106A1 DE1564106A1 (en) 1970-01-15
DE1564106B2 true DE1564106B2 (en) 1973-08-16

Family

ID=26238778

Family Applications (2)

Application Number Title Priority Date Filing Date
DEST22908A Pending DE1282795B (en) 1963-11-15 1964-11-06 Method for manufacturing semiconductor devices
DE19661564106 Pending DE1564106B2 (en) 1963-11-15 1966-01-14 METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR ELEMENT

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DEST22908A Pending DE1282795B (en) 1963-11-15 1964-11-06 Method for manufacturing semiconductor devices

Country Status (6)

Country Link
BE (2) BE655773A (en)
CH (1) CH444972A (en)
DE (2) DE1282795B (en)
FR (1) FR1413748A (en)
GB (2) GB1026489A (en)
NL (2) NL6412862A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3538399A (en) * 1968-05-15 1970-11-03 Tektronix Inc Pn junction gated field effect transistor having buried layer of low resistivity
DE3302025A1 (en) * 1983-01-22 1984-07-26 Telefunken electronic GmbH, 6000 Frankfurt Process for producing an epitaxial-base transistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE547274A (en) * 1955-06-20
FR1341029A (en) * 1961-10-04 1963-10-25 Westinghouse Electric Corp Junction semiconductor diode development

Also Published As

Publication number Publication date
BE675638A (en) 1966-07-27
FR1413748A (en) 1965-10-08
CH444972A (en) 1967-10-15
DE1282795B (en) 1968-11-14
GB1022159A (en) 1966-03-09
BE655773A (en) 1965-05-17
NL6412862A (en) 1965-05-17
DE1564106A1 (en) 1970-01-15
GB1026489A (en) 1966-04-20
NL6600606A (en) 1966-08-01

Similar Documents

Publication Publication Date Title
DE2109874C3 (en) Semiconductor component with a monocrystalline silicon body and method for manufacturing
DE1614283C3 (en) Method for manufacturing a semiconductor device
DE2745857C2 (en)
DE1764281C3 (en) Method of manufacturing a semiconductor device
DE68928087T2 (en) Substrate structure for composite semiconductor device
DE2160427C3 (en)
DE3116268C2 (en) Method for manufacturing a semiconductor device
DE2655341A1 (en) SEMICONDUCTOR ARRANGEMENT WITH PASSIVATED SURFACE AND METHOD FOR MANUFACTURING THIS ARRANGEMENT
DE3038571C2 (en) Zener diode
DE2133979C3 (en) Method for manufacturing a semiconductor device
DE2357376B2 (en) MESA THYRISTOR AND METHOD OF ITS MANUFACTURING
DE1564829C3 (en) Method for manufacturing a field effect transistor
DE2133976A1 (en) Semiconductor arrangement, in particular mono-hthische integrated circuit, and Ver drive for their production
DE2155816A1 (en) Method for producing a semiconductor arrangement with at least one field effect transistor with an insulated gate electrode, and semiconductor arrangement produced by this method
DE1229650B (en) Process for the production of a semiconductor component with a pn transition using the planar diffusion technique
DE3039009C2 (en) Junction field effect transistor
DE2014797B2 (en) Method for producing semiconductor switching elements in an integrated semiconductor circuit
DE3932277C2 (en)
DE2752335B2 (en) Method of manufacturing a junction field effect transistor with a vertical channel
DE1802849B2 (en) METHOD OF MAKING A MONOLITHIC CIRCUIT
DE1564106B2 (en) METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR ELEMENT
DE69009820T2 (en) Semiconductor arrangement with one-dimensional doping conductors and method for producing such a semiconductor arrangement.
DE1288197C2 (en) PROCESS FOR MANUFACTURING A LARGE NUMBER OF FIELD EFFECT TRANSISTORS, ISOLATED FROM EACH OTHER
DE2021460A1 (en) Process for the production of semiconductor devices
DE1285625C2 (en) METHOD FOR MANUFACTURING A SEMICONDUCTOR COMPONENT