DE1549375B2 - Verfahren und einrichtung zur fehlerkorrektur bei der uebertragung bzw. arithmetischen verarbeitung von informationen im restklassensystem - Google Patents
Verfahren und einrichtung zur fehlerkorrektur bei der uebertragung bzw. arithmetischen verarbeitung von informationen im restklassensystemInfo
- Publication number
- DE1549375B2 DE1549375B2 DE19511549375 DE1549375A DE1549375B2 DE 1549375 B2 DE1549375 B2 DE 1549375B2 DE 19511549375 DE19511549375 DE 19511549375 DE 1549375 A DE1549375 A DE 1549375A DE 1549375 B2 DE1549375 B2 DE 1549375B2
- Authority
- DE
- Germany
- Prior art keywords
- numbers
- base
- digits
- zia
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/104—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error using arithmetic codes, i.e. codes which are preserved during operation, e.g. modulo 9 or 11 check
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Machine Translation (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19511549375 DE1549375B2 (de) | 1951-01-28 | 1951-01-28 | Verfahren und einrichtung zur fehlerkorrektur bei der uebertragung bzw. arithmetischen verarbeitung von informationen im restklassensystem |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19511549375 DE1549375B2 (de) | 1951-01-28 | 1951-01-28 | Verfahren und einrichtung zur fehlerkorrektur bei der uebertragung bzw. arithmetischen verarbeitung von informationen im restklassensystem |
| DEA0056570 | 1967-08-22 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE1549375A1 DE1549375A1 (de) | 1971-02-18 |
| DE1549375B2 true DE1549375B2 (de) | 1973-01-25 |
| DE1549375C3 DE1549375C3 (enrdf_load_stackoverflow) | 1974-04-25 |
Family
ID=25752905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19511549375 Granted DE1549375B2 (de) | 1951-01-28 | 1951-01-28 | Verfahren und einrichtung zur fehlerkorrektur bei der uebertragung bzw. arithmetischen verarbeitung von informationen im restklassensystem |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE1549375B2 (enrdf_load_stackoverflow) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2841252C2 (de) * | 1978-09-22 | 1982-04-22 | Izrail Jakovlevič Akušskij | Einrichtung zur Erkennung und Korrektur mehrfacher Fehler für arithmetische Operationen im Restklassensystem |
-
1951
- 1951-01-28 DE DE19511549375 patent/DE1549375B2/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE1549375C3 (enrdf_load_stackoverflow) | 1974-04-25 |
| DE1549375A1 (de) | 1971-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3339288C2 (enrdf_load_stackoverflow) | ||
| DE833868C (de) | Elektrische Stromkreise fuer Rechenmaschinen | |
| DE2417932A1 (de) | Verfahren und vorrichtung zum gewinnen der zyklischen codegruppe einer binaeren nachricht | |
| DE2619307A1 (de) | Multipliziereinrichtung | |
| DE4121453C2 (de) | Näherungsschlußfolgerungsvorrichtung | |
| DE1549375C3 (enrdf_load_stackoverflow) | ||
| DE3019473C2 (de) | Logikanalysator | |
| DE3340362A1 (de) | Verfahren und vorrichtung zur division von bcd-zahlen | |
| DE3132611C2 (enrdf_load_stackoverflow) | ||
| DE1549372C3 (enrdf_load_stackoverflow) | ||
| DE2633253A1 (de) | Datenbearbeitungssystem | |
| EP0840230A2 (de) | Vorrichtung zur Selektion von Adressenwörtern mittels Demultiplex-Decodierung | |
| EP0191452B1 (de) | Verfahren und Schaltungsanordnung zur Überwachung der Summe bzw. Differenz zweier Grössen durch Vergleich mit einer dritten Grösse in binärer Darstellung | |
| DE19851690A1 (de) | Residuum-Prüfung von Datenumwandlungen | |
| DE1549373C3 (de) | Verfahren zur Fehlererkennung und Einrichtung zur Durchführung des Verfahrens im Restklassensystem | |
| DE68911719T2 (de) | Verfahren und Vorrichtung, die schlechte Leistung eines Rechnersystemes diagnostisiert. | |
| DE102007040148B4 (de) | Mikroprozessor mit einer Schaltung zum Auswerten einer Vielzahl von Program Counter (PC)-Werten zur Erzeugung von Haltepunkt-Steuersignalen für eine Programmprotokolliereinheit | |
| DE3050418C2 (enrdf_load_stackoverflow) | ||
| DE2841252C2 (de) | Einrichtung zur Erkennung und Korrektur mehrfacher Fehler für arithmetische Operationen im Restklassensystem | |
| CH489058A (de) | Verfahren und Vorrichtung zur Fehlerkorrektur bei Übertragung und arithmetischer Verarbeitung von Informationen in Ziffernrechenmaschinen | |
| DE3303316A1 (de) | Verfahren und vorrichtung zur dezimalarithmetik | |
| DE2432979C3 (de) | Mit gemischter Zahlendarstellung arbeitende Einrichtung zum Multiplizieren zweier komplexer Zahlen und Addieren einer dritten komplexen Zahl zum Produkt | |
| DE102022126563A1 (de) | Verfahren zum Erzeugen einer Entscheidungshilfe, ob eine außerplanmäßige Wartung an einer Fertigungsstation durchzuführen ist | |
| DE1549546C3 (de) | Verfahren und Prüfgerät zum Prüfen eines elektronischen Digitalrechners | |
| CH489060A (de) | Verfahren und Vorrichtung zur Fehlererkennung bei Übertragung und arithmetischer Verarbeitung von Informationen in Ziffernrechenmaschinen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) |