DE1549372C3 - - Google Patents
Info
- Publication number
- DE1549372C3 DE1549372C3 DE19511549372 DE1549372A DE1549372C3 DE 1549372 C3 DE1549372 C3 DE 1549372C3 DE 19511549372 DE19511549372 DE 19511549372 DE 1549372 A DE1549372 A DE 1549372A DE 1549372 C3 DE1549372 C3 DE 1549372C3
- Authority
- DE
- Germany
- Prior art keywords
- numbers
- base
- alternative
- arithmetic unit
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/104—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error using arithmetic codes, i.e. codes which are preserved during operation, e.g. modulo 9 or 11 check
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Machine Translation (AREA)
- Debugging And Monitoring (AREA)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19511549372 DE1549372B2 (de) | 1951-01-28 | 1951-01-28 | Verfahren und einrichtung zur fehlerkorrektur bei der arithmetischen verarbeitung von informationen im restklassensystem |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19511549372 DE1549372B2 (de) | 1951-01-28 | 1951-01-28 | Verfahren und einrichtung zur fehlerkorrektur bei der arithmetischen verarbeitung von informationen im restklassensystem |
DEA0056567 | 1967-08-22 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1549372A1 DE1549372A1 (de) | 1971-03-25 |
DE1549372B2 DE1549372B2 (de) | 1973-01-25 |
DE1549372C3 true DE1549372C3 (enrdf_load_stackoverflow) | 1974-04-18 |
Family
ID=25752904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19511549372 Granted DE1549372B2 (de) | 1951-01-28 | 1951-01-28 | Verfahren und einrichtung zur fehlerkorrektur bei der arithmetischen verarbeitung von informationen im restklassensystem |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1549372B2 (enrdf_load_stackoverflow) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2841252A1 (de) * | 1978-09-22 | 1980-04-03 | Smolko | Einrichtung zur fehlererkennung und -korrektur fuer arithmetische operationen im restklassensystem |
-
1951
- 1951-01-28 DE DE19511549372 patent/DE1549372B2/de active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2841252A1 (de) * | 1978-09-22 | 1980-04-03 | Smolko | Einrichtung zur fehlererkennung und -korrektur fuer arithmetische operationen im restklassensystem |
Also Published As
Publication number | Publication date |
---|---|
DE1549372A1 (de) | 1971-03-25 |
DE1549372B2 (de) | 1973-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2060643A1 (de) | Schaltungsanordnung zur Korrektur von Einzelfehlern | |
DE2727685A1 (de) | Vorrichtung zur verarbeitung von daten | |
EP3825796A1 (de) | Verfahren und vorrichtung zum ki-basierten betreiben eines automatisierungssystems | |
DE2916619A1 (de) | System zum uebertragen binaerer daten ueber eine anzahl von kanaelen | |
DE2048365A1 (de) | Verfahren und Vorrichtung zur Erzeugung von Prufkodesegmenten auf das Auftreten von Quelldaten hin und zur Ermittelung von Feh lern in den Quelldaten | |
DE1474037C3 (de) | Paritätsprüfverfahren und -prüfeinrichtung für datenverarbeitende Maschinen | |
DE2417932A1 (de) | Verfahren und vorrichtung zum gewinnen der zyklischen codegruppe einer binaeren nachricht | |
DE2047868A1 (de) | Schaltung zur Korrektur von Einzel fehlern in den Wortern eines zyklischen (n, k) Codes | |
DE1125208B (de) | Elektrisches Vergleichsschaltungssystem | |
DE1549372C3 (enrdf_load_stackoverflow) | ||
DE1937259C3 (de) | Selbstprüf ende Fehlererkennungsschaltung | |
DE102020205394A1 (de) | Computerimplementiertes Verfahren und Vorrichtung zum Erstellen eines Knowledge Graph | |
DE69907622T2 (de) | Verfahren zur Fehlerkorrektur in einem in einer Mehrpegelspeicherzelle gespeicherten Binärwort, mit einer Minimumanzahl von Korrekturbits | |
DE3113189C2 (de) | Vorrichtung zur Umsetzung von digitalen Zeichencodes, die von einem Datenverarbeitungssystem empfangen oder geliefert werden | |
DE3789376T2 (de) | Verfahren zur Fehlererkennung und -korrektur in einem digitalen Rechner. | |
DE1549485C3 (de) | Anordnung zur Division binärer Operanden ohne Rückstellung des Restes | |
DE2426253B2 (de) | Vorrichtung zum ziehen der quadratwurzel aus einer binaeren zahl | |
DE1549375C3 (enrdf_load_stackoverflow) | ||
EP0433315A1 (de) | Schaltungsanordnung zur addition oder subtraktion von im bcd-code oder dual-code codierten operanden | |
EP0267499B1 (de) | Verfahren zur Paritätsbitermittlung und zur Überwachung der Übertragung beim Datenschieben sowie Schaltungsanordnung zur Durchführung der Verfahren | |
DE1549373C3 (de) | Verfahren zur Fehlererkennung und Einrichtung zur Durchführung des Verfahrens im Restklassensystem | |
EP1861974B1 (de) | Korrektur von einzelbitfehlern in dpsk-codierten codewörtern anhand der empfangenen kummulativen digitalen summe | |
EP0191452A1 (de) | Verfahren und Schaltungsanordnung zur Überwachung der Summe bzw. Differenz zweier Grössen durch Vergleich mit einer dritten Grösse in binärer Darstellung | |
EP0012828A1 (de) | Schaltungsanordnung zur Korrektur von bytestrukturierten Fehlern | |
DE2841252C2 (de) | Einrichtung zur Erkennung und Korrektur mehrfacher Fehler für arithmetische Operationen im Restklassensystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |