DE1524147B2 - Schaltungsanordnung zur betriebsbereitschaftskontrolle der pruefschaltungen fuer das addierwerk einer programmgesteuerten datenverarbeitungsanlage - Google Patents

Description

45

Die Erfindung betrifft eine Schaltungsanordnung zur Betriebsbereitschaftskontrolle der Prüf schaltungen für das binärdezimale Addierwerk einer programmgesteuerten Datenverarbeitungsanlage durch Erzeugen künstlicher Fehler.

Zur Kontrolle der Betriebsbereitschaft der Prüfschaltungen für das Addierwerk einer programmgesteuerten Datenverarbeitungsanlage war es bisher erforderlich, die Anlage außer Betrieb zu setzen, um Zugang zu den verschiedenen zu kontrollierenden Schaltungen zu erhalten und dann übliche Kontrollgeräte für eine mühsame Wartung anzuschließen. Dadurch war die Datenverarbeitungsanlage während eines beträchtlichen Zeitintervalls nicht einsatzbereit, was Unanehmlichkeiten für den Benutzer zur Folge hatte.

Es ist auch schon bekannt, die Funktionstüchtigkeit der Fehlerfeststelleinrichtung eines elektronischen Ringzählers durch Erzeugen künstlicher Fehler zu überprüfen. Dabei dient eine bistabile Kippschaltung zur Begrenzung der Dauer der künstlich erzeugten Fehlersignale.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Betriebsbereitschaftskontrolle der Prüfschaltungen für das binärdezimale Addierwerk einer programmgesteuerten Datenverarbeitungsanlage durch Erzeugen künstlicher Fehler anzugeben, die eine größere Störsicherheit besitzt als sie bistabile Kippstufen aufweisen. Eine größere Sicherheit gegenüber Störimpulsen ist für Schaltungen, die die Betriebsbereitschaft der Prüfschaltungen eines Addierwerks durch Erzeugen künstlicher Fehler überprüfen sollen, eine sehr wichtige Eigenschaft. Diese Schaltungen sollen nämlich nur während der Operation »Betriebsbereitschaftskontrolle«, die nur von Zeit zu Zeit aufgerufen wird, durch ihr Ausgangspotential Fehlerbedingungen im Addierwerk absichtlich hervorrufen, die bei Anzeige durch die Prüfschaltungen deren Betriebsbereitschaft bestätigen. Während der gesamten übrigen Zeit müssen diese Schaltungen jedoch unabhängig von Störimpulsen ihren Ruhezustand beibehalten, um den Ablauf der Rechenoperationen nicht zu beeinflussen.

Die der Erfindung zugrunde liegende Aufgabe wird mit einer Schaltungsanordnung der obengenannten Art gelöst, die durch folgende Merkmale gekennzeichnet ist:

a) es sind zwei Selbsthalteschaltungen folgenden Aufbaus vorgesehen: ein erstes UND-Glied mit zwei die Auslöseeingänge der Selbsthalteschaltung darstellenden Eingängen ist ausgangsseitig mit einem ODER-Glied verbunden, dessen Ausgang auch der Ausgang der Selbsthalteschaltung ist und über ein zweites UND-Glied auf den Eingang des ODER-Gliedes zurückgekoppelt ist, wobei dem zweiten Eingang (Halteeingang) des zweiten UND-Gliedes zur Selbsthaltung ein Haltepotential zugeführt wird;

b) der Ausgang der einen Selbsthalteschaltung ist über einen Inverter mit den einzelnen Stellen des Addierwerkes, der Ausgang der anderen über einen Inverter mit dem dezimalen Korrekturwerk des Addierwerkes verbunden;

c) die Auslöseeingänge beider Selbsthalteschaltungen sind über ein erstes UND-Glied und ihre Halteeingänge über ein weiteres UND-Glied an die Ausgänge eines Festwertspeichers angeschlossen, die beim Aufrufen der Operation »Betriebsbereitschaftskontrolle« so beaufschlagt werden, daß die Ausgangsleitungen beider Selbsthalteschaltungen ein Potential erhalten, das ein Äquivalent für Fehlerbedingungen ist;

d) mit den Ausgängen der Prüfschaltungen ist ein Register verbunden, das eine Anzeige liefert, wenn die künstlich erzeugten Fehlerbedingungen von den Prüfschaltungen nicht erkannt werden.

Ein Ausführungsbeispiel der Erfindung wird nachfolgend in Verbindung mit den Zeichnungen beschrieben. Hierbei zeigt

F i g. 1 ein Blockschaltbild, das die wesentlichen Schaltungen des Ausführungsbeispiels zeigt, die nur mit den Teilen der Rechenanlage verbunden sind, die für das Durchführen einer Kontrolle der Betriebssicherheit notwendig sind,

F i g. 2, wie die F i g. 2 a und 2 b zusammenzusetzen sind, um das Blockschaltbild der wesentlichen Schaltungen für das Durchführen einer Betriebs-

3 4

Sicherheitskontrolle bei den Prüfschaltungen zu er- triebssicherheitskontrolle benutzt. Die Konstante 13

halten, die einen Teil der Zentraleinheit ZE der wird einer UND-Schaltung K 13, die Konstante 8

Rechenanlage bilden, einer UND-Schaltung K 8 und die Konstante 8 und 1

F i g. 3, wie die F i g. 3 a bis 3 h zusammenzusetzen über einen Konstantenwähler der ß-Sammelleitung

sind, um die ausführliche Schaltung der Zentralein- 5 zugeführt.

heit ZE, ihrer Prüfschaltungen und eines Teiles der Die wichtigsten Schaltungen zur Kontrolle der BeSchaltungen zur Kontrolle der Betriebssicherheit zu triebssicherheit sind eine Selbsthalteschaltung 201 erhalten. (UNGERADE/GERADE), eine Selbsthalteschaltung

F i g. 1 ist eine schematische Anordnung einiger 220 (Z£-PRÜFUNG), eine Steuereinrichtung zur BeSchaltungen der Rechenanlage zusammen mit den io tätigung der UND-Schaltungen K 13 und K 8 und die wesentlichen Schaltungen zur Kontrolle der Betriebs- Leitungen 213 und 233, die mit UND-Schaltungen, sicherheit und Zuverlässigkeit. Der in F i g. 1 gezeigte welche einen Teil der Zentraleinheit ZE bilden, ver-Teil der Rechenanlage enthält drei Hauptsammei- bunden sind. Wie diese Verbindungen mit den Torleitungen, nämlich die A-, die B- und die Z-Sammel- schaltungen der Zentraleinheit ZE hergestellt werden, leitung, mehrere Datenregister, nämlich R, L, D 15 wird etwas später in Verbindung mit F i g. 3 a bis 3 h und S, die Eingaberegister A und B, ein Fehler- beschrieben. Jetzt soll in Verbindung mit Fig. 2a anzeigeregister MC, eine Zentraleinheit (ZE), einen und 2 b gezeigt werden, wie und unter welchen BeHauptspeicher (BS) und einen Festwertspeicher dingungen die Signale auf den Leitungen 213 und 233 (FWS). Die Z-Sammelleitung steht in Verbindung mit gesteuert werden, um die Operation der Kontrolle den Registern R, L, D, S und MC über die Festwert- 20 der Betriebssicherheit in der Zentraleinheit ZE einzuspeicher-Steuertorschaltungen Z₁, Z₂, Z₃, Z₄ unter leiten.

der Steuerung von Festwertspeicher-Steuersignalen Gemäß Fig. 2a und 2b erfolgt die Betätigung der Z_{1 a}, Z₉₀, Z_{3 a}, Z_ia. Die A-Sammelleitung steht mit UND-SchaltungenK8 und K 13 über die Steuerleiden meisten Datenregistern der Rechenanlage, zu tung 250, wenn diese einen hohen Spannungspegel denen auch die Register R, L, D, S und MC gehören, 25 aufweist. Dies ist der Fall, wenn alle Steuerleitungen über Festwertspeicher-Steuertorschaltungen A₁, A₂, 247 a bis 247 h einen niedrigen Spannungspegel ha- A₃, A^ bzw. A₅ in Verbindung, die von Festwert- ben. In diesem Fall ist am Ausgang der ODER-speicher-Steuersignaleny4_la, A_2a, A_3a, A_ia bzw. A_5a Schaltung 248, zu der diese Leitungen führen, ein beeinflußt werden. Die B-Sammelleitung steht mit niedriger Signalpegel vorhanden, welcher durch den den Registern R, L und D über Festwertspeicher- 30 Inverter 249 invertiert wird, so daß ein positives Aus-Steuertorschaltungen B₁, B₂ und B₃ in Verbindung, gangssignal mit hohem Pegel auf der Steuerleitung die von Festwertspeicher-Steuersignalen B_{1 a}, B_{2 a} 250 vorhanden ist, die sowohl an die UND-Schaltung B_3a beeinflußt werden. K8 als auch an die UND-Schaltung K 13 angeschlos-

Der Hauptspeicher HS steht mit dem Register R sen ist. Wenn die UND-Schaltung K 8 betätigt wird, über Steuertorschaltungen M₁ und M₂ in Verbindung, 35 erzeugt sie ein positives Signal auf der Ausgangsleidie durch Steuersignale M_{1 a} bzw. M_{2 a} beeinflußt wer- tung K 8 a, die der Selbsthalteschaltung 201 ein Einden. Ein Zugriff zum Hauptspeicher HS erfolgt im schaltsignal zuführt. Diese Selbsthalteschaltung beallgemeinen durch eine Adresse in den Speicher- steht aus einer UND-Schaltung 202, die als Einschaltadressenregistern M und N. Die Adresse wird durch eingang dient, einer ODER-Schaltung 203 und einem einen Dekodierer DKR entschlüsselt und zum Haupt- 40 Rückkopplungspfad 204,205, der zu der UND-Schalspeicher HS übertragen, um Daten und Makrobefehle tung 206 führt, deren Ausgang mit der ODER-Schalanzusteuem, die bestimmen, was die Rechenanlage tung 203 verbunden ist. Außerdem ist die UND-Schalzu tun hat, um eine arithmetische oder logische Ver- tung 206 über die Leitung UC13 α und einen Inverter knüpfung durchzuführen. Die Rechenanlage steht 206 a mit der UND-Schaltung K 13 verbunden. Die praktisch unter der Steuerung des Festwertspeichers, 45 UND-Schaltung 202 ist über die Leitung 207 mit der Steuersignalmuster abgibt, von denen einige, dem Taktgeber 208 verbunden. Die Leitung 207 führt nämlich Z₁₀, A_{1 a}, B₁₀, M₁₀ usw., angedeutet sind. ein Taktsignal T₂, das ein bestimmtes Zeitintervall Diese Signale gehen von den Selbsthalteschaltungen definiert, in dem die Selbsthalteschaltung eingeschalder Abfühlverstärker, die hier mit SAV bezeichnet tet wird, wenn das Potential der LeitungK8α positiv sind, aus. Die Steuersignale werden von diesen Schal- 50 ist. Das Ausgangssignal der ODER-Schaltung 203 gerungen abgegeben, die ihrerseits mit Signalmustern langt über die Leitung 204 und einen Inverter 210 zur gespeist werden, welche von den den Festwertspei- Steuerleitung 213. Wenn die Selbsthalteschaltung 201 eher FWS bildenden Signalmustergeneratoren abge- im EIN-Zustand ist, weist die Steuerleitung 213 einen leitet werden. Diese Signalmuster werden im allge- niedrigen Spannungspegel auf. Wenn dagegen die meinen als Mikroprogrammschritte bezeichnet. Der 55 Selbsthalteschaltung im AUS-Zustand ist, besitzt die Zugriff zum Festwertspeicher FWS erfolgt über ein Steuerleitung 213 einen hohen Spannungspegel, der Adressenregister FWSAR, in welches zunächst eine den Ruhezustand darstellt. In der nachstehenden ErAdresse durch das Steuerkonsol KS übertragen wird, läuterung der Mikroprogramm-Routine zeigt die das auf Adressen einstellbare Schalter^, B, C und D Aussage »E/G = 1« die Betätigung der UND-Schalenthält. Während des ganzen Ablaufs der Operatio- 60 tung KS an, die mittels eines Einschaltsignals die nen werden Adressen mittels maschinell erzeugter Selbsthalteschaltung 201 (UNGERADE/GERADE) Bedingungen bestimmt sowie Teiladresseninformatio- in den EIN-Zustand bringt.

nen durch den laufenden Mikroprogrammschritt er- Die Selbsthalteschaltung 220 (ZZJ-PRÜFUNG) bezeugt, steht aus einer UND-Schaltung 221, die als Einschalt-

Unter den erzeugten Signalmustern befinden sich 65 eingang für die Selbsthalteschaltung dient, einer diejenigen Signale, die Konstanten zum Bilden der ODER-Schaltung 222 und einem Rückkopplungspfad

Werte 13 (1101), 8 (1000) und 1 (0001) definieren. 223, der die UND-Schaltung 224 enthält, welche

Diese Werte werden bei der Durchführung der Be- ihrerseits in der dargestellten Art und Weise mit der

ODER-Schaltung 222 verbunden ist. Eine Eingangsleitung 225 der UND-Schaltung 224 ist an den Ausgang des Inverters 206 α angeschlossen. Das Ausgangssignal der ODER-Schaltung 222 gelangt über einen Inverter 232 zur Ausgangssteuerleitung 233. Wenn die Selbsthalteschaltung 220 im EIN-Zustand ist, erzeugt sie ein Signal niedrigen Pegels auf der Steuerleitung 233, und wenn sie im AUS-Zustand ist, weist die Steuerleitung 233 ein Signal hohen Pegels auf, das dem Ruhezustand entspricht. Das Einschalten der Selbsthalteschaltung 220 (ZE-PRÜFUNG) erfolgt durch das zweite von zwei aufeinanderfolgenden Einschaltsignalen, die vom positiven Ausgang der UND-Schaltung K 8 abgegeben werden. Beide Selbsthalteschaltungen 201 und 220 werden durch Zuführen eines negativen Signals an die UND-Schaltung 206 und die UND-Schaltung 224 ausgeschaltet. Dieses negative Signal wird aus dem positiven Ausgangssignal der UND-Schaltung K13 abgeleitet, welches durch den Inverter 206α invertiert wird,.so daß ein negatives Signal den Eingängen der UND-Schaltungen 206 und 224 zugeführt wird. Durch das negative Signal wird der Rückkopplungspfad für jede der Selbsthalteschaltungen 201 und 220 unterbrochen, so daß diese Schaltungen beide ausgeschaltet werden. Bei der Beschreibung der Mikroprogramme bezeichnet die Aussage LADEN das Ausschalten der Selbsthalteschaltungen 201 und 220.

Die Ausgangssignale beider Selbsthalteschaltungen 201 und 220 werden den Leitungen 213 und 233 für die Kontrolle der Betriebssicherheit zugeführt, von denen die erstgenannte mit UND-Schaltungen 74 und 74' innerhalb des Dezimalkorrekturinverters und die letztgenannte mit UND-Schaltungen in jedem der Addierwerke für die Bits .7 bis 0 angeschlossen ist. Die tatsächlichen Verbindungen zu den jeweiligen UND-Schaltungen sind in Fig. 3a bis 3h dargestellt.

Gemäß der Darstellung in F i g. 3 h ist die Leitung 213 an die UND-Schaltung 74' sowie an die UND-Schaltung 74 (F i g. 3 f) angeschlossen. In F i g. 3 e ist die Leitung 233 an die UND-Schaltung 178 angeschlossen, die in dem Addierwerk für Bit 4 enthalten ist. Ebenfalls ist die Leitung 213 an die entsprechenden UND-Schaltungen (nicht gezeigt) innerhalb der Kästen, welche die Addierwerke für die Bits 1, 2, 3, 5, 6 und 7 darstellen, angeschlossen. Die Leitung 233 ist außerdem an die UND-Schaltung 59' in dem Addierwerk für Bit 0 (F i g. 3 g), angeschlossen.

Unter normalen Betriebsbedingungen der Zentraleinheit ZE, d. h. während diese eine arithmetische oder logische Verknüpfung ausführt, weisen die Leitungen 213 und 233 einen hohen Spannungspegel auf, wodurch sich diese Steuerleitungen im Ruhezustand befinden, so daß die fraglichen UND-Schaltungen ausschließlich durch die übrigen ihnen zugeführten Eingangssignale gesteuert werden. Wenn jedoch die Operation zum Überwachen der Betriebssicherheit in der oben beschriebenen Art und Weise aufgerufen wird, werden diese Steuerleitungen dadurch aktiviert, daß ihnen ein Signal niedrigen Spannungspegels zugeführt wird, wodurch die UND-Schaltungen gezwungen werden, ein negatives Ausgangssignal zu erzeugen, das einer Fehlerbedingung ähnlich derjenigen entspricht, welche während einer normalen Operation auftreten könnte. Diese erzwungene Fehlerbedingung während einer Kontrolle der Betriebssicherheit wird zu den Prüfschaltungen der Zentraleinheit weitergeleitet, welche das Vorliegen der erzwungenen Fehlerbedingung erkennen. Das Erkennen der erzwungenen Fehlerbedingung ist ein Beweis für das zuverlässige Arbeiten der Prüfschaltungen der Zentraleinheit ZE. Wenn die Prüfschaltungen diesen erzwungenen Fehler nicht erkennen, wird ein Maschinenstop bewirkt, der mit einem Unterprogramm zur Anzeige der Art des Ausfalls gekoppelt ist.

Prüf schaltungen der Zentraleinheit ZE

Das Resultat einer Operation wird durch die Prüfvorrichtung 200 (Fig. 3c) geprüft. Das Signal auf jeder der Ausgangsleitungen 100 (Z 7), 124 (Z 6) usw. wird jeweils dem einen Eingang einer exklusiven ODER-Schaltung, wie z. B. 160 und 161 zugeleitet. Dem zweiten Eingang jeder dieser exklusiven ODER-Schaltungen wird jeweils das komplementäre Ausgangssignal der Zentraleinheit ZE auf den Leitungen 102 (Zl), 129 (Z5) usw., zugeführt. Obwohl nur für die beiden niedrigsten Bitstellen des Ausgangs der Zentraleinheit ZE exklusive ODER-Schaltungen gezeigt worden sind, versteht es sich, daß auch für die restlichen Bitstellen des Ausgangs der Zentraleinheit exklusive ODER-Schaltungen vorgesehen und ebenso angeschlossen sind. Das Ausgangssignal jeder der acht exklusiven ODER-Schaltungen in der Prüfvorrichtung 200 wird einem Eingang der UND-Schaltung 162 zugeführt.

Das richtige Arbeiten der Zentraleinheit ZE während normaler Operationen ist gewährleistet, wenn eines der beiden Eingangssignale für jede der acht exklusiven ODER-Schaltungen 160, 161 usw. einen hohen und das andere Eingangssignal einen niedrigen Spannungspegel aufweist. Jede dieser exklusiven ODER-Schaltungen erzeugt dann ein Ausgangssignal mit hohem Pegel, das der UND-Schaltung 162 zugeführt wird, und diese erzeugt ein Signal mit hohem Pegel auf der Prüfleitung 163 der Zentraleinheit ZE. Das Signal (Keine ZE-PRÜFUNG) auf der Leitung 164 hat einen niedrigen Pegel, da es das invertierte Ausgangssignal der UND-Schaltung 162 ist. Wenn die Eingangsbedingungen für irgendeine der exklusiven ODER-Schaltungen nicht erfüllt sind, erzeugt diese ein negatives Ausgangssignal, und daher liegt auf der Ausgangsleitung 163 ein niedriger Signalpegel vor, und das Signal auf der Leitung 164 besitzt einen hohen Pegel und bewirkt eine Fehleranzeige in dem in F i g. 1 gezeigten MC-Register.

Während der Kontrolle der Betriebssicherheit weisen beide Eingangssignale jeder exklusiven ODER-Schaltung einen hohen Pegel auf, um so eine Fehlerbedingung zu schaffen, welche die Prüfschaltungen dazu zwingt, einen Fehler anzuzeigen. Falls aus irgendeinem Grunde die Prüfschaltungen unter diesen erzwungenen Bedingungen keinen Fehler anzeigen, erfolgt eine entsprechende Anzeige, daß die Prüf schaltungen nicht in Ordnung sind.

Da ein Teil der Kontrolle der Betriebssicherheit dazu dient, das dezimale Korrekturwerk der Zentraleinheit ZE zu prüfen, folgt eine Beschreibung der Addieroperation mit regulären Dezimalzahlen, um die von den entsprechenden UND-Schaltungen im dezimalen Korrekturwerk ausgeführten Funktionen zu zeigen.

Operation der Zentraleinheit ZE
beim Addieren regulärer Dezimalzahlen

Beim Dezimalbetrieb der Zentraleinheit ZE stellt das aus acht binären Bits bestehende Datenbyte, das jedem der beiden Operandeneingänge der Zentralein-

7 8

heit ZE zugeführt wird, zwei Dezimalziffern in binär randen A zu der entsprechenden 4-Bit-Gruppe im

verschlüsselter Form dar. Die vier höherstelligen Bits Operanden B keinen Übertrag liefert, eine Sechs vom

in jedem Operanden stellen die eine Ziffer in binärer Resultat der Addition der beiden jeweiligen 4-Bit-

Form dar, und die vier niedrigstelligen Bits jedes Gruppen subtrahiert. Falls sich aus der Addition der

Operanden stellen die nächstniederstellige Dezimal- 5 beiden 4-Bit-Gruppen ein Übertrag ergibt, wird keine

ziffer dar. Die aus acht binären Bits bestehende Aus- Sechs vom Resultat subtrahiert, und dieses wird direkt

gangsinf ormation der Zentraleinheit ZE stellt eben- der Ausgangssammelleitung der Zentraleinheit ZE zu-

falls zwei Dezimalziffern dar. geführt.

Die Zentraleinheit ist im Grunde genommen ein Der Dezimalbetrieb der Zentraleinheit ZE im

binäres Addierwerk. Wenn sie als Dezimaladdierwerk io Gegensatz zum Binärbetrieb wird dadurch erreicht,

benutzt wird, wird die Zahl sechs (0110) zu jeder aus daß das Steuersignal DEZ auf der Leitung 62 einen

vier Bits bestehenden Ziffer des .B-Operanden addiert, hohen und das Steuersignal HEX auf der Leitung 4

und dann werden die beiden Operanden addiert wie einen niedrigen Spannungspegel aufweist. Andere

bei der binären Addieroperation. Steuersignale, die der Zentraleinheit ZE zugeleitet

Diese Verwendung der »überschüssigen 6« am 15 werden, weisen bei der Ausführung einer gegebenen

5-Eingang der Zentraleinheit ZE bei Dezimalopera- Operation denselben Zustand auf ohne Rücksicht

tionen hat zur Folge, daß der logische Ausdruck für darauf, ob die Zentraleinheit ZE dezimal oder binär

den Dezimalübertrag dem Übertrag bei binären Ope- arbeiten soll. Für eine Addieroperation regulärer

rationen gleicht, und ermöglicht es dem binären Zahlen im Dezimalsystem hat also das Signal auf der

Addierwerk, Dezimaloperationen auszuführen, ohne 20 Leitung 62 {DEZ) einen hohen und das Signal auf

daß Änderungen daran nötig sind. Nachdem die bei- Leitung 4 {HEX) einen niedrigen Pegel, während die

den Gruppen zu je vier Bits des Operanden A parallel Signale auf allen anderen Steuerleitungen der Zentral-

zu den beiden entsprechenden Gruppen zu je vier Bits einheit ZE den gleichen Pegel aufweisen, wie das

des Operanden B addiert worden sind, wird in jedem oben für das Addieren regulärer binärer Zahlen be-

Falle, wo die Addition einer 4-Bit-Gruppe im Ope- 25 schrieben worden ist.

Hierzu 4 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Schaltungsanordnung zur Betriebsbereitschaftskontrolle der Prüfschaltungen für das binärdezimale Addierwerk einer programmgesteuerten Datenverarbeitungsanlage durch Erzeugen künstlicher Fehler, gekennzeichnet durch folgende Merkmale:

   a) es sind zwei Selbsthalteschaltungen (201, 220 in Fig. 1) folgenden Aufbaus vorgesehen: ein erstes UND-Glied (202) mit zwei die Auslöseeingänge der Selbsthalteschaltung darstellenden Eingängen ist ausgangsseitig mit einem ODER-Glied (203) verbunden, dessen Ausgang auch der Ausgang der Selbsthalteschaltung ist und über ein zweites UND-Glied (206) auf den Eingang des ODER-Gliedes (203) zurückgekoppelt ist, wobei dem zweiten Eingang (Halteeingang) des zweiten UND-Gliedes zur Selbsthaltung ein Haltepotential zugeführt wird;

   b) der Ausgang der einen Selbsthalteschaltung (220) ist über einen Inverter (232) mit den einzelnen Stellen des Addierwerkes, der Ausgang der anderen (201) über einen Inverter (210) mit dem dezimalen Korrekturwerk des Addierwerkes verbunden;

   c) die Auslöseeingänge beider Selbsthalteschaltungen sind über ein erstes UND-Glied (KS) und ihre Halteeingänge über ein weiteres UND-Glied (K 13) an die Ausgänge eines Festwertspeichers (FWS) angeschlossen, die beim Aufrufen der Operation »Betriebsbereitschaftskontrolle« so beaufschlagt werden, daß die Ausgangsleitungen beider Selbsthalteschaltungen ein Potential erhalten, das ein Äquivalent für Fehlerbedingungen ist;

   d) mit den Ausgängen der Prüfschaltung ist ein Register (MC) verbunden, das eine Anzeige liefert, wenn die künstlich erzeugten Fehlerbedingungen von den Prüfschaltungen nicht erkannt werden.