DE1514893A1 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE1514893A1
DE1514893A1 DE19651514893 DE1514893A DE1514893A1 DE 1514893 A1 DE1514893 A1 DE 1514893A1 DE 19651514893 DE19651514893 DE 19651514893 DE 1514893 A DE1514893 A DE 1514893A DE 1514893 A1 DE1514893 A1 DE 1514893A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
metal plate
elements
semiconductor
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651514893
Other languages
English (en)
Other versions
DE1514893B2 (de
Inventor
Anton Roesch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1514893A1 publication Critical patent/DE1514893A1/de
Publication of DE1514893B2 publication Critical patent/DE1514893B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Description

  • Verfahren ztj£, I je, t st c#I 1 .In Z t Liier Halbleit er -
    an o x, (i nun#A
    der ile-u-s te 1 Lung iron fL# 1 1-1-Ici 1 er en t en, insbeson-
    dere bei der 1-lerstell-tiiti-, von Plarlartraxisistoren r;eht mgn
    3
    immer voll einer aus#, die zur Herstellung
    einer V.Lelzahl g-leichartiger Bauelemexite durch mehrere auf-
    ein.anderfolgentle Diffkisions- tinel 21,1abkierungsprozesse ver-
    wefidet wird. hi.ii,il die Ileilbleiterscheibe,
    nachdem die wurden, auf eine
    Folie au£geklel)t, geritzt und in i#..Lrizelc-leniente zerbro-
    chen. Nachdem diesp. ElemEnte %,on der Folie wieder abgelöst
    worden sind, müssen ste r-t(i,f' einen Träger aufgelÖtet werden,
    der dann wiederum gegebericerifal.1--, an eine Elektrodenzuleitung
    aritrescliweill;'t wird. Zei der zunaclist erforderlichen Lötung
    wurde bisher als Lötiziat.er.i.al zur Herstellung eines sperr-
    schichtfreic-n Kontaktes eine (it)-lilfc)-Lie mit einein Gallium-
    oder Antimonzusatz verwendet, die.um eine gute Lötung zu
    gewährleisten, natürlich größer aLs (las fialbleiterbauelement
    sein mußte. In vielen 1,äll#-ii wurde der Einfachheit halber
    die ganze Oberfläche deb Liet.,ientEntr-ägers vergoldet, was
    allerdings zu einer erheblic..hen Verteuerung der Transistor-
    liersL,(-,Ihitig fUhrte. 13ei der Verlötung der Halbleiterelemerite- mit dem erwähriLen vergoldeten oder mit einer Goldfolie bedeckten Träger sind verhältnismäßig holie Löttemnotwendig, Tim die Lötuu## ia exuer für die tigung tragbar kurzen Zeit durchzufähren. Es werden daher TeiAperaturen von etwa 550 0 C angewandt, bei der bereit.c§ eine der Halbleitereleriiente, die sieh in einer Vera.tide.i-ui-i,i rIfer vorges(-briebenen 'Keraillitiern ausdrückt, auftreten kann. Eis besteht auch die Gefahr, daß durch derart hohe Temleraturen die aufgedampften Kontakte beschädigt werden. Die Lötung bel so hohen lemperaturen und in einer relativ kurzen Zeit reicht auch oft nicht aus, w-ii das erforderlicho Gold- RaLbleitermaterial- Lutekti-kum an der gesainteii 1.Zit.fläche gleichmäßig eil.tstehen zu. lassen,' so daß eine und daher mangelhafte Lötung zustande komm t Bei cler Erfindung ging man -voll der Aufgabe aus, ein Herstellungsverfahren Cür Transistoren zu finden, das billig und rationell ist un,1 bei dem der Fertigungsausfall auf ein 1,4inimum beschränkt werden karin. Es wird daher ein Verfahren zii.r Herstellung von Halbleiteranordnungen, insbesondere.von Planartransistoren vorgeschlagen, bei dem eine Vielzahl gleichartiger Bauel:emente aus einer, Halbleiterscheibe hergestellt werden und (las erfindungsgemäß vorsieht, daß die mit Halb-1,eiterl),iu.elerae.nten versehene, unzerteilte Halblei.'-tersch#eibe mit ihrer eirien 01) terflächexiseite,unter Ver-weIldungg eines geeg-gneten Loteb auf- die ebeiie Oberflächenseite einer inetallischen Platte atifigelötel wIrd, daß anschließend die Metallplatte zusammen mit der, aufgelöteten Halbleiterscheihe in Einzelelemente zerte:U.t und jedes Einzelelement mit seinem metallisclien Teil auf- (an) eIiie Blektrodenzulei.-tung, auf (aia)ge,-chweißt. wIrd, währen(i dje restlichen Elektroden wit weileren elektrisch lei.-tend v(-rI)iiii(le-n werden. Diese bringt fÜr Klie Herstellung von Planartransistoreii iin(1 anderer Heilbleiterl)ciiieltitienLe einige wesentliche Vorteile. So i5( es bei. dem erfindungsgemäßen Verfahren iittri möglich, die MetztlIplatte,auf die die Halbleiterscheibe im unzerbro(-henen ZusLarid aufgelötet wird, entweder ganz zu vergolden, oder mit einer als Lötmittel dieneiiden und mit Zusätzen versehenen Goldfolie von der Größe der Halbleiterscheibe zu bedecken. Auf dieae Weise ergibt sich eine erhebliche Eiiisparung des teuren GO-Ides, da die Metallpl-atte,#_4eich oder nur unwesentlich größer als die Iialbleiter,s'cheibe ist, so daß tatsächlich alles oder nahezu alles Gold allein zxir LÖtung der Halbleiterel.ezitente verwendet wird. Ein weiterer Vorteil der Erfindung besteht darin, daß bei der Verlötung einer Halbleiterscheibe mit looo bis 2ooo Bauelementen mit einer Metallplatte die Lötdauer eine untei-geordnete Rolle spielt, so daß man jetzt mit niederen Löttemperaturen, die man dafür länger auf die Lötstellen einwirken läßt, auskommen kann. So wird bei dem erfindungsgemäßen Verfahren beispielsweise eine Löttemperatur unter 5oo0C angeieandt, die dann solange-beibehalten wird, bis eine einwandfreie und gleichmäßige Lötung zustande gekommen ist. Durch derart niedere Löttemperaturen ist die Gefahr der Wärmeschädigung der Halbleiterbauelemente sehr gering, so daß der Ausfall sehr klein gehalten werden kann. Die auf eine Mellallplatte aufgelötete Halbleiterscheibe wird nach dem beschriebenen Lötprozess in Einzelelemente zerteilt, wozu vorteilhaft ein Sägeverfahren benützt wird. So kann zur Zerteilung der Anordnung aus Metallp-latte und Halbleiterscheibe' ein Sägegatter oder auch ein aus runden Drähten best-.ehender Drahtsägesatz zusammen mit einem geeigneten Schleifmittel verwendet werden. Dieses zuletzt genannte Sä",:evei##faliren ist deshalb möglich, da bereits heute Drahtsägensätze mit einer Schnittbreite von 75 / U gebaut iferdeii" Die mit Hilfe einer derartigen Säge vereinzelten Halbleiterelemente werden im weiteren Fertigungsablauf mit ihrem metallischen Teil mit einer SockeldurchfÜhrlang verschweißt odez, an dIese angeschweißt. Der Zeit-
    aufwand für diese SchweLflung
    der, der fÜr- die zuvor erf'orderl.L(-Ii,-!
    4,Tar; außerdem bedarf die
    samkeit und Sorgfalt.
    Die Erf!.ndung soll noch anhand.
    näher erläutert werden.
    Flgur 1 erläutert (las Verfahren zur Verlütung einer Halbleiterscheibe mit einer Metallplatte und. in Figur 2 wird ang3deutet, auf welche Weise die Anordnung aus Halbleiterscheibe und Metallplatte in Einzelelemente zerteilt wird.
  • Fi&ur 3 zeigt derart vereinzelte Elemente und in Figur 4 ist eine fertige Halbleiteranordnung dargestellt, wobei auf die SchweißmÖglichkeiten in zwei verschiedenen Fällen durch die Figuren 5a und 5b näher eingegagen wird. Figur 6 zeigt eine vorteilhafte Weiterentwicklung der Erfindung durch Anbringen von abgewinkelten Metallstreifen an der 'er Halbleiterscheibe abgewandten Oberflächenseite der Metallplatte, und in 7 ist wiederum ein vereinzeltes Element dargestellt, das nun gemäß der in Figur 8a und 8b dargestelften Weise an eine Elektrodenzuleitung ange4chweißt wird. In Figur 1 wird gezeigt, wie eine Halbleiterscheibe 1, (Dicke etwa 150 ) auf der sich eine große Anzahl gleich- artiger Bauelemente befinden, mit -iner Metaliplatte 3 (Dicke etwa 300 ) verlbtet wird. Bei aieser LAung wird als ein zui Bildung eines sperrschLehtirtion Kontaktes geeignetes Lot eine-auf die Metallplatte aufgebrachte Goldschicht 2 verwendet, oder man bringt vor der Lötung zwischen Metallplatte und Halble-itersche*bu eine dünne Goldfolle. Damit sich das elforderliche Gold-Halbleitermaterial-Eutektikum an allen Stellen gleichmäßig ausbilden kann, wird die Metallplatte, die beispielsweise aus Kovar besteht, auf einen geheizten Tisch 5 aufgelegt und die HalbleiLerscheibe wird mit Hilfe eines Lötstempels 4 gegen die mit der Goldschicht versehene Metallplatte gepresst. Figul 2 zeigt, wi.e die Anordnung aus zusammengelöteter - Halbleiterscheibe und Metallplatte mit Hilfe eines geeigneten Klebers auf einen Kunststoffträger 6 a<eklebt wird. Mit dem in der Nichnung angedeuteten Sägegatter 7 wird die so fixierte Anordnung einmal in der Längs- und das anderemal in der Querrichtung zersägt und so in Einzelelemente zerte ilt, die dann vom Kunststoffträger wieder abgelÖst werden. Bei einem anderen Verfahren wird die Anordnung aus Halbleiterscheibe und Metallplatte in Wachs fest.und unverrückbar eingegossene und anschließend wird sie wiederum mit einem Sägegatter oder mit einem Drahtsägesatz in Einzelelemente zerteilt. Die so vereinzelten Elemente 8, die nun aus dem Halbleiterelement und einem als Zwischenträger dienenden Metallteil bestehen, sind in Figur 3 dargestellt. Figur 4 zeigt, wie ein derartig ausgebildetes Halbleiterelement in ein herkömmliches Gehäuse eingebaut wird. Das Element wird mit seinem metallischen Teil an die Sockeldurchführung lo des Gehäusesockels 9 angeschweißt. Die Emitterelektrode 13 und die Basiselektrode 14 werden mittels dünner Drähte mit den Sockeldurchführungen 11 und 12 elektrisch leitend verbunden. Die Schweißstelle ist in Figur 5a nochmals in vergrößerter Form dargestellt. Das Einzelalement 8, bestehend aus einem Pellet la und einem-Teil 3a der Metallplatte,sowie dem zwischen diesen Teilen befindlichen Stück 2a der Goldfolie, wird durch eine Schweißnaht 15 mit der als Elektrodenzuleitung dienenden Sockeldurchführung lo verbunden. In Figur 5b wird noch-gezeigt, wie bei Anwendung der Streifentechnik zur S'erienfertigung der Halbleiterbauelemente das Element 8 beispielsweise auf die aufgeschnittene, abgewinkelte oder abgesetzte Sprosse 16 eines leiternförmigen Streifens aufgesetzt und mit diesem durch eine Schweißnaht 17 verbunden wird. Figur 6 zeigt nun eIne ##,rorteilhafte Weiterentwicklung des erfindungsgemäßen Verfahreirs,- indem wiederum die Halbleiterscheibe 1 mit Hilfe einer Goldschicht 2 oder einer Goldfolie mit einer Metallplatte 3 verlötet wird. A#i die der Halbleiterscheibe abgowandte Oberflächenseite der Metallplatte werden zuvor der-Eleinei-i-tenstruktur auf der Halbleiterschelbe abgewirikAlte Metallstreifen 18 parallel zueinander Diese Metallstreifen haben etwa dIe B-velt.e eines einzelnen Elementes, so daß, na#"hdem die Anordnung zersägt wurde, Einzelelemente 8 der in Figur j' dargesiellteii Form entstehen. Um die in Figur 6 dargestellte Anordnung auf einfache Weise zersägen zu können, bettet man diese Anordnung mit ihren abgewinkelten Metallstreifen in Wachs ein und zersägt dann die so fixierte Platte mit Hilfe eines Sägegatters oder mit einem Drahtsägesatz. Die Einzelelmente 8 weisen nun abgewinkelte Metallstücke 18a» auf, mit denen sie leicht an Elektrodenzuleitungen der verschiedensten Form angeschweißt werden können. Diese Elemente können nun,mit Hilfe der gegenüber dem Pellet la (Figur 5a) immer gleichorientierten Winkel in ein für die Fertigung vorteilhaftes Ordnungssytems gebracht werden. Es ist leicht einzusehen, daß die Elemente beispielsweise mit einem Vibrator mit ihren Winkelteilen auf Schienen mit-immer gleicher Orientierung aufgereiht werden können. Die Schienen müssen derart ausgebildet sein, daß fÜr die aufgereihten Elemente nur eine OrientierungsmÖglichkeit bleibt* Somit eröffnet dieses Verfahren neue Möglichkeiten der Rationalisierung und Automatisierung, da nun die exnzelnen Elemente in geordneter Form, in immer gleicher Orientierung und in gleichbleibendem Abstand voneinander den weiteren Fertigungsgeräten zugeführt werden können. In Figur 8a und in Figur 8b wird noch gezeigt, wie die Elemente an verschieden ausgebildeten Elektrodenzuleitungen"beispielsweise an Sockeldurchführungen angeschweißt werden. Es ist noch hinzuzufügen, daß die Elemente in der Halbleiterscheibe vor dem Zerteilen der Scheibe gemessen und gekennzeichnet werden können. Bei dem zuletzt beschriebenen Ordnungssystem lassen sich die als unbrauchbar gekennzeichneten Elemente auf einfache Weise manuell oder automatisch aussortieren.

Claims (2)

  1. P a t e n t a n s p r ü c h e 1) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere von PlanartrangLstoren, bei dem eine Vielzahl gleichartiger Bauelemente aus einer Halbleiterscheibe hergestellt. werden, dadurch gekennzeichnet, daß die mit Halbleiterbauelementen versehene, unzerteilte Halbleiterscheibe mit ihrer einen Oberflächenseite,' unter Verwendung eines geeigneten Lotes, auf die ebene Oberflächenselte einer metallischen. Platte aufgelötet wird, daß anschließend die Metallplatte zusammen mit der aufgelöteten Halbleiterscheibe in Einzelelemente zerteilt und jedes Einzelelement mit seinem metallischen Teil auf-(an) eine Elektrodenzuleitung auf (an)geschweißt wird, während die restlichen Elektroden mit weiteren Elektrodenzuleitungen elektrisch leitend verbunden werden.
  2. 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Lötfläche der Metallschtibe vergolde-# wird, 3) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Lotmaterial auf die Lötfläche der Metallplatte eine Goldfolie aufgelegt wird. 4) Verfahren nach AnspruCi 1, dadurch gekennzeichnet, daß die Metallplatte mit der aufgelöteten Halbleiterscheibe auf einen Kunststoffträger aufgeklebt oder-in Wachs eingebettet wird, daß anschließend die Halbleiterscheibe zusam--men mit der Metallplatte mit Hilfe eines Sägegatters oder eines aus einzelnen Drähten bestehenden Drahtsägesatzes in Einzelelemente zerteilt wird. 5) Verfahren nach einem oder nach mehreren der vorangehenden Ansprüche, dadurch gelcennzeichnet, daß nach dem Auflöten der Halbleiterscheibb auf die der Halbleiterscheibe abgewandten Oberflächenseite der Ivletallplatte abgewinkelte Metallstreifen etwa von. der Breite eines Elementes mit einer den auf der Halbleiterscheibe befindlichen Elementenreihen entsprechenden Richtung - aufgeschweißt werden, daß die so ausgebildete Anordnung anschließend in Wachs eingebettet und in Einzelemenete zerteilt wird, so daß nach dem Zerteilen der Anordnung jedes Einzelelement mit seinem abgewinkelten Metallteil auf einfache Weise an eine Elektrodenzuleitung angeschweißt werden kann. 6) Verfahren nach.einem oder nach mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Metallplatte aus Kovar besteht. 7) Verfahren nach Anspruch 5, dadurch gekennzeichnet,.daß die mit Metallwinkeln versehenen Einzelemente mit Hilfe eines Vibrators unter A usnÜtzung der vorhandenen Winkel auf Schienen gleichmäßig ausgerichtet -werden and in dieser sortierten Form den weiteren Fertigungsgeräten zugeführt werden. 8) Verfahren nach e-Inem oder nach mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterelemente auf der Scheibe vor dem Zerteilen der Scheibe gemess-,tund die unbrauchbaren Elemente gekennzeichnet werden, und daß die unbrauchbaren Elemente nach dem Zerteilen der Halbleiterscheibe manuell oder automatisch aussortiert werden.
DE19651514893 1965-11-23 1965-11-23 Verfahren zur herstellung einer halbleiteranordnung Pending DE1514893B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET0029824 1965-11-23

Publications (2)

Publication Number Publication Date
DE1514893A1 true DE1514893A1 (de) 1969-09-04
DE1514893B2 DE1514893B2 (de) 1972-12-14

Family

ID=7555172

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651514893 Pending DE1514893B2 (de) 1965-11-23 1965-11-23 Verfahren zur herstellung einer halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE1514893B2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2101028A1 (de) * 1970-08-04 1972-02-10 Silec Semi Conducteurs Verfahren zur Herstellung von Halbleiterelementen
DE102006048586A1 (de) * 2006-10-13 2008-04-17 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleitervorrichtung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2730130C2 (de) * 1976-09-14 1987-11-12 Mitsubishi Denki K.K., Tokyo Verfahren zum Herstellen von Halbleiterbauelementen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2101028A1 (de) * 1970-08-04 1972-02-10 Silec Semi Conducteurs Verfahren zur Herstellung von Halbleiterelementen
DE102006048586A1 (de) * 2006-10-13 2008-04-17 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleitervorrichtung
DE102006048586B4 (de) * 2006-10-13 2008-10-30 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleitervorrichtung und Halbleiterwafer mit einer eine Metallisierung aufweisenden Vorderseite

Also Published As

Publication number Publication date
DE1514893B2 (de) 1972-12-14

Similar Documents

Publication Publication Date Title
DE2931449A1 (de) Leitungsrahmen und denselben verwendende halbleitervorrichtung
DE2644283C3 (de) Verfahren zum Herstellen eines thermoelektrischen Bausteins
DE10297164T5 (de) Flächig befestigbare Optokoppler-Packung
DE3810899C2 (de)
EP0209767A1 (de) Verfahren zum Herstellen von Halbleiterelementen
DE1521625A1 (de) Verfahren zur Herstellung von Halbleiterstueckchen kleiner raeumlicher Abmessungen
DE1274694B (de) Elektrische Schaltungseinheit mit Stiften zur Befestigung auf Schaltungstraegern
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE4025163C2 (de) Unterlage für einen Halbleiterlaser
DE3728096C1 (en) Flat body, especially for use as a heat sink for electronic power components
DE19707887A1 (de) Verfahren zum Herstellen von elektronischen Elementen
DE2048068A1 (de) Verfahren zur Herstellung von Anschlüssen an Halbleiter und danach hergestellte Halbleiter anordnungen
DE2108850A1 (de) Vorrichtung zur Befestigung von Zulei tungen an Halbleiterbauelementen mit Hilfe einer Ausnchtplatte fur Halbleiterplatt chen
DE1514893A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2413905C2 (de) Verfahren zur mechanischen Befestigung und elektrischen Kontaktierung elektronischer Bauelemente
DE3619636A1 (de) Gehaeuse fuer integrierte schaltkreise
DE3445690A1 (de) Verfahren zur herstellung eines substrates mit einem oder mehreren durchgehenden loechern
DE3043638C2 (de)
DE2610539A1 (de) Halbleiterbauelement mit elektrischen kontakten und verfahren zur herstellung solcher kontakte
DE2003423C3 (de) Verfahren zum Kontaktieren von Halbleiteranordnungen
DE102010008618A1 (de) Halbleitervorrichtung
DE1514363B1 (de) Verfahren zum Herstellen von passivierten Halbleiterbauelementen
DE1564444B2 (de) Halbleiteranordnung mit einem isolierenden traeger
EP1283528B1 (de) Niederohmiger elektrischer Widerstand und Verfahren zur Herstellung solcher Widerstände
DE7026304U (de) Halbleiterscheibe mit vorgeformten goldenen loetbereichen.

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971