DE1487264A1

DE1487264A1 - Bilaterale Multiplex-Chiffrieranordnung

Info

Publication number: DE1487264A1
Application number: DE19661487264
Authority: DE
Inventors: Marc Dumaire
Original assignee: CSF Compagnie Generale de Telegraphie sans Fil SA
Current assignee: Thales SA
Priority date: 1965-12-30
Filing date: 1966-12-29
Publication date: 1969-03-27
Also published as: US3502793A; BE692038A; NL6618419A; CH464286A; FR1469184A; GB1170100A

Description

Dipl.-Ing. Egon Prinz

Dr. Gertrud Häuser «ooo Mi.ch..-ί..ι,,,, 28.Dezember 1966

ng. Gottfried Leiter Er_nib«r_B.,itra>.· i»

Patentanwalt· TtiegramnM! Labyrinth MOnchwi

Telefon: 13 15 10 fortjcheckkonk): MOndien 117078 Λ j Q Π O C /

Unser Zeichen: C 2349

CSF-GOMPAGNIE GENERALE DE TELEGRAPHIE SANS PII 47, rue Dumont d'Urville, Paris

Bilaterale Multiplex-Chiffrieranordnung

Die Erfindung betrifft eine Anordnung, welche die Geheimhaltung der Nachrichtenübertragung auf einer bilateralen Verbindung ermöglicht.

Die Erfindung wird nachstehend an Hand der Zeichnung beispielshalber beschrieben. Sarin zeigen:

Fig.1 das Prinaipechema der erfindungsgemässen Anordnung.

Flg.2 ein genaueres Blockschaltbild der etrfindungsgemässen Anordnung und

Fig.3 ein Diagramm zur Erläuterung der Wirkungsweise.

Flg. S

BAD ORIGINAL

909813/1139

Pig.1 zeigt eine Anordnung, die es ermöglicht, einerseits einen Telegraphie- oder Telephoniekanal 1 zu chiffrieren, dessen NachriclrP^anschliessend von einem Sender weiterbehandelt werden, und andrerseits gleichzeitig einen Kanal 2 zu dechiffrieren, dessen Nachrichten von einem Empfänger aufgenommen werden. Zu diesem Zweck wird eine einzige Chiffrier-bzw. Dechiffrieranordnung verwendet; die beiden Operationen der Chiffrierung und Dechiffrierung erfolgen abwechselnd während Zeitintervallen, die sehr kurz gegen die Polgeperiode der gesendeten bzw. empfangenen Signale sind.

Die Anordnung enthält einen Chiffrier- und Dechiffrierblock OHT, dem eine Speicheranordnung zugeordnet ist; diese Anordnung wird später genauer beschrieben.

Die Nachrichten des Kanals 1 koamen im Klartext von den örtlichen Modulationsstufen an der Stufe AHC1 an. Es besteht das Problem, diese Nachrichten chiffriert zu der Stufe DEPH1 zu übertragen, die mit den Sendestufen verbunden ist.

Ungekehrt kommen die Nachrichten des Kanals 2 chiffriert an der Stufe ARH2 an, die mit den Empfangsstufen verbunden 1st»Es besteht das Problem, diese Nachrichten dechiffriert zu der Stufe DEPC2 zu übertragen, an welche die örtlichen Auawerteschaltungen angeschlossen sind.

BAD ORIGINAL

909013/1139

H87264

Zu diesem Zweck ist ein erster umschalter C0M1 vorgesehen, ; welcher abwechselnd entweder die Stufe ARC1 oder die Stufe DEPC2 mit der Anordnung GHT verbindet, und es ist ein zweiter Umschalter COM2 vorgesehen, der die Anordnung CHT abwechselnd mit der Stufe DEPH1 oder mit der Stufe ARH2 verbindet.

Diese beiden Umschalter werden synchron betätigt, und die Operationen laufen sequentiell ab. Es gibt die beiden folgenden Sequenzen:

1, Die Umschalter COM1 und COM2 verbinden die Stufe ARC1 mit der Anordnung CHT und die Anordnung CHT mit der Stufe DEPH1. Dann wird der Kanal 1 von der Anordnung CHT chiffriert.

2. Die Umschaltor COM1 und 0ΘΜ2 verbinden die Stufe ARH2 mi-tyder Anordnung CHT und die Anordnung CHT mit der Stufe DEPC2. Dann wird ,der Kanal 2 von der Anordnung CHT dechiffriert.

Fig.2 zeigt in einem genaueren Blockschaltbild diese Operationen im einzelnen.

Dem Chiffrier- und Dechiffrierblock CHT ist ein erster Speicher MEM3 zugeordnet.

Dieser Speicher kann von der Anordnung CHT deren Zustand aufnehmen oder umgekehrt die darin enthaltene Information zu dieser Anordnung übertragen. Es sei daran erinnert, dass der in dem Chiffrierblock enthaltene SdÖLÜsselgenerator im

909Ö13/1 139 allgemeinen

allgemeinen aus logischen Schaltungen und Zählern besteht,

Der Ausdruck "Zustand" dieses Generators bezeichnet dann die verschiedenen Zählerstände der Zähler.

Ein Taktgeber HOR steuert den sequentiellen Betrieb der Anordnung.

Dieser Taktgeber steuert eine Synchronisieranordnung SYF, die ihrerseits einen nachgeregelten Taktgeber HORG steuert. Dieser zweite Taktgeber steuert mit Hilfe des gleichen Umschalters 0MT1 die beiden Operationen des Informationsaustauschs zwischen dem Speicher MEM3 und der Anordnung GHT.

An die Stufen ARG1 und ARH2 ist jeweils ein Speicher MEM1 bzw. MEM2 angeschlossen. Diese Speicher sind ihrerseits jeweils mit einer Kippschaltung B1 bzw. B2 verbunden. Jede dieser Eippschaltungen hat zwei Zustände, wobei einer dieser Zustände anzeigt, daß der entsprechende Speicher voll ist und eine Information abzugeben hat. Die Kippschaltungen B1 und B2 sind mit dem Taktgeber HORG über eine Und-Schaltung 1T1 bzw. ET 2 verbunden.

Jede dieser beiden Und-Schaltungen weist einen Ausgang auf, der mit der entsprechenden Kippschaltung über eine Tereögerungsleitung LR1 bew. 1R2 verbunden ist, welche die Verzögerungseeit T hervorruft. Die drei Eingänge jeder der beiden Und-

Schaltumgen sind 900813/t139

sind mit de· Taktgeber HOR , dem !Faktgeber HORC und der Ghiffrieranordnung CHT verbunden.

Der Ausgang der Kippschaltung B1 und der Ausgang der Und-schaltung ET1 sind mit den Eingängen einer Und-Schaltung ET11 verbunden, deren Ausgang den Umschalter CMT1 Über dessen ersten Steuereingang steuert. Dieser Umschalter besitzt einen zweiten Steuereingang, der von einer Und-Schaltung ET12 gesteuert wird, die in analoger Weise zwischen der Kippschaltung B2 und der Und-Sehaltung ET2 angeschlossen let.

Die Anordnung CHT hat zwei Anschlussklemmen, die sowohl als Eingänge als auch als Ausgänge dienen können, nämlich eine Klartextklemme C und eine Chiffrierte Klemme H. Sine im Klartext der Klemme C zugeführte Nachricht tritt an der Klemme H chiffriert aus, und umgekehrt tritt eine der Klemme H chiffriert zugeführte Nachricht an der Klemme C im Klartext aus.

Der Umschalter CMT1 betätigt fünf Kontakte 1 bis 5. Wenn er an seinen ersten Steuereingang erregt wird, legt er die Kontakte 1 und 2 an die Klemmen C bzw. H. Wenn er an seinem zweiten Eingang betätigt wird, legt er die Kontakte und 4 an die Klemmen C bzw. H,

Der 9098 13/1139

-6- U87264

Der Kontakt 1 ist mit dem Speicher MEM1 verbunden, der Kontakt 2 mit der Stufe DEPH1, der Kontakt 3 mit der Stufe DEPG2 , und der Kontakt 4 mit dem Speicher MEM2.

Sin fünfter Kontakt 5 des Umschalters QKD1 verbindet den Taktgeber HORC entweder mit dem Eingang GH oder mit dem Eingang DCH des Speichers MEM3, wodurch der Informationsaustausch zwischen der Anordnung CHT und dem Speicher MEM3 gesteuert wird.

Diese Anordnung arbeitet in folgender Wjeise:

Die Übertragung ist dadurch gekennzeichnet,dass die entweder im Klartext (auf der Seite der örtlichen Geräte) oder im chiffrierten Text ( auf der Übertragungsseite) gesendeten Signale in vorbestimmten Zeitpunkten erscheinen. Jedes Signal wird in kennzeichnenden Zeitpunkten abgegeben, de»η Folgefrequenz fest ist. Dagegen werden die von den örtlichen Geräten stammenden Signale an der Stufe ARC1 in völlig zufälligen Zeitpunkten empfangen. Ebenso weisen die an der Stufe ARH2 empfangenen , von aussen kommenden Signale zwar eine feste mittlere.Polgefrequenz auf, doch können ihre Ankunftszeitpunkte infolge der Zufälligkeiten der Ausbreitungsbedingungen Schwankungen erleiden.

Die an die Stufe ARH2 angeschlossene Synchronisieranordnung SYN ermöglicht es, die empfangenen Signale zyklisch auf die

vom

90 0813/1139

vom Taktgeber HOR festgelegten Zeitpunkte zurückzubringen.

Eine der Stufe ARG1 oder der Stufe ARH2 zugeführte vollständige Signalfolge füllt den zugeordneten Speicher MEM1 bzw. MEM2. Wenn einer dieser Speicher voll ist, bringt er seine Kippschaltung B1 bzw. B2 beispielsweise in den Zustand 1.

Die Chiffrierung einer Signalfolge kann beginnen, wenn die drei folgenden Bedingungen erfüllt sind:

a) die Signalfolge ist vollständig empfangen worden;

b) der Block OHT muß zum Empfang dieser Signalfolge bereit sein, darf also nicht in Betrieb sein;

c) der Zeitpunkt der Chiffrierung oder der Dechiffrierung muß durch die allgemeine Synchronisation bestimmt sein.

Die Schaltung von Pig. 2 ermöglicht die Erfüllung dieser Bedingungen.

Der Taktgeber HOR gewährleistet die allgemeine Synchronisation. Dieser Taktgeber steuert über die Synchronisieranordnung SYN, die ihrerseits an die Stufe ARH2 angeschlossen ist, den zentralen Taktgeber HORC.

Der" Taktgeber HOR gibt an seinen beiden Ausgängen zwei Polgen von kurzen Impulsen (1) und (2) der gleichen Folgefrequene afc, die gegenseitig phasenversetzt sind.

909313/1139

U87264

Der Taktgeber HORC liefert zwei gleiche Signale (3) und (4), die gegenseitig versäzt sind, und deren Phasenlage von dem Eintreffen der Klarsignale abhängt* Diese Signale sind Impulse, die sehr viel breiter als die Impulse (1) und (2) sind, und einen bestimmten kennzeichnenden Zeitpunkt der gesendeten chiffrierten Signale und Kkrsignale darstellen.

Die Und-Schaltungen ET1 und ET2 liefern auf Grund dieser Signale sowie eines von der Anordnung CHT stammenden Signals, das anzeigt, dass diese Anordnung nicht in Betrieb ist, Impulse (12) bzw. (13), welche der Kippschaltung B1 bzw. der Kippschaltung B2 zugeführt werden. Die Kippschaltung B1 befindet sinh in einem Zeitpunkt t im Zustand 1. Ebenso befindet sich die Kippschaltung B2 in einem Zeitpunkt t¹ im Zustand 1. Die Kippschaltungen bleiben in diesem Zustand, bis sie von den Und-Schaltungen ET1 bzv». ET2 abgefragt werden.

Beim Eintreffen der Impulse 12 bzw. 13 werden sie in den Zustand O zurückgestellt, wobei sie Impulse abgeben, welche über die Und-Schaltungen ET11 bzw.ET12 den Umschalter CMT1 betätigen. Der von der Und-Schaltung ET12 kommende Impuls sehliesst die K_ontakte 3 und 4. Dies hat zur Folge, dass die Verbindung ARH2-CHT-DEPC2 hergestellt wird. Der Speicher MEM2 gibt seine Folge von chiffrierten Zeichen zu der Chiffrieranordnung CHT al*. Sie tritt aus diesem im Klartext aus und wird zu der Stufe DEPC2 gerichtet.Der Taktgeber HORC steuert über den Kontakt 5 die Übertragung des Zustande der Anordnung CHT in den Speicher MEM3

9 (J H ΙΠ 3/ 1 1 3 9

und umgekehrt, wobei diese Operation bei jedem Umlegen des Kontakts 5 stattfindet.

Pie Übertragung von der Anordnung CHO? in den Speicher MBM3 und die Übertragung vom Speicher MEM3 in die Anordnung CHIP finden praktisch gleichzeitig auf Grund eines vom Taktgeber HORC gelieferten Unterprogramms statt.

Bei dem zuvor definierten Zustand der Schaltungen befindet sich die Anordnung CHT in dem Zustand, welcher der Dechiffrierung des Kanals 2 entspricht.

für die Chiffrierung des Kanals 1 werden die gleichen Operationen durchgeführt, wobei aber die Kontakte 1 und 2 geschlossen und die Kontakte 3 und 4 offen sind. Die umgekehrte Übertragung zwischen der Anordnung CHT und dem Speicher MEMJ bringt den Block CHT in den Chiffrierzustand.

flg.3 zeigt die Signale, die an den entsprechend bezeichneten Funkten der Schaltung von Fig.2 auftreten.

Die Signale I und 2 an den Ausgängen des Taktgebers HOR sind Impulse der gleichen Folgeperiode, die gegenseitig phasenverschoben sind.

Die vom Taktgeber HORC abgegebenen Signale 3 und 4 kennzeichnen bestimmte Zeitpunkte der gesendeten Signale.

Die Signale 5 und 6 stellen die Zustände der Kippschaltungen

U87264

bzw. 2 dar. Im Zeitpunkt t geht die Kippschaltung 1 in den Zustand

1 (Speicher MEM1 gefüllt). Im Zeitpunkt t· geht die Kippschaltung

2 in den Zustand 1 (Speicher MEM2 gefüllt).

Unter der gemeinsamen Wirkung eines Impulses 1, des Signals und des Zustande der Kippschaltung B1 wird der Umschalter CMT1 ao betätigt, daß er den Kanal 1 anschaltet, bis ein entgegengesetzt wirkendes Signal kommt (Koinzidenz zwischen einem Impuls 2, einem Signal 4 und dem Zustand 1 der Kippschaltung B2).

Das Signal 7 stellt den Zustand des Umschalters CM3!1 dar.

Das Signal 8 zeigt die Zeiten der Chiffrierung des Kanals 1 bzw. der Dechiffrierung des Kanals 2 durch die Anordnung CHT.

Die Signale 9 und 10 sind die Ausgangssignale der Und-Sehaltungen EO? 11 und ET12, d.h. die Signale, welche den Umschalter CMT1 betätigen.

Das Signal 11 stellt das Sperrsignal dar, das von der Anordnung CHT an die Und-Schaltungen E0?1 und ET2 angelegt wird.

Die Signale 12 und 13 sind die Ausgangssignale der Und-Schaltungen

E3J1 und ET2, welche den Und-Schaltungen ET11 bzw. ET12 sowie nach einer Verzögerung T als Rückstellsignale den Kippschaltungen B1 bzw. B2 zugeführt werden.

Patentansprüche

909813/1139

Claims

Patentansprüche

U87264-

Jy Chiffrieranordnung für eine multilaterale Verbindung zur sequentiellen Chiffrierung einer ersten Nachricht und Dechiffrierung eineijzweiten Nachricht, wobei jede dieser beiden Nachrichten aus Folgen mit einer vorbestimmten Zahl von Zeichen zusammengesetzt ist, mit einer Chiffrieranordnung mit einem Schlüsselgenerator und einem einzigen Chiffrierblock, einem ersten Eingang für die im Klartext zugeführten Signale, einem ersten Ausgang für die gleichen Signale nach der Chiffrierung,einem zweiten Eingang für die chiffriert zugeführten Signale und einem zweiten Ausgang für die gleichen Signale nach der Dechiffrierung, dadurch gekennzeichnet, dass mit dem ersten Eingang ein erster Speicher und mit dem «weiten Eingang ein zweiter Speicher verbunden sind, dass die Chiffrieranordnung eine Anschlussklemme für den Klartext und eine Anschlussklemme für den chiffrierten Text aufweist, dass mit dem Chiffrierblock ein dritter Speicher verbunden ist, der Einrichtungen zum Informationsaustausch mit dem Chiffrierblock aufweist, die bewirken, dass er abwechselnd seine Information zu dem Chiffrierblock überträgt und die Information des Chiffrierblocks empfängt, und dass Einrichtungen vorgesehen sind, welche bewirken, dass der Reihe nach gleichzeitig der erste Speicher mit der Anschlussklemme für den Klartext und die Anschlussklemme für den chiffrierten Text mit dem ersten Ausgang verbunden werden, dass der Informationsaustausch zwischen dem dritten Speicher und dem

Qhiffrlerblock

9OMMΊ 3/ 1 1 3 Π

-12- H87264

Chiffrierblock durchgeführt viird, und dass dann gleichzeitig der zweite Speicher mit der Anschlussklemme für den chiffrierten Text und die Anschlussklemme für den Klartext mit dem zweiten Ausgang verbunden werden.
2. Anordnung nach Anspruch 1, gekennzeichnet durch einen Taktgeber, zwei Kippschaltungen, die mit dem ersten bzw. dem zweiten Speicher verbunden sind und ein erstes bzw. ein zweites Signal abgeben, wenn die Speicher voll sind, einen an den Chiffrierblock angeschlossenen Ausgang, der ein drittes Signal abgibt, wenn der Chiffrierblock nicht in Betrieb ist, und eine Gruppe von Torschaltungen, die von dem Taktgeber und den Signalen gesteuert werden und ihrerseits ein Relais steuern, das ein erstes Paar Kontakte aufweist, welche den ersten Speicher mit der Anschlussklemme für den Klartext und die Anschlussklemme für den chiffiiertai Ttext mit dem ersten Ausgang verbinden, sowie ein zweites Paar von Kontakten, welche den zweiten Speicher mit der Anschlussklemme für den chiffrierten Text und die Anschlussklemme für den Klartext mit dem zweiten Ausgang verbinden.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Gruppe von Torschaltungen eine Synchronisieranordnung enthält, die an den ersten Taktgeber angeschlossen ist und einen zweiten Taktgeber steuert, und dass eine Anordnung von Und-Schaltungen an die Ausgänge des zweiten Taktgebers angeschlossen ist und die Ausgangssignale der ersten bzw. der zweiten Kippschaltung empfängt und Ausgänge aufweist, welche das Relais betätigen.

9 0 !l (n 3 / Ί 1 3 9

H8726A
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass der Informationsaustausch zwischen dem Ohiffrierblock und dem dritten Speieher τοη dem zweiten !Faktgeber mit Hilfe eines dritten Kontakts des Relais gesteuert wird, welcher den Taktgeber abwechselnd mit einem ersten Kontakt des Speichers verbindet, welcher die Abgabe des Speicherinhalts in den Ghiffrierblock bewirkt, und mit einem zweiten Eingang, welcher die Abgabe der Information des Chiffrierblocks in den Speicher bewirkt.

013/1139

BAD ORiGlNAL