DE1298632B - Verfahren zum sperrfreien Verbinden eines Halbleiterkoerpers mit einer metallischen Tragplatte - Google Patents

Verfahren zum sperrfreien Verbinden eines Halbleiterkoerpers mit einer metallischen Tragplatte

Info

Publication number
DE1298632B
DE1298632B DES100213A DES0100213A DE1298632B DE 1298632 B DE1298632 B DE 1298632B DE S100213 A DES100213 A DE S100213A DE S0100213 A DES0100213 A DE S0100213A DE 1298632 B DE1298632 B DE 1298632B
Authority
DE
Germany
Prior art keywords
metal
semiconductor body
support plate
semiconductor
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES100213A
Other languages
English (en)
Inventor
Schmitter Detlev
Dipl-Phys Dieter
Enderlein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES100213A priority Critical patent/DE1298632B/de
Publication of DE1298632B publication Critical patent/DE1298632B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum sperrfreien Verbinden eines Halbleiterkörpers mit einer metallischen Tragplatte, insbesondere mit der metallischen Bodenplatte eines Gehäuses, bei Halbleiterbauelementen, wobei die Tragplatte mit einem Überzug aus einem Metall versehen und zwischen den Halbleiterkörper und den Überzug ein Metallplättchen gelegt wird, das mit dem Material des Halbleiterkörpers ein niedrigschmelzendes Eutektikum bildet, und wobei die Tragplatte über die Temperatur dieses Eutektikums erhitzt wird.
  • Es ist bereits ein Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium bekanntgeworden, bei dem die Verbindung zwischen Halbleiter und Tragplatte dadurch erreicht wird, daß der Tragplatte ein Goldüberzug eingebrannt und dann die Schichtfolge aus Halbleiter, Goldfolie und goldüberzogener Tragplatte bei Temperaturen -von etwa 700°C zusammenlegiert wird.
  • Bei einem anderen bekannten Verfahren wird die Tragplatte mit einem Silberüberzug versehen und der Halbleiterkörper mit einer Goldschicht zusammenlegiert. Die Verbindung zwischen der so präparierten Tragplatte und der Halbleiter-Gold-Legierung erfolgt dann unter Verwendung eines zusätzlichen Goldplättchens bei Temperaturen zwischen 400 und 500° C.
  • Bei beiden Verfahren erfolgt also die mechanische Verbindung zwischen Halbleiterkörper und Tragplatte mittels eines Zusammenlegierens zwischen Halbleiter-Gold-Legierung und Gold.
  • Um den Halbleiterkörper eines Halbleiterbau-' elementes, z. B. eines Transistors, mit einer Tragplatte, die meist gleichzeitig die Bodenplatte eines Gehäuses bildet, -zu verbinden, wurde bisher so vorgegangen, daß die Bodenplatte mit einem metallischen Überzug versehen wurde, der das Auflegieren des Halbleiterkörpers auf die Bodenplatte bei relativ niedrigen Temperaturen ermöglicht und der außerdem aus einem Metall bestehen soll, das keine störenden Verunreinigungen in den Halbleiter bringt. Weiter soll durch den Überzug auch die Eindiffusion von Verunreinigungen aus. der Tragplatte in den Halb= leiterkörper verhindert werden. Auf diese insbesondere mit einem Goldüberzug versehene Tragplatte wird der Halbleiterkörper mit Hilfe einer Pinzette, insbesondere einer Saugpinzette, aufgedrückt und gleichzeitig das System auf eine oberhalb der eutektischen Temperatur des Systems Halbleiter-Metall liegende Temperatur erhitzt. An der Berührungsstelle zwischen dem Halbleiterkörper und dem Metallüberzug bildet sich dann ein flüssiges Eutektikum. Die Temperatur der Bodenplatte muß nun unter die Erstarrungstemperatur des Eutektikums erniedrigt werden, bevor der Halbleiterkörper von der Pinzette freigegeben werden kann;' da sonst infolge von Kapillar> kräften das dünne, den Halbleiterkörper bildende Kristallplättchen hochschwimmt. Dadurch kann seine Lage in ungünstiger Weise verändert werden. Weiter hat das Hochschwimmen auch zur Folge, daß eine relativ dicke Schicht aus dem Eutektikum zwischen Halbleiterkörper und Tragplatte verbleibt, die vor allem deshalb ungünstig ist, weil dadurch die Wärmeableitung zur Tragplatte hin erheblich verschlechtert wird. Das Abkühlen der Bodenplatte bis unter die Erstarrungstemperatur des Eutektikums ist jedoch in der Massenfertigung schwierig durchzuführen und benötigt vor allen Dingen Zeit.
  • Um diese Schwierigkeit zu beseitigen, wird gemäß der Erfindung ein Verfahren der eingangs genannten Art vorgeschlagen, bei dem das Metallplättchen völlig gelöst und als Überzug ein Metall verwendet wird, welches sich unter Erhöhung des Schmelzpunktes in der Metallplättchen-Halbleiter-Legierung löst, so daß die entstehende Metallplättchen-Halbleiter-überzugsmetall-Legierung bereits vor Abkühlung der Tragplatte rasch erstarrt.
  • Bei diesem Verfahren wird also der Halbleiterkörper unter Zwischenlage eines Metallplättchens aufgesetzt, das mit dem Material des Halbleiterkörpers eine niedrigschmelzende eutektische Legierung bildet. Außerdem soll das Plättchen aus einem Metall bestehen, das keine störenden Verunreinigungen im Halbleiterkörper erzeugt. Der Schmelzpunkt der Eutektikumslegierung soll dabei vor allen Dingen unter derjenigen Temperatur liegen, die bei der Herstellung der pn-übergänge des Systems durch Legieren oder Diffusion angewendet wird, da sonst während des Auflegierens des Halbleiterkörpers auf die Tragplatte die Lage der pn-übergänge und damit die Parameter des Halbleiterbauelementes in unerwünschter Weise beeinflußt. werden. Weiter ist das Metallplättchen, das als Zwischenlage dient, sehr dünn ausgebildet, um zu gewährleisten, daß es sich beim Erhitzen vollständig unter Bildung der Eutektikumslegierung löst. Nach vollständiger Auflösung des als Zwischenlage dienenden Plättchens löst sich auch das Metall des Überzugs in der Legierung. Da gemäß der Erfindung für den Überzug ein Metall verwendet wird, das, wenn es in der Eutektikumslegierung gelöst wird, eine Erhöhung des Schmelzpunktes dieser Legierung bewirkt, erstarrt nunmehr diese Legierung. -Dieser Vorgang erfolgt sehr rasch. Die Lage des Halbleiterkörpers ist nun in bezug auf die Tragplatte eindeutig festgelegt, und das Werkzeug, das zum Aufdrücken des Halbleiterkörpers auf die Bodenplatte dient, kann entfernt werden, ohne daß eine Abkühlung der Bodenplatte notwendig ist. Dies hat den Vorteil, daß die Bodenplatte langsam auf konstante Temperatur aufgeheizt werden kann und auf dieser Temperatur gehalten werden kann, bis die Lage des Halbleiterkörpers eindeutig festliegt. Dann kann eine langsame Abkühlung der Bodenplatte erfolgen. Dadurch können die technischen Einrichtungen vereinfacht werden. Das langsame Abkühlen der Tragplatte ist vor allem dann besonders günstig, wenn die Tragplatte gleichzeitig die Bodenplatte des Gehäuses bildet und mit Glaseinschmelzungen für die Elektrodendurchführungen versehen ist. Durch den Temperaturschock, der durch ein schnelles Abkühlen der Bodenplatte erfolgt, werden nämlich leicht Undichtigkeiten an den Glaseinschmelzungen hervorgerufen, die beim Verfahren gemäß der Erfindung vermieden werden.
  • Gegenüber dem Bekannten zeichnet sich das erfindungsgemäße Verfahren vor allem dadurch aus, daß durch den vorgeschlagenen Überzug eines Metalls mit schmelzpunkterhöhender Wirkung bei vorgegebener Temperatur der Tragplatte und damit der Metallplättchen-Halbleiter-Legierung ein sofortiges Erstarren unter Bildung einer mechanisch stabilen Verbindung erreicht wird.
  • Beim Verfahren gemäß der Erfindung hat sich bei der Verwendung eines Halbleiterkörpers aus Silizium für das Metall des Plättchens, das zwischen dem Halbleiterkörper und der Tragplatte aufgelegt wird, Gold als besonders günstig erwiesen. Für den Überzug wird gemäß einer besonders günstigen Ausführungsform der Erfindung Silber verwendet.
  • Gemäß einer anderen Ausführungsform kann der Halbleiterkörper auch aus Germanium bestehen. Für das Metall des Plättchens kann dann ebenfalls Gold und als Überzug Silber verwendet werden.
  • Das Verfahren gemäß der Erfindung kann zur sperrschichtfreien Verbindung von Halbleiterkörpern von Halbleiterbauelementen angewendet werden, bei denen der Halbleiterkörper direkt mit einer Tragplatte verbunden werden soll. Besonders günstig ist die Anwendung des vorgeschlagenen Verfahrens beim Aufbringen von Mesa- oder Planarsystemen auf eine Tragplatte.
  • Eine nähere Erläuterung der Erfindung wird im folgenden an Hand der Figuren gegeben.
  • In der F i g. 1 ist ein Planartransistor dargestellt, der aus einem Siliziumkörper 4 besteht, der die Kollektorzone eines Transistors bildet und in dem durch Diffusion nach der an sich bekannten Planartechnik eine Basiszone 5 und eine Emitterzone 6 erzeugt sind. Mit 7 ist die Siliziumdioxydschicht bezeichnet, die den pn-übergang in den Bereichen, in denen er an die Oberfläche tritt, schützt. Der Transistor ist mit einer Basiselektrode 10, die mit einem Anschluß 11 verbunden ist, und einer Emitterelektrode 8, die mit einem Anschluß 9 verbunden ist, versehen. Die z. B. aus Vacon oder Molybdän bestehende Tragplatte 1 ist mit einem Überzug 2 aus Silber versehen. Zwischen dem Siliziumkörper 4 und dem Silberüberzug 2 der Tragplatte 1 ist ein Goldplättchen 3 angeordnet, dessen Dicke etwa 20 #t beträgt. Die Flächenausdehnung des Plättchens ist dabei möglichst gleich oder nur wenig größer als die Berührungsfläche des Halbleiterkörpers 4 mit dem Goldplättchen. Bei diesem System wird nun die Tragplatte 1 auf eine Temperatur erhitzt, die oberhalb der eutektischen Temperatur von Silizium und Gold, also oberhalb 370° C, liegt. Dabei wird das Halbleitersystem mit einer Pinzette, insbesondere einer Saugpinzette, auf die Bodenplatte 1 aufgedrückt. An der Berührungsstelle zwischen dem Halbleiterkörper 4 und dem Goldplättchen 3 bildet sich nun ein flüssiges Gold-Silizium-Eutektikum. Die Dicke des Goldplättchens und die Dauer der Erhitzung werden dabei gemäß der Erfindung so gewählt, daß das Goldplättchen völlig gelöst wird. Nun löst sich in diesem flüssigen Gold-Silizium-Eutektikum das Silber des mit 2 bezeichneten Überzugs. Dabei steigt der Schmelzpunkt der Flüssigkeit an, und sie erstarrt. Dieser Vorgang erfolgt in etwa 5 Sekunden, also sehr rasch und ohne Abkühlung der Bodenplatte 1.
  • In F i g. 2 ist ein Siliziumplanartransistor dargestellt, der nach dem Verfahren gemäß der Erfindung auf eine Bodenplatte 17 eines Gehäuses auflegiert ist. Die Bodenplatte kann dabei z. B. aus Vacon oder Molybdän bestehen, das wegen seiner großen Wärmeleitfähigkeit besonders günstig ist. Die Bodenplatte 17 ist mit Glaseinschmelzungen 14 und 15 versehen, durch die die Zuleitungen 13 und 12 für den Basis- und den Emitteranschluß des Transistors hindurchgeführt sind. Da das Halbleitersystem gegen die Bodenplatte 17 gedrückt wird, bis durch Auflösen des Silbers aus dem Überzug 2 .im Gold-Silizium-Eutektikum die Legierung erstarrt, wird das Gold-Silber-Eutektikum an den Seitenflächen des Halbleiterkörpers 4 emporgezogen, wie dies an den mit 16 bezeichneten Stellen in der F i g. 2 angedeutet ist. Die Schicht 18, die im wesentlichen aus einer Gold-Silizium-Silber-Legierung besteht und die nach dem Erstarren zwischen der Bodenplatte 17 und dem Halbleiterkörper 4 verbleibt, ist relativ dünn, so daß die Wärmeableitung von der Kollektorelektrode zur Bodenplatte des Gehäuses durch diese verbleibende Zwischenschicht nicht wesentlich gestört wird.

Claims (4)

  1. Patentansprüche: 1. Verfahren zum sperrfreien Verbinden eines Halbleiterkörpers mit einer metallischen Tragplatte, insbesondere mit der metallischen Bodenplatte eines Gehäuses, bei Halbleiterbauelementen, wobei die Tragplatte mit einem Überzug aus einem Metall versehen und zwischen den Halbleiterkörper und den Überzug ein Metallplättchen gelegt wird, das mit dem Material des Halbleiterkörpers ein niedrigschmelzendes Eutektikum bildet, und wobei die Tragplatte über die Temperatur dieses Eutektikums erhitzt wird, d a d u r c h g e k e n n z e i c h n e t, daß das Metallplättchen völlig gelöst und als Überzug ein Metall verwendet wird, welches sich unter Erhöhung des Schmelzpunktes in der Metallplättchen-Halbleiter-Legierung löst, so daß die entstehende Metallplättchen - Halbleiter - überzugsmetall - Legierung bereits vor Abkühlung der Tragplatte rasch erstarrt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Halbleiterkörper aus Silizium verwendet wird.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Metallplättchen aus Gold verwendet wird.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als überzugsmetall Silber verwendet wird.
DES100213A 1965-10-26 1965-10-26 Verfahren zum sperrfreien Verbinden eines Halbleiterkoerpers mit einer metallischen Tragplatte Pending DE1298632B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DES100213A DE1298632B (de) 1965-10-26 1965-10-26 Verfahren zum sperrfreien Verbinden eines Halbleiterkoerpers mit einer metallischen Tragplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES100213A DE1298632B (de) 1965-10-26 1965-10-26 Verfahren zum sperrfreien Verbinden eines Halbleiterkoerpers mit einer metallischen Tragplatte

Publications (1)

Publication Number Publication Date
DE1298632B true DE1298632B (de) 1969-07-03

Family

ID=7522908

Family Applications (1)

Application Number Title Priority Date Filing Date
DES100213A Pending DE1298632B (de) 1965-10-26 1965-10-26 Verfahren zum sperrfreien Verbinden eines Halbleiterkoerpers mit einer metallischen Tragplatte

Country Status (1)

Country Link
DE (1) DE1298632B (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1100818B (de) * 1958-09-24 1961-03-02 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung mit einem einkristallinen scheiben-foermigen Grundkoerper aus Silizium
AT219712B (de) * 1958-12-18 1962-02-12 Bosch Gmbh Robert Stromleiter mit stark gekrümmter Stromspannungskennlinie
DE1128924B (de) * 1959-12-30 1962-05-03 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium
DE1149826B (de) * 1961-04-19 1963-06-06 Siemens Ag Verfahren zum Anbringen eines elektrischen Anschlusses an einer Halbleiteranordnung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1100818B (de) * 1958-09-24 1961-03-02 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung mit einem einkristallinen scheiben-foermigen Grundkoerper aus Silizium
AT219712B (de) * 1958-12-18 1962-02-12 Bosch Gmbh Robert Stromleiter mit stark gekrümmter Stromspannungskennlinie
DE1128924B (de) * 1959-12-30 1962-05-03 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium
DE1149826B (de) * 1961-04-19 1963-06-06 Siemens Ag Verfahren zum Anbringen eines elektrischen Anschlusses an einer Halbleiteranordnung

Similar Documents

Publication Publication Date Title
DE1127000C2 (de) Verfahren zum mechanisch festen verbinden eines verformbaren duennen elektrodendrahtes mit einem kristallinen halbleiterkoerper
DE1300788C2 (de) Verfahren zur herstellung kugeliger loetperlen auf traegerplatten
DE10066442B4 (de) Halbleitervorrichtung mit Abstrahlungs-Struktur
DE10208635B4 (de) Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
DE4019091A1 (de) Waermeableitungseinrichtung fuer halbleiterbauelemente und verfahren zu deren herstellung
DE2442159A1 (de) Verfahren zum verbinden von flachseiten miteinander und durch das verfahren hergestellte bauteile
DE2228703A1 (de) Verfahren zum herstellen einer vorgegebenen lotschichtstaerke bei der fertigung von halbleiterbauelementen
DE2849716A1 (de) Verfahren zur herstellung von elektrischen kontakten an halbleiterbauelementen
DE1292260B (de) Silicium-Halbleiteranordnung mit Legierungselektroden und Verfahren zu ihrer Herstellung
DE3328975A1 (de) Verfahren zum hartverloeten zweier bauteile mit unterschiedlichen waermeleitfaehigkeiten und hartgeloetetes schaltungsflachgehaeuse
DE19747846A1 (de) Bauelement und Verfahren zum Herstellen des Bauelements
DE1614975A1 (de) Verfahren zum Vereinigen mehrerer Grundelemente und Leitungen zu Festkoerperpackungen
DE102005039336A1 (de) Verbundene Siliziumkomponenten und ein Verfahren zur Herstellung derselben
DE1098103B (de) Verfahren zum Einbau eines elektrischen Halbleiterelementes in ein Gehaeuse
DE2238569C3 (de) Verfahren zum Löten einer Halbleiterplatte
DE1539638B2 (de) Halbleiterbauelement
DE1298632B (de) Verfahren zum sperrfreien Verbinden eines Halbleiterkoerpers mit einer metallischen Tragplatte
DE1248167B (de) Verfahren zur Herstellung eines Halbleiterbauelements durch Einlegieren einer Elektrode in einen Halbleiterkoerper aus Germanium
DE1514363B1 (de) Verfahren zum Herstellen von passivierten Halbleiterbauelementen
DE4235908A1 (de) Verfahren zum Verlöten eines Halbleiterkörpers mit einem Trägerelement
DE1564444C3 (de) Halbleiteranordnung mit einem isolierenden Träger
DE4306871A1 (de)
DE2939666A1 (de) Verfahren zur verloetung eines loetfaehigen plaettchens mit einem traeger
DE1414620C (de) Verfahren zum Herstellen einer thermoelektrischen Vorrichtung und halbleitende Stäbe zur Durchführung des Verfahrens
DE1464772B2 (de) Reihenschaltung aus zwei entgegengesetzt gepolten Zenerdioden