DE1165085B

DE1165085B - Method and device for determining the difference between the counters of two electronic counters

Info

Publication number: DE1165085B
Application number: DES81818A
Authority: DE
Inventors: Dr-Ing Werner Leonhard; Karl Ertel
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1962-09-29
Filing date: 1962-09-29
Publication date: 1964-03-12

Description

Verfahren und Einrichtung zur Ermittlung der Differenz der Zählerstände zweier elektronischer Zähler Bei einer digitalen Wegregelung ist jeder Lage des zu bewegenden Objektes eine Zahl zugeordnet, welche die Anzahl der Wegelemente, gemessen von einem bestimmten Bezugspunkt, angibt. Bei intermittierend wirkenden Impulsfrequenzregelungen (Geschwindigkeitsregelungen) ist die Ermittlung eines durch eine Zahl charakterisierten Wertes ebenfalls von großer Bedeutung, wenn nämlich die Anzahl der während einer definierten Meßzeit in zwei Zähler eingezählten Soll- und Istwertimpulse, die ein Maß für die mittleren Soll- und Istfrequenzen darstellen, miteinander verglichen werden sollen. Bei einem solchen Vergleich werden die Differenzzahlenwerte der Zählerstände ermittelt.Method and device for determining the difference in meter readings two electronic counters With digital position control, each position of the the object to be moved is assigned a number that indicates the number of path elements, measured from a certain reference point. When acting intermittently Pulse frequency controls (speed controls) is the determination of a through a number of the characterized value is also of great importance, namely if the number of target values counted into two counters during a defined measuring time and actual value pulses, which represent a measure of the mean setpoint and actual frequencies, should be compared with each other. In such a comparison, the difference numerical values the meter readings are determined.

Es gibt grundsätzlich zwei Möglichkeiten, die Differenz zweier Zählerstände zu ermitteln, nämlich das dynamische oder Serienverfahren und das statische oder Parallelverfahren. Das dynamische Verfahren besteht darin, die beiden Zähler auszuzählen, d. h. mit einer gemeinsamen, beiden Zählern zugeführten Impulsfrequenz so lange zurückzuzahlen, bis einer der Zähler auf Null steht. Der Inhalt des zweiten Zählers stellt dann den Betrag der Differenz dar, während das Vorzeichen dadurch bestimmt ist, daß entweder der eine oder der andere der beiden Zähler zuerst den Wert Null erreicht.There are basically two ways of finding the difference between two counter readings to determine, namely the dynamic or series method and the static or Parallel proceedings. The dynamic procedure is to count the two counters, d. H. with a common pulse frequency fed to both counters pay back until one of the counters is zero. The content of the second counter then represents the amount of the difference, while the sign determines it is that either one or the other of the two counters first reads zero achieved.

Diese Art der Differenzbildung hat Nachteile. Der eine ist der Umstand, daß der ursprüngliche Inhalt beider Zähler verschwindet. Falls die ursprüngliche Information aber später noch benötigt wird, wie z. B. beim Istwertregister der Wegregelung, muß man einen zusätzlichen Rechenzähler zur Differenzbildung heranziehen oder den Inhalt des. Istwertregisters während des Zählvorganges in einem Gedächtnis speichern. Ein anderer Nachteil besteht darin, daß man zum Zählen in der angegebenen Weise Zeit benötigt. Ist die zur Verfügung stehende Zeit jedoch kurz, dagegen die Zählerkapazität groß, dann besteht das Bedürfnis nach schnelleren Zählern, die hohe Zählfrequenzen verarbeiten können. Eine hohe Arbeitsfrequenz bedeutet aber zunehmende Schwierigkeiten beim Entwurf der Zählschaltungen und ihrer Anwendung. Ist die maximale Zählfrequenz etwa 10 kHz, dann kommt man bereits bei einer Zählerkapazität von 104 Impulsen auf eine maximale Rechenzeit von 1 Sekunde. Dies ist in den meisten Fällen nicht annehmbar. Nimmt man eine Zählfrequenz von 200 kHz, dann kommt man auf eine Rechenzeit von 50 ms, die jedoch bei einer Werkzeugmaschinenregelung mit einer Zählerkapazität von 105 wieder auf 0,5 Sekunden steigt. Dabei ist eine Zählfrequenz von 200 kHz ein Wert, der schon beträchtliche Sorgfalt und große Erfahrung voraussetzt.This type of subtraction has disadvantages. One is the fact that the original content of both counters disappears. If the original Information is needed later, such as B. for the actual value register of the position control, one must use an additional arithmetic counter to calculate the difference or the Store the content of the actual value register in a memory during the counting process. Another disadvantage is that you have to count in the specified manner Time needed. However, if the time available is short, the counter capacity is short big, then there is a need for faster counters that have high counting frequencies can process. However, a high frequency of work means increasing difficulties in the design of the counting circuits and their application. Is the maximum counting frequency about 10 kHz, then you come up with a counter capacity of 104 pulses a maximum computing time of 1 second. In most cases this is not acceptable. If you take a counting frequency of 200 kHz, you get a computing time of 50 ms, however, with a machine tool control with a counter capacity increases again from 105 to 0.5 seconds. There is a counting frequency of 200 kHz a value that requires considerable care and experience.

Um die Rechenzeiten zur Differenzbildung abzukürzen, sind andere Zählverfahren vorgeschlagen worden, z. B. das des stellenweisen Auszählens bei der digitalen Wegregelung zur Walzenanstellung. Dort werden, beginnend mit der höchsten Stelle, die einzelnen Dezimalen heruntergezählt, bis der Zähler mit dem kleineren Zählerstand ermittelt ist. Man erkennt dies daran, daß die größte oder jeweils nächstgrößte Dezimalstelle eines der Zähler zuerst Null erreicht. Sodann werden die einander entsprechenden Dezimalstellen beider Zähler heruntergezählt, bis die Stellen des Zählers mit dem kleineren Zählerinhalt alle auf Null stehen. Die dabei entstehenden Überträge müssen natürlich berücksichtigt werden. Dieses Verfahren benötigt bei einer Zählfrequenz von 10 kHz und einem Zählerständ von 104 maximal 40 Zählimpulse, oder eine Zeit von etwa 4 ms. Diese Zeit wird in den meisten Fällen annehmbar sein. Zusätzlich zu den Rechenzählern braucht man nun aber ein Steuerwerk, das den Ablauf des Zählvorganges in Gang setzt, die einzelnen Verfahrensschritte steuert und die übertrage berücksichtigt. Der Aufwand hält sich zwar in Grenzen, der Regelvorgang bleibt jedoch intermittierend, da das Rechenwerk während der, wenn auch stark abgekürzten Rechenperiode keine Kenntnis vom Verhalten der Regelstrecke nimmt. Dies bedeutet zwar keine Einschränkung bei Vorgängen, die an sich diskontinuierlich sind, z. B. bei der Walzenanstellung, ist jedoch von Nachteil bei quasikontinuierlichen Vorgängen, z. B. Werkzeugmaschinensteuerungen, bei denen Sollwerte nacheinander in relativ schneller Folge und während des Laufes vorgegeben werden müssen. Bei der statischen Differenzbildung geht man so vor, daß man beide Zähler gleichzeitig statisch, d. h. ohne ihren Zustand zu beeinflussen, abfragt und auf Grund schrittweise logischer Kombinationen die Differenz an einer der Größe der Zähler entsprechenden Zahl von Klemmen parallel ausgibt. Eine endliche Rechenzeit kommt dadurch zustande, daß di-, Zähler nach dem Eintreffen von Zählimpulsen eine endliche Zeit benötigen, um ihre neue Lage einzunehmen, und daß eine weitere Zeitspanne erforderlich ist, um die logischen Verknüpfungen auszuführen. Diese Rechenzeit liegt je nach der Länge der Zählketten in der Größenordnung von 50 bis 500 us. Wenn sich die Differenz der Zählerstände schnell verändert, treten also auch bei paralleler Differenzbildung dynamische Fehler auf. Die Schaltung muß jedoch so aufgebaut sein, daß die höhergewichteten Stellen der Zähler auch bei der höchsten verwendeten Zählfrequenz unbedingt richtig ausgewertet werden.Other counting methods are used to shorten the computation times for forming the difference have been proposed e.g. B. that of counting in places with digital path control for roll adjustment. There, starting with the highest point, the individual Decimals counted down until the counter with the lower count counts is. This can be recognized by the fact that the largest or next largest decimal place one of the counters first reaches zero. Then the corresponding Decimal places of both counters are counted down until the digits of the counter match the smaller counter contents are all at zero. The resulting transfers must of course be taken into account. This method is needed at a counting frequency of 10 kHz and a counter reading of 104 a maximum of 40 counting pulses, or a time of about 4 ms. This time will be acceptable in most cases. Additionally In addition to the calculating counters, however, you need a control unit that controls the counting process sets in motion, controls the individual process steps and takes the transfers into account. The effort is limited, but the control process remains intermittent, since the arithmetic unit has no knowledge of the arithmetic period, albeit a very short one from the behavior of the controlled system. This does not imply any limitation on Operations that are discontinuous per se, e.g. B. in the roll adjustment is however, a disadvantage in quasi-continuous processes, e.g. B. machine tool controls, where setpoints follow one another in relatively quick succession and during the run must be specified. In the case of static subtraction one so that both counters are statically at the same time, i. H. without their condition to influence, queries and based on step-by-step logical combinations the Difference at a number of terminals in parallel corresponding to the size of the counter issues. A finite computing time comes about by the fact that di-, counter after the The arrival of counting pulses need a finite time to adopt their new position, and that a further period of time is required to complete the logic operations to execute. This computing time is of the order of magnitude, depending on the length of the counting chains from 50 to 500 us. If the difference in the counter readings changes quickly, pedal thus dynamic errors occur even with parallel subtraction. The circuit must however, be constructed in such a way that the higher-weighted digits of the counter are also used in the The highest counting frequency used must be evaluated correctly.

Dynamische Fehler in den niedrigen Stellen können bei Digitalreglern ohne weiteres zugelassen werden; sobald sich nämlich der Regler einem stationären Zustand nähert, in dem die Differenz der Zählerstände gegen Null geht, verringert sich die Zählfrequenz. Dadurch wird eine genaue Differenzauswertung in der Nähe von Null auch im nichtstationären Zustand der Zähler möglich. Mittels statischer Differenzbildung läßt sich demzufolge eine kontinuierlich wirkende Regelung aufbauen, die ständig im Eingriff ist. Dies bedeutet eine wesentliche funktionelle Vereinfachung, insbesondere durch den Wegfall des Steuerwerks.Dynamic errors in the low digits can occur with digital controls be readily admitted; as soon as the controller becomes a stationary Approaching the state in which the difference in the counter readings approaches zero, is reduced the counting frequency. This will provide an accurate difference evaluation in the vicinity from zero also possible in the non-stationary state of the counter. Using static Subsequently, a continuously acting control can be built up, which is constantly engaged. This means a significant functional simplification, especially due to the elimination of the control unit.

Die Erfindung bezieht sich demgemäß auf ein Verfahren zur laufenden steuerwerklosen, statischen Ermittlung der Differenz der Zählerstände zweier elektronischer Zähler, die je aus einer mehrgliedrigen Kette von Binärstufen bestehen, und besteht darin, daß die Steuerzustände paarweise an den Ausgängen der jeweils gleichartig gewichteten Binärstufe der beiden Zähler in an sich bekannter Weise gleichzeitig abgefragt und miteinander verglichen werden, und daß aus den Steuerzuständen jedes Binärstufenpaares durch Vergleichsschaltmittel gesondert sowohl die Differenz als auch der Übertrag nach Betrag und Vorzeichen je als Steuersignalfolgen gewonnen werden, von denen die den Vergleichsschaltmitteln entnehmbaren Signalfolgen für den Übertrag jeweils das in der Stufenfolge nachfolgende Vergleichsschaltmittel beeinflussen und die Signalfolgen für die Differenz Auswertschaltmitteln zugeführt werden, die überdies gemeinsam von der Totalübertragssignalfolge des in der Stufenfolge letzten Vergleichsschaltmittels ansteuerbar sind.The invention accordingly relates to a method for running Static determination of the difference between the counter readings of two electronic ones Counters, each consisting of a multi-link chain of binary levels, and consists in that the control states are paired at the outputs of the respectively similar weighted binary level of the two counters simultaneously in a manner known per se queried and compared with each other, and that each of the control states Binary stage pair by comparison switching means separately both the difference and the amount and sign of the carryover are also obtained as control signal sequences are, of which the comparison switching means inferred signal sequences for the transfer in each case the comparison switching means following in the sequence of stages influence and supplied the signal sequences for the difference evaluation switching means which, moreover, are common to the total carry signal sequence of the in the step sequence last comparison switching means are controllable.

Das Verfahren selbst sowie Ausführungsbeispiele zur Durchführung des Verfahrens seien nachstehend erläutert.The method itself and exemplary embodiments for carrying out the Procedure are explained below.

F i g. 1 zeigt das Schema eines steuerwerklosen digitalen Wegreglers, wie er z. B. zur Positionierung an einer Werkzeugmaschine einsetzbar ist. Der Regler besteht aus dem Sollregister 1 und dem Istregister 2, d. h. je einem Vorwärts-Rückwärts-Zähler, sowie einem Differenzrechner 3. Die Differenz der beiden Register 1 und 2 wird laufend gerechnet, um einen nicht gezeigten Vorschubmotor entsprechend zu steuern. An Stelle einer Reiheneingabe (z. B. mit einem Interpolator 4), wie sie etwa beim Konturfräsen vorkommt, kann auch eine Paralleleingabe, z. B. mit einer Tastatur 5, in das Sollregister 1 vorgesehen werden. Diese Möglichkeit ist bei Festwertregelungen, z. B. bei der Walzenanstellung, von Interesse. Der Differenzrechner beeinfiußt den Digital-Analog-Wandler 6, der ausgangsseitig auf die Regelstrecke 7 wirkt, die ihrerseits über den Impulsgeber 8 das Istwertregister 2 einstellt.F i g. 1 shows the scheme of a controller-less digital position controller, how he z. B. can be used for positioning on a machine tool. The regulator consists of the nominal register 1 and the actual register 2, i. H. one up / down counter each, and a difference calculator 3. The difference between the two registers 1 and 2 is continuous calculated to control a not shown feed motor accordingly. Instead of a series input (e.g. with an interpolator 4), such as that used in contour milling occurs, a parallel input, e.g. B. with a keyboard 5, in the target register 1 are provided. This possibility is with fixed value regulations, z. B. at the Roll adjustment, of interest. The difference calculator influences the digital-to-analog converter 6, which acts on the output side on the controlled system 7, which in turn acts via the pulse generator 8 sets the actual value register 2.

Die F i g. 2 veranschaulicht schematisch die binäre Differenzbildung. Gegeben seien zwei n-stufige Zähler Z1 und Z2 mit den Inhalten S 1 = a,20 + a121 -I- a,22 + . . . a" 2.r @ 0. S2 = bo2o-f b121+b222+---b"2n@0. Die Koeffizienten sind entweder 0 oder 1.The F i g. 2 schematically illustrates the formation of the binary difference. Given are two n-stage counters Z1 and Z2 with the contents S 1 = a, 20 + a121 -I- a, 22 + . . . a " 2.r @ 0. S2 = bo2o-f b121 + b222 + --- b" 2n @ 0. The coefficients are either 0 or 1.

Die Differenz D = S 1- S 2, die mittels der Stufen BD (ohne Vorübertrag) bzw. BDU (mit Vorübertrag) gebildet wird, hat die Form D = S1 - S2 = co2o+c121+c222+...cn2n-u"2n+1. Die Koeffizienten c und u sind wiederum auf 0 oder 1 beschränkt.The difference D = S 1- S 2, which is formed by means of the stages BD (without pre-carry) or BDU (with pre-carry), has the form D = S1 - S2 = co2o + c121 + c222 + ... cn2n-u " 2n + 1. The coefficients c and u are again restricted to 0 or 1.

u" ist der Übertrag der letzten Stufe, d. h. der Totalübertrag, der zu entscheiden gestattet, ob die Differenz positiv oder negativ ist. Diese Auswertung erfolgt in der jeweiligen Auswertschaltung A W. Für un = 0 ist S 1 > S2, für u" = 1 ist S 1 < S2. Die Koeffizienten c" und u" lassen sich aus den a," by, beginnend mit a., 60, schrittweise wie folgt bestimmen: a) Binäre Differenz ohne Vorübertrag mit der Stufe BD Aus den vier Kombinationen für a", bo, erhält man eine Wertetafel gemäß F i g. 3 b für c. und den ersten Teilübertrag u.. F i g. 3 a zeigt die aus Umkehrstufen N 1 bis N 4 und dem Odergatter V aufgebaute Schaltung BD mit den Eingängen a®, äo, bo und 50 und den Ausgängen c., Co, uo, uo, die die Funktion der Wertetafel erfüllt. Für die in der Wertetafel gemäß F i g. 3 b unterstrichene Kombination sind die entsprechenden Schaltzustände (0-Signal oder L- bzw. 1-Signal) in F i g. 3 a angeschrieben. b) Binäre Differenz mit Vorübertrag mit der Stufe BDU Bei jeder nachfolgenden Stelle a1, b1; a," b,, ist der Vorübertrag u,, - 1 zu berücksichtigen. Damit erhält man eine achtzeilige Wertetafel gemäß F i g. 4 b, die gemäß F i g. 4 a mit der aus den Umkehrstufen N 5 bis N11 und den Odergattern V 1 und V 2 aufgebauten Schaltung BDU erfüllbar ist.u "is the carryover of the last stage, ie the total carryover, which allows a decision to be made whether the difference is positive or negative. This evaluation is carried out in the respective evaluation circuit A W. For un = 0 , S 1 > S2, for u" = 1 is S 1 < S2. The coefficients c "and u" can be determined step by step from the a, "by, starting with a., 60, as follows: a) Binary difference without pre-carry with the level BD The four combinations for a", bo, are obtained a table of values according to FIG. 3 b for c. and the first partial carry u .. F i g. 3 a shows the circuit BD made up of inverters N 1 to N 4 and the OR gate V with the inputs a®, äo, bo and 50 and the outputs c., Co, uo, uo, which fulfills the function of the table of values. For the values in the table of values according to FIG. 3 b underlined combination are the corresponding switching states (0 signal or L or 1 signal) in FIG. 3 a. b) Binary difference with pre-carry with the level BDU For each subsequent digit a1, b1; a, "b ,, is the Temporary support u ,, - 1 to take into account Thus one b receives an eight-value map according to F i g 4, g in accordance with F i 4 a with that of the inverters N5 to N11, and the... Or gates V 1 and V 2 constructed circuit BDU can be fulfilled.

c) Vorzeichen Bei v = n entscheidet sich, ob S 1 größer oder kleiner als S2 ist. Es ist meist wünschenswert, Betrag und Vorzeichen der Differenz getrennt darzustellen. Dazu kann man gemäß F i g. 5 der Differenzschaltung zur Betragsauswertung der Auswertstufe AW zwei Aasgänge do-, do+; dl-, d1+ bzw. d,,- und d,,+ zuordnen, an denen alternativ der Betrag der Differenz erscheint, je nachdem, ob D > 0 oder D < 0 ist. Der übertrag von d,,+ auf die d,,--Klemmen kann durch u" gesteuert werden. Bei u" = 1 läßt sich der Betrag D nach der Voraussetzung (S 1 und S 2 > 0) wieder durch eine n-stellige Binärzahl darstellen. Man erhält sie, indem man von c" auf c, übergeht und zur Differenz den Wert 1 addiert.c) Sign With v = n it is decided whether S 1 is larger or smaller than S2. It is usually desirable to display the amount and sign of the difference separately. According to FIG. 5 of the differential circuit for evaluating the amount of the evaluation stage AW two outputs do-, do +; Assign dl-, d1 + or d ,, - and d ,, +, at which the amount of the difference appears alternatively, depending on whether D> 0 or D <0 . The transfer from d ,, + to the d ,, - terminals can be controlled by u ". If u" = 1, the amount D can be replaced by an n-digit based on the assumption (S 1 and S 2> 0) Represent binary number. It is obtained by going from c "to c, and adding the value 1 to the difference.

I = (Co + 1) 20 + cl 22 + 'c2 22 + . . . + -En 2R . Die Umschaltung der Ausgänge auf die Komplemente wird durch die Auswertschaltung AW ermöglicht.I = (Co + 1) 20 + cl 22 + 'c2 22 +. . . + -En 2R . The switching of the outputs to the complements is made possible by the evaluation circuit AW.

Die Funktionsgruppen (BD + A W) und (BDU + A W) gemäß F i g. 2 können zu eigenen Bausteinen zusammengefaßt werden. (Mit geringfügigen Änderungen könnte die gleiche Schaltung übrigens auch zur Addition der beiden Zählerstände verwendet werden.) Zur statischen Differenzbildung zweier n-stufiger Binärzähler werden somit folgende Baugruppen benötigt: Eine Gruppe BD -f- AW und (n - 1) Gruppen (BDU + AW) sowie zwei Leistungsstufen zur Aussteuerung der Auswertschaltungen. Dezimale Differenzbildung Die statische Differenzbildung ist somit bei Binärzählern relativ einfach und führt zu übersichtlichen und im Aufwand bescheidenen Schaltungen. Man wird deshalb stets Binärzähler verwenden, wenn die Betriebsbedingungen des Reglers dies zulassen, also immer dann, wenn Vorgabeimpulse eingezählt werden, der Zähler also nicht auf Grund einer numerischen Vorgabe gesetzt werden soll, und dann, wenn keine eine dekadische Verschlüsselung erfordernde numerische Anzeige der Zählerstände erwünscht wird. In allen anderen Fällen ist man wegen der Schwierigkeiten der Umcodierung zwischen denn Binär- und Dezimalzahlensystem auf die Verwendung von, z. B. im Aiken-Code, verschlüsselten Dezimalzählern angewiesen. Die dezimale Differenzbildung ist erheblich aufwendiger als die binäre. Der Grund hierfür liegt in der Verarbeitung der Dezimalüberträge.The function groups (BD + AW) and (BDU + AW) according to FIG. 2 can be combined to separate modules. (Incidentally, with minor changes, the same circuit could also be used to add the two counter readings.) The following assemblies are therefore required for the static difference formation between two n-level binary counters: A group BD -f- AW and (n - 1) groups (BDU + AW) as well as two power levels for controlling the evaluation circuits. Decimal subtraction The static subtraction is therefore relatively easy with binary counters and leads to clear circuits with modest effort. Binary counters will therefore always be used if the operating conditions of the controller allow this, i.e. whenever specification pulses are counted in, i.e. the counter should not be set based on a numerical specification, and if there is no numerical display of the counter readings that requires decade encryption is desired. In all other cases one is due to the difficulties of recoding between the binary and decimal number system on the use of, z. B. in the Aiken code, encrypted decimal counters. The decimal subtraction is considerably more complex than the binary one. The reason for this lies in the processing of the decimal carries.

F i g. 6 zeigt das Prinzip der statischen Differenzbildung am Beispiel der vten Dezimale eines. im Aiken-Code verschlüsselten Zählers. Der Inhalt des Minuenden ist Si = [al-l+a2.2+a3-4+a4-2]10(v-1»0. Der Inhalt des Subtrahenden ist S2 = [bl*1+b2-2+b3-4+b4.2]10(@'-1)30. Die Differenz D,, unter Berücksichtigung des negativen dezimalen Vorübertrages uv _ 1 wird D = (S1--S2-uv-l) = [d1'1+c2-2+c3-4+c4.2-uv, 10] 10{v-1). Der Dezimalübertrag uv wird an die (v+ l). Dekade weitergegeben und dort berücksichtigt. Die Koeffizienten cl bis c4 und uv sind aus den Koeffizienten a1 bis a4 und b1 bis b4 sowie uv _ 1 bestimmbar.F i g. 6 shows the principle of static subtraction using the example of the vth decimal of a. in the Aiken code encrypted meter. The content of the minuend is Si = [al-l + a2.2 + a3-4 + a4-2] 10 (v-1 »0. The content of the subtrahend is S2 = [bl * 1 + b2-2 + b3- 4 + b4.2] 10 (@ '- 1) 30. The difference D ,, taking into account the negative decimal advance carry uv _ 1 becomes D = (S1 - S2-uv-l) = [d1'1 + c2- 2 + c3-4 + c4.2-uv, 10] 10 (v-1). The decimal carry uv is transferred to the (v + l). Decade passed on and taken into account there. The coefficients cl to c4 and uv can be determined from the coefficients a1 to a4 and b1 to b4 and uv-1.

Die Differenzbildung erfolgt zunächst grundsätzlich ebenso wie beim Binärzähler, entsprechend den binären Gewichten der ersten drei Stufen einer Aiken-Tetrade, bis zum internen Übertrag i3 mit dem Gewicht -8. Verwendet werden dazu die bereits genannten Funktionsgruppen BDU zur binären Differenzbildung mit Vorübertrag. Die Ausgangssignale sind cl, c2' und c3'. c2' und c3' sind dabei interne Signale, die noch einer Korrektur unterzogen werden. In der vierten Stufe der Dekade verläuft die Differenzbildung wieder normal. Da kein Vorübertrag verarbeitet werden muß, genügt eine Gruppe BD. c4 ist wieder ein internes Signal, i4 ein interner Übertrag vom Gewicht -4. Am Knotenpunkt K erscheinen somit zwei Signale verschiedener Gewichte, die zur Teilsumme SK zusammengefaßt werden. SK kann die Gewichte 0, -4, - 8 oder -12 annehmen. 7e nach der vorliegenden Kombination der Koeffizienten c2', c"', c4 und i3, i4 kann daher ein Dezimalübertrag u,, vom Gewicht 10 und eine Korrektur der internen Differenzsignale c,', c,', c4 nötig sein, bevor sie als c2, c3, c4 den Ausgangsklemmen zugeführt werden.The difference is initially formed in the same way as with the binary counter, according to the binary weights of the first three levels of an Aiken tetrad, up to the internal carry i3 with the weight -8. The BDU function groups already mentioned are used for this purpose for forming the binary difference with pre-carry. The output signals are cl, c2 'and c3'. c2 'and c3' are internal signals that are still subjected to a correction. In the fourth stage of the decade, the subtraction is normal again. Since no pre-carry has to be processed, one group BD is sufficient. c4 is again an internal signal, i4 an internal carry of weight -4. Two signals of different weights thus appear at the node K, which are combined to form the partial sum SK. SK can have the weights 0, -4, -8 or -12. 7e according to the present combination of the coefficients c2 ', c "', c4 and i3, i4, a decimal carry u ,, from the weight 10 and a correction of the internal difference signals c, ', c,', c4 may be necessary before they can be used as c2, c3, c4 are fed to the output terminals.

Die vorkommenden und auszuwertenden Kombinationen sind in der Wertetafel in F i g. 7 zusammengestellt. Die Tafel ist in vier Zeilen unterteilt, wobei nur die in den Spalten 2 bis 6 angegebenen Werte abgefragt werden müssen. a) Ist i3 =,i4 = 0, d. h. SK = 0, so ist cl = cl', c2 = c,'; c3 = c3', -d. h., die internen Signale werden zum Ausgang durchgeschaltet. Ein Dezimalübertrag ist nicht erforderlich.The combinations that occur and are to be evaluated are shown in the table of values in FIG. 7 compiled. The table is divided into four lines, whereby only the values given in columns 2 to 6 need to be queried. a) If i3 =, i4 = 0, ie SK = 0, then cl = cl ', c2 = c,'; c3 = c3 ', -dh, the internal signals are switched through to the output. A decimal carryover is not required.

b) Bei i3 = 0, i4 = 1, also SK = -4 folgt auf Grund der binären Differcenzbildung (BD) c4 = 1 und auf Grund des Aiken-Codes c"' = cg' = 0. Durch eine Korrektur c2 = 1, c3 = 4 vom Wert 6 und Inanspruchnahme eines Dezimalübertrages vom Wert -10 wird der interne Übertrag 14 ausgeglichen.b) With i3 = 0, i4 = 1, i.e. SK = -4 follows due to the binary difference formation (BD) c4 = 1 and due to the Aiken code c "'= cg' = 0. By means of a correction c2 = 1, c3 = 4 of the value 6 and use of a decimal carry-over of the value -10 the internal carry 14 is balanced.

c) Ist 1.3 = 1, 1 4 = 0, also SK = 8, so kommen im Aiken-Code wieder nur die angegebenen Kombinationen vor. Im ersten Fall wird c4 = 0 auf c4 = 1 korrigiert, im zweite: Fall wird der übertrag 1" durch die Summe der .Zwischenergebnisse C2" c3', C4 ausgeglichen.c) If 1.3 = 1, 1 4 = 0, i.e. SK = 8, then again only the specified combinations occur in the Aiken code. In the first case, c4 = 0 is corrected to c4 = 1, in the second: the carryover 1 "is balanced out by the sum of the .intermediate results C2" c3 ', C4.

d) Bei is = i4 = 1, SK = -12, wird c4 = 1 auf c4 = .0 korrigiert und ein Dezimalübertrag in Anspruch genommen. Die in der Wertetafel F i g. 7 verzeichneten Bedingungen werden durch die Dezimalübertragsschaltung DU verwirklicht. F i g. 8 zeigt ein Ausführungsbeispiel hierfür unter Anwendung von Umkehrstufen N und Odergattern h. Als Eingänge werden benötigt: C2 , C3 , C4 C4, 'A' lA . Die Ausgänge sind: C2, c2, c3, cs, C4, c4, u," ü" . Es sind keine Vorkehrungen getroffen, um bei den Ausgängen cl bis C4 die sogenanntea Pseudotetraden, d. h. die Binärzahlen 5 bis 10, zu vermeiden. Das Ergebnis 6 kann also z. B. sowohl durch die Aiken-Tetrade 1100 als auch durch die Pseudo-Tetrade 0110 dargestellt werden. Da die Gewichte jedoch stimmen und die Symmetrieeigenschaften des Aiken-Codes auch für Pseudo-Tetraden gelten, treten bei einer anschließenden Digital-Analog-Umwandlung keinerlei Schwierigkeiten auf. Die einander folgenden Dekaden der Differenzschaltung werden, wie bereits beim Binärzähler gezeigt, mittels des Dezimalübertrages miteinander verknüpft. Am Ende der Zählkette zeigt sich dann, ob u, der Wert 0 oder 1 zuzuordnen ist. Im letzteren Falle kann es von Vorteil sein, den Betrag der Differenz an einen zweiten Klemmensatz zu führen. Dies kann wegen der Symmetrieeigenschaften des Aiken-Codes wieder durch Umschalten sämtlicher Ausgänge auf ihre Komplemente (a@c) und die Addition einer 1 erfolgen. Die Umschaltung wird durch den Funktionsbaustein AW geleistet (F i g. 5). Der Ausgang u" ist bei dem gesamten Zähler nur einmal vorhanden. Die Differenz erscheint für S 1 > S 2 an den Klemmen d1+ ...d4+ oder für Sl<S2 an den Klemmen dl- . . . d4- sowie u". d) If is = i4 = 1, SK = -12, c4 = 1 is corrected to c4 = .0 and a decimal carryover is used. The values in the table of values F i g. 7 listed conditions are realized by the decimal carry circuit DU. F i g. 8 shows an exemplary embodiment for this using inverters N and OR gates h. The following inputs are required: C2 , C3 , C4 C4, 'A' lA. The outputs are: C2, c2, c3, cs, C4, c4, u, "ü" . No precautions have been taken to avoid the so-called pseudotetrads, ie the binary numbers 5 to 10, at the outputs cl to C4. The result 6 can therefore e.g. B. can be represented by both the Aiken tetrad 1100 and the pseudo tetrad 0110. However, since the weights are correct and the symmetry properties of the Aiken code also apply to pseudo-tetrads, no difficulties arise in a subsequent digital-to-analog conversion. As already shown for the binary counter, the following decades of the differential circuit are linked to one another by means of the decimal carry. At the end of the counting chain it is shown whether u, the value 0 or 1 is to be assigned. In the latter case, it can be advantageous to transfer the amount of the difference to a second set of clamps. Because of the symmetry properties of the Aiken code, this can be done again by switching all outputs to their complements (a @ c) and adding a 1. The switchover is carried out by the function block AW (FIG. 5). The output u "exists only once in the overall count. The difference appears for S 1> S 2 at the terminals d1 + d4 + ... or dl for Sl <S2 to the terminals... D4 and u".

F i g. 9 zeigt das Blockschaltbild einer Dekade der dezimalen Differenzschaltung für zwei im Aiken-Code verschlüsselte Zähler Z1 und Z2 mit je vier Binärstufen B. An Funktionsbausteingruppen werden benötigt: einmal BD, dreimal BDU, einmal DU, viermal A W. Bei der ersten Dekade ist der Aufwand etwas geringer, nämlich zweimal BD, zweimal BDU, einmal DU, viermal AW.F i g. 9 is a block diagram showing a decade of the decimal differential circuit for two Aiken code encrypted counter Z1 and Z2 each with four binary stages B. At function block groups are required: once BD, three times BDU, once DU, four times A W. In the first decade is the A little less effort, namely twice BD, twice BDU, once DU, four times AW.

Man muß natürlich auch im dekadischen System versuchen, durch Vereinigung von Funktionsgruppen zu Baueinheiten eine kompakte und leicht zu verdrahtende Bauweise zu erhalten. Trotzdem muß in jedem Falle sorgfältig abgewogen werden, ob Dezimalzähler für den geplanten Zweck wirklich nötig sind.One must of course also try in the decadal system, through union from functional groups to structural units a compact and easy-to-wire design to obtain. Nevertheless, it must be carefully considered in each case whether a decimal counter are really necessary for the intended purpose.

Claims

Claims: 1. Method for running control unit-less, static Determination of the difference between the meter readings of two electronic meters that are each off consist of a multi-link chain of binary levels, characterized in that the control states in pairs at the outputs of each equally weighted Binary levels of the two counters are queried at the same time in a manner known per se and are compared with one another and that from the control states of each binary level pair both the difference and the transfer separately by comparison switching means are each obtained as control signal sequences according to amount and sign, of which the signal sequences for the transfer which can be taken from the comparison switching means influence the comparison switching means following in the step sequence and the Signal sequences for the difference evaluation switching means are supplied, which moreover together from the total carry signal sequence of the last comparison switching means in the step sequence are controllable.

2. The method according to claim 1, characterized in that the signal states of each of the two counters are first scanned step by step at the same side in the weight corresponding Zählstufenpaare, then from these control states by means of each pair of steps (a o, b ,; a1, b. .. ", b") assigned comparison gate (BDO to BD "or BDU until BDU,) the difference (c., or c"), and optionally the carry (u. to u ") are calculated as the electrical control signals a, of which the control signal of each comparison gate (BD or BDU), which is decisive for the difference (c. to c "), of an evaluation stage (AW) outputting the difference value (d. to d") according to amount and sign, and that for the transfer (u. to u ") the relevant control signal is fed to the comparison gate (BD or BDU) adjacent in the stage sequence and the control signal corresponding to the total carry (u") of the last comparison gate (BDU ") in the stage sequence to a further input of all evaluation stages (AW) will.

3. A device for performing the method according to claim 2, characterized in that the comparison gate (BD) consists of inverting stages (N 1 to N 4) and an OR gate (V) which are linked to one another in such a way that the output signal state of the binary stage pair corresponds to that away. derived input signals a, ä, b, b on the output side the transmission signals u. and u. as well as the signals c and c characterizing the difference value can be taken.

4. A device for performing the method according to claim 2, characterized in that the comparison gate (BDU) consists of reversing stages (N 5 to N 11) and OR gates (V 1; V 2) which are linked to one another in such a way that from the The input signal sequence a, a and b, b and the input transmission signal sequence u. And u, the output transmission signal sequence u "and u" and the difference signal sequence c and c can be derived.

5. A device for carrying out the method according to claims 1 and 2, characterized in that the evaluation switching means for the difference in magnitude and sign of an evaluation stage (AW) containing reversing stages (N 1, N 13), the input side from the comparison switching means (BD, BDU) derived signals c, c and u ", ü" and from which the signals d + and d- can be taken on the output side. Documents considered: German Auslegeschrift No. 1132 972; U.S. Patent No. 2,910,586.