DE1915493C3

DE1915493C3 - Circuit for multiplication based on the principle of continued, shifted addition

Info

Publication number: DE1915493C3
Application number: DE19691915493
Authority: DE
Inventors: Klaus Dipl.-Math. 8011 Landsham Heim
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1969-03-26
Filing date: 1969-03-26
Publication date: 1975-09-04
Also published as: DE1915493B2; DE1915493A1

Description

den Unteransprüchen.
Die erfindungsgemäße Schaltung soll an Hand vonthe subclaims.
The circuit according to the invention should be based on

■ Ausführungsbeispielen weiter erläutert werden. Es■ Embodiments are further explained. It

45 zeigt45 shows

F i g. 1 ein Blockschaltbild der erfindungsgemäßenF i g. 1 is a block diagram of the invention

Die Erfindung bezieht sich auf eine Schaltung für Schaltung,The invention relates to a circuit for circuit,

Multiplikation nach dem Prinzip der fortgesetzten, F i g. 2 ein Blockschaltbild eines Anwendungsbei-Multiplication according to the principle of continued, F i g. 2 a block diagram of an application example

stellenversetzten Addition mit Operandenregistera Spieles der erfindungsgemäßen Schaltung,offset addition with operand registera game of the circuit according to the invention,

und Addierer für aus Folgen von Zeichen bestehen- 50 Fig. 3 die Codierschaltung für Vorzeicheninter-and adder for consisting of sequences of characters- 50 Fig. 3 the coding circuit for sign inter-

den Operanden, die neben Ziffern auch Vorzeichen pretationen.the operands which, in addition to digits, also present signs.

enthalten, bei der der Addierer jeweils mindestens In F i g. 1 ist der prinzipielle Aufbau der β·ΐη-ein Zeichen der zu verknüpfenden Operanden par- dungsgemäßen Schaltung dargestellt. Sie besteht aus allel verarbeitet, so daß zur Addition der gesamten Operandenregistera 10,12; Codierschaltungen 14,16 Operanden mehrere Addierzyklen notwendig sind, 55 und einem Addierer 18. Das Ergebnis der Addition und bei der die Verarbeitung von der Stellung der wird in ein Ergebnisregister 20 eingeschrieben und unterschiedlich zu interpretierenden Zeichen der von dort z. B. in den Arbeitsspeicher der Datenver-Zeichenfolge unabhängig ist. arbeitungsanlage zurückgespeichert. Zwischen den Bei der Verarbeitung von Operanden in einem Eingängen des Addierers 18 und jedem Operanden-Addierer ist immer dann eine Folge von mehreren 60 register 10 bzw. 12 ist je eine Codierschaltung 14 Addierzyklen zur Durchführung der Operation nötig, bzw. 16 angeordnet. Diese Codierschaltungen 14, 16 wenn der Addierer auf Grand seiner »Breite« nur sorgen dafür, daß die Vorzeichen erkannt und so einen Teil der Operanden in einem Zyklus verarbei- umcodiert werden, daß sie von dem Addierer 18 in ten kann. Bei derartigen Addierern muß die ein- einem normalen Addierzyklus mit verarbeitet wergehende Information, d. h. die Operanden, unter- 65 den, ohne daß dabei das Ergebnis der Addition verschiedlich behandelt werden, wenn sie aus Zeichen fälscht wird.included, in which the adder in each case at least In F i g. 1 is the basic structure of the β · ΐη-a Characters of the operands to be linked are shown in accordance with the circuit. it consists of allele processed, so that for the addition of the entire operand registers a 10,12; Coding circuits 14,16 Operands several adding cycles are necessary, 55 and an adder 18. The result of the addition and in which the processing of the position of the is written in a result register 20 and characters to be interpreted differently from there z. B. in the memory of the data server string is independent. processing system restored. Between the processing of operands in an input of the adder 18 and each operand adder if a sequence of several 60 registers 10 or 12 is then always a coding circuit 14 Adding cycles necessary to carry out the operation, or 16 arranged. These coding circuits 14, 16 if the adder is on grand of its "latitude" just make sure that the signs are recognized and such some of the operands are processed in one cycle so that they are processed by the adder 18 in ten can. With such adders, the one that is processed in a normal adding cycle must be processed Information, d. H. the operands, without changing the result of the addition treated when it is forged out of characters.

verschiedener Art besteht. Die Operanden können In F i g. 2 ist ein Anwendungsbeispiel der erfin-of various types. The operands can be shown in FIG. 2 is an application example of the inven-

z. B. aus Ziffernfolgen und ziffernunterschiedlichen dungsgemäßen Schaltung dargestellt. Es ist hier diez. B. shown from digit sequences and digit-different circuit according to the invention. It is the one here

Addition von zwei dezimalen Operanden angegeben. Pie Vorzeichen der Operanden sollen rechts der Ziffemlolge stehen. Die Operandenlänge, das ist die Anzahl der Ziffern und Vorzeichen, wird geradzahlig und für beide Operanden gleich angenommen. Für die Verschlüsselung der Dezimalziffe;« und der Vorzeichen wird die in der Tabelle angegebene Codierung verwendet:Addition of two decimal operands specified. Pie signs of the operands should be to the right of the digit sequence stand. The operand length, that is the number of digits and signs, is an even number and assumed to be the same for both operands. For the encryption of the decimal digits; «and the signs the coding given in the table is used:

Zeichensign CodierungCoding Interpretation durchInterpretation by
den Addiererthe adder 00 00000000 00000000 11 00010001 00010001 22 00100010 00100010 33 00110011 oouoou 44th 01000100 01000100 55 01010101 01010101 66th OUOOUO OUOOUO 77th OlliOlli OU!OU! 88th 10001000 10001000 99 10011001 10011001 ++ 10101010 00000000 —- 10111011 00000000 ++ 11001100 00000000 —- 11011101 00000000 ++ UlOUlO 00000000 ++ 11111111 00000000

3030th

In der ersten Spalte der Tabelle sind die zu codierenden Zeichen angegeben, also die Dezimalziffern und die Vorzeichen. In der zweiten Spalte die Codierungen der Zeichen, in der dritten Spalte der Tabelle ist gezeigt, in welcher Codierung die Ziffern und Vorzeichen dem Addierer zugeführt werden. Für die Durchführung der Addition soll ein Addierer verwendet werden, der 8 Bit parallel verarbeiten kann. Das bedeutet, daß bei einer Addieroperation zwei Zeichen jedes Operanden verknüpft werden. Der eine Operand steht in einem Operandenregister 30, der andere Operand in einem Operandenregister 32. In je Jem dieser Operandenregister 30, 32 können 8 Bit parallel gespeichert werden. Je vier Leitungen jedes Operandenregisters 30 bzw. 32 führen auf eine Codierschaltung 34 bzw. 36. Von den Codierschaltungen 34 bzw. 36 führen vier Leitungen zu einem Addierer 38. Außerdem sind die Operandenregister 30 und 32 mit je vier Leitungen direkt mit dem Addierer 38 verbunden. Der Addierer 38 verarbeitet 8 Bit parallel. Die Operandenlänge steht in einem Längenzähler 43, der zur Abzählung der Addiererzyklen dient. Vor jedem Addierzyklus werden die Operandenregister 30, 32 geladen, und nach dem Addierzyklus wird das Ergebnis aus dem Ergebnisregister 40 in den Arbeitsspeicher zurückgeschrieben. Die Vorzeichen der Operanden beeinflussen die Operation. Bei gleichem Vorzeichen wird addiert, bei ungleichem Vorzeichen wird subtrahiert. Die Durchführung der Addition und der Subtraktion erfolgt dann auf die übliche und bekannte Weise. Das Verknüpfen des Inhalts vom Operandenregister 30 und vom Operandenregijter 32, wobei das Ergebnis in das Register 40 geschrieben wird, ist ein Addierzyklus. The characters to be coded are specified in the first column of the table, i.e. the decimal digits and the signs. In the second column the coding of the characters, in the third column of the table it is shown in which coding the digits and signs are fed to the adder. For the An adder that can process 8 bits in parallel should be used to carry out the addition. This means that two characters of each operand are linked in an add operation. The one The operand is in an operand register 30, the other operand in an operand register 32. In Each of these operand registers 30, 32 can store 8 bits in parallel. Four lines each Operand registers 30 and 32 lead to a coding circuit 34 and 36, respectively. From the coding circuits 34 and 36, respectively, lead four lines to an adder 38. The operand registers are also 30 and 32, each with four lines, are connected directly to the adder 38. The adder 38 processes 8 bits in parallel. The operand length is in a length counter 43, which is used to count the adder cycles serves. The operand registers 30, 32 are loaded before each adding cycle, and after Adding cycle, the result is written back from the result register 40 into the main memory. The signs of the operands influence the operation. If the sign is the same, it is added if the sign is not the same, it is subtracted. The addition and subtraction are carried out then in the usual and familiar way. Linking the contents of the operand register 30 and from operand register 32, the result being written into register 40, is an add cycle.

In dem Ausführungsbeispiel der F i g. 2 erkennen die Codierschaltungen 34 bzw. 36 nicht nur die Vorzeichen und codieren sie in Ziffern um, sondern sie stellen auch noch fest, welches Vorzeichen gerade der Codierschaltung zugeführt wird. Erscheint ein Signal an den Leitungen 44, dann interpretieren die Codierschaltungen 34, 36 z. B. die Vorzeichen als Pluszeichen, erscheint ein Signal an den Leitungen 46, dann wird das Vorzeichen von den Codierschaltungen 34, 36 als Minuszeichen interpretiert. Die Kenntnis der Vorzeichen der Operanden ist für die Verarbeitung der beiden Operanden notwendig. Ein eventuell bei der Addition entstehender Übertrag wird über eine Verzögerungsschaltung 48 vom Ausgang des Addierers auf den Eingang des Addierers zurückgeführt.In the embodiment of FIG. 2, the coding circuits 34 and 36 not only recognize the signs and re-code them into digits, but they also determine which sign is at the moment is fed to the coding circuit. If a signal appears on the lines 44, then the interpret Coding circuits 34, 36 e.g. B. the sign as a plus sign, a signal appears on the lines 46, then the sign is interpreted by the coding circuits 34, 36 as a minus sign. the Knowledge of the signs of the operands is necessary for processing the two operands. A Any carry resulting from the addition is removed from the output via a delay circuit 48 of the adder fed back to the input of the adder.

Der Ablauf der Verarbeitung der beiden Operanden kann auf folgende Weise geschehen:The processing of the two operands can be done in the following way:

Zunächst wird der eine Operand in das Operandenregister 32 geladen, dann der andere Operand in das Operandenregister 30. Anschließend wird durch die Codierungsschaltung 34, 36 festgestellt, ob ein Vorzeichen in den Operandenregistern eingeschrieben ist und eventuell anliegende Vorzeichen in Ziffern umcodiert. Im nächsten Schritt werden die Operanden in dem Addierer 38 miteinander verknüpft. Das Ergebnis wird in dem Register 40 abgespeichert. Gleichzeitig wird der Inhalt des Längenzählers 44 um Eins verringert. Solange der Inhalt des Längenzählers 42 nicht Null ist. läuft der eben beschriebene Vorgang wieder von neuem ab.First one operand is loaded into the operand register 32, then the other operand into the Operand register 30. It is then determined by the coding circuit 34, 36 whether a sign is written in the operand registers and any associated signs in digits recoded. In the next step, the operands are linked to one another in the adder 38. That The result is stored in register 40. At the same time, the content of the length counter 44 decreased by one. As long as the content of the length counter 42 is not zero. runs the one just described Process all over again.

Eine besonders günstige Schaltungsanordnung für die Codierung der Vorzeichen ergibt sich in diesem Fall, wenn man die Addierereingänge mit UND-Verknüpfungsgliedern versieht, die dann gesperrt werden, wenn in dem Operandenregister 30, 32 ein Vorzeichen steht. Eine derartige Schaltungsanordnung ist in Fig. 3 dargestellt. Hier ist nur ein Operandenregister 30 sowie eine Codierschaltung 34 gezeigt. Das zweite Operandenregistcr und die zweite Codierschaltung ist entsprechend aufgebaut. In dem Operandenregister 30 stehen die Zeichen A 0 bis A 7 negiert und nicht negiert. In F i g. 3 ist die Negierung der Zeichen A 0 bis A 7 durch einen Querstrich über dem Buchstaben gekennzeichnet. Vor jeden Eingang des Addierers ist je eine UND-Schaltung 5θ bis 57 vorgeschaltet. Da vereinbarungsgemäß die Vorzeichen rechts von den Ziffern stehen sollen, müssen nur die vier ersten Stellen des Operandenregisters 30 mil der Codierschaltung verbunden werden. Die Codierschaltung 34 besteht aus den UND-Schaltungen 60 bis 64 und den ODER-Schaltungen 65, 66 und 67. Die Eingänge der UND-Schaltungen 60 bis 64 sind so mit den Ausgängen A 0 bis A 3 und Ά ö bis ^?3 verbunden, daß sie nur dann ein Signal an ihrem Ausgang abgeben, wenn eine der in der Tabelle dargestellten Codierungen der Vorzeichen in dem Operandenregister gespeichert ist. Die Ausgänge der UND-Schaltungen 60, 61 und 62 sind mit der ODER-Schaltung 65, die Ausgänge der UND-Schaltungen 63. 64 sind mit ODER-Schaltung 66 verbunden. Durch diese Art der Verbindung der UND-Schaltungen 60 bis 64 mit den ODER-Schaltungen 65,66 kann gleichzeitig die Art des Vorzeichens festgestellt werden. Zum Beispiel gibt die ODER-Schaltung 65 an ihrem Ausgang 70 dann ein Signal ab, wenn das Vorzeichen positiv ist, die ODER-Schaltung 66 gibt an ihrem Ausgang 72 ein Signal ab, wenn das Vorzeichen negativ ist. Außerdem werden die Ausgänge 74 bzw. 76 der ODER-Schaltungen 65 bzw. 66 in einer weiteren ODER-SchaltungA particularly favorable circuit arrangement for the coding of the signs is obtained in this case if the adder inputs are provided with AND gates, which are then blocked when the operand register 30, 32 has a sign. Such a circuit arrangement is shown in FIG. Only one operand register 30 and one coding circuit 34 are shown here. The second operand register and the second coding circuit are constructed accordingly. The characters A 0 to A 7 are negated and not negated in the operand register 30. In Fig. 3, the negation of the characters A 0 to A 7 is indicated by a slash above the letter. An AND circuit 5θ to 57 is connected upstream of each input of the adder. Since, as agreed, the signs should be to the right of the digits, only the first four digits of the operand register 30 need to be connected to the coding circuit. The coding circuit 34 consists of the AND circuits 60 to 64 and the OR circuits 65, 66 and 67. The inputs of the AND circuits 60 to 64 are thus connected to the outputs A 0 to A 3 and Ά ö to ^? 3 that they only emit a signal at their output when one of the sign codings shown in the table is stored in the operand register. The outputs of the AND circuits 60, 61 and 62 are connected to the OR circuit 65, and the outputs of the AND circuits 63, 64 are connected to the OR circuit 66. This type of connection of the AND circuits 60 to 64 with the OR circuits 65, 66 enables the type of sign to be determined at the same time. For example, the OR circuit 65 emits a signal at its output 70 if the sign is positive, the OR circuit 66 emits a signal at its output 72 if the sign is negative. In addition, the outputs 74 and 76 of the OR circuits 65 and 66 are in a further OR circuit

67 zusammengefaßt. Am Ausgang dieser ODER-Schaltung 67 erscheint immer dann ein Signal, wenn ein Vorzeichen im Operandenregistcr steht. Dieses Ausgangssignal der ODER-Schaltung 67 wird nun den UND-Schaltungen 54, 55, 56 und 57 zugeführt. Die Eingänge der UND-Schaltungen 50 bis 53 müssen nicht mit dem Ausgang der ODER-Schaltung 67 verbunden werden, weil ja diesen UND-Schaltungen niemals ein Vorzeichen zugeführt wird. Den UND-Schaltungen 50 bis 57 werden zudem ein Steuersignal und schließlich die Zeichen A 0 bis A 7 zugeleitet. Wenn nun ein Vorzeichen vorliegt, dann gibt die Codierschaltung 34 am Ausgang der ODER-67 summarized. A signal always appears at the output of this OR circuit 67 when there is a sign in the operand register. This output signal of the OR circuit 67 is now fed to the AND circuits 54, 55, 56 and 57. The inputs of the AND circuits 50 to 53 do not have to be connected to the output of the OR circuit 67, because these AND circuits are never supplied with a sign. A control signal and finally the characters A 0 to A 7 are also fed to the AND circuits 50 to 57. If there is now a sign, then the coding circuit 34 is at the output of the OR

Schaltung 67 ein Signal ab und sperrt die UND-Schaltungen 54 bis 57. Dies entspricht einer Umcodierung der Vorzeichen in eine Null. Dann kann in einem gewöhnlichen Addierzyklus die Informatior verarbeitet werden.Circuit 67 outputs a signal and blocks AND circuits 54 to 57. This corresponds to recoding the sign into a zero. Then, in an ordinary adding cycle, the informior are processed.

Der Aufbau der Codierungsschaltungen kann auch auf eine andere Weise erfolgen, als es in F i g. 3 dargestellt ist. Es ist auch möglich, daß die Vorzeicher an einer anderen Stelle der Operanden stehen Schließlich kann die erfindungsgemäße Schaltung auch für die Verarbeitung von Ziffern in einen anderen Zeichensystem als dem Dezimalsystem ver wendet werden.The construction of the coding circuits can also take place in a different way than in FIG. 3 shown is. It is also possible for the signs to be in a different position in the operands Finally, the circuit according to the invention can also be used for processing digits in a characters other than the decimal system can be used.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

_ Sign, namely the sign, exist. Usually the adder has to be offered in those adding cycles H in which di <- sign are offered to it,

1. Circuit for multiplication according to the differently controlled »* ·.; N than in the other adding principle of the continued, offset Addi- 5 cycles in which it processes Z ^ ern. This was done Aeon with operand registers and adders until now the knowledge about the places to be leveled forever Opeianden consisting of sequences of signs, which are preceded, exploited For example which contain signs in addition to digits, in which the signs are usually the sequence of digits the adder is preceded or followed by at least one character. So then the first one has to operands to be linked processed in parallel, ίο adding cycle or the last adding cycle of the so that the operands are controlled differently for the addition of the entire operands several Adldiercycles are necessary, and at than all the rest.

the processing of the position of the under- From IBM Form 74 863-2, Apnl 1964, p. 32 to 37,

Characters that can be interpreted differently are the signs of the characters encoded in the BCD code

Character sequence is independent, thus ge 15 Numbers: m contain zone part of a digit of the number,

indicates that between the inputs When adding the numbers, the signs

of the adder (18) and the operand registera are not added. Rather, the sign of the

(10, 12) each have a coding circuit (14, 16) previously determined and this into the zone part

can be seen, which recognizes the sign and registered in.

one that does not influence the adder position. The object of the invention is then to create a scarf code recoded to indicate processing in which all adding cycles in the

2. Circuit according to spoke 1, characterized by the adders can run in the same way, although the pre-characterizing that the coding circuits (14,16) characters are added up. This task is done at the same time determine the type of sign. solved by that between the inputs of the

3. Circuit after one of the preceding as adder and the operand registers one each Claims, characterized in that the coding circuit is provided which has the sign Coding circuits from AND circuits (60 bis recognizes and does not affect the adder status in one) and OR circuits (65, 66, 67) recoded the flowing code.

are built and that at the output of the coding scarf So is through the circuit according to the invention

Then a signal appears if in the 30 by a suitable recoding of the signs

Operand registers has a sign. achieves that all adding cycles run the same.

4. A circuit according to claim 3, characterized in that when multiplication and division of decimal indicates that before each input of the Addie operand with a sign to the right of the digits If an AND circuit (50 to 57) is connected, the case occurs that a digit is preceded by whose first input is linked to a level of 35 characters, e.g. B. at Lmksverschicbung Operand register, the second input of which is the same as that of the one operand and addition to the intermediate line for the control signals is connected, and result. In this case the signs must be as that those AND circuits to which the digit 0 is interpreted as the result of the Signs are supplied, a third linking of signs and digits is passed which is turned with the output of the coding 40.

circuits is connected. Further developments of the invention result from