DE1154871B - Method for producing semiconductor components with at least one pn junction - Google Patents
Method for producing semiconductor components with at least one pn junctionInfo
- Publication number
- DE1154871B DE1154871B DEB60834A DEB0060834A DE1154871B DE 1154871 B DE1154871 B DE 1154871B DE B60834 A DEB60834 A DE B60834A DE B0060834 A DEB0060834 A DE B0060834A DE 1154871 B DE1154871 B DE 1154871B
- Authority
- DE
- Germany
- Prior art keywords
- etch
- junction
- layer
- resistant
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000005530 etching Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 239000010410 layer Substances 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910000978 Pb alloy Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 229910002065 alloy metal Inorganic materials 0.000 claims description 3
- 239000010953 base metal Substances 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 150000004820 halides Chemical class 0.000 claims 1
- 239000011133 lead Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- -1 B. copper Chemical compound 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000530268 Lycaena heteronea Species 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000005660 chlorination reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000005923 long-lasting effect Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Weting (AREA)
- Thyristors (AREA)
Description
DEUTSCHESGERMAN
PATENTAMTPATENT OFFICE
B 60834 Vmc/21gB 60834 Vmc / 21g
ANMELDETAG: 13. J A N U A R 1961REGISTRATION DATE: JANUARY 13, 1961
BEKANNTMACHUNG
DER ANMELDUNG
UNDAUSGABE DER
AUSLEGESCHRIFT: 26. SEPTEMBER 1963 NOTICE
THE REGISTRATION
AND ISSUE OF
EDITORIAL: SEPTEMBER 26, 1963
Es ist bekannt, Halbleiterbauelemente, die eine nach dem Diffusionsverfahren erzeugte ρ+pn- oder n+np-Struktur aufweisen, zum Zwecke der Herstellung von beispielsweise Gleichrichterelementen oberflächlich mit einer Nickelfläche zu versehen und diese mit einem ätzbeständigen Metallüberzug, z. B. Gold, zu belegen (vgl. Fig. 1). die so vorbereiteten Halbleiterkörper werden durch Brechen, Sägen, Ätzen oder durch Ultraschallbohren in gleichrichtende Bauelemente vorgegebener Größe zerteilt (vgl. Fig. 2 und 3). Der bei der Zerteilung freigelegte pn-übergang wird zum Zwecke der Säuberung und der Entfernung gestörter Kristallbereiche einer Ätzbehandlung unterworfen. Nachträglich erfolgt eine Kontaktierung an den vergoldeten Flächen meist unter Verwendung von Blei oder Bleilegierungen als Lötmaterial. It is known semiconductor components that have a ρ + pn- or generated by the diffusion process Have n + np structure, for the purpose of producing, for example, rectifier elements on the surface to be provided with a nickel surface and this with an etch-resistant metal coating, e.g. B. Gold, to be occupied (see. Fig. 1). The semiconductor bodies prepared in this way are made by breaking, sawing, and etching or divided into rectifying components of a given size by ultrasonic drilling (see Fig. 2 and 3). The pn junction exposed during the division is used for cleaning and removal disturbed crystal areas subjected to an etching treatment. Contact is made afterwards on the gold-plated surfaces mostly using lead or lead alloys as soldering material.
Es ist ferner bekannt, die Ätzbehandlung erst nach dem Anbringen von Kontakten in der Weise durchzuführen, daß direkt auf der Nickelschicht der Halbleiterbauelemente Stromzuführungen geeigneten Querschnitts aus einem ätzbeständigen, gut leitenden Metall, z. B. Gold oder Silber oder aus unedlen Metallen, wie Kupfer, die mit Gold, Silber oder auch Blei plattiert sind, angebracht werden, dabei dient ein ätzbeständiges Legierungsmetall, vorzugsweise Blei oder eine Bleilegierung, als Lötmetall. Das so vorbereitete Halbleiterbauelement wird anschließend einer Ätzbehandlung unterworfen. Es hat sich dabei als zweckmäßig erwiesen, das als Legierungsmetall benutzte Blei oder die Bleilegierung durch eine Chlorierung gegen den Angriff des Ätzmittels besonders zu schützen.It is also known to carry out the etching treatment only after the contacts have been made in such a way that that directly on the nickel layer of the semiconductor components power supply lines of suitable cross-section made of an etch-resistant, highly conductive metal, e.g. B. gold or silver or of base metal, such as copper, which are plated with gold, silver or lead, are attached, an etch-resistant one is used Alloy metal, preferably lead or a lead alloy, as solder. That so prepared The semiconductor component is then subjected to an etching treatment. It has proven to be useful proved the lead used as alloy metal or the lead alloy by chlorination to protect particularly against the attack of the caustic agent.
Einem so hergestellten diffundierten Halbleiterbauelement haftet der Nachteil an, daß durch das angewandte Zerteilverfahren des Halbleiterkörpers der Rand des pn-Überganges in sehr geringem Abstand von der kontaktierten Fläche am äußeren Umfang des Halbleiterbauelementes liegt.A diffused semiconductor component produced in this way has the disadvantage that the applied Cutting process of the semiconductor body the edge of the pn junction at a very small distance from the contacted area on the outer periphery of the semiconductor component.
Zur Beseitigung dieses Nachteils wurde ein als Mesa-Technik bezeichnetes Verfahren bekannt, bei dem aus dem wie oben beschrieben ätzbeständig vorbereiteten Halbleiterkörper ein Halbleiterbauelement herausgeschnitten wird, dessen Fläche größer ist als die notwendige, aktiv gleichrichtende Fläche. Die Herstellung einer tafelförmigen Erhebung, des »Mesas«, erfolgt dann in der Weise, daß auf dem herausgeschnittenen diffundierten und ätzbeständig plattierten Element durch Aufbringen emes geeigneten Schutzes, z. B. aus Lack oder Wachs, die aktiv gleichrichtende Fläche mit dem gewünschten kleineren Durchmesser abgedeckt wird und von dem freiTo overcome this disadvantage, a process called the mesa technique has been known at a semiconductor component from the semiconductor body prepared to be etch-resistant as described above is cut out, the area of which is larger than the necessary, actively rectifying area. the A tabular elevation, the "mesa", is then produced in such a way that on the cut out diffused and etch-resistant plated element by applying a suitable one Protection, e.g. B. from paint or wax, the actively rectifying surface with the desired smaller Diameter is covered and free from that
Verfahren zum HerstellenMethod of manufacture
von Halbleiterbauelementenof semiconductor components
mit wenigstens einem pn-übergangwith at least one pn junction
Anmelder:Applicant:
Brown, Boveri & Qe. Aktiengesellschaft, Mannheim-Käfertal, Boveristr. 22Brown, Boveri & Qe. Aktiengesellschaft, Mannheim-Käfertal, Boveristr. 22nd
Dr. Friedrich Spitzer, Lampertheim (Hess.), ist als Erfinder genannt wordenDr. Friedrich Spitzer, Lampertheim (Hess.), Has been named as the inventor
bleibenden Ring sowohl das darauf plattierte schützende Metall als auch das darunterliegende Silizium mit chemischen Mitteln bis zu einer gewissen Tiefe entfernt wird (vgl. Fig. 4). Auf diese Weise gelingt es, den empfindlichen pn-übergang von dem äußeren Umfang des Halbleiterbauelementes auf den durch Ätzung freigelegten Ring, jedoch noch in unmittelbarer Nähe der für den Kontakt vorgesehenen Fläche zu verlegen. Die so vorbereiteten Elemente werden, wie oben bereits beschrieben, kontaktiert. Es ist bekannt, auch hier die Kontaktierung vor dem Ätzvorgang durchzuführen, bei dem wiederum in der bereits beschriebenen Weise verfahren wird.permanent ring, both the protective metal plated on it and the underlying metal Silicon is removed to a certain depth by chemical means (see. Fig. 4). In this way succeeds in the sensitive pn junction from the outer periphery of the semiconductor component to the ring exposed by etching, but still in the immediate vicinity of the ring intended for contact Area to be laid. The elements prepared in this way are contacted as already described above. It is known to carry out the contact before the etching process here too, in which again in the is proceeded in the manner already described.
Der Mesa-Ätzung haftet der Nachteil an, daß durch die chemische Art des Abtragungsverfahrens relativ lange Ätzzeiten erforderlich sind, was insbesondere bei der Durchführung der Mesa-Ätzung nach der Kontaktierung hohe Anforderungen an die Ätzbeständigkeit der zur Verwendung gelangenden Legierungs- und Kontaktierungsmaterialien stellt und insbesondere die Gefahr der Verunreinigung der Oberfläche durch Fremdstoffe in sich birgt, die während des Ätzvorganges aus dem Legierungs- und Kontaktierungsmaterial herausgelöst wurden.Mesa etching has the disadvantage that due to the chemical nature of the removal process relatively long etching times are required, which is especially true when performing the mesa etching the contacting high requirements on the etch resistance of the alloy used and contacting materials and in particular the risk of contamination of the The surface contains foreign substances that are removed from the alloy and during the etching process Contacting material were detached.
Außerdem ist es infolge der rein chemischen Art der Abtragung des Materials in der Ringzone nicht möglieh, die geometrische Form des Ringes zu beeinflussen und damit den pn-übergang in einem gewünschten Maße von der Kontaktfläche weiter weg auf den freigeätzten Ring nach außen zu verlegen.In addition, it is due to the purely chemical nature of the Removal of the material in the ring zone is not possible to influence the geometric shape of the ring and thus the pn junction further away from the contact area to the desired extent to relocate the etched ring to the outside.
Die Erfindung vermeidet die Nachteile der bekannten Verfahren, ohne ihre Vorteile preiszugeben. Sie bezieht sich auf ein Verfahren zum Herstellen von Halbleiterbauelementen mit wenigstens einem pn-The invention avoids the disadvantages of the known methods without sacrificing their advantages. she relates to a method for producing semiconductor components with at least one pn
309 689/199309 689/199
Übergang. Die Erfindung besteht darin, daß ein Halbleiterkörper eines Leitfähigkeitstyps mit einer umdotierten eindiffundierten Oberflächenschicht und mit einer darüberliegenden Nickelschicht versehen wird, daß aus dem Halbleiterkörper mit Hilfe eines um eine zur pn-Übergangsfläche senkrechte Achse rotierenden und/oder in dieser Achsrichtung z. B. mit Ultraschallfrequenz schwingenden Werkstückes ein zylindrischer Körper herausgeschnitten wird und unter Verwendung eines Schleifmittels eine kegelstumpfförrnige Ringzone so gebildet wird, daß der Rand des pn-Überganges etwa in der Mitte der Ringzone an die Oberfläche tritt. Crossing. The invention consists in that a semiconductor body of a conductivity type with a redoped diffused surface layer and with an overlying nickel layer is provided that from the semiconductor body with the help of a an axis perpendicular to the pn junction area rotating and / or z. B. with Ultrasonic frequency vibrating workpiece a cylindrical body is cut out and using an abrasive, a frustoconical ring zone is formed so that the The edge of the pn junction comes to the surface in the middle of the ring zone.
An Hand der Fig. 1, 5, 6 und 7 soll die vorzugsweise Durchführung des erfindungsgemäßen Verfahrens dargestellt werden.With reference to FIGS. 1, 5, 6 and 7, the preferred implementation of the method according to the invention is intended being represented.
Ein p-leitender Halbleiterkristall 1, beispielsweise aus Silizium, ist durch Eindiffundieren eines Dotierungsstoffes im Bereich 2 in der Nähe der Oberfläche in den η-leitenden Zustand übergeführt worden. Die zwischen beiden Bereichen laufende, nur unscharf begrenzte Schicht 3 wird als Inversionsschicht oder pn-übergang bezeichnet. An der Unterseite des Halbleiterkörpers 1 ist diese Schicht entfernt und eine Majoritätsträger injizierende Zone 4 durch Eindiffusion einer geeigneten Dotierungssubstanz angebracht. Der gesamte Halbleiterkörper erhält eine Plattierung 5 aus Nickel und gegebenenfalls auch eine ätzbeständige, darüberliegende weitere Metallschicht, beispielsweise aus Gold.A p-conducting semiconductor crystal 1, for example made of silicon, is made by diffusing in a dopant in area 2 near the surface has been converted into the η-conductive state. The one running between the two areas, just out of focus delimited layer 3 is referred to as an inversion layer or pn junction. On the underside of the semiconductor body 1, this layer is removed and a majority carrier injecting zone 4 is removed by diffusion a suitable dopant attached. The entire semiconductor body is given a plating 5 made of nickel and optionally also an etch-resistant, overlying further metal layer, for example of gold.
Das Gleichrichterelement wird aus dem so vorbereiteten Halbleiterkörper in einem Arbeitsgang, ohne Benutzung chemischer Mittel, auf mechanische Weise mit Hilfe eines Werkzeuges herausgeschnitten, und gleichzeitig wird ein Ringbereich 6 von der äußeren Umrandung bis zum Umfang der gewünschten Kontaktfläche 7 abgetragen. Die Abtragung dieses Ringbereiches erfolgt erfindungsgemäß in einem vorgegebenen flachen Winkel, so daß er die Form eines Kegelstumpfes annimmt. Es ist jedoch möglich, nach diesem Verfahren auch andere geometrische Formen für den Ringbereich herzustellen. Wie aus Fig. 6 und 7 ersichtlich, wird durch diese Behandlung die Inversionsschicht auf der gesamten Oberfläche des Halbleiterkörpers mit Ausnahme der eigentlichen Kontaktfläche 7 entfernt. Die kegelstumpfförmige Abtragung (vgl. die Fig. 5) des Ringbereiches 6 hat den Vorzug, daß die an die Oberfläche tretende Randzone 8 des pn-Überganges je nach der Wahl des Anstellwinkels an eine beliebige Stelle des Ringbereiches gelegt werden kann. Vor allem kann der Abstand dieser Randzone der Kontaktfläche gegenüber den bisher bekannten Verfahren erheblich vergrößert werden, woraus sich eine erhöhte Sicherheit gegen den schädlichen Einfluß leitender Oberflächenschichten ergibt.The rectifier element is made from the semiconductor body prepared in this way in one operation, without Using chemical means, cut out mechanically with the help of a tool, and at the same time a ring area 6 is formed from the outer edge to the periphery of the desired contact surface 7 removed. According to the invention, this ring area is removed in a predetermined manner flat angle so that it takes the shape of a truncated cone. However, it is possible after This process can also be used to produce other geometric shapes for the ring area. As from Fig. 6 7 and 7, this treatment causes the inversion layer on the entire surface of the Semiconductor body with the exception of the actual contact area 7 removed. The frustoconical Removal (cf. FIG. 5) of the ring area 6 has the advantage that the surface area Edge zone 8 of the pn junction, depending on the choice of the angle of attack, at any point in the ring area can be laid. Above all, the distance between this edge zone and the contact surface can be the previously known methods can be increased considerably, resulting in increased security against the harmful influence of conductive surface layers results.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht neben der erheblichen Verkürzung der Arbeitszeit und dem geringeren Materialaufwand vor allem in der Sicherheit gegen Verunreinigungen durch störende Fremdstoffe infolge Wegfalles eines langer andauernden Ätzvorganges.Another advantage of the method according to the invention consists in addition to the considerable shortening the working hours and the lower cost of materials, especially in terms of safety against contamination by interfering foreign substances as a result of the elimination of a long-lasting etching process.
Im Anschluß an die mechanische Bearbeitungsstufe wird das Halbleiterbauelement noch einer kurzen Ätznachbehandlung unterworfen, die lediglich den Zweck hat, den Halbleiterkörper zu reinigen und gestörte Kristallstellen zu entfernen. Falls das Ausschneiden des Halbleiterbauelementes unter Verwendung eines relativ feinen Schleifmittels erfolgt, kann in besonders gelagerten Fällen die Nachätzung unter anderem auch entfallen.Following the mechanical processing stage, the semiconductor component is a short one Subsequent etching treatment, the only purpose of which is to clean the semiconductor body and to remove disturbed crystal sites. In case cutting out the semiconductor device using If a relatively fine abrasive is used, the post-etching may be undermined in special cases other also omitted.
Erfolgt die Nachätzung vor der Kontaktierung, so muß die aktive Kontaktfläche ätzbeständig plattiert sein. Erfolgt sie nach der Kontaktierung, dann entfällt die ätzbeständige Plattierung. Im letzteren Fall wird auf der vernickelten Kontaktfläche eine flächenhafte Stromzuführung aus einem ätzbeständigen, gut leitenden Metall, z. B. Gold, Silber oder aus unedlen Metallen, z. B. Kupfer, aufgebracht, die durch Gold, Silber oder auch durch Blei ätzbeständig plattiert sind. Das Aufbringen erfolgt unter Verwendung eines ätzbeständigen Legierungsmetalls, beispielsweise Blei oder einer Bleilegierung.If the post-etching takes place before the contact is made, the active contact surface must be plated in an etch-resistant manner be. If it is done after contacting, the etch-resistant plating is not required. In the latter case On the nickel-plated contact surface, an extensive power supply made of an etch-resistant, good conductive metal, e.g. B. gold, silver or base metals, e.g. B. copper, applied by gold, Silver or lead are plated to be etch-resistant. The application is carried out using a etch-resistant alloy metal, for example lead or a lead alloy.
Vor dem Aufbringen der flächenhaften Stromzuführung kann gegebenenfalls eine Zwischenlage eines Materials mit gleichem oder ähnlichem Ausdehnungskoeffizienten wie der des Halbleitermaterials vorgesehen werden.Before the planar power supply is applied, an intermediate layer of a Material provided with the same or similar expansion coefficient as that of the semiconductor material will.
Claims (5)
Französische Patentschriften Nr. 1 213 751,
285, 1232232;
USA.-Patentschrift Nr. 2 878147;
Bell Syst. Techn. Journ., Januar 1960, S. 87 bis 104.Considered publications:
French patent specification No. 1 213 751,
285, 1232232;
U.S. Patent No. 2,878,147;
Bell Syst. Techn. Journ., January 1960, pp. 87-104.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEB60834A DE1154871B (en) | 1961-01-13 | 1961-01-13 | Method for producing semiconductor components with at least one pn junction |
| CH28962A CH397878A (en) | 1961-01-13 | 1962-01-11 | Process for the production of semiconductor devices |
| FR884528A FR1311620A (en) | 1961-01-13 | 1962-01-11 | Process for manufacturing semiconductor devices |
| GB120862A GB968230A (en) | 1961-01-13 | 1962-01-12 | Method of producing semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEB60834A DE1154871B (en) | 1961-01-13 | 1961-01-13 | Method for producing semiconductor components with at least one pn junction |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1154871B true DE1154871B (en) | 1963-09-26 |
Family
ID=6972991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEB60834A Pending DE1154871B (en) | 1961-01-13 | 1961-01-13 | Method for producing semiconductor components with at least one pn junction |
Country Status (3)
| Country | Link |
|---|---|
| CH (1) | CH397878A (en) |
| DE (1) | DE1154871B (en) |
| GB (1) | GB968230A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1269249B (en) * | 1965-03-22 | 1968-05-30 | Gen Electric | Semiconductor component |
| DE1286642B (en) * | 1964-03-30 | 1969-01-09 | Gen Electric | Method for manufacturing a semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2878147A (en) * | 1956-04-03 | 1959-03-17 | Beale Julian Robert Anthony | Method of making semi-conductive device |
| FR1213751A (en) * | 1958-10-27 | 1960-04-04 | Telecommunications Sa | Process for manufacturing transistrons with n-p-n junctions obtained by double diffusion |
| FR1228285A (en) * | 1959-03-11 | 1960-08-29 | Semiconductor structures for parametric microwave amplifier | |
| FR1232232A (en) * | 1958-08-13 | 1960-10-06 | Western Electric Co | Semiconductor diode |
-
1961
- 1961-01-13 DE DEB60834A patent/DE1154871B/en active Pending
-
1962
- 1962-01-11 CH CH28962A patent/CH397878A/en unknown
- 1962-01-12 GB GB120862A patent/GB968230A/en not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2878147A (en) * | 1956-04-03 | 1959-03-17 | Beale Julian Robert Anthony | Method of making semi-conductive device |
| FR1232232A (en) * | 1958-08-13 | 1960-10-06 | Western Electric Co | Semiconductor diode |
| FR1213751A (en) * | 1958-10-27 | 1960-04-04 | Telecommunications Sa | Process for manufacturing transistrons with n-p-n junctions obtained by double diffusion |
| FR1228285A (en) * | 1959-03-11 | 1960-08-29 | Semiconductor structures for parametric microwave amplifier |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1286642B (en) * | 1964-03-30 | 1969-01-09 | Gen Electric | Method for manufacturing a semiconductor device |
| DE1269249B (en) * | 1965-03-22 | 1968-05-30 | Gen Electric | Semiconductor component |
Also Published As
| Publication number | Publication date |
|---|---|
| CH397878A (en) | 1965-08-31 |
| GB968230A (en) | 1964-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4124411C2 (en) | Method for polishing back a tungsten layer on a semiconductor wafer | |
| DE2142146B2 (en) | Method for the simultaneous production of several semiconductor components | |
| DE102014114517A1 (en) | Method for processing a wafer and wafer structure | |
| DE1018555B (en) | Method for producing a semiconductor arrangement, in particular a crystal diode or a transistor, the semiconducting body of which is provided with at least one fused electrode | |
| DE1154871B (en) | Method for producing semiconductor components with at least one pn junction | |
| DE1258941B (en) | Process for making multilayer thin film circuit boards | |
| DE1170555B (en) | Method for manufacturing a semiconductor component with three zones of alternating conductivity types | |
| DE2545153C2 (en) | Method for exposing a metallic conductor layer | |
| DE2327878C3 (en) | Process for etching semiconductor wafers provided with electrodes for semiconductor components | |
| DE966905C (en) | Process for the production of electrically asymmetrically conductive systems | |
| DE1614691A1 (en) | Process for the production of semiconductor components according to the planar technique using boron as a doping material | |
| DE1119625B (en) | Method for etching the surface of a semiconductor body | |
| DE1243274C2 (en) | Process for the production of semiconductor arrangements with a semiconductor body made of silicon | |
| DE2430560C3 (en) | Process for the production of semiconductor components by shaping treatment with an etching solution | |
| DE1258235B (en) | Process for the production of an edge zone profiling of silicon wafers that increases the blocking voltage strength | |
| DE2821268C2 (en) | Semiconductor component with pressure contact | |
| DE102015106237B4 (en) | Printed circuit board and method for producing the same | |
| DE825198C (en) | Process for the surface treatment of composite metal bearings or storage areas | |
| DE2214197C3 (en) | Process for etching semiconductor wafers containing PN junctions | |
| DE1439483C3 (en) | Method for installing a transistor in a metallic housing and installing the transistor produced according to this method | |
| DE1192903B (en) | Process for stabilizing the blocking properties of semiconductor arrangements achieved by etching | |
| DE1114938B (en) | Process for the simultaneous production of several flat semiconductor arrangements, in particular high frequency transistors with the thinnest possible collector zones | |
| DE1216650B (en) | Process for the controlled reduction of surface area by etching transitions in semiconductor bodies | |
| DE1105069B (en) | Etching process for a pn junction in the manufacture of a semiconductor device | |
| AT218571B (en) | Process for the surface treatment of semiconductor elements with a flowing etchant |