DE1243274C2 - Process for the production of semiconductor arrangements with a semiconductor body made of silicon - Google Patents
Process for the production of semiconductor arrangements with a semiconductor body made of siliconInfo
- Publication number
- DE1243274C2 DE1243274C2 DE1964L0047775 DEL0047775A DE1243274C2 DE 1243274 C2 DE1243274 C2 DE 1243274C2 DE 1964L0047775 DE1964L0047775 DE 1964L0047775 DE L0047775 A DEL0047775 A DE L0047775A DE 1243274 C2 DE1243274 C2 DE 1243274C2
- Authority
- DE
- Germany
- Prior art keywords
- thin
- nickel
- layer
- gold
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 43
- 239000010703 silicon Substances 0.000 title claims description 43
- 238000000034 method Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 42
- 229910052737 gold Inorganic materials 0.000 claims description 25
- 239000010931 gold Substances 0.000 claims description 25
- 229910052759 nickel Inorganic materials 0.000 claims description 25
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 24
- 235000012431 wafers Nutrition 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000005476 soldering Methods 0.000 claims description 8
- 229910000978 Pb alloy Inorganic materials 0.000 claims description 5
- DGAHKUBUPHJKDE-UHFFFAOYSA-N indium lead Chemical compound [In].[Pb] DGAHKUBUPHJKDE-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims description 2
- 238000004070 electrodeposition Methods 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Int. CL:Int. CL:
H Ol I - 7/02 H Ol I - 7/02
DEUTSCHESGERMAN
PATENTAMTPATENT OFFICE
PATENTSCHRIFTPATENT LETTERING
Deutsche Kl.: 21 g -11/02 German class: 21 g - 11/02
Nummer:Number:
Aktenzeichen:File number:
Anmeldetag:Registration date:
P 12 43 274.5-33 (L 47775) P 12 43 274.5-33 (L 47775)
8. Mai 1964May 8, 1964
29.Juni 1967June 29, 1967
11.Januar 1973January 11, 1973
Auslegetag:Display day:
Ausgabetag:Issue date:
Patentschrift stimmt mit der Auslegeschrift übereinThe patent specification corresponds to the patent specification
Es ist bekannt, bei der Herstellung von Halbleiteranordnungen, wie Siliziumgleichrichtern, die als Halbleiterkörper eine etwa 300 μ starke Siliziumscheibe mit einem diffundierten pn-übergang enthalten, auf die Siliziumscheibe eine lötfähige Metallauflage aus Gold, Silber, Kobalt und/oder Nickel festhaftend anzusintern oder aufzuschmelzen, um den Elektrodenanschluß hier anzulöten. Der Elektrodenanschluß soll ein ohmscher und temperaturwechselfester Kontakt der Siliziumscheibe sein. Siliziumscheiben für Siliziumgleichrichter kleiner Abmessungen, z. B. mit einer einige Quadratmillimeter betragenden Scheibenfläche, werden aus beispielsweise etwa 300 bis 350 mm2 großen Siliziumplatten in der vorgesehenen Größe und Form durch Sägen herausgeschnitten. Der' Elektrodenanschluß wird bei den kleinflächigen Siliziumgleichrichtern nach der Zerlegung der Siliziumplatten in Siliziumscheiben an den Siliziumscheiben angebracht. Ferner ist es bekannt, die zersägten Scheiben zu ätzen, um saubere Oberflächen zu erhalten.It is known to sinter or melt a solderable metal coating made of gold, silver, cobalt and / or nickel onto the silicon wafer in the manufacture of semiconductor arrangements, such as silicon rectifiers, which contain an approximately 300μ thick silicon wafer with a diffused pn junction as the semiconductor body to solder the electrode connection here. The electrode connection should be an ohmic contact of the silicon wafer that is resistant to temperature changes. Silicon wafers for silicon rectifiers of small dimensions, e.g. B. with a disk area of a few square millimeters are cut out of, for example, about 300 to 350 mm 2 large silicon plates in the intended size and shape by sawing. In the small-area silicon rectifiers, the electrode connection is attached to the silicon wafers after the silicon plates have been broken down into silicon wafers. It is also known to etch the sawed-up disks in order to obtain clean surfaces.
Die Herstellung von diffundierten, insbesondere kleinflächigen Siliziumgleichrichtern, die mechanisch und thermisch feste Kontakte des Silizium-Halbleiterkörpers aufweisen, bereitet erhebliche Schwierigkeiten. Das Verfahren gemäß der Erfindung ermöglicht die' Herstellung von diffundierten, insbesondere kleinflächigen Silizium-Halbleiteranordnungen mit guten elektrischen Eigenschaften und einwandfreien Elektrodenanschlüssen.The production of diffused, in particular small-area silicon rectifiers that mechanically and have thermally stable contacts of the silicon semiconductor body, causes considerable difficulties. The method according to the invention enables the 'production of diffused, in particular small-area silicon semiconductor arrangements with good electrical properties and perfect Electrode connections.
Die Erfindung betrifft ein Verfahren zum Herstellen von Halblelteranordnungen, bei dem ein durch Diffusion mit einem oder mehreren pn-Übergängen und auf seiner Oberfläche mit einem aus Nickel und Gold bestehenden, einige Mikron starken Metallüberzug versehener plattenförmiger Siliziumkörper derart durch Sägen unterteilt wird, daß die so erhaltenen Siliziumscheiben den gleichen Schichtenaufbau haben wie die unzerteilte Siliziumplatte, dann die Siliziumscheiben geätzt werden und anschließend auf den Metallüberzug jeder Siliziumscheibe ein metallischer Anschlußteil angelötet wird; sie besteht darin, daß das Aufbringen der Metallschicht auf den unzerte'ilten Siliziumkörper so erfolgt, daß auf seiner Oberfläche abwechselnd Nickel, Gold, wiederum Nickel und wiederum Gold unter jeweiligem zwischenzeitigem Erhitzen in inerter oder reduzierender Atmosphäre jeweils als dünne Schichten aufgebracht werden, und daß als Lot zum Anlöten der metallischen Anschlußteile eine Indium-Blei-Legierung mit 30 bis 80 Gewichtsprozent Blei verwendet wird.The invention relates to a method for producing half-parent assemblies, in which a by Diffusion with one or more pn junctions and on its surface with one of nickel and A plate-shaped silicon body provided with a metal coating of a few microns thick and made of gold is subdivided by sawing in such a way that the silicon wafers thus obtained have the same layer structure have like the undivided silicon plate, then the silicon wafers are etched and then on a metallic connection part is soldered onto the metal coating of each silicon wafer; it consists in that the application of the metal layer to the unzerte'ilten silicon body takes place in such a way that on its Surface alternating nickel, gold, again nickel and again gold under each intermediate heating in an inert or reducing atmosphere, each applied as thin layers and that an indium-lead alloy is used as solder for soldering the metallic connection parts with 30 to 80 weight percent lead is used.
Verfahren zur Herstellung von
Halbleiteranordnungen mit einem
Halbleiterkörper aus SiliziumProcess for the production of
Semiconductor arrangements with a
Semiconductor body made of silicon
Patentiert für:Patented for:
Licentia Patent-Verwaltungs-G. m. b. H.,Licentia Patent-Verwaltungs-G. m. b. H.,
6000 Frankfurt, Theodor-Stern-Kai 16000 Frankfurt, Theodor-Stern-Kai 1
Als Erfinder benannt:
Richard Magner, 4785 BeleckeNamed as inventor:
Richard Magner, 4785 Belecke
Zweckmäßig werden die dünnen Nickelschichten durch stromlose Abscheidung aus einer wäßrigen Nickellösung und die dünnen Goldschichten durch galvanische Abscheidung aus einer wäßrigen Goldlösung erzeugt.The thin nickel layers are expediently deposited by electroless deposition from an aqueous one Nickel solution and the thin gold layers by electrodeposition from an aqueous gold solution generated.
Günstig wird die erste dünne Nickelschicht in einer Stärke aufgebracht, die etwa ein Zehntel der Stärke der zweiten dünnen Nickelschicht beträgt. Die Stärke der ersten dünnen Goldschicht und die Stärke der zweiten dünnen Goldschicht kann günstig doppelt so groß gewählt werden wie die Stärke der zweiten dünnen Nickelschicht.The first thin nickel layer is advantageously applied in a thickness that is about a tenth of the thickness of the second thin layer of nickel. The thickness of the first thin layer of gold and the thickness of the The second thin gold layer can advantageously be chosen to be twice as large as the thickness of the second thin nickel layer.
Vorteilhaft kann nach dem Aufbringen der ersten dünnen Nickelschicht auf eine Temperatur von etwa 800° C und nach dem Aufbringen der zweiten dünnen Nickelschicht auf eine Temperatur von etwa 300° C und nach dem Aufbringen der ersten dünnen Goldschicht auf eine Temperatur über dem eutektischen Punkt des Systems Gold—Silizium, also auf eine Temperatur über etwa 370° C und nach dem Aufbringen der zweiten dünnen Goldschicht auf eine Temperatur von etwa 300° C erhitzt werden. Die Erhitzung wird günstig in einer Wasserstoffatmosphäre vorgenommen. Zum Anlöten des metallischen Anschlußteils wird eine Indium-Blei-Legierung mit 50 Gewichtsprozent Indium und 50 Gewichtsprozent Blei bevorzugt.Advantageously, after the first thin nickel layer has been applied to a temperature of approximately 800 ° C and after the application of the second thin nickel layer to a temperature of about 300 ° C and after the application of the first thin gold layer to a temperature above the eutectic Point of the gold-silicon system, ie to a temperature above about 370 ° C and after Applying the second thin gold layer can be heated to a temperature of about 300 ° C. the Heating is conveniently done in a hydrogen atmosphere. For soldering the metallic The connector is an indium-lead alloy with 50 percent by weight indium and 50 percent by weight Lead preferred.
Die nach dem vorliegenden Verfahren auf der Siliziumscheibe angebrachte Metallauflage ist nur einige Mikron stark. Beim Auflöten von Elektrodenanschlüssen kommt es daher auf die Wahl des anzuwendenden Lotes besonders an. Bekannte Weichlote, wie Zinn—Blei, Zinn—Silber oder Zinn-r-Gold, haben bei den erforderlichen Löttemperaturen ein starkes Lösungsvermögen für die Metallauflage. Ihre Anwendung würde also zu einem sehr eingeengten Temperaturintervall für die Lötung führen. Bei Überschreitung des Temperaturintervalls kann die Metall-The metal coating applied to the silicon wafer in accordance with the present method is only a few microns thick. When soldering electrode connections, it therefore depends on the choice of the one to be used Lot especially on. Well-known soft solders such as tin-lead, tin-silver or tin-r-gold have at the required soldering temperatures a strong dissolving power for the metal coating. Your application would therefore lead to a very narrow temperature range for the soldering. When exceeded of the temperature interval, the metal
209 582/84209 582/84
auflage ganz aufgelöst werden. Die Elektroden haben dann ungenügenden Kontakt zur Siliziumfläche. Bei etwas dickeren Metallauflagen tritt eine solche Verhärtung des Lotes auf, daß die Siliziumscheibe durch Scherkräfte zerstört wird. Diese Nachteile werden durch die erfindungsgemäße Verwendung eines Lotes aus einer Indium-Blei-Legierung mit 50 Gewichtsprozent Indium und 50 Gewichtsprozent Blei vermieden. Diese Legierung hat einen Schmelzpunkt um 200° C. ίοedition to be completely dissolved. The electrodes then have insufficient contact with the silicon surface. at Somewhat thicker metal layers harden the solder to such an extent that the silicon wafer penetrates Shear forces are destroyed. These disadvantages are caused by the use of a solder according to the invention from an indium-lead alloy with 50 percent by weight indium and 50 percent by weight lead. This alloy has a melting point around 200 ° C. ίο
Gemäß einem Ausführungsbeispiel der Erfindung wurden mit einem Lot aus dieser Legierung einer Siliziumscheibe mit Metallauflage aus beispielsweise etwa 0,1 bis 0,2 μ starker Nickelschicht, aus 2 μ starker Goldschicht, etwa 1 μ starker Nickelschicht und etwa 2 μ starker Goldschicht Lötungen bei einer Temperatur zwischen 200 und 300° C vorgenommen. Es trat weder eine Lockerung der angelöteten Kontakte auf, noch war eine Minderung der Festigkeit der Lötverbindungen zu beobachten. Eine Prüfung von nach dem vorliegenden Verfahren hergestellten Siliziumgleichrichtern durch Messung der Impulsfestigkeit, also durch Belastung mit Stromstößen von einigen Millisekunden Dauer und ansteigender Stromstärke bis zur Zerstörung des Gleichrichters, zeigt: Bei starker Verspannung der Siliziumscheibe infolge Verhärtung des Lotes geht ein Siliziumgleichrichter mit bekannten Lötverbindungen bereits bei niedrigen Impulsen zu Bruch. Auch bei abgehobener Elektrode infolge Auflösung der Metallauflage wird der Siliziumgleichrichter schon bei niedrigen Impulsen unbrauchbar. Die Impulsfestigkeit der nach dem vorliegenden Verfahren hergestellten, bei 300° C gelöteten Siliziumgleichrichter war von Bauelement zu Bauelement gleich hoch. Eine Unterbrechung der Kontakte trat nämlich bei jedem Bauelement erst durch Schmelzen des Lotes bzw. des Siliziums ein.According to one exemplary embodiment of the invention, a solder made from this alloy was used Silicon wafer with a metal layer made of, for example, an approximately 0.1 to 0.2 μ thick nickel layer, made of 2 μ thick Gold layer, about 1 μ thick nickel layer and about 2 μ thick gold layer soldering in one Temperature between 200 and 300 ° C made. There was no loosening of the soldered contacts on, a reduction in the strength of the soldered joints was still to be observed. An exam of silicon rectifiers manufactured according to the present process by measuring the pulse strength, that is, through exposure to current surges lasting a few milliseconds and increasing amperage until the rectifier is destroyed, shows: If the silicon wafer is severely tensioned, this results A silicon rectifier with known soldered connections can harden the solder even at low temperatures Impulses to break. Even if the electrode is lifted off due to the dissolution of the metal coating, the Silicon rectifier unusable even at low impulses. The impulse strength of the according to the present A silicon rectifier soldered at 300 ° C. was made by the process from component to component Component same height. An interruption of the contacts only occurred with each component by melting the solder or silicon.
Das vorliegende Verfahren hat den Vorteil, daß die dünnen, nämlich die im Verhältnis zur Dicke der anzuwendenden Lötschicht dünnen Goldschichten die Duktilität der Lötverbindung gewährleisten, die dünne Nickelschicht eine geringe gleichmäßige Siliziumlösung durch die erste dünne Goldschicht ermöglicht und durch die zweite dünne Goldschicht die geringe Benetzung der zweiten dünnen Nickelschicht durch das Lot gefördert wird.The present method has the advantage that the thin, namely in relation to the thickness of the to be applied solder layer thin gold layers ensure the ductility of the solder joint, the thin nickel layer a small uniform silicon solution through the first thin gold layer and through the second thin gold layer, the low wetting of the second thin nickel layer is promoted by the solder.
Die Zerteilung der mit einem Metallüberzug versehenen Siliziumplatten in quadratische kleine Siliziumscheiben durch Sägen mittels eines Gatters ist auch dadurch von Vorteil, daß bei Verwendung eines Schleifmittels feinen Kornes ein glatter Schnitt erhalten werden kann, der es ermöglicht, die Dauer der anschließenden Ätzung der Oberflächenbehandlung der Siliziumscheibe, insbesondere in dem Teil der Oberfläche, in dem der pn-übergang an die Oberfläche tritt, so kurz zu wählen, daß ein Unterätzen der Metallauflage auf der Siliziumscheibe vermieden wird.The division of the silicon plates provided with a metal coating into small square ones Silicon wafers by sawing by means of a gate is also advantageous in that when used Using a fine grain abrasive, a smooth cut can be obtained, which enables the duration the subsequent etching of the surface treatment of the silicon wafer, particularly in the part the surface in which the pn junction comes to the surface should be chosen so short that undercutting the metal layer on the silicon wafer is avoided.
Claims (4)
USA.-Patentschriften Nr. 2 962 394, 2 994 054.Considered publications:
U.S. Patent Nos. 2,962,394, 2,994,054.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1964L0047775 DE1243274C2 (en) | 1964-05-08 | 1964-05-08 | Process for the production of semiconductor arrangements with a semiconductor body made of silicon |
| GB1899565A GB1033459A (en) | 1964-05-08 | 1965-05-05 | The manufacture of silicon devices |
| FR16077A FR1432347A (en) | 1964-05-08 | 1965-05-06 | Method of manufacturing semiconductor devices comprising a silicon semiconductor body |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1964L0047775 DE1243274C2 (en) | 1964-05-08 | 1964-05-08 | Process for the production of semiconductor arrangements with a semiconductor body made of silicon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1243274B DE1243274B (en) | 1967-06-29 |
| DE1243274C2 true DE1243274C2 (en) | 1973-01-11 |
Family
ID=7272190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1964L0047775 Expired DE1243274C2 (en) | 1964-05-08 | 1964-05-08 | Process for the production of semiconductor arrangements with a semiconductor body made of silicon |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE1243274C2 (en) |
| GB (1) | GB1033459A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5635024B2 (en) * | 1973-12-14 | 1981-08-14 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2962394A (en) * | 1957-06-20 | 1960-11-29 | Motorola Inc | Process for plating a silicon base semiconductive unit with nickel |
| US2994054A (en) * | 1958-12-31 | 1961-07-25 | Texas Instruments Inc | Silicon photodiode |
-
1964
- 1964-05-08 DE DE1964L0047775 patent/DE1243274C2/en not_active Expired
-
1965
- 1965-05-05 GB GB1899565A patent/GB1033459A/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2962394A (en) * | 1957-06-20 | 1960-11-29 | Motorola Inc | Process for plating a silicon base semiconductive unit with nickel |
| US2994054A (en) * | 1958-12-31 | 1961-07-25 | Texas Instruments Inc | Silicon photodiode |
Also Published As
| Publication number | Publication date |
|---|---|
| GB1033459A (en) | 1966-06-22 |
| DE1243274B (en) | 1967-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1127000B (en) | ||
| DE3140348A1 (en) | METHOD FOR THE SIMULTANEOUS PRODUCTION OF MULTIPLE ELECTRICAL CONNECTIONS, IN PARTICULAR FOR THE ELECTRICAL CONNECTION OF A SEMICONDUCTOR COMPONENT | |
| EP0218069A1 (en) | Laser light welding process | |
| DE2644283B2 (en) | Method of making a thermoelectric !! Building block | |
| DE68925054T2 (en) | Welded ceramic-metal composite substrate, circuit board built therewith and method for producing the same | |
| DE1236660B (en) | SEMI-CONDUCTOR ARRANGEMENT WITH A PLATE-SHAPED, BASICALLY SINGLE-CRYSTALLINE SEMICONDUCTOR BODY | |
| DE4112416C2 (en) | ||
| DE1243274C2 (en) | Process for the production of semiconductor arrangements with a semiconductor body made of silicon | |
| DE2332822B2 (en) | Process for the production of diffused, contacted and surface-passivated semiconductor components from semiconductor wafers made of silicon | |
| DE1279198B (en) | Semiconductor device | |
| DE2117583A1 (en) | Ultrasonic welding tip and process for the production of the same | |
| DE1172378B (en) | Process for the production of an electrically asymmetrically conductive semiconductor arrangement | |
| DE1236081B (en) | Process for the production of ohmic contacts on semiconductor components | |
| DE1540268B2 (en) | PROCESS FOR ESTABLISHING A THERMAL PRESSURE JOINT BETWEEN METALS AND NON-METALLIC MATERIALS AND DEVICE FOR CARRYING OUT THE PROCESS | |
| DE1123406B (en) | Process for the production of alloyed semiconductor devices | |
| DE1514561C3 (en) | Process for the series production of semiconductor components | |
| DE872602C (en) | Method of fastening semiconductors | |
| DE1133834B (en) | Silicon rectifier and process for its manufacture | |
| DE1294560C2 (en) | PROCESS FOR SOFT SOLDER CONTACT OF A SEMICONDUCTOR COMPONENT | |
| DE1196793B (en) | Method for contacting semiconductor bodies for semiconductor components | |
| DE1489075C (en) | Process for the production of large-area rectifiers from diffused silicon wafers | |
| DE1238103B (en) | Method for producing a semiconductor component | |
| AT227840B (en) | Semiconductor device | |
| DE1564443C3 (en) | Method for manufacturing a semiconductor device | |
| DE1228341B (en) | Method for attaching electrical conductors to semiconductor bodies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C2 | Grant after previous publication (2nd publication) |