DE1192903B - Process for stabilizing the blocking properties of semiconductor arrangements achieved by etching - Google Patents

Process for stabilizing the blocking properties of semiconductor arrangements achieved by etching

Info

Publication number
DE1192903B
DE1192903B DES72236A DES0072236A DE1192903B DE 1192903 B DE1192903 B DE 1192903B DE S72236 A DES72236 A DE S72236A DE S0072236 A DES0072236 A DE S0072236A DE 1192903 B DE1192903 B DE 1192903B
Authority
DE
Germany
Prior art keywords
etching
semiconductor
stabilizing
thin layers
blocking properties
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES72236A
Other languages
German (de)
Inventor
Dr-Ing Reimer Emeis
Dr Rer Nat Kurt Raithel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES72236A priority Critical patent/DE1192903B/en
Priority claimed from DES72235A external-priority patent/DE1193766B/en
Priority to CH907461A priority patent/CH385352A/en
Priority to GB314162A priority patent/GB932349A/en
Publication of DE1192903B publication Critical patent/DE1192903B/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Description

BUNDESREPUBLIK DEUTSCHLANDFEDERAL REPUBLIC OF GERMANY

DEUTSCHESGERMAN

PATENTAMTPATENT OFFICE

AUSLEGESCHRIFTEDITORIAL

Int. α.:Int. α .:

C23fC23f

Deutsche KL: 48 dl -1/02German KL: 48 dl -1/02

Nummer: 1192 903Number: 1192 903

Aktenzeichen: S 72236 VI b/48 dlFile number: S 72236 VI b / 48 dl

Anmeldetag: 27. Januar 1961 Filing date: January 27, 1961

Auslegetag: 13. Mai 1965Open date: May 13, 1965

Halbleiteranordnungen, wie Gleichrichter, Transistoren, Fotodioden, Vierschichtanordnungen u. dgl., bestehen meistens aus einem Halbleiterkörper aus vorwiegend einkristallinem Halbleitermaterial, wie Germanium, Silizium oder einer intermetallischen Verbindung der III. und V. bzw. der II. und VI. Gruppe des Periodischen Systems, auf den Elektroden aufgebracht sind. Im Laufe des Herstellungsverfahrens derartiger Halbleiteranordnungen werden für gewöhnlich mehrere Ätzungen vorgenommen. Insbesondere die äußeren pn-Grenzen, d. h. die Stellen, an denen die durch Diffusion oder Legierung erzeugten pn-Übergänge an die Oberfläche treten, müssen einer Ätzung unterworfen werden, damit eine möglichst hohe Sperrspannung erzielt wird.Semiconductor arrangements such as rectifiers, transistors, photodiodes, four-layer arrangements and the like, usually consist of a semiconductor body made primarily of single-crystal semiconductor material, such as Germanium, silicon or an intermetallic compound of III. and V. or the II. and VI. Group of the periodic table to which electrodes are applied. During the manufacturing process Such semiconductor arrangements are usually made several etchings. In particular, the outer pn limits, i.e. H. the places where the diffusion or alloying generated pn junctions occur to the surface, must be subjected to an etching so that a the highest possible reverse voltage is achieved.

Beim Ätzen von Halbleiteranordnungen kommt es nicht nur darauf an, daß eine gestörte Kristallschicht an der Oberfläche abgetragen wird; denn häufig tritt später eine Verschlechterung der durch das Ätzen erzielten guten Sperreigenschaften ein. ao Die Stabilisierung der erreichten Sperrspannung ist deshalb genauso wichtig wie das Ätzen selbst. Es wurde deshalb bereits vorgeschlagen, Lacke od. dgl. mit stabilisierenden Zusätzen, wie z. B. Alizarin, auf die geätzten Halbleiteranordnungen aufzutragen. Es zeigte sich aber, daß auch die auf diese Weise stabilisierten Werte nicht allen Angriffen standhielten, insbesondere höheren Temperaturen, die unter Umständen auch im Betrieb vorkommen können.When etching semiconductor arrangements, it is not only important that a disturbed crystal layer is present is eroded on the surface; because the deterioration often occurs later the etching achieved good barrier properties. ao The stabilization of the reverse voltage achieved is therefore just as important as the etching itself. It has therefore already been proposed to use varnishes or the like. with stabilizing additives, such as. B. alizarin, to be applied to the etched semiconductor devices. It But it turned out that even the values stabilized in this way did not withstand all attacks, especially higher temperatures, which may also occur during operation.

Gemäß einem noch nicht zum Stand der Technik gehörigen Vorschlag werden ferner zur Stabilisierung der durch Ätzen erzielten Sperreigenschaften von Halbleiteranordnungen nach dem Ätzen die Oberflächen den über einer aus Salpetersäure und Flußsäure bestehenden Behandlungsflüssigkeit entstehenden Dämpfen bis zur Bildung von Farben dünner Schichten ausgesetzt.According to a proposal that is not yet part of the state of the art, stabilization is also used the barrier properties of semiconductor devices achieved by etching the surfaces after etching the result of a treatment liquid consisting of nitric acid and hydrofluoric acid Exposed to vapors until thin layers of paint form.

Die Erfindung betrifft ein Verfahren zur Stabilisierung der durch Ätzen erzielten Sperreigenschaften von Halbleiteranordnungen mit einem im wesentliehen einkristallinen Halbleiterkörper und einem oder mehreren pn-Übergängen. Sie ist erfindungsgemäß dadurch gekennzeichnet, daß nach dem Ätzen die Oberfläche zumindest an den Stellen, an denen ein pn-übergang zutage tritt, den über einer aus Salpetersäure und Flußsäure bestehenden Behandlungsflüssigkeit entstehenden Dämpfen bis zur Bildung von Farben dünner Schichten ausgesetzt, anschließend eine Temperung der Halbleiteranordnung von etwa 24 Stunden Dauer bei etwa 200 bis 300° C durchgeführt, so dann die Oberfläche an den Stellen, an denen der pn-übergang zutage tritt, erneut geätzt Verfahren zur Stabilisierung der durch Ätzen
erzielten Sperreigenschaften von Halbleiteranordnungen
The invention relates to a method for stabilizing the blocking properties, achieved by etching, of semiconductor arrangements with an essentially monocrystalline semiconductor body and one or more pn junctions. According to the invention, it is characterized in that after the etching the surface is exposed, at least at the points at which a pn junction is revealed, to the vapors produced by a treatment liquid consisting of nitric acid and hydrofluoric acid until the formation of colors in thin layers Semiconductor arrangement of about 24 hours duration carried out at about 200 to 300 ° C, then the surface at the points where the pn junction comes to light, etched again to stabilize the process by etching
achieved barrier properties of semiconductor devices

Anmelder:Applicant:

Siemens-Schuckertwerke Aktiengesellschaft,Siemens-Schuckertwerke Aktiengesellschaft,

Berlin und Erlangen,Berlin and Erlangen,

Erlangen, Werner-von-Siemens-Str. 50Erlangen, Werner-von-Siemens-Str. 50

Als Erfinder benannt:Named as inventor:

Dr.-Ing. Reimer Emeis, Ebermannstadt;Dr.-Ing. Reimer Emeis, Ebermannstadt;

Dr. rer. nat. Kurt Raifhel, UttenreuthDr. rer. nat. Kurt Raifhel, Uttenreuth

und schließlich erneut den über einer aus Salpetersäure und Flußsäure bestehenden Behandlungsflüssigkeit entstehenden Dämpfen bis zur Bildung von Farben dünner Schichten ausgesetzt wird.and finally again the one over a treatment liquid consisting of nitric acid and hydrofluoric acid resulting vapors until the formation of paint is exposed to thin layers.

An Hand eines Ausführungsbeispiels soll die Erfindung näher erläutert werden.The invention is to be explained in more detail using an exemplary embodiment.

Es sei als einfaches Beispiel die Behandlung eines Gleichrichters beschrieben. Der Gleichrichter kann beispielsweise auf folgende Weise hergestellt werden:The treatment of a rectifier will be described as a simple example. The rectifier can for example, can be produced in the following ways:

Eine hochohmig p-leitende Siliziumscheibe von z. B. 12 mm Durchmesser und 250 μ Stärke wird auf eine Goldfolie aufgelegt, die den gleichen Durchmesser aufweist und eine Stärke von z. B. 50 μ hat. Die Goldfolie enthält einen geringen Prozentsatz, z.B. 0,3% Bor und wirkt somit p-dotierend, wenn sie in den Halbleiterkörper einlegiert wird. Auf die Oberfläche der Siliziumschicht wird eine Antimon enthaltende Goldfolie (etwa 0,5% Sb) von z. B. 8 mm Durchmesser und ebenfalls 50 μ Stärke aufgelegt. Das gesamte Aggregat wird in Pulver einer mit den Bestandteilen des Aggregats nicht reagierenden Substanz, z. B. Graphitpulver, eingebettet und zusammengepreßt, worauf das Ganze auf eine oberhalb der eutektischen Temperatur von Gold und Silizium liegende Temperatur erwärmt wird. Hierdurch werden die Goldfolien mit ihren Dotierungssubstanzen in die Siliziumoberfläche einlegiert. A high-resistance p-conductive silicon wafer of z. B. 12 mm diameter and 250 μ thickness is on a gold foil is placed, which has the same diameter and a thickness of z. B. has 50 μ. The gold foil contains a small percentage, e.g. 0.3% boron and thus has a p-doping effect when it is alloyed into the semiconductor body. An antimony is placed on the surface of the silicon layer containing gold foil (about 0.5% Sb) of e.g. B. 8 mm diameter and also 50 μ thickness. The entire aggregate turns into a powder non-reactive with the components of the aggregate Substance, e.g. B. graphite powder, embedded and compressed, whereupon the whole thing on one above the eutectic temperature of gold and silicon is heated. Through this the gold foils with their doping substances are alloyed into the silicon surface.

Eine auf diese Weise hergestellte Halbleiteranordnung zeigt folgenden Aufbau:A semiconductor device produced in this way has the following structure:

Auf dem unverändert gebliebenen Material des Grundkörpers liegt auf beiden Flachseiten je eine Rekristallisationsschicht, die mit den jeweils in der Goldfolie enthaltenen Dotierungsstoffen dotiert ist. Auf diesen Rekristallisationszonen liegt jeweils eineOn the unchanged material of the base body there is one on each of the two flat sides Recrystallization layer which is doped with the dopants contained in the gold foil. One lies on each of these recrystallization zones

509 569/351509 569/351

Schicht aus einem Gold-Silizium-Eutektikum, das weiterhin noch Reste des Dotierungsstoffes enthält. Die Grenze zwischen der durch Antimon n-dotierten Rekristallisationszone und dem unverändert gebliebenen p-leitenden Grundmaterial des Halbleiterkörpers bildet den pn-übergang. Er tritt kreisförmig in der Nähe der Begrenzung des aufliegenden GoId-Silizium-Eutektikums zutage.Layer of a gold-silicon eutectic that still contains residues of the dopant. The boundary between the n-doped by antimony Recrystallization zone and the unchanged p-conducting base material of the semiconductor body forms the pn junction. It occurs in a circle near the boundary of the gold silicon eutectic on top revealed.

Durch einen nachfolgenden Ätzvorgang wird er von anhaftenden Verunreinigungen befreit, und es werden die gestörten Oberflächenschichten abgetragen. Dies kann z. B. auf einer sogenannten Ätzschleuder durchgeführt werden, auf welcher der rotationssymmetrische Halbleiterkörper um seine Symmetrieachse in Drehung versetzt wird, wobei ein Strahl der Ätzflüssigkeit auf den zutage tretenden pn-übergang gerichtet wird. Durch die Fliehkraft wird die Ätzflüssigkeit vom Rand der Halbleiterscheibe wieder abgeschleudert. Durch einen Wasserstrahl können die Reste der Ätzflüssigkeit dann abgespült werden.It is freed from adhering impurities by a subsequent etching process, and it the disturbed surface layers are removed. This can e.g. B. on a so-called etching centrifuge be carried out on which the rotationally symmetrical semiconductor body about its axis of symmetry is set in rotation, whereupon a jet of the etching liquid emerges pn junction is directed. Due to the centrifugal force, the etching liquid is removed from the edge of the semiconductor wafer thrown off again. The residues of the etching liquid can then be rinsed off with a jet of water will.

Es spielt keine große Rolle, welche Ätzlösung zum Ätzen verwendet wird, ob z. B. eine Mischung von 4O°/oiger Flußsäure und rauchender Salpetersäure im Verhältnis 1:1 bzw. aus Flußsäure, Salpetersäure und Eisessig im Verhältnis 1:1:1 oder eine alkalische Ätzflüssigkeit. Entscheidend ist die Abtragung der gestörten Oberflächenschichten.It does not matter which etching solution is used for etching, whether z. B. a mixture of 40% hydrofluoric acid and fuming nitric acid in a ratio of 1: 1 or from hydrofluoric acid and nitric acid and glacial acetic acid in a ratio of 1: 1: 1 or an alkaline caustic liquid. The removal is decisive of the disturbed surface layers.

Unmittelbar anschließend wird die Halbleiteroberfläche zumindest an den Stellen, an denen der pn-übergang zutage tritt, mit Dämpfen behandelt, die sich über einer aus Salpetersäure und Flußsäure bestehenden Behandlungsflüssigkeit bilden. Man füllt z. B. eine aus Kunststoff, z. B. Polyäthylen, bestehende Spritzflasche nur zu einem geringen Teil mit dieser Behandlungsflüssigkeit und bläst aus der Spritzöffnung die über der Behandlungsflüssigkeit entstehenden Dämpfe auf den Halbleiterkörper. Hierbei bildet sich ein Belag, der die Farben dünner Schichten zeigt, worauf die Behandlung abgebrochen wird. Die durch das Ätzen erreichten Werte der Sperrspannung des pn-Überganges werden hierdurch in gewissem Maße stabilisiert.Immediately thereafter, the semiconductor surface is at least at the points where the pn junction comes to light, treated with vapors, which are over one of nitric acid and hydrofluoric acid existing treatment liquid. One fills z. B. one made of plastic, e.g. B. polyethylene, existing Squeeze bottle only to a small extent with this treatment liquid and blows out of the Spray opening the vapors generated by the treatment liquid on the semiconductor body. This forms a coating that shows the colors of thin layers, whereupon the treatment is terminated will. The reverse voltage values of the pn junction achieved by the etching are thereby reduced stabilized to some extent.

Es zeigt sich nun, daß die unter Bildung von Farben dünner Schichten erreichte Stabilisierung der Sperrwerte im Falle der Anwendung hoher Temperaturen nicht von Dauer ist. Es steigt nämlich der in Sperrichtung fließende Strom an und vergrößert somit die Verlustleistung. Es wird deshalb eine künstliche Alterung vorgenommen und die Halbleiteranordnung etwa 24 Stunden lang bei etwa 200 bis 3000C getempert. Es kann an Luft wie auch im Vakuum getempert werden. Anschließend wird die Halbleiteranordnung zumindest an den Stellen der Oberfläche, an denen der pn-Ubergang zutage tritt, erneut kurzzeitig geätzt und hierbei der Belag von Farben dünner Schichten beseitigt. Darauf wird durch Behandlung mit den beschriebenen Dämpfen erneut ein solcher Belag aufgebracht. Die Sperrwerte sind danach endgültig stabilisiert.It has now been shown that the stabilization of the blocking values achieved with the formation of colors in thin layers is not permanent in the case of the use of high temperatures. This is because the current flowing in the reverse direction increases and thus increases the power loss. It is therefore made an artificial aging and the semiconductor device annealed for about 24 hours at about 200 to 300 0 C. It can be tempered in air as well as in a vacuum. Subsequently, the semiconductor arrangement is etched again briefly at least at the points on the surface at which the pn junction comes to light, and in the process the coating of colors in thin layers is removed. Such a covering is then applied again by treatment with the vapors described. The blocking values are then finally stabilized.

Eine sichere Deutung der hierbei auftretenden Phänomene konnte noch nicht gefunden werden. Es hat aber den Anschein, daß der zuerst aufgebrachte Belag von Farben dünner Schichten bei der Temperung als Getter für im Halbleitermaterial befindliche Stoffe dient, welche dann mit diesem Belag durch die zweite Ätzung entfernt werden. Weitere Atome oder Moleküle dieser schädlichen Stoffe, die anscheinend nur an der Oberfläche schädlich sind, können sich nach der Temperung nur noch in so großer Entfernung von der Oberfläche im Halbleitermaterial befinden, daß sie im normalen Betrieb der Halbleiteranordnung nicht mehr bis zur Oberfläche vordringen. Das Verhalten einer so behandelten Halbleiteranordnung ist also in jeder Hinsicht stabil.A reliable interpretation of the phenomena occurring here has not yet been found. It but has the appearance that the first coating of paints thin layers during the tempering serves as a getter for substances located in the semiconductor material, which then pass through with this coating the second etch will be removed. More atoms or molecules of these harmful substances, apparently are only harmful on the surface, can only remain in this way after tempering large distance from the surface in the semiconductor material that they are in normal operation of the Semiconductor arrangement no longer penetrate to the surface. The behavior of someone so treated Semiconductor arrangement is therefore stable in every respect.

Anschließend kann noch ein Lack, beispielsweise ein Silikonlack, auf die Oberfläche der Halbleiteranordnung aufgebracht werden, der vor mechanischen Beschädigungen, Luft- und Wasserzutritt u. dgl. schützt.A lacquer, for example a silicone lacquer, can then be applied to the surface of the semiconductor arrangement applied against mechanical damage, air and water ingress and the like. Protects.

Claims (1)

Patentanspruch:Claim: Verfahren zur Stabilisierung der durch Ätzen erzielten Sperreigenschaften von Halbleiteranordnungen mit einem im wesentlichen einkristallinen Halbleiterkörper und einem oder mehreren pn-Übergängen, dadurch gekennzeichnet, daß nach dem Ätzen die Oberfläche zumindest an den Stellen, an denen ein pn-übergang zutage tritt, den über einer aus Salpetersäure-und Flußsäure bestehenden Behandlungsflüssigkeit entstehenden Dämpfen bis zur Bildung von Farben dünner Schichten ausgesetzt, anschließend eine Temperung der Halbleiteranordnung von etwa 24 Stunden Dauer bei etwa 200 bis 300° C durchgeführt, sodann die Oberfläche an den Stellen, an denen der pn-übergang zutage tritt, erneut geätzt und schließlich erneut den über einer aus Salpetersäure und Flußsäure bestehenden Behandlungsflüssigkeit entstehenden Dämpfen bis zur Bildung von Farben dünner Schichten ausgesetzt wird.Process for stabilizing the blocking properties of semiconductor devices achieved by etching with an essentially monocrystalline semiconductor body and one or more pn junctions, characterized in that after the etching the surface at least at the points where a pn junction comes to light, the one above one made of nitric acid and The treatment liquid present in hydrofluoric acid produces vapors up to the formation of colors exposed to thin layers, then a tempering of the semiconductor arrangement of carried out for about 24 hours at about 200 to 300 ° C, then the surface to the Places where the pn junction emerges, etched again and finally the over again a treatment liquid consisting of nitric acid and hydrofluoric acid until the formation of colors in thin layers. 509 569/351 5.65 © Bundesdruckerei Berlin509 569/351 5.65 © Bundesdruckerei Berlin
DES72236A 1961-01-27 1961-01-27 Process for stabilizing the blocking properties of semiconductor arrangements achieved by etching Pending DE1192903B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DES72236A DE1192903B (en) 1961-01-27 1961-01-27 Process for stabilizing the blocking properties of semiconductor arrangements achieved by etching
CH907461A CH385352A (en) 1961-01-27 1961-08-02 Process for the surface treatment of semiconductor devices
GB314162A GB932349A (en) 1961-01-27 1962-01-26 A process for the surface treatment of semi-conductor material

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DES72236A DE1192903B (en) 1961-01-27 1961-01-27 Process for stabilizing the blocking properties of semiconductor arrangements achieved by etching
DES72235A DE1193766B (en) 1961-01-27 1961-01-27 Process for stabilizing the blocking properties of semiconductor arrangements achieved by etching

Publications (1)

Publication Number Publication Date
DE1192903B true DE1192903B (en) 1965-05-13

Family

ID=25996321

Family Applications (1)

Application Number Title Priority Date Filing Date
DES72236A Pending DE1192903B (en) 1961-01-27 1961-01-27 Process for stabilizing the blocking properties of semiconductor arrangements achieved by etching

Country Status (3)

Country Link
CH (1) CH385352A (en)
DE (1) DE1192903B (en)
GB (1) GB932349A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1026037C1 (en) 2004-04-26 2005-10-27 Petrus Johannes Wilhelmus Herp Extractor unit for a toilet bowl.

Also Published As

Publication number Publication date
GB932349A (en) 1963-07-24
CH385352A (en) 1964-12-15

Similar Documents

Publication Publication Date Title
DE1614283B2 (en) Method for manufacturing a semiconductor device
DE1489240B1 (en) Method for manufacturing semiconductor components
DE1279848B (en) Method for the large-area contacting of a single-crystal silicon body
DE2162445C3 (en) Method for manufacturing a semiconductor device
DE1032405B (en) Surface semiconductor with good heat dissipation
DE1231812B (en) Process for the production of electrical semiconductor components according to the mesa diffusion technique
DE1126516B (en) Process for the production of semiconductor arrangements with a pn transition
DE1614995B1 (en) Method for producing aluminum contacts on planar semiconductor devices
DE1193766B (en) Process for stabilizing the blocking properties of semiconductor arrangements achieved by etching
DE1192903B (en) Process for stabilizing the blocking properties of semiconductor arrangements achieved by etching
DE2512951A1 (en) PROCESS FOR PRODUCING A SEMICONDUCTOR COMPONENT
DE2327878C3 (en) Process for etching semiconductor wafers provided with electrodes for semiconductor components
AT227778B (en) Process for the surface treatment of semiconductor devices
DE2031884A1 (en) Method for forming a silicate gas layer on the surface of a silicon plate of a semiconductor component
DE1186950C2 (en) METHOD OF REMOVING UNDESIRED METALS FROM A PN-JUMPED SILICON SEMICONDUCTOR BODY
DE1932372A1 (en) Silicon nitride masking in the manufacture of barrier layer components alloyed with aluminum
DE1614995C (en) Method for producing aluminum contacts on planar semiconductor devices
DE2524750B2 (en) Method for stabilizing a silicon oxide layer
DE1184423B (en) Method for producing a protective layer on a semiconductor component
DE1614703C3 (en) Use of a mixed condensate as a protective varnish for semiconductor components
DE1764946C3 (en) Process for manufacturing a silicon thyristor
DE2061061C (en) Electrochemically controlled shaping of silicon semiconductor bodies
DE1614703A1 (en) Use of a zinc-free mixed condensate of a polysiloxane resin and a terephthalic acid ester as protective lacquer on the surface of the semiconductor body of a semiconductor component
AT232548B (en) Method for manufacturing a semiconductor device
DE1514106C (en) Process for the production of semiconductor devices