DE1141723B - Verfahren zur Herstellung einer Halbleiteranordnung mit einem n-leitenden Siliziumkristall, insbesondere eines Flaechentransistors vom pnp-Typ - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung mit einem n-leitenden Siliziumkristall, insbesondere eines Flaechentransistors vom pnp-Typ

Info

Publication number
DE1141723B
DE1141723B DES68884A DES0068884A DE1141723B DE 1141723 B DE1141723 B DE 1141723B DE S68884 A DES68884 A DE S68884A DE S0068884 A DES0068884 A DE S0068884A DE 1141723 B DE1141723 B DE 1141723B
Authority
DE
Germany
Prior art keywords
silicon crystal
electrodes
gallium
alloyed
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES68884A
Other languages
English (en)
Inventor
Dipl-Phys Dr Wolfgang Touchy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES68884A priority Critical patent/DE1141723B/de
Priority to FR864436A priority patent/FR1291470A/fr
Publication of DE1141723B publication Critical patent/DE1141723B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors

Description

  • Verfahren zur Herstellung einer Halbleiteranordnung mit einem n-leitenden Siliziumkristall, insbesondere eines Flächentransistors vom pnp -Typ Durch die deutsche Auslegeschrift 1035 787 ist ein Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren Übergängen zwischen Zonen unterschiedlichen Leitungstyps durch Einlegieren von Aktivatormaterialien mit unterschiedlichen Verteilungs-und/oder Diffusionskoeffizienten sowie durch Dotierung der Oberfläche des Halbleitergrundkristalls vor dem Einlegieren des aus Donator- und Akzeptormaterial bestehenden Aktivatormaterials bekannt, bei welchem diese Aktivatormateriahen so ausgewählt werden, daß das den gleichen Leitungstyp wie die vorhergehende Oberflächendotierung erzeugende Aktivatormaterial sich bei der Rückkristallisation zunächst bevorzugt abscheidet. Hierdurch soll erreicht werden, daß die unterste der durch den Legierungsvorgang gebildeten Zonen eine niederohmige Verbindung zu der vordotierten Oberflächenzone erhält und auf diese Weise leichter kontaktiert werden kann.
  • Es war ferner bekannt, zur Vermeidung von Benetzun.gsschwierigkeiten durch das flüssige Aktivatormetall die Legierungsstellle vor dem Legieren mit einer Schicht eines die Halbleiteroberfläche gut benetzenden Hilfsmetalls zu versehen.
  • Es war bisher nicht möglich, pnp-Siliziumtransistoren herzustellen, die so geringe Sperrströme haben wie die komplementären npn-Transistoren. Zur Verbesserung der Sperrstromeigenschaften wurden Oberflächenbehandlungen, wie z. B. Atzmethoden, Lacküberzüge, Behandlung mit Salzen und Glasuren, vorgenommen, welche nur eine unwesentliche Verbesserung des Sperrstromes bei pnp-Transistoren bewirken konnten.
  • Mit dem Verfahren nach der Erfindung iläßt sich eine Verringerung der Sperrströme, z. B. von 1", bis etwa auf den dreißigsten Teil eines nicht nach dem erfindungsgemäßen Verfahren hergestellten, im übrigen gleichdimensionierten pnp-Transistors oder einer anderen Halbleitervorrichtung der genannten Art erreichen.
  • Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleiteranordnung mit einem n-leitenden Siliziumkristall, insbesondere eines Flächentransistors vom pnp-Typ, mit mindestens zwei einlegierten Elektroden, von denen mindestens eine gleichrichtend ist und die gleichrichtenden Elektroden nur Aluminium aqs Aktivatormaterial enthalten. Gemäß der Erfindung wird der Siliziumkristall zunächst mit Galliumdampf behandelt und hierbei die Temperatur des Silizumkristalls auf einem unterhalb des Schmelzpunktes von Silizium, jedoch oberhalb der Temperatur des zu verdampfenden Galliums liegenden Wert gehalten. Anschließend werden die Elektroden in die mit Galliumdampf vorbehandelte Oberfläche des Siliziumkristalls so tief einlegiert, daß die dünne, durch die Behandlung mit dem Galliumdampf beeinflußte Oberfläche des Silizumkristalls von den einlegierten Elektroden durchdrungen wird. Schließlich wird nach dem Aufbringen der Elektroden die Oberfläche des Siliziumkristalls kurz, z. B. mit Flußsäure und Salpetersäure, geätzt.
  • Es war zwar bekannt, Legierungselektroden aus Indium, die mit Gallium versetzt sind, zu verwenden. Sinn des Galliumzusatzes ist es, Emitter mit höherer Emitterergiebigkeit herzustellen, als sie durch das Einlegieren reiner Indiumelektroden erhalten werden. Dieser Gesichtspunkt entfällt jedoch, wenn aluminiumhaltige Elektroden einlegiert werden, da Aluminium auch bezüglich Silizium die Leitfähigkeit bedeutend stärker als Ga(Ilium erhöht.
  • Der bekannte Gesichtspunkt, das Einlegieren von Elektroden durch vorheriges Aufbringen eines die Benetzung fördernden Hilfsmetalls zu erleichtern, führt nicht auf die Lehre der Erfindung, da Gallium im Gegensatz zu geschmolzenem Indium sehr schlechte Benetzungseigenschaften entwickelt und außerdem einen bei 29° C liegenden Schmelzpunkt besitzt. Schließlich wäre es zur Förderung der Benetzung erforderlich, daß das Hilfsmetall in metallischem Zustand an der Halbleiteroberfläche vorliegt, was bei dem Verfahren gemäß der Erfindung sicher nicht eintritt, da der Siliziumkristall eine höhere Temperatur als das zur Erzeugung des Galliumdampfes dienende Gallium aufweisen soll. Es kann sich also an der Oberfläche des Siliziumkristald's im vorliegenden Fall keine das Einlegieren der Elektroden erleichternde Galliumschicht ausbilden, sondern nur ein Eindiffundieren von Galliumatomen aus der Gasphase in den Silizumkristall stattfinden.
  • Es war weiter bekannt, gas- oder dampfförmige Dotierungsstoffe zum Eindiffundieren in Halbleiterkristalle zu bringen, um den Leitfähigkeitstyp bzw. den Leitfähigkeitsgrad des Kristalls an der Oberfläche abzuändern und in. diese abgeänderte Oberfläche Elektroden mit pn-Übergang einzul'egieren, wobei die Legierungselektroden auch die Oberflächenzone vollständig durchdringen können. Das eindiffundierte Störstellenmaterial erzeugt jedoch beim Bekannten stets den entgegengesetzten Leitungstyp, als ihn die einlegierte Elektrode hervorrufen würde. Die dünne Oberflächenzone kann beim Bekannten mit einer nicht diese Zone durchdringenden Emitterelektrode und einer bis in das unterhalb dieser Zone liegende Grundmaterial des Kristalls reichenden Kollektorelektrode versehen sein, wobei die Obergächenzone den zum Grundmaterial entgegengesetzten Leitungstyp besitzt. Diese Konstruktion, bei der die Oberflächenzone in der Umgebung der Kofektarelektrode durch Abätzen vollständig aufgetrennt ist, entspricht der eines Drifttranssistors mit einem die Ladungsträger in der Basiszone in Richtung auf den Kollektor beschleunigenden Driftfeld. Eine andere bekannte Ausnutzungsweise der Diffusionszone an der Oberfläche des Halbleiterkristalls ist dann gegeben, wenn das eindiffundierte Störstellenmaterial den gleichen Leitungstyp wie der Kristall besitzt, so daß die Oberflächenzone eine bedeutend höhere Leitfähigkeit als der übrige Teil des Kristalls erhält. Das in dieser Oberflächenzone entstehende Driftfel'd stößt dann die vom Emitter injizierten Minoritätsträger von der Oberfläche des als Basiszone dienenden Halbleiterkristalls zurück und setzt auf diese Weise die Rate der Oberflächenrekombination herab. Bei einem solchen Transistor muß sowohl der Emitter als auch der Kollektor die Oberflächenzone durchdringen.
  • Die Lehre .der Erfindung gibt im Gegensatz zu dem Bekannten die Anweisung, einen Aktivator, der den gleichen Leitungstyp, wie ihn die einzulegierende Elektrode hervorruft, erzeugt, nämlich Gallium, zur Erzeugung der Oberflächenzone zu verwenden. Aus diesem Grunde und auf Grund der am Schluß des Herstellungsverfahrens anzuwendenden Ätzbehandlung wird zwangläufig beim Erfindungsgegenstand eine Oberflächenzone entstehen, deren Leitfähigkeit wesentlich geringer als die des Kristallinnern ist, so daß Ströme an, der Oberfläche des Halbleiterkristalls eine starke Einschränkung erfahren. Die Lehre der Erfindung bewirkt somit zwar ebenfalls das Entstehen eines Driftfeldes in der Oberflächenzone. Jedoch hat die Oberflächenzone einen solchen Leitungstyp, daß sie weder im Sinne des bekannten Drifttransistors noch im Sinne der anderen bekannten. Anordnung ausgenutzt werden kann.
  • Die Dotierungsstärke des Halbleiterkristalls wird auch beim Bekannten entsprechend den Gesichtspunkten der Verwendung als Basiszone eingestellt. Demzufolge hat die Oberflächenzone dort eine stärkere Leitfähigkeit als die Basiszone, während beim Gegenstand der Erfindung gerade das Umgekehrte der Fall ist. Da aber andererseits die Sperrwirkung eines pn-Übergangs um so geringer ist, je größer die Leitfähigkeit der im pn-Übergang aneinandergrenzenden Halbleitermaterialien ist, bedeutet dies, daß beim Bekannten im Gegensatz zu einer gemäß der Erfindung hergestellten Anordnung die Oberflächenzone in stärkerem Maße Sperrströme verursacht, als dies der hochohmigen Zone im vorliegenden Fall möglich ist. Demzufolge wird das Verhalten der bekannten Anordnung bezüglich des Sperrstromes wesentlich ungünstiger sein. als das der durch das erfindungsgemäße Verfahren hergestellten Anordnung. Die durch den Erfindungsgegenstand erzielte Verbesserung wird somit beim Bekannten nicht erreicht.
  • Bei der Durchführung des Verfahrens gemäß der Erfindung wird in. zweckmäßiger Weise folgendermaßen vorgegangen: n-dotierte Siiiziumscheibchen werden 45 Minutenentsprechend dem bekannten Diffusionsverfahren bei etwa 1100° C der Einwirkung von Galliumdampf ausgesetzt. Zu diesem Zweck wird der n-leitende Siliziumkristall zusammen mit elementarem Gallium in einem Vakuumgefäß, z. B. aus Quarz, derart angeordnet, daß der Galliumdampf zur Halbleiteroberfläche gelangt. Es empfiehlt sich dabei, die Stelle des Vakuumgefäßes, an der sich das Gallium befindet, auf etwas niedrigere Temperatur (vorzugsweise etwa 800° C) als die Siliziumkristalle (etwa 1100° C) zu halten. Das Vakuumgefäß wird dabei vor dem Erzeugen des Galliumdampfes etwa auf 10-5 Torr oder darunter evakuiert.
  • Die nach bekannten Verfahren legierten Halbleiteranordnungen werden abschließend einer kurzen Ätzbeliandlung, z. B. mit Flußsäure und Salpetersäure, unterworfen.
  • Fig.1 zeigt das Schema eines gemäß dem vorgeschlagenen Verfahren hergestellten Transistors. Der Siliziuxnkristall 1 ist durch die vorgeschlagene Oberflächenbehandlung mit einer etwa 5 #t starken Schicht mit einer Galliumkonzentration von etwa 10-1? Germaniumatomen pro Kubikzentimeter versehen. Auf den Kristall 1 wird dann in üblicher Weise Aluminium als Kollektor 3 und Emitter 4 aufgedampft sowie ein Gold-Antimon-Ring 5 als Basisanschluß um den Emitter gelegt, die in bekannter Weise, z. B. nach dem bekannten Pulververfahren, so tief einlegiert werden, daß sie die galliumhaltige Oberflächenschicht durchdringen und den unmittelbaren Kontakt zu dem darunter befindlichen n-leitenden Kern des Siliziumkristalls gelangen. Die unterbrochenen Linien sollen andeuten, daß durch den Legierungsvorgang die dort vorher vorhandenen Flächen verschwunden sind.
  • Fig. 2 stellt eine zur Herstellung der Galliumvordotierung verwendete Anordnung dar. Das aus Quarz bestehende Vakuumgefäß enthält den n -leitenden Siliziumkristall 2 und außerdem flüssiges oder festes Gallium 3. Das Gefäß wird an der Stelle des Siliziumkristalls höher, nämlich auf etwa 1100° C, erhitzt, während an der Stelle des Galliums nur eine Temperatur von etwa 800° C herrschen soll.

Claims (2)

  1. PATENTANSPRÜCHE: 1. Verfahren zum Herstellen einer Halbleiteranordnung mit einem n-leitenden Siliziumkristall, insbesondere eines Flächentransistors vom pnp-Typ, mit mindestens zwei einlegierten Elektroden, von denen mindestens eine gleichrichtend ist und die gleichrichtenden Elektroden nur Aluminium als Aktivatormaterial enthalten, dadurch gekennzeichnet, daß der Siliziumkristall zunächst mit Galliumdampf behandelt und hierbei dieTemperatur des Siliziumkristalls auf einem unterhalb des Schmelzpunktes von Silizium, jedoch oberhalb der Temperatur des zu verdampfenden Galliums liegenden Wert gehalten wird und daß anschließend die Elektroden in die mit Galliumdampf vorbehandelte Oberfläche des Siliziumkristalls so tief einlegiert werden, daß die dünne, durch die Behandlung mit dem Galliumdampf beeinflußte Oberfläche des Siliziumkristalls von den einlegierten Elektroden. durchdrungen wird, und daß schließlich nach dem Aufbringen der Elektroden die Oberfläche des Siliziumkristalls kurz, z. B. mit Flußsäure und Salpetersäure, geätzt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, da.ß der in ein. auf 10-5 Torr oder darunter evakuiertes Behandlungsgefäß eingebrachte Siliziumkristall auf 1100° C und die zur Erzeugung des Galliumdampfes im gleichen Behandlungsgefäß angeordnete Galliummenge auf etwa 800° C erhitzt wird. In Betracht gezogene Druckschriften: Deutsche Auslegeschriften Nr.1071844, 1073111; schweizerische Patentschrift Nr. 335 766; »Nachrichtentechnische Fachberichte«, Bd.1,1955, Nachdruck 1957, S. 31/32; »Handbook of Semiconductor Electronics«, 1956, Kap. 7, S. 14/15.
DES68884A 1960-06-10 1960-06-10 Verfahren zur Herstellung einer Halbleiteranordnung mit einem n-leitenden Siliziumkristall, insbesondere eines Flaechentransistors vom pnp-Typ Pending DE1141723B (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DES68884A DE1141723B (de) 1960-06-10 1960-06-10 Verfahren zur Herstellung einer Halbleiteranordnung mit einem n-leitenden Siliziumkristall, insbesondere eines Flaechentransistors vom pnp-Typ
FR864436A FR1291470A (fr) 1960-06-10 1961-06-09 Procédé de fabrication d'un dispositif à semi-conducteur, notamment d'un transistor à jonction de type pnp, à l'aide d'un cristal de silicium présentant une conductibilité de type n

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES68884A DE1141723B (de) 1960-06-10 1960-06-10 Verfahren zur Herstellung einer Halbleiteranordnung mit einem n-leitenden Siliziumkristall, insbesondere eines Flaechentransistors vom pnp-Typ

Publications (1)

Publication Number Publication Date
DE1141723B true DE1141723B (de) 1962-12-27

Family

ID=7500587

Family Applications (1)

Application Number Title Priority Date Filing Date
DES68884A Pending DE1141723B (de) 1960-06-10 1960-06-10 Verfahren zur Herstellung einer Halbleiteranordnung mit einem n-leitenden Siliziumkristall, insbesondere eines Flaechentransistors vom pnp-Typ

Country Status (1)

Country Link
DE (1) DE1141723B (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH335766A (de) * 1954-07-15 1959-01-31 Siemens Ag Verfahren zur Herstellung eines Halbleitergerätes
DE1071844B (de) * 1957-10-19 1959-12-24
DE1073111B (de) * 1954-12-02 1960-01-14 Siemens Schuckertwerke Aktiengesellschaft Berlin und Erlangen Verfahren zur Herstellung eines Flachentransistors mit einer Oberflachenschicht erhöhter Storstellenkonzentration an den freien Stellen zwischen den Elektroden an einem einkristallmen Halbleiterkörper

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH335766A (de) * 1954-07-15 1959-01-31 Siemens Ag Verfahren zur Herstellung eines Halbleitergerätes
DE1073111B (de) * 1954-12-02 1960-01-14 Siemens Schuckertwerke Aktiengesellschaft Berlin und Erlangen Verfahren zur Herstellung eines Flachentransistors mit einer Oberflachenschicht erhöhter Storstellenkonzentration an den freien Stellen zwischen den Elektroden an einem einkristallmen Halbleiterkörper
DE1071844B (de) * 1957-10-19 1959-12-24

Similar Documents

Publication Publication Date Title
DE69631664T2 (de) SiC-HALBLEITERANORDNUNG MIT EINEM PN-ÜBERGANG, DER EINEN RAND ZUR ABSORPTION DER SPANNUNG ENTHÄLT
DE1056747C2 (de) Verfahren zur Herstellung von mehreren p-n-UEbergaengen in Halbleiterkoerpern fuer Transistoren durch Diffusion
DE1292256B (de) Drift-Transistor und Diffusionsverfahren zu seiner Herstellung
DE2546564A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2718449C2 (de)
DE1614356B2 (de) Verfahren zur Herstellung einer integrierten Halbleiterbaugruppe mit komplementären Feldeffekttransistoren und Material zur Durchführung des Verfahrens
DE1182353B (de) Verfahren zum Herstellen eines Halbleiter-bauelements, wie Halbleiterstromtor oder Flaechentransistor, mit einer hochohmigen n-Zone zwischen zwei p-Zonen im Halbleiter-koerper
DE2507366B2 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE3027599C2 (de)
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1141723B (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem n-leitenden Siliziumkristall, insbesondere eines Flaechentransistors vom pnp-Typ
DE1813130A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Zenerdiode und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE2209534A1 (de) Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung
DE1803026A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
AT215483B (de) Verfahren zum Herstellen eines Unipolartransistors
DE1444522A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE1282204B (de) Solarzelle und Verfahren zu ihrer Herstellung
AT229371B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1152865B (de) Verfahren zum Herstellen von Legierungs-kontakten durch Anlegieren von Gold oder ueberwiegend Gold enthaltenden Legierungen an Siliziumkoerper
DE1100821B (de) Legierungsverfahren zur Herstellung von mehreren durch sehr duenne Mittelschichten getrennten p-n-UEbergaengen in Halbleiterkoerpern
DE1439760C3 (de) Transistor und Verfahren zu seiner Herstellung
DE1439417C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung