DE1129623B - Verfahren zum Herstellen von Flaechentransistoren - Google Patents

Verfahren zum Herstellen von Flaechentransistoren

Info

Publication number
DE1129623B
DE1129623B DEG31005A DEG0031005A DE1129623B DE 1129623 B DE1129623 B DE 1129623B DE G31005 A DEG31005 A DE G31005A DE G0031005 A DEG0031005 A DE G0031005A DE 1129623 B DE1129623 B DE 1129623B
Authority
DE
Germany
Prior art keywords
indium
weight
gold
plate
gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEG31005A
Other languages
English (en)
Inventor
Tony Charles Denton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co PLC
Original Assignee
General Electric Co PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co PLC filed Critical General Electric Co PLC
Publication of DE1129623B publication Critical patent/DE1129623B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Description

DEUTSCHES
PATENTAMT
G 31005 Vinc/21g
ANMELDETAG: 25. NOVEMBER 1960
BEKANNTMACHUNG
DER ANMELDUNG
UNDAUSGABEDER
AUSLEGESCHRIFT: 17. MAI 1962
Die Erfindung betrifft die Herstellung von Flächentransistoren mit einem η-leitenden Germaniumkörper und einer einlegierten indiumhaltigen Emitterelektrode. Zur Herstellung einer solchen Elektrode wird ein wenigstens hauptsächlich aus Indium bestehendes Legierungsmaterial in Berührung mit einem Germaniumkörper geschmolzen, so daß es mit einem Teil dieses Körpers legiert. Beim Abkühlen entsteht eine Indium enthaltende Germaniumschicht, angrenzend an den fest gebliebenen Teil des Halbleiterkörpers.
Es ist bekannt, bei einem solchen Verfahren eine kleine Menge Gallium und/oder Aluminium dem Legierungsmaterial zuzusetzen, wenn eine Emitterelektrode hergestellt werden soll, damit der Stromverstärkungsfaktor bei hohen Werten des Kollektorstromes nicht so stark abfällt. Es ist nun gefunden worden, daß eine kleine Menge Gold im Legierungsmaterial die gleiche Wirkung hat.
Bei dem Verfahren nach der Erfindung wird daher dem Legierungsmaterial für diese Elektrode Gold in einem Gewichtsverhältnis bis zu einem Gewichtsteil Gold auf 200 Gewichtsteile Indium zugesetzt.
Das beste Ergebnis wird mit einem Zusatz von einem Gewichtsteil Gold auf 400 Gewichtsteile Indium erreicht.
Vorzugsweise wird dem Legierungsmaterial außerdem Gallium in einem Gewichtsverhältnis von bis zu einem Gewichtsteil Gallium auf 200 Gewichtsteile Indium zugesetzt.
Eine gemäß dem Verfahren nach der Erfindung hergestellte Anordnung wird nun als Beispiel im Zusammenhang mit der Zeichnung beschrieben. Die Fig. 1 bis 4 sind schematische Schnittansichten, die aufeinanderfolgende Stufen des Verfahrens zum Herstellen eines Germanium-pnp-Flächentransistors veranschaulichen.
Das Grundelement des Transistors ist ein Plättchen aus η-Germanium mit einem spezifischen Widerstand von angenähert 1 Ohm · cm und mit einer Fläche, deren Länge und Breite je 1,8 mm beträgt, sowie einer Dicke von 0,05 mm. Bei der Herstellung des Transistors werden p-Emitter- und -Kollektorbereiche in dem Plättchen durch Einlegieren von Indium gebildet.
Zuerst wird eine Fläche des Plättchens 1 an eine Mittelplatte 2 gelötet, die den Basisanschluß des Transistors bildet. Die Platte 2 hat erne kreisrunde Öffnung 3 mit 1 mm Durchmesser, auf der das Plättchen 1 zentrisch angeordnet ist.
Das Plättchen 1 und die Platte 2 liegen auf einer schwerschmelzenden Unterlage 4, mit der Platte 2 Verfahren zum Herstellen
von Flächentransistoren
Anmelder:
The General Electric Company Limited,
London
Vertreter: Dr.-Ing. H. Ruschke,
Berlin-Grunewald, Auguste-Viktoria-Str. 65,
und Dipl.-Ing. K. Grentzenberg,
München 27, Patentanwälte
Beanspruchte Priorität:
Großbritannien vom 27. November 1959 (Nr. 40 434)
Tony Charles Denton,
Wembley, Middlesex (Großbritannien),
ist als Erfinder genannt worden
nach oben. Eine aus reinem Indium bestehende Kugel 5 mit einem Durchmesser von 0,27 mm wird in der Mitte der Öffnung 3 auf das Plättchen 1 gelegt und in einer reduzierenden Atmosphäre bei 4500C einlegiert und abgekühlt. Wie in Fig. 2 veranschaulicht ist, rekristallisiert während des Abkühlens eine Germaniumschicht 6 aus der schmelzflüssigen Legierung, wobei die Schicht 6 eine merkliche Indiumkonzentration enthält und daher p-leitend ist. Der letzte Teil der schmelzflüssigen Legierung erstarrt in Form einer Perle 7, die im wesentlichen vollständig aus Indium besteht.
Gemäß Fig. 3 ist die Anordnung des Plättchens 1, der Platte 2 und der Perle 7 auf der Unterlage 4 umgekehrt angeordnet, und eine Kugel 8 aus 99,5 % Indium, 0,25 % Gallium und 0,25% Gold mit einem
Durchmesser von 0,22 mm wird auf dem Plättchen 1 zentrisch auf die von der Platte abgewandte Fläche aufgelegt und analog einlegiert mit der Ausnahme, daß die während des zweiten Wärmezyklus erreichte Maximaltemperatur 520° C beträgt. Daher wird die
Perle 7 erneut geschmolzen und löst wiederum einen Teil des Plättchens 1 auf. Es bildet sich daher eine neue Rekristallisationschicht, wenn die Perle 7
209 580/345
schließlich wieder im wesentlichen in ihrer ursprünglichen Form erstarrt. Das schmelzflüssige Material haftet infolge seiner Oberflächenspannung an der Unterseite des Plättchens 1. Infolge der höheren Maximaltemperatur beim zweiten Wärmezyklus dringt die erneut geschmolzene Perle 7 tiefer in das Plättchen 1 ein als beim ersten Wärmezyklus, wodurch die p-leitende Schicht 6 vergrößert wird. Gleichzeitig wird die Kugel 8 mit dem Plättchen 1 legiert. Wie in Fig. 4 veranschaulicht ist, entsteht dabei eine zweite p-leitende Schichte in dem Plättchen 1, die Indium, Gallium und Gold enthält und von der Schicht 6 einen Abstand hat, der etwas kiemer als die Dicke des Plättchens 1 ist. Die zweite Perle 10 besteht im wesentlichen vollständig aus der Indium-Gallium-Gold-Legierung. Die Perlen 7 und 10 werden als Kollektor- bzw. Emitteranschluß des Transistors verwendet.
Während jedes Wärmezyklus schmilzt das Lot zwischen dem Plättchen 1 und der Platte 2.
Das Plättchen 1 mit seinen Elektroden 2, 7 und 10 wird zur Beseitigung von Oberflächenverunreinigung geätzt und dann in einem hermetisch abgedichteten Gehäuse (nicht gezeigt) angeordnet, in das die Zuleitungen für die drei Elektroden eingeschmolzen as werden.
Die durch das Verfahren nach der Erfindung erzielte Verbesserung kann durch die folgenden Betrachtungen veranschaulicht werden. Für einen Transistor der oben beschriebenen Art kann die Änderung des Basis-Kollektor-Stromverstärkungsfaktors β des Transistors bei großem Signalstrom als eine Funktion des Kollektorstromes /„ für hohe Werte des Kollektorstromes durch die Beziehung
35 ß = ßoexp(-BIc)
ausgedrückt werden, wobei ß0 und B Konstanten für einen bestimmten Transistor sind, sich jedoch von einem Transistor zu einem anderen ändern. Der Parameters gibt somit ein Maß für den Wert, bei dem der Stromverstärkungsfaktor mit zunehmendem Kollektorstrom fällt, wobei der Wert von B abnimmt, wenn der Emitterwirkungsgrad zunimmt. Für Transistoren, die nach dem oben beschriebenen Verfahren hergestellt sind, beträgt ein typischer Wert von B ungefähr 1,25. Dieser Wert kann mit dem von Transistoren verglichen werden, die mit einem gleichartigen Verfahren, jedoch mit einer Legierung aus 99,75% Indium und 0,25% Gallium für den Emitter hergestellt sind. In diesem Fall beträgt der typische Wert für B etwa 2,6. Eine gleichartige Verbesserung wird durch den Zusatz von Gold beim Fehlen von Gallium erreicht. So ergibt sich bei einer Legierung aus 99,75% Indium und 0,25% Gold ein typischer Wert für B von ungefähr 2,4 im Vergleich mit einem Wert von etwa 3,1 bei Verwendung von reinem Indium.
In den oben beschriebenen Verfahren wird das legierende Material in festem Zustand auf das Germanium gebracht und dann geschmolzen. Ebenso kann das legierende Material in schmelzflüssigem Zustand auf das Germanium gebracht werden.

Claims (3)

PATENTANSPRÜCHE:
1. Verfahren zum Herstellen eines Flächentransistors mit einem η-leitenden Germaniumkörper und einer einlegierten indiumhaltigen Emitterelektrode, dadurch gekennzeichnet, daß dem Legierungsmaterial für diese Elektrode Gold in einem Gewichtsverhältnis bis zu 1 Gewichtsteil Gold auf 200 Gewichtsteile Indium zugesetzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Goldgehalt des Legierungsmaterials für den Emitter 1 Gewichtsteil Gold auf 400 Gewichtsteile Indium beträgt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß dem Legierungsmaterial außerdem Gallium in einem Gewichtsverhältnis von bis zu 1 Gewichtsteil Gallium auf 200 Gewichtsteile Indium zugesetzt wird.
In Betracht gezogene Druckschriften:
Deutsche Patentschrift Nr. 961913;
deutsche Auslegeschrift Nr. 1036 392.
Hierzu 1 Blatt Zeichnungen
© 209 580/345 5.62
DEG31005A 1959-11-27 1960-11-25 Verfahren zum Herstellen von Flaechentransistoren Pending DE1129623B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB4043459A GB887542A (en) 1959-11-27 1959-11-27 Improvements in or relating to the manufacture of junction transistors

Publications (1)

Publication Number Publication Date
DE1129623B true DE1129623B (de) 1962-05-17

Family

ID=10414888

Family Applications (1)

Application Number Title Priority Date Filing Date
DEG31005A Pending DE1129623B (de) 1959-11-27 1960-11-25 Verfahren zum Herstellen von Flaechentransistoren

Country Status (3)

Country Link
DE (1) DE1129623B (de)
GB (1) GB887542A (de)
NL (1) NL258171A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4101536B2 (ja) * 2002-03-06 2008-06-18 内橋エステック株式会社 合金型温度ヒューズ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE961913C (de) * 1952-08-22 1957-04-11 Gen Electric Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit p-n-UEbergaengen
DE1036392B (de) * 1954-02-27 1958-08-14 Philips Nv Transistor mit Mehrstoffemitter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE961913C (de) * 1952-08-22 1957-04-11 Gen Electric Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit p-n-UEbergaengen
DE1036392B (de) * 1954-02-27 1958-08-14 Philips Nv Transistor mit Mehrstoffemitter

Also Published As

Publication number Publication date
NL258171A (de)
GB887542A (en) 1962-01-17

Similar Documents

Publication Publication Date Title
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE961913C (de) Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit p-n-UEbergaengen
DE1005646B (de) Verfahren zur Erzeugung von grossflaechigen, rissefreien Halbleiter-p-n-Verbindungen
DE976348C (de) Verfahren zur Herstellung von Halbleiterbauelementen mit pn-UEbergaengen und nach diesem Verfahren hergestellte Bauelemente
DE2549614C3 (de) Halbleiterschalter
DE1116321B (de) Verfahren zum Einlegieren der Emitterelektrode eines Transistors
DE2831035A1 (de) Verfahren zur herstellung eines waermeempfindlichen halbleiter-schaltelements
DE3413885A1 (de) Halbleitervorrichtung
DE1544228A1 (de) Verfahren zur Herstellung von Halbleiterbauteilen
DE1213920B (de) Halbleiterbauelement mit fuenf Zonen abwechselnden Leitfaehigkeitstyps
DE1170555B (de) Verfahren zum Herstellen eines Halbleiter-bauelements mit drei Zonen abwechselnd entgegengesetzten Leitungstyps
DE1129623B (de) Verfahren zum Herstellen von Flaechentransistoren
DE1189658C2 (de) Verfahren zum Herstellen eines Flaechentransistors
DE1564373C3 (de) Legierungsdiffusionsverfahren zur Herstellung einer Siliziumdiode
DE1182750B (de) Verfahren zum Herstellen von Halbleiterbauelementen
AT210479B (de) Verfahren zur Herstellung eines hochdotierten Bereiches in Halbleiterkörpern
DE1137078B (de) Halbleitervorrichtung mit mehreren stabilen Halbleiterelementen
DE1168567B (de) Verfahren zum Herstellen eines Transistors, insbesondere fuer Schaltzwecke
DE1194065B (de) Halbleiterbauelement mit teilweise fallender Charakteristik und Betriebsschaltung
DE1035780B (de) Transistor mit eigenleitender Zone
DE1282204B (de) Solarzelle und Verfahren zu ihrer Herstellung
AT234844B (de) Halbleiter-Bauelement mit einem im wesentlichen einkristallinen Halbleiterkörper und vier Zonen abwechselnden Leitfähigkeitstyps
DE1015937B (de) Verfahren zur Herstellung von Halbleitern mit p-n-Schichten
DE1166940B (de) Halbleiterbauelement mit einem im wesentlichen einkristallinen Halbleiterkoerper und vier Zonen abwechselnden Leitfaehigkeitstyps und Verfahren zum Herstellen
DE1091672B (de) Diffusionsverfahren zur Herstellung einer Halbleiteranordnung