DE112022003410T5 - Verfahren und vorrichtung zum übertragen von konstantbitrate-client-signalen (cbr-signalen) - Google Patents

Abstract

Ein Verfahren und eine Vorrichtung, bei denen ein durch einen vorhergehenden Netzwerkknoten erzeugter Datenstrom, ein kumulativer Phasenversatzbericht (CPOR) und ein Client-Ratenbericht (CRR) empfangen werden. Ein Zähler, der einen PHY-skalierten Datenstromtakt (IPSCk) kumuliert, wird bei einem nominellen Abtastzeitraum (Tps) abgetastet, um einen kumulativen PHY-skalierten Zählwert (CPSC) zu erhalten. Ein PHY-skalierter Datenstromphasenversatz (PSPO) wird berechnet, der eine Phasendifferenz zwischen einem nominellen PHY-skalierten Datenstrombitzählwert (LPSD) und einem eingehenden PHY-skalierten Zählwertdelta (IPSD) angibt, wobei IPSD das CPSC-Inkrement zwischen aufeinanderfolgenden CPSC-Abtastwerten angibt. Der Datenstrom wird demultiplext, um CBR-Trägerdatenströme zu erhalten, die einen vorhergehenden Netzwerkknoten CPOR (CPOR-P) und einen vorhergehenden Netzwerkknoten CPO (CPO-P) einschließen. Es wird ein CPO berechnet, der von CPO-P und PSPO abhängt. CPO-P wird durch den berechneten CPO ersetzt. Die CBR-Trägerdatenströme werden in Datenströme zwischengeschalteter Netzwerkknoten demultiplext, die aus dem zwischengeschalteten Netzwerkknoten übertragen werden.

Description

• QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
• Die vorliegende Anmeldung beansprucht Priorität gegenüber der am 23. November 2021 eingereichten vorläufigen US-Patentanmeldung, Seriennummer 63/282,292 , und der am 10. August 2022 eingereichten nicht vorläufigen US-Patentanmeldung, Seriennummer 17/885,194 , deren jeweiliger Inhalt durch Bezugnahme in vollem Umfang hierin aufgenommen ist.
• HINTERGRUND DER ERFINDUNG
• Es gibt drei primäre Klassen von Verfahren, um einen Konstantbitrate-Client (CBR-Client, CBR =constant bit rate) über ein Zellen-/Pakettransportnetzwerk zu transportieren. Das erste ist rein adaptiv, wobei der Senkenknoten die Ankunftsrate von Zellen/Paketen überwacht, die den CBR-Client übertragen, und seinen Sende-Phasenregelkreis (transmit phase lock loop, TxPLL) entsprechend anpasst, um zu beschleunigen oder zu verlangsamen. Der Senkenknoten implementiert oftmals einen FIFO-Puffer, der den CBR-Client hält, und verwendet seine Tiefe, um den Sende-Phasenregelkreis zu steuern. Dieses Prinzip ist anfällig für Verzögerungsschwankungen, die bei dem CBR-Client in dem Transportnetzwerk auftreten. Zum Beispiel würde eine Abnahme der Verzögerung dem Senkenknoten als schnellere Ankunftsrate erscheinen, und daher beschleunigt unter Umständen der Sende-Phasenregelkreis fälschlicherweise.
• Bei der zweiten Klasse von Verfahren fügt der Quellknoten einen Zeitstempel basierend auf den Ankunftszeiten bestimmter Schlüsselbits des CBR-Clients ein. Die Zeitstempel und die CBR-Client-Daten werden in einen Trägerdatenstrom gebunden. Die Bitrate des CBR-Clients wird berechnet, indem die Anzahl von CBR-Client-Bits zwischen aufeinanderfolgenden Zeitstempeln und der Änderung der Zeitstempelwerte aufgeteilt wird. Dieses Verfahren ist beispielhaft durch IETF RFC 4553 SAToP veranschaulicht, was erfordert, dass die Quell- und Senkenknoten eine gemeinsame Taktreferenz nutzen. Die Forderung einer gemeinsamen Taktfrequenz bei Quell- und Senkenknoten erhöht jedoch den Bereitstellungsaufwand des Transportnetzwerks. Darüber hinaus ist die Addition einer gemeinsamen Taktreferenz in einigen Situationen nicht durchführbar.
• Die dritte Klasse von Verfahren, die beispielhaft durch das International Telecommunication Union (ITU) Generic Mapping Procedure (GMP) erstellt wurde, führt einen niedrigen Jitter und Wanderung in den CBR-Client ein und erfordert keinen gemeinsamen Referenztakt. Sie enthält das periodische Einfügen eines Client-Ratenberichts Ratenbericht wie etwa eines GMP-Overheads in den Trägerdatenstrom des CBR-Clients bei dem Quellknoten. Am Eingang eines zwischengeschalteten Knotens wird der Ratenbericht verarbeitet, um die Bitrate jedes CBR-Clients wiederherzustellen. Am Ausgang des zwischengeschalteten Knotens wird die Bitrate jeweiliger der CBR-Clients neu in einen neuen Ratenbericht in Bezug auf die Bitrate des Ausgangsträgerdatenstroms des zwischengeschalteten Knotens codiert. Dieses Schema kann aufwendig und kompliziert zu implementieren sein, wann die Anzahl von CBR-Clients an einem zwischengeschalteten Knoten sehr groß ist, da jeweilige der CBR-Clients seine eigene digitale Signalprozessor-Engine (DSP-Engine) für Ratenberichte benötigen.
• Dementsprechend besteht ein Bedarf bezüglich eines Verfahrens und einer Vorrichtung, die es ermöglichen, CBR-Client-Signale zu übertragen, ohne eine Verarbeitung zu erfordern, und einen neuen Ratenbericht für jeweilige der CBR-Clients bei zwischengeschalteten Knoten neu zu erzeugen. Des Weiteren besteht ein Bedarf in Bezug auf ein Verfahren und eine Vorrichtung, die nicht erfordern, dass Quell- und Senkenknoten einen gemeinsamen Referenztakt nutzen.
• KURZDARSTELLUNG DER ERFINDUNG
• Es wird ein Verfahren offenbart, das das Empfangen eines jeweiligen Datenstroms, der durch einen vorhergehenden Netzwerkknoten erzeugt wird, an jeweiligen einer Vielzahl von zwischengeschalteten Netzwerkknoten einschließt. Der jeweilige Datenstrom schließt einen Konstantbitrate-Trägerdatenstrom (CBR-Trägerdatenstrom) ein, der Konstantbitrate-Signalen (CBR-Signalen) entspricht, die an einem Quellknoten empfangen werden. Ein Zähler, der einen PHY-skalierten Datenstromtakt (PHY-scaled stream clock, IPSCk) kumuliert, wird bei einem nominellen Abtastzeitraum (Tps) eines lokalen Referenztakts des zwischengeschalteten Netzwerkknotens abgetastet, um einen kumulativen PHY-skalierten Zählwert (cumulative PHY-scaled count, CPSC) des empfangenen jeweiligen Datenstroms zu erhalten. IPSCk wird erzeugt, indem ein Takt, der aus dem empfangenen jeweiligen Datenstrom wiederhergestellt wurde, auf eine vorgegebene nominelle Frequenz (Fipsck nom) skaliert wird. Das Verfahren schließt das Berechnen eines PHY-skalierten Datenstromphasenversatzes (PHY-scaled stream phase offset, PSPO) ein, der die Phasendifferenz zwischen einem PHY-skalierten nominellen Datenstrombitzählwert (PHY-scaled stream nominal bit count, LPSD) und einem eingehenden PHY-skalierten Zählwertdelta (PHY-scaled count delta, IPSD) angibt, wobei das IPSD ein Inkrement zwischen aufeinanderfolgenden CPSCs darstellt.
• Der empfangene jeweilige Datenstrom wird demultiplext, um die CBR-Trägerdatenströme zu erhalten. Entsprechende der CBR-Trägerdatenströme schließen einen kumulativen Phasenversatzbericht vorhergehender Netzwerkknoten (previous network node cumulative phase offset report, CPOR-P) ein, der einen kumulativen Phasenversatz des vorhergehenden Netzwerkknotens (previous network node cumulative phase offset, CPO-P) und einen Client-Ratenbericht (CRR) angibt, der einen gemessenen Bitzählwert des jeweiligen CBR-Clients an dem Quellknoten angibt. Ein kumulativer Phasenversatz (CPO) wird für jeweilige der CBR-Trägerdatenströme berechnet. Die berechnete CPO hängt vom CPO-P für den jeweiligen CBR-Trägerdatenstrom und dem berechneten PSPO ab. CPO-P in jeweiligen der CBR-Trägerdatenströme wird durch den berechneten CPO für den jeweiligen CBR-Trägerdatenstrom oder eine Funktion des berechneten CPO für den jeweiligen CBR-Trägerdatenstrom ersetzt, um einen aktualisierten kumulativen Phasenversatzbericht (cumulative phase offset report, CPOR) anstelle des CPOR-P in dem jeweiligen CBR-Trägerdatenstrom zu erzeugen. Die jeweiligen CBR-Trägerdatenströme werden in die Datenströme der zwischengeschalteten Netzwerkknoten gemultiplext. Die Datenströme der zwischengeschalteten Netzwerkknoten werden dann aus dem betreffenden zwischengeschalteten Netzwerkknoten übertragen.
• Eine integrierte Schaltung (integrated circuit, IC) schließt einen PHY-Verbindungseingang ein, um einen durch einen vorhergehenden Netzwerkknoten erzeugten Datenstrom zu empfangen, der eine Vielzahl von CBR-Trägerdatenströmen einschließt, wobei der CBR-Trägerdatenströme einen CPOR-P einfließen, der ein einen CPO-P und einen CRR angibt, der einen gemessenen Bitzählwert des jeweiligen CBR-Clients bei dem Quellknoten angibt. Eine Taktversatzschaltung ist mit dem PHY-Verbindungseingang gekoppelt, um einen Zähler, der IPSCk kumuliert, bei einem Tps eines lokalen Referenztakts des zwischengeschalteten Netzwerkknotens abzutasten, um einen CPSC des empfangenen jeweiligen Datenstroms zu erhalten, wobei der IPSCk durch Skalieren eines Takts erzeugt wird, der aus dem empfangenen jeweiligen Datenstrom auf Fipsck_nom wiederhergestellt wurde, und einen PSPO zu berechnen, der die Phasendifferenz zwischen einem LPSD und einem IPSD angibt, wobei das IPSD das CPSC-Inkrement zwischen aufeinanderfolgenden CPSC-Abtastwerten angibt. Ein Demultiplexer ist mit dem PHY-Verbindungseingang gekoppelt, um den empfangenen Datenstrom zu demultiplexen, um die Vielzahl von CBR-Trägerdatenströmen zu erhalten. Eine Aktualisierungslogik für kumulative Phasenversatzberichte (CPOR) ist mit dem Demultiplexer und der Taktversatzschaltung gekoppelt, um einen CPO für jeweilige der CBR-Trägerdatenströme zu berechnen, wobei der berechnete CPO von dem CPO-P und dem berechneten PSPO abhängt, und um den CPO-P durch den berechneten CPO für den jeweiligen CBR-Trägerdatenstrom zu ersetzen, oder von dem berechneten CPO für den jeweiligen CBR-Trägerdatenstrom abhängt, und um einen aktualisierten CPOR für den jeweiligen CBR-Trägerdatenstrom anstelle des CPOR-P in dem jeweiligen CBR-Trägerdatenstrom zu erzeugen. Ein Multiplexer ist mit dem Demultiplexer und der CPOR-Aktualisierungslogik gekoppelt, um die CBR-Trägerdatenströme in eine Vielzahl von Datenströmen zwischengeschalteter Netzwerkknoten zu multiplexen. Codierer sind mit dem Multiplexer gekoppelt, um die Vielzahl von Datenströmen zwischengeschalteter Netzwerkknoten zu codieren. PHY-Verbindungsausgänge sind mit den Codierern gekoppelt, um die Vielzahl von Datenströmen zwischengeschalteter Netzwerkknoten aus der-IC-Vorrichtung zu übertragen.
• Ein Netzwerk schließt einen Quellknoten ein, der einschließt: einen Eingang zum Empfangen einer Vielzahl von CPR-Signalen, eine CPOR-Erzeugungsschaltung zum Erzeugen eines CPOR, der einen anfänglichen CPO angibt, eine CBR-Erzeugungsschaltung zum Erzeugen eines CBR, der eine gemessene Bitrate des jeweiligen CBR-Clients angibt, eine CBR-Zuordnungsfunktion, die mit dem Eingang gekoppelt ist, um für jeweilige der CBR-Signale einen entsprechenden CBR-Trägerdatenstrom zu erzeugen und um die CRR- und CBR-Client-Daten in den jeweiligen CBR-Trägerdatenstrom einzufügen, und eine Quellausgabeverarbeitungsschaltung ein, um den CPOR in den jeweiligen CBR-Trägerdatenstrom einzufügen und die CPR-Trägerdatenströme zu multiplexen, um eine Vielzahl von Quelldatenströmen zu erzeugen.
• Das Netzwerk schließt eine Vielzahl von zwischengeschalteten Netzwerkknoten ein, die mit dem Quellknoten gekoppelt sind, wobei jeweilige der zwischengeschalteten Netzwerkknoten eine IC-Vorrichtung einschließen, die einschließt: einen PHY-Verbindungseingang zum Empfangen eines durch einen vorhergehenden Netzwerkknoten erzeugten Datenstroms, der eine Vielzahl von CBR-Trägerdatenströmen einschließt, wobei jeweilige der CBR-Trägerdatenströme einen CPO-P einschließen, der einen CPO-P und den CRR angibt.
• Die zwischengeschalteten Netzwerkknoten schließen eine Taktversatzschaltung ein, die mit dem PHY-Verbindungseingang gekoppelt ist, um einen Zähler abzutasten, der einen IPSCk bei einem Tps eines lokalen Referenztakts des zwischengeschalteten Netzwerkknotens kumuliert, um einen CPSC des empfangenen jeweiligen Datenstroms zu erhalten, wobei der IPSCk durch Skalieren eines Takts erzeugt wird, der aus dem empfangenen jeweiligen Datenstrom auf einen Fipsck _nom wiederhergestellt wurde, und einen PHY-skalierten Datenstromphasenversatz (PSPO) zu berechnen, der die Phasendifferenz zwischen einem LPSD und einem IPSD angibt, wobei das IPSD das Inkrement zwischen aufeinanderfolgenden CPSCs angibt.
• Die zwischengeschalteten Netzwerkknoten schließen einen Demultiplexer, der mit dem PHY-Verbindungseingang gekoppelt ist, um den empfangenen Datenstrom zu demultiplexen, um die einzelnen CBR-Trägerdatenströme zu erhalten, und eine CPOR-Aktualisierungslogik ein, die mit dem Demultiplexer und der Taktversatzschaltung gekoppelt ist. Die CPOR-Aktualisierungslogik dient zum Berechnen eines CPO für jeweilige der CBR-Trägerdatenströme, wobei der berechnete CPO von dem CPO-P für den betreffenden CBR-Trägerdatenstrom und dem berechneten PSPO abhängt, und zum Ersetzen des CPO-P für den betreffenden CBR-Trägerdatenstrom durch den CPO für den jeweiligen CBR-Trägerdatenstrom, um einen aktualisierten CPOR für den jeweiligen CBR-Trägerdatenstrom anstelle des CPOR-P für den betreffenden CBR-Trägerdatenstrom zu erzeugen.
• Die zwischengeschalteten Netzwerkknoten schließen einen Multiplexer, der mit dem Demultiplexer und der CPOR-Aktualisierungslogik gekoppelt ist, um die CBR-Trägerdatenströme in eine Vielzahl von Datenströmen zwischengeschalteter Netzwerkknoten zu multiplexen, Codierer, mit dem Multiplexer gekoppelt ist, um die Vielzahl von Datenströmen zwischengeschalteter Netzwerkknoten zu codieren, und PHY-Verbindungsausgänge ein, die mit den Codierern gekoppelt sind, um die Vielzahl von Datenströmen zwischengeschalteter Netzwerkknoten aus der IC-Vorrichtung zu übertragen.
• Das Netzwerk schließt einen Senkenknoten ein, der mit einem letzten der zwischengeschalteten Netzwerkknoten gekoppelt ist, um einen Datenstrom zwischengeschalteter Netzwerkknoten von einem letzten der zwischengeschalteten Netzwerkknoten zu empfangen, um CBR-Client-Signale wiederherzustellen; und aus dem Senkenknoten ein CBR-Signal auszugeben, das die wiederhergestellten CBR-Client-Signale einschließt.
• Das offenbarte Verfahren und die offenbarte Vorrichtung ermöglichen es, CBR-Client-Signale zu übertragen, ohne eine Verarbeitung zu erfordern, und einen neuen Ratenbericht für jeweilige der CBR-Clients bei zwischengeschalteten Knoten neu zu erzeugen. Des Weiteren erfordern das vorliegende Verfahren und die vorliegende Vorrichtung nicht, dass Quell- und Senkenknoten einen gemeinsamen Referenztakt nutzen.
• KURZBESCHREIBUNG DER ZEICHNUNGEN
• Die beigefügten Zeichnungen sind eingeschlossen, um ein weiteres Verständnis der Erfindung bereitzustellen, und sind in diese Spezifikation einbezogen und Bestandteil davon. Die Zeichnungen veranschaulichen verschiedene Beispiele. Die Zeichnungen, auf die in dieser Kurzbeschreibung Bezug genommen wird, sind nicht maßstabsgetreu gezeichnet.
• 1 ist ein Diagramm, das ein Netzwerk veranschaulicht, das einen Quellknoten, einen Senkenknoten und eine Vielzahl von zwischengeschalteten Netzwerkknoten einschließt.
• 2 ist ein Diagramm, das Schaltungen eines Quellknotens veranschaulicht.
• 3 ist ein Blockdiagramm, das ein CPOR veranschaulicht.
• 4 ist ein Blockdiagramm, das einen Datenstrom veranschaulicht.
• 5 ist ein Blockdiagramm, das einen Schalter eines zwischengeschalteten Netzwerkknotens des Netzwerks von 1 veranschaulicht.
• 6 ist ein Diagramm, das eine IC-Vorrichtung (Schalter) des in 5 gezeigten Schalters des zwischengeschalteten Netzwerkknotens veranschaulicht.
• 7 ist ein Diagramm, das ein Beispiel der CPOR-Aktualisierungslogik zeigt, die CPO durch Addieren von CPO-P zu dem berechneten PSPO berechnet.
• 8 ist ein Diagramm, das ein Beispiel der CPOR-Aktualisierungslogik zeigt, die CPO berechnet, wobei der berechnete CPO von allen CPO-Ps, die durch den zwischengeschalteten Netzwerkknoten seit der letzten Initialisierung des zwischengeschalteten Netzwerkknotens empfangen wurden, und allen PSPOs abhängt, die durch den zwischengeschalteten Netzwerkknoten seit der letzten Initialisierung des zwischengeschalteten Netzwerkknotens berechnet wurden.
• 9 ist ein Diagramm, das Schaltungen des Senkenknotens veranschaulicht.
• 10A ist ein Flussdiagramm, das ein Verfahren zum Koppeln von CBR-Signalen über ein Netzwerk veranschaulicht.
• 10B bis 101 sind Blockdiagramme, die Beispiele zum Durchführen von Abschnitten des Verfahrens von 10A veranschaulichen.
• AUSFÜHRLICHE BESCHREIBUNG
• 1 zeigt ein Beispiel eines Netzwerks 4, das einen Quellknoten 1, einen Senkenknoten 2 und eine Vielzahl von in 1 veranschaulichten zwischengeschalteten Netzwerkknoten 3 als ersten zwischengeschalteten Netzwerkknoten 3a, zweiten zwischengeschalteten Netzwerkknoten 3b und letzten zwischengeschalteten Netzwerkknoten 3c einschließt, wobei sich die zwischengeschalteten Netzwerkknoten 3 logisch zwischen dem Quellknoten 1 und dem Senkenknoten 2 erstrecken, um den Quellknoten 1 mit dem Senkenknoten 2 zu koppeln. Die jeweiligen zwischengeschalteten Netzwerkknoten können als Schalter implementiert sein. Der relative Teile pro Million-Frequenzversatz (relative parts per million, RPPM) zwischen dem Referenztakt der Quell- und Senkenknoten (RPPMpath) kann durch die Gleichung dargestellt werden: $$\text{RPPMpath}=\text{RPPMsw1}+\text{RPPMsw2}+\dots \text{RPPMswn}+\text{RPPMsk}$$

  

  wobei RPPMsw1 der RPPM zwischen den Referenztakten des zwischengeschalteten Netzwerkknotens 3a und des Quellknotens 1 ist und an dem ersten zwischengeschalteten Netzwerkknoten 3a gemessen wird, RPPMsw2 der RPPM zwischen den Referenztakten des zwischengeschalteten Netzwerkknotens 3b und des zwischengeschalteten Netzwerkknotens 3a ist und an dem zweiten zwischengeschalteten Netzwerkknoten 3b gemessen wird, RPPMswn der RPPM zwischen den Referenztakten des zwischengeschalteten Netzwerkknotens 3c und seinem vorgelagerten Knoten ist und am n-ten zwischengeschalteten Netzwerkknoten 3c gemessen wird und RPPMsk der RPPM zwischen den Referenztakten des unmittelbar vorhergehenden zwischengeschalteten Netzwerkknotens (z. B. des zwischengeschalteten Netzwerkknotens 3c) und des Senkenknoten 2 ist und am Senkenknoten 2 gemessen wird.
• 2 zeigt einen beispielhaften Quellknoten 1, der einen lokalen Referenztakt 20, einen Referenztakteingang 27, eine Vielzahl von CBR-Verarbeitungsschaltungen 29a bis 29c, eine Quellausgabeverarbeitungsschaltung 22, die eine Sende-PLL 28 einschließt, CBR-Signaleingänge 30 und PHY-Verbindungsausgänge 7 einschließt. Jeweilige der CBR-Verarbeitungsschaltungen 29a bis 29c schließen eine CRR-Zeitgeberschaltung 23, eine CRR-Erzeugungsschaltung 24, eine CPOR-Zeitgeberschaltung 25, eine CPOR-Erzeugungsschaltung 26 und eine CBR-Zuordnungsfunktion 21 ein. Die CRR-Erzeugungsschaltung 24 kann unter Verwendung eines digitalen Signalprozessors (DSP) implementiert sein.
• Jeweilige der CPOR-Verarbeitungsschaltungen 29a bis 29c sind mit dem Referenztakteingang 27, jeweiligen CBR-Signaleingängen 30 zum Empfangen jeweiliger CBR-Signale, z. B. der CBR-Signale 30a, 30b, 30c, und der Quellausgabeverarbeitungsschaltung 22 gekoppelt. Die CRR-Erzeugungsschaltung 24 ist mit der CRR-Zeitgeberschaltung 23 und mit der CBR-Zuordnungsfunktion 21 gekoppelt. Die CPOR-Erzeugungsschaltung 26 ist mit der CPOR-Zeitgeberschaltung 25 und der Quellausgabeverarbeitungsschaltung 22 gekoppelt. Jeweilige der CBR-Zuordnungsfunktionen 21 sind mit einem jeweiligen CBR-Signaleingang (z. B. einem der CBR-Signaleingänge 30) und der Quellausgabeverarbeitungsschaltung 22 gekoppelt. Die Quellausgabeverarbeitungsschaltung 22 ist mit PHY-Verbindungsausgängen 7 gekoppelt.
• Der Referenztakteingang 27 ist mit dem lokalen Referenztakt 20 des Quellknotens 1 gekoppelt, um der CRR-Zeitgeberschaltung 23 der jeweiligen CBR-Verarbeitungsschaltungen 29, der CPOR-Zeitgeberschaltung 25 der jeweiligen CBR-Verarbeitungsschaltungen 29 und dem Sende-Phasenregelkreis 28 ein Referenztaktsignal 27a zuzuführen.
• Die CPOR-Zeitgeberschaltung 25 empfängt das Referenztaktsignal 27a an dem Referenztakteingang 27 und erzeugt ein Zeitsteuersignal Tcpor. Die CPOR-Erzeugungsschaltung 26 empfängt das Zeitsteuersignal Tcpor und erzeugt als Reaktion auf das empfangene Zeitsignal Tcpor einen CPOR. Die CRR-Zeitgeberschaltung 23 empfängt das Referenztaktsignal 27a und erzeugt ein Zeitsteuersignal Tcrr. Die CRR-Erzeugungsschaltung 24 empfängt das jeweilige CBR-Signal 30a bis 30c an einem jeweiligen CBR-Signaleingang 30 und verwendet das empfangene CBR-Signal 30a bis 30c und das empfangene Zeitsteuersignal Tcrr, um einen CRR zu erzeugen, der die gemessene Taktrate des jeweiligen CBR-Clients angibt. Der Erzeugungszeitraum von CRR (als Reaktion auf das Zeitsteuersignal Tcrr) und CPOR (als Reaktion auf das Zeitsteuersignal Tcpor) kann unabhängig sein.
• 3 zeigt ein Beispiel eines CPOR 40, der durch die CPOR-Erzeugungsschaltung 26 erzeugt wird, der CPOR-Header 31 und einen CPO 5 einschließt. Der Begriff „CPO“ besteht in dem in der vorliegenden Anmeldung verwendeten Sinne aus einem oder mehreren Werten oder Wörtern, die einen kumulativen Phasenversatz angeben. Bei dem vorliegenden Beispiel ist es ein einzelner numerischer Wert, der in Bits, Bytes oder Wörtern des Phasenversatzes angegeben ist. Der Begriff „CPOR“ besteht in dem in der vorliegenden Anmeldung verwendeten Sinne aus einer Abfolge von Zeichen, die eine CPO angibt. Die CPO-Ausgabe der CPOR-Erzeugungsschaltung 26 kann als „anfänglicher CPO“ bezeichnet werden. Bei dem vorliegenden Beispiel wird der anfängliche CPO nicht an dem Quellknoten berechnet, sondern wird vielmehr als Reaktion auf das empfangene Zeitsignal Tcpor auf einen vorgegebenen Wert wie zum Beispiel „0“ gesetzt.
• Die CBR-Zuordnungsfunktion 21 von 2 empfängt ein jeweiliges CBR-Signal 30a bis 30c und CRRs von der CRR-Erzeugungsschaltung 24 und erzeugt einen entsprechenden CBR-Trägerdatenstrom, der mit der Quellausgabeverarbeitungsschaltung 22 gekoppelt ist. Die CBR-Zuordnungsfunktion 21 verwendet die Informationen in den CRRs, um CBR-Client-Daten in den CBR-Trägerdatenstrom zu formatieren, und fügt die CRR- und die CBR-Client-Daten in den jeweiligen CBR-Trägerdatenstrom ein. Die Quellausgabeverarbeitungsschaltung 22 fügt den CPOR in den jeweiligen CBR-Trägerdatenstrom ein und multiplext die CBR-Trägerdatenströme, um eine Vielzahl von Quelldatenströmen 7a bis 7d zu erzeugen, die jeweils über PHY-Verbindungsausgänge 7 ausgegeben werden. Der Sende-Phasenregelkreis (Sende-PLL) 28 empfängt als Eingabe das Referenztaktsignal 27a und erzeugt Zeittaktsignale, die die zeitliche Steuerung der Ausgabe von Quelldatenströmen 7a bis 7d steuern. Die PHY-Verbindungsausgänge 7 sind durch die Sende-PLL 28 phasenstarr mit dem lokalen Referenztakt 20 gekoppelt.
• 4 zeigt ein Beispiel einer Datenstromzelle bzw. eines Datenstrompakets 6, die/das Zellen-/Paket-Overhead 32, Träger-Overhead 33, CPOR-Overhead 34, CRR-Overhead 35 und CBR-Client-Nutzlast 36 einschließt. Der CRR-Overhead 35 besteht aus CRRs, die durch die CRR-Erzeugungsschaltung 24 erzeugt wurden (z. B. den für den bestimmten Datenstrom erzeugten CRRs). Wenn die Datenstromzelle oder das Datenstrompaket 6 als Quelldatenstrom 7a bis 7d von 2 austritt, besteht der CPOR-Overhead 34 aus CPORs 40, die durch die CPOR-Erzeugungsschaltung 26 erzeugt wurden, sodass die CRR und CPOR bandintern mit der CBR-Client-Nutzlast in den Quelldatenströmen 7a bis 7d transportiert werden, die ausgegeben werden. Bei dem vorliegenden Beispiel können die CRR und CPOR, um widerstandsfähig gegenüber Burst-Fehlern zu sein, in der Datenstromzelle bzw. in dem Datenstrompaket 6 über mehrere Zellen/Pakete hinweg verteilt sein.
• 5 veranschaulicht einen beispielhaften zwischengeschalteten Netzwerkknoten 3, der eine integrierte Schaltungsvorrichtung (IC-Vorrichtung) 10 und einen lokalen Referenztakt 37 einschließt. Die IC-Vorrichtung 10 ist durch einen Referenztakteingang 39 mit dem lokalen Referenztakt 37 gekoppelt und schließt PHY-Verbindungseingänge 8 und PHY-Verbindungsausgänge 9 ein. Die IC-Vorrichtung 10 kann einen Schalter implementieren, und bei diesem beispielhaften zwischengeschalteten Netzwerkknoten 3 kann es sich um einen Schalter eines zwischengeschalteten Netzwerkknotens handeln. Es besteht keine Notwendigkeit, dass der lokale Referenztakt 37 des zwischengeschalteten Netzwerkknotens 3 phasenstarr mit dem lokalen Referenztakt anderer zwischengeschalteter Netzwerkknoten 3, mit dem lokalen Referenztakt 20 des Quellknotens 1 oder mit dem lokalen Referenztakt 39a-1 des Senkenknotens gekoppelt ist.
• 6 zeigt ein Beispiel einer IC-Vorrichtung 10 (z. B. einen „Schalter“), die einen Referenztakteingang 39, PHY-Verbindungseingänge 8 zum Empfangen eines jeweiligen Datenstroms, eine Taktversatzschaltung 11, Demultiplexer 12, Multiplexer 13, eine CPOR-Aktualisierungslogik 14, FIFO-Register 52a bis 52f, andere Schaltungen 53 zwischengeschalteter Netzwerkknoten, Codierer 15 und PHY-Verbindungsausgänge 9 einschließt. Die Taktversatzschaltung 11 ist mit der CPOR-Aktualisierungslogik 14, dem Referenztakteingang 39 und einem PHY-Verbindungseingang 8 gekoppelt. Der Demultiplexer 12 ist mit einem PHY-Verbindungseingang 8 und einer CPOR-Aktualisierungslogik 14 gekoppelt. Die CPOR-Aktualisierungslogik 14 ist mit First-In-First-Out-Registern (FIFO-Registern) 52a bis t2c gekoppelt, sodass jeweilige der CBR-Trägerdatenströme mit einem jeweiligen der FIFO-Trägerdatenströme 52a bis 52c gekoppelt sind. Insbesondere ist der erste CBR-Trägerdatenstrom 50a mit dem FIFO 52a gekoppelt, der zweite CBR-Trägerdatenstrom 50b ist mit dem FIFO 52b gekoppelt und der 3. CBR-Trägerdatenstrom 50c ist mit dem FIFO 52c gekoppelt, wobei es sich versteht, dass n CBR-Trägerdatenströme mit n jeweiligen FIFOs vorhanden sein können. Der Multiplexer 13 schließt eine oder mehrere Sende-PLL 16 ein und ist mit den FIFOs 52a bis 52f und dem Codierer 15 gekoppelt. Jeweilige der Codierer 15 sind mit einem jeweiligen der PHY-Verbindungsausgänge 9 gekoppelt. Die Sende-PLL 16 empfängt als Eingabe ein lokales Referenztaktsignal 39a am Referenztakteingang 39 und erzeugt Zeittaktsignale, die die zeitliche Steuerung der Ausgabe von Datenströmen 9a bis 9d zwischengeschalteter Netzwerkknoten (Intermediate-network-node, INN) steuern. Die Taktversatzschaltung 11 schließt einen Abtastimpulsgenerator 41, eine kumulative Phasenzählerschaltung 42, eine Taktwiederherstellungsschaltung 43, eine Taktskaliererschaltung 44, ein Aktueller-Zählwert-Register 45, ein Vorhergehender-Zählwert-Register 46, eine erste Subtraktionslogik 48, eine zweite Subtraktionslogik 49 und ein LPSD-Register 47 ein. Der Abtastimpulsgenerator 41 ist mit dem Referenztakteingang 39 und der kumulativen Phasenzählerschaltung 42 gekoppelt. Die Taktwiederherstellungsschaltung 43 ist mit einem jeweiligen PHY-Verbindungseingang 8 und mit der Taktskaliererschaltung 44 gekoppelt. Die kumulative Phasenzählerschaltung 42 ist mit dem Aktueller-Zählwert-Register 45 und der Taktskaliererschaltung 44 gekoppelt. Das Aktueller-Zählwert-Register 45 ist mit dem Vorhergehender-Zählwert-Register 46 gekoppelt. Die erste Subtraktionslogik 48 ist mit dem Aktueller-Zählwert-Register 45, dem Vorhergehender-Zählwert-Register 46 und der zweiten Subtraktionslogik 49 gekoppelt. Die zweite Subtraktionslogik 49 ist mit dem LPSD-Register 47 und mit der CPOR-Aktualisierungslogik 14 gekoppelt. Die erste Subtraktionslogik 48 und die zweite Subtraktionslogik 49 können als jeweilige Subtraktionsschaltungen implementiert sein.
• Bei dem vorliegenden Beispiel ist die IC-Vorrichtung 10 auf einem einzigen integrierten Schaltungschip ausgebildet und schließt keine jeweilige DSP-Engine für jeden CBR-Client ein. Die PHY-Verbindungseingänge 8, die Taktversatzschaltung 11, der Demultiplexer 12, die CPOR-Aktualisierungslogik 14, die Codierer 15 und die PHY-Verbindungsausgänge 9 können in dem einzelnen integrierten Schaltungschip angeordnet sein.
• Die Schaltungen zum Demultiplexen und Aktualisieren des CPOR für einen Datenstrom, der an einem ersten PHY-Verbindungseingang 8 empfangen wurde, sind in 6 mit der gestrichelten Linie 54 gezeigt. Andere Schaltungen 53 zwischengeschalteter Netzwerkknoten können die gleichen Schaltungen 54 zum Demultiplexen und Aktualisieren von CPOR für Datenströme 8b bis 8d, die an anderen PHY-Verbindungseingaben 8 empfangen wurden, und zum Koppeln anderer Trägerdatenströme, die aktualisierte CPORs aufweisen, mit jeweiligen FIFOs 52d bis 52f einschließen.
• Jeweilige (z. B. jeder) der PHY-Verbindungseingänge 8 empfangen einen Datenstrom, der durch einen vorhergehenden Netzwerkknoten erzeugt wurde, die als Datenströme 8a bis 8d veranschaulicht sind (z. B. einer der Quelldatenströme 7a bis 7d oder ein INN-Datenstrom 9a bis 9d aus einem vorhergehenden zwischengeschalteten Netzwerkknoten). Der Abtastimpulsgenerator 41 empfängt das lokale Referenztaktsignal 39a am Referenztakteingang 39 und erzeugt Abtastimpulse mit einem Abtastzeitraum Tps unter Verwendung des lokalen Referenztaktsignals 39a. Der nominelle Zeitraum der Abtastimpulse ist eine Konstante über alle Knoten im Netzwerk 4 hinweg, wobei die tatsächliche Abweichung des Zeitraums von dem tatsächlichen ppm-Versatz des jeweiligen lokalen Referenztaktsignals 39a abhängt. Der Abtastzeitraum der kumulativen Phasenzählerschaltung 42 (d. h. Tps) wird so gewählt, dass er länger als Tcpor von 2 ist. Bei einem Beispiel ist Tps > 2*Tcpor.
• Die Taktwiederherstellungsschaltung 43 empfängt den Datenstrom 8a von dem vorhergehenden Netzwerkknoten an dem jeweiligen PHY-Verbindungseingang 8 und stellt das PHY-Verbindungstaktsignal (d. h. der Takt des Datenstroms 8a) wieder her. Das wiederhergestellte PHY-Verbindungstaktsignal (Rclk) wird zu der Taktskaliererschaltung 44 ausgegeben. Die Abfolge von Datenbits im Datenstrom 8a, der an der Taktwiederherstellungsschaltung 43 empfangen wird, ist für den Betrieb der Taktversatzschaltung 11 nicht relevant und kann bei der Taktversatzschaltung 11 verworfen werden.
• Die Taktskaliererschaltung 44 skaliert den Rclk, um einen PHY-skalierten Datenstromtakt (IPSCk) zu erzeugen. Bei einem Beispiel wird die nominelle Taktrate der PHY-Verbindung (PHYck-nom) verwendet, um den Skalierungsfaktor zu ermitteln. Der Begriff „nominelle Taktrate der PHY-Verbindung“ ist in dem in der vorliegenden Anmeldung verwendeten Sinne ein Wert, und es kann sich um einen Wert handeln, der die Taktrate angibt, d. h. die Bitrate, mit der zu arbeiten die PHY-Verbindungseingänge 8 ausgelegt sind, oder um einen Wert, der die Rate angibt, mit der eine PHY-Verbindung (nicht gezeigt), die eine Kopplung mit den PHY-Verbindungseingängen 8 herstellt, zu arbeiten ausgelegt ist, wie z. B. mit 10 Gbit/Sekunde oder 25 Gbit/Sekunde. Bei einem Beispiel wird der Skalierungsfaktor in 44 auf (PHYck-nom/Fipsck_nom) eingestellt, wobei Fipsck_nom eine vorgegebene nominelle Frequenz ist. Dementsprechend beträgt die Rate von IPSCk = Rclk * (Fipsck_nom/PHYck-nom). Somit ist die nominelle Taktrate von IPSCk über das gesamte Netzwerk 4 (alle zwischengeschalteten Netzwerkknoten und den Senkenknoten) hinweg konstant. Fipsck_nom ist eine Konstante, die über alle Knoten in dem Transportnetzwerk hinweg definiert ist und gewählt wird, um ein einfaches Skalarverhältnis zwischen PHY-Verbindungstaktraten in dem Netzwerk 4 bereitzustellen. Zum Beispiel kann der Fipsck_nom in dem Netzwerk 4 auf 1,0 MHz oder 10 MHz eingestellt werden. Bei einem Beispiel stellt Fipsck _nom die nominelle Rate von IPSCk dar und ist die nominelle Taktfrequenz aller „PHY-skalierten Datenstromtakte“ in dem Netzwerk, wobei die Taktwiederherstellungsschaltung 43 und die Taktskaliererschaltung 44 jeder Taktversatzschaltung 11 in dem Netzwerk 4 als „PHY-skalierter Datenstromtakt“ des Netzwerks betrachtet werden, ohne darauf beschränkt zu sein. Bei einem Beispiel wird als Fipsck _nom ein Wert von 1 MHz verwendet, um die Skalierung in allen zwischengeschalteten Netzwerkknoten des Netzwerks und in dem Senkenknoten durchzuführen. Bei diesem Beispiel wird der Rclk durch den Skalierungsfaktor in 44 geteilt, um IPSCk zu erzeugen. Es ist klar, dass die vorliegende Verwendung von 1 MHz als nomineller Fipsck_nom nur ein einzelnes Beispiel ist und dass andere Werte ebenfalls verwendet werden könnten.
• Ein Zähler (d. h. ein kumulativer Phasenzähler) der kumulativen Phasenzählerschaltung 42, der IPSCk kumuliert, wird durch die kumulative Phasenzählerschaltung 42 basierend auf dem lokalen Referenztaktsignal 39a, das durch den lokalen Referenztakt 37 bereitgestellt wird, in einem Zeitraum von Tps abgetastet, um einen CPSC des empfangenen jeweiligen Datenstroms zu erhalten. Bei einem Beispiel kumulieren die kumulative Phasenzählerschaltung 42 die Flanken von IPSCk in einen freilaufenden Zähler, um CPSC zu erzeugen. Logisch kann der Zähler bis unendlich reichen. Bei diesem Beispiel wird der Zähler der kumulativen Phasenzählerschaltung 42 bei jedem Impuls (einmal pro Tps) abgetastet, der vom Abtastimpulsgenerator 41 empfangen wird, um den CPSC des empfangenen jeweiligen Datenstroms zu erhalten. Bei einem Beispiel wird die kumulative Phasenzählerschaltung 42 bei jeder IPSCk-Taktflanke um 1 inkrementiert, und der Wert des Zählers in der kumulativen Phasenzählerschaltung 44 wird einmal bei jedem Tps abgetastet, um den aktuellen Bitzählwert zu erkennen, der den CPSC umfasst. Der aktuelle CPSC, der durch die kumulative Phasenzählerschaltung 42 bei Tps ausgegeben wird, wird im Aktueller-Zählwert-Register 45 gespeichert. Wenn ein neuer CPSC als Reaktion auf den nächsten Impuls aus dem Abtastimpulsgenerator 41, d. h. nach Tps, ausgegeben wird, wird der vorhergehende CPSC in dem Vorhergehender-Zählwert-Register 46 gespeichert, bevor der neue CPSC im Aktueller-Zählwert-Register 45 gespeichert wird (z. B., indem der CPSC in dem Aktueller-Zählwert-Register 45 zum Vorhergehender-Zählwert-Register 46 verschoben wird). Dadurch werden der aktuelle CPSC und die vorhergehende CPSC-Ausgabe aus der kumulativen Phasenzählerschaltung 42 in den Registern 45 bis 46 gespeichert.
• Bei einem Beispiel wird der Zähler in der kumulativen Phasenzählerschaltung 42 nicht gelöscht. Es wird lediglich bei Tps-Instanzen abgetastet. Der vorhergehende abgetastete Wert wird von dem aktuellen Abtastwert subtrahiert, um einen Effekt zu erzeugen, der ähnlich dem Löschen bei allen Tps ist, aber er ist nicht empfindlich gegenüber einem Löschsignal, das eng mit IPSCk reagiert, der den Zähler inkrementiert.
• Bei dem vorliegenden Beispiel gibt der CPSC, der durch die kumulative Phasenzählerschaltung 42 erzeugt wird, die Phase unter Verwendung von Bits (Bitzählwert) an. Bits (Bitzählwert) sind eine praktische Maßeinheit, wobei die durch einen vorgelagerten Knoten abgegebene Phase ein monoton ansteigender Wert ist, der in Bezug auf Bits, Bytes oder Radianten gegen unendlich geht, ohne darauf beschränkt zu sein. Bei alternativen Ausführungsformen könnten Bytes oder andere Messungen durch kumulative Phasenzählerschaltung 42 verwendet werden, um die tatsächliche Abgabe der Phase gegen Tps zu erkennen, wie durch das lokale Referenztaktsignal 39a bestimmt. Bei einem alternativen Beispiel könnte die Bitrate verwendet werden. Dies kann jedoch einen oder mehrere Teilungsschritte enthalten und daher möglicherweise nicht effizient sein, um in dem Zählwertbereich zu bleiben.
• Die Taktversatzschaltung 11 berechnet einen PSPO, der die Phasendifferenz zwischen einem PHY-skalierten nominellen Datenstrombitzählwert (LPSD) und einem eingehenden PHY-skalierten Zählwertdelta (IPSD) angibt. Der Begriff „nomineller PHY-skalierter Datenstrombitzählwert“, der auch als „lokales PHY-Datenstromdelta bzw. „LPSD“ bezeichnet werden kann, ist in dem in der vorliegenden Anmeldung verwendeten Sinne ein Wert, der ein lokales konstantes Inkrement des Phasenzählwerts über einen Zeitraum angibt und von Tps und Fipsck _nom abhängen kann. LPSD stellt den erwarteten Inkrementbetrag bei dem zwischengeschalteten Netzwerkknoten basierend auf Fipsck_nom und Tps dar. Bei dem vorliegenden Beispiel wird ein LPSD, der von Fipsc_nom und Tps abhängt, in dem LPSD-Register 47 gespeichert. Bei einem Beispiel wird LPSD aus dem Produkt von Fipsck_nom und den Tps unter Verwendung der Gleichung berechnet: LPSD = Fipsck_nom * Tps. Wie oben angegeben, ist das LPSD im LPSD-Register 47 gespeichert. Logisch kann Tcrr von 2 als Anzahl von PHY-skalierten Datenstrombits (Ncrr) unter Verwendung der Beziehung Ncrr = Tcrr * Fipsck_nom ausgedrückt werden.
• Die erste Subtraktionslogik 48 subtrahiert den vorhergehenden CPSC im Register 46 aus dem aktuellen CPSC im Register 45, um IPSD zu erhalten. Da IPSD ein CPSC-Inkrement zwischen aufeinanderfolgenden CPSCs darstellt, wie durch die kumulative Phasenzählerschaltung 42 abgetastet (d. h., gibt das Inkrement des CPSC-Zählwerts innerhalb eines Tps-Zeitraums an), gibt es das Inkrement in kumulierter Phase (Bitzählwert) innerhalb eines Tps an.
• Die zweite Subtraktionslogik 49 subtrahiert LPSD von IPSD, um den PHY-skalierten Datenstromphasenversatz (PSPO) zu berechnen. Dementsprechend erfasst PSPO = (IPSD-LPSD), sodass PSPO den relativen Teile-pro-Million-Versatz (PPM-Versatz) (RPPM) zwischen dem Referenztakt an dem vorgelagerten Knoten, der verwendet wird, um den Datenstrom 8a zu erzeugen, und dem lokalen Referenztakt 37, der in Phaseneinheiten codiert ist. Die Verwendung von Phaseneinheiten ist den Frequenzeinheiten überlegen, da sie ermöglicht, den Senkenknoten leichter mit dem Quellknoten phasenstarr zu koppeln. Die Verwendung von Frequenzeinheiten würde nur eine frequenzstarre Kopplung ermöglichen.
• Bei einem Beispiel ist PHY-Verbindung ein 10-Gbit/s-Verbindung, sodass seine Taktrate nominell 10.000.000.000 Zyklen/Sekunde beträgt und Fipsck_nom 1 MHz beträgt, was einen IPSCk = Rclk * (1.000.000/10.000.000.000) = Rclk/10.000 ergibt, der bei Tps und LPSD = 1.000.000 * Tps abgetastet wird. Dementsprechend erfasst der resultierende PSPO die Differenz zwischen dem, was erwartet wird (LPSD), und dem, was in Phaseneinheiten berechnet/gemessen (IPSD) wird.
• Der Demultiplexer 12 demultiplext den empfangenen Datenstrom 8a, um die einzelnen CBR-Trägerdatenströme 50a bis 50c zu erhalten, und gibt einen ersten CBR-Trägerdatenstrom 50a an einem jeweiligen Demultiplexerausgang 50 aus, der mit der CPOR-Aktualisierungslogik 14 gekoppelt ist, gibt einen zweiten CBR-Trägerdatenstrom 50b an einem jeweiligen Demultiplexerausgang 50 aus, der mit einer CPOR-Aktualisierungslogik 14 gekoppelt ist, und so weiter, bis zur Ausgabe eines 3. CBR-Trägerdatenstroms 50c an einem jeweiligen Multiplexerausgang 50, der mit der CPOR-Aktualisierungslogik 14 gekoppelt ist. Zwar sind 3 CBR-Trägerdatenstromausgänge gezeigt, es können jedoch n CBR-Trägerdatenströme an n jeweiligen Demultiplexerausgängen 50 ausgegeben werden.
• Entsprechende der CBR-Trägerdatenströme 50a bis 50c (z. B. jeder der CBR-Trägerdatenströme 50a bis 50c) schließen einen CRR ein, der einen gemessenen Bitzählwert des jeweiligen CBR-Clients an dem Quellknoten und einen CPOR-P angibt, der einen CPO-P angibt, d. h. einen CPO eines vorhergehenden Knotens. Ein CPO wird für jeweilige der CBR-Trägerdatenströme berechnet (z. B. für jeden der CBR-Trägerdatenströme 50a bis 50c), und der CPO-P für jeweilige der CBR-Trägerdatenströme 50a bis 50c wird durch den berechneten CPO für den jeweiligen CBR-Trägerdatenstrom ersetzt, wobei der berechnete CPO von dem CPO-P für den betreffenden Trägerdatenstrom und dem berechneten PSPO abhängt.
• In 7 ist ein Beispiel der CPOR-Aktualisierungslogik 14 als CPOR-Aktualisierungslogik 14a gezeigt, die ein CPOR-P-Register 55, ein PSPO-Register 95 (z. B. ein selbstlöschendes Register), eine Addiererschaltung 57, eine CPO-Ersetzungslogik 58 und einen Ausgang 59 einschließt, der mit einem jeweiligen der FIFOs 52a bis 52c gekoppelt ist. Das CPOR-P-Register 55 ist mit einem Demultiplexerausgang 50 gekoppelt, der einen jeweiligen CBR-Trägerdatenstrom transportiert. Die Addiererschaltung 57 ist mit dem CPOR-P-Register 55 und mit dem PPO-Register 95 gekoppelt. Das PPO-Register 95 ist mit der Taktversatzschaltung 11 durch den CPOR-Aktualisierungslogikeingang 56 (6) gekoppelt, wobei der CPOR-Aktualisierungslogikeingang 56 mit der zweiten Subtraktionslogik 49 gekoppelt ist. Die CPO-Ersetzungslogik 58 ist mit dem PPO-Register 95, einem Ausgang der Addiererschaltung 57 und dem Ausgang 59 gekoppelt, die mit dem jeweiligen der FIFOs 52a bis 52c gekoppelt ist. Bei einem Beispiel gibt die CPO-Ersetzungslogik 58 an, dass ein CPO unter Verwendung eines CPRO_aktualisiert-Signals ersetzt wurde, um das PPO-Register 95 auszulösen, um den Wert 0 zu löschen.
• Unter Fortsetzung der Bezugnahme auf 7 wird CPOR-P am CPOR-P-Register 55 empfangen, der einen CPO-P angibt. Die Addiererschaltung 57 erhält den berechneten PSPO aus dem PPO-Register 95 und berechnet CPO für jeweilige der CBR-Trägerdatenströme, indem der berechnete PSPO zu dem CPO-P für den jeweiligen CBR-Trägerdatenstrom addiert wird. Die CPOR-Aktualisierungslogik 14a ersetzt den CPO-P im CPOR-P durch den berechneten CPO für den jeweiligen CBR-Trägerdatenstrom, um einen aktualisierten CPOR für den jeweiligen CBR-Trägerdatenstrom zu erzeugen, der zu einem entsprechenden FIFO 52a bis 52f ausgegeben wird. Nach dem Ersetzen des CPOR-P durch den berechneten CPO wird das PPO-Register 55 auf einen Wert von „0“ zurückgesetzt Bei dem vorliegenden Beispiel liegt ein einziger PSPO vor, der aus der PHY-Verbindung berechnet wird, und der berechnete PSPO wird durch alle CBR-Träger gemeinsam genutzt, die aus der betreffenden PHY-Verbindung demultiplext wurden. Alternativ wird der CPO-P durch eine Funktion des berechneten CPO wie z. B. einen Versatz zu dem berechneten CPO oder eine Codierung des berechneten CPO ersetzt.
• Bei dem in 7 gezeigten Beispiel erzeugt der Quellknoten 1 einen CPOR-Platzhalter und jeweilige der zwischengeschalteten Knoten aktualisieren den CPOR, indem sie einen berechneten PSPO addieren, der das „Phasendelta“ (z. B. die relative Änderung der Phase) des logischen PHY-skalierten Datenstroms, das von einer PHY-Eingangsverbindung abgeleitet ist, und angibt, was der Knoten unter Verwendung seines eigenen lokalen Referenztaktsignal 39a (d. h. LPSD) zu erkennen erwartet. Der PSPO (z. B. „Phasendelta“) kann positiv oder negativ sein, z. B. +3, -7, +6, ohne darauf beschränkt zu sein. Unabhängig von dem Wert addiert der Knoten diesen zu dem empfangenen CPOR 40, der innerhalb des jeweiligen CBR-Trägerdatenstroms eingebettet ist, indem der berechnete PSPO zu dem CPO-P addiert wird und der CPOR 40 durch den resultierenden Wert ersetzt wird. Wenn der PSPO negativ ist, bewirkt die Addition, dass der berechnete CPO in dem ausgehenden CPOR kleiner als der CPO-P aus dem vorhergehenden Netzwerkknoten ist. Wenn der berechnete PSPO positiv ist, bewirkt die Addition, dass der berechnete CPO in dem ausgehenden CPOR größer als der CPO-P aus dem vorhergehenden Netzwerkknoten ist. In jedem Fall hat die CPOR-Aktualisierung den Effekt des Kumulierens von PSPO (z. B. „Phasendelta“), wenn er das Netzwerk durchläuft. Es ist möglich, dass der CPOR beim Transport verloren geht. Wenn dies geschehen würde, fehlt der Senke ein Satz von Phasendelta-Werten aus den zwischengeschalteten Knoten zwischen der Quelle und der Senke. Das Verfahren und die Vorrichtung, die in 8 gezeigt sind, dienen zum Behandeln dieses Problems.
• Bei dem alternativen Beispiel, das in 8 gezeigt ist, hängt der berechnete CPO von allen CPO-P ab, die aus dem zwischengeschalteten Netzwerkknoten 3 seit der letzten Initialisierung des zwischengeschalteten Netzwerkknotens 3 empfangen wurden, und hängt von allen PSPO ab, die durch den zwischengeschalteten Netzwerkknoten 3 seit der letzten Initialisierung des zwischengeschalteten Netzwerkknotens 3 berechnet wurden. Bei diesem Beispiel ist eine CPOR-Aktualisierungslogik 14b gezeigt, die das CPOR-P-Register 55, einen Akkumulator 60, ein Vorhergehender-CPOR-P-Register 61, eine Subtraktionslogik 62, einen Akkumulator 63, eine Addiererlogik 64, eine CPO-Ersetzungslogik 58 und einen Ausgang 59 einschließt, der mit einem jeweiligen der FIFOs 52a bis-52c gekoppelt ist. Die Subtraktionslogik 62 kann durch eine Subtraktionsschaltung implementiert sein, und die Addiererlogik 64 kann durch eine Addiererschaltung implementiert sein. Das CPOR-P-Register 55 ist mit einem Demultiplexerausgang 50, der einen jeweiligen CBR-Trägerdatenstrom transportiert, und mit dem Vorhergehender-CPOR-P-Register 61 gekoppelt. Die Subtraktionslogik 62 ist mit dem CPOR-P-Register 55, dem Vorhergehender-CPOR-P-Register 61 und dem Akkumulator 63 gekoppelt. Die Addiererlogik 64 ist mit dem Akkumulator 63, dem Akkumulator 60 und der CPO-Ersetzungslogik 58 gekoppelt. Der Akkumulator 60 ist durch den CPOR-Aktualisierungslogikeingang 56 (6) mit der Taktversatzschaltung 11 gekoppelt. Die CPO-Ersetzungslogik 58 ist mit dem Demultiplexer-Ausgang 50 und dem Ausgang 59 gekoppelt, der mit einem jeweiligen der FIFOs 52a bis 52c gekoppelt ist.
• Die CPOR-Aktualisierungslogik 14b empfängt CPOR-P an dem CPOR-P-Register 55 aus dem jeweiligen CBR-Trägerdatenstrom. Wenn ein nächster CPOR-P empfangen wird, wird der vorhergehende CPOR-P zu dem Vorhergehender-CPOR-P-Register 61 verschoben und zum „vorhergehenden CPOR-P“, und der empfangene CPOR-P wird im CPOR-P-Register 55 gespeichert. Die Subtraktionslogik 62 subtrahiert den CPO-P in dem vorhergehenden CPOR-P, der im Vorhergehender-CPOR-P-Register 61 gespeichert ist, von dem vorliegenden CPO-P im CPOR-P-Register 55, um einen kumulativen Delta-Phasenversatz (delta cumulative phase offset, D-CPO) zu erhalten. Der Akkumulator 63 berechnet einen-kumulierten kumulativen Delta-Phasenversatz (accumulated delta cumulative phase offset, ADCPO), indem alle durch den betreffenden zwischengeschalteten Netzwerkknoten seit einer letzten Initialisierung des betreffenden zwischengeschalteten Netzwerkknotens berechneten D-CPO kumuliert werden. Der Akkumulator 60 berechnet einen kumulierten PSPO (accumulated PSPO, APSPO), indem alle berechneten PSPO kumuliert werden, die seit einer letzten Initialisierung des bestimmten zwischengeschalteten Netzwerkknotens 3 an Eingang 56 empfangen wurden. Die Addiererlogik 64 addiert den ADCPO zum APSPO, um den CPO zu berechnen, der auch als kumulierter CPO (ACPO) bezeichnet werden kann. Die CPO-Ersetzungslogik 58 empfängt den CBR-Trägerdatenstrom und ersetzt CPO-P in CPOR-P durch ACPO, um einen aktualisierten CPOR für den jeweiligen CBR-Trägerdatenstrom zu erzeugen, der an Ausgang 59 zu einem jeweiligen FIFO 52a bis 52f ausgegeben wird.
• Bei Anwendungen, bei denen die PHY-Verbindungen hohen Bitfehlerraten unterliegen können, können Zellen und Pakete, die den CPOR transportieren, aufgrund von CRC-Verifizierungsfehlern verworfen werden. Das in 8 gezeigte Beispiel ist gegenüber verworfenen CPOR-Zellen und Paketen tolerant. Insbesondere werden anstelle des Berechnens von CPO durch Addieren von PSPO zu CPO-P wie bei der Ausführungsform von 7 der aktuelle eingehende CPOR-P und der vorhergehende CPOR-P verwendet, um sicherzustellen, dass der berechnete CPO korrekt ist. Wenn ein CPOR fehlt, wäre der empfangene CPOR-P tatsächlich nicht der vorhergehende, sondern er ist tatsächlich der vorhergehende CPOR-P. Bei dem Beispiel, bei dem eine Abfolge von CPORs vorliegt, können der neueste bis älteste markiert sein als: CPOR5, CPOR4, CPOR3, CPOR2, CPOR1. CPRO1 ist der erste, der bei dem letzten zwischengeschalteten Netzwerkknoten 3c eintrifft. CPOR2 ist der nächste, der eintrifft, und CPOR5 ist der, der zuletzt eintrifft. Der Akkumulator 63 kumuliert die Differenzen, wie durch jeden eingehenden CPOR widergespiegelt. Es wird der Fall betrachtet, bei dem CPOR3 aufgrund einer Beschädigung fehlt. Das Vorhergehender-CPOR-P-Register 61 in 8 würde CPOR2 enthalten, und das Aktueller-CPOR-P-Register 55 würde CPOR4 enthalten. Die Differenz CPOR4 - CPOR2 wäre gleich (CPRO3 - CPOR2) + (CPOR4 - CPOR3). Somit nimmt der Wert in dem Akkumulator (ADCPO) den gleichen Wert wie bei dem Szenario ein, bei dem kein CPOR fehlt. Dementsprechend ist der fehlende CPOR keine anhaltende Beschädigung.
• Die CBR-Trägerdatenströme werden in Datenströme zwischengeschalteter Netzwerkknoten gemultiplext, und die Datenströme zwischengeschalteter Netzwerkknoten werden aus dem jeweiligen zwischengeschalteten Netzwerkknoten übertragen. In 6 empfängt der Multiplexer 13 die Ausgabe der FIFOs 52a bis 52f und multiplext die Ausgabe der FIFOs 52a bis 52f (die CBR-Trägerdatenströme) in Datenströme zwischengeschalteter Netzwerkknoten, die mit jeweiligen Codierern 15 gekoppelt sind, die den empfangenen Datenstrom zwischengeschalteter Netzwerkknoten codieren, um einen entsprechenden INN-Datenstrom über jeweilige PHY-Verbindungsausgänge 9 auszugeben. Die Takte der PHY-Verbindungsausgänge sind phasenstarr mit dem lokalen Referenztaktsignal 39a gekoppelt, das über die Sende-PLL 16 an dem lokalen Referenztakteingang 39 empfangen wird. Jeweilige der Datenströme zwischengeschalteter Netzwerkknoten schließen die CRRs ein, die durch den Quellknoten 1 erzeugt wurden, und die zwischengeschalteten Netzwerkknoten 3 sind nicht erforderlich, um den Inhalt eines beliebigen der CRRs zu ändern. Bei einem Beispiel ändert keiner der zwischengeschalteten Netzwerkknoten 3 den Inhalt eines beliebigen der CRRs.
• 9 veranschaulicht einen Senkenknoten 2. In der folgenden Erörterung werden viele der Operationen des Senkenknotens 2 auf die gleiche Weise durchgeführt, wie sie bei den zwischengeschalteten Netzwerkknoten durchgeführt werden. Um die Berechnungen an dem Senkenknoten und die resultierenden Werte von denjenigen zu unterscheiden, die an zwischengeschalteten Netzwerkknoten durchgeführt werden, werden die entsprechenden Werte als „Senke“-Werte und durch Addieren eines „S“ zu dem Ende der relevanten Begriffe angegeben, und andere Begriffe werden von denen zwischengeschalteter Netzwerkknoten durch Addieren des Ausdrucks „des Senkenknotens“ nach dem jeweiligen Begriff unterschieden, wobei die Nummern einiger der ähnlichen Elemente in dem Senkenknoten von denjenigen von 6 durch Addieren von „-1“ zu der jeweiligen Nummer des jeweiligen Elements in 6 unterschieden werden.
• Der Senkenknoten 2 schließt PHY-Verbindungseingänge 8-1, einen lokalen Referenztakteingang 39-1 zum Empfangen eines lokalen Referenztaktsignals 39a-1, eine Taktversatzschaltung 11-1, einen Demultiplexer 12-1, eine CPOR-Aktualisierungslogik 14-1, eine Senkenausgabeverarbeitungsschaltung 79, andere Senkenknotenschaltungen 70 und Ausgänge 78a bis 78d ein. Der Demultiplexer 12-1 ist mit dem PHY-Verbindungseingang 8-1 und der CPOR-Aktualisierungslogik 14-1 gekoppelt. Die Taktversatzschaltung 11-1 ist mit dem lokalen Referenztakteingang 39-1, einem PHY-Verbindungseingang 8-1 und der CPOR-Aktualisierungslogik 14-1 gekoppelt. Die Senkenausgabeverarbeitungsschaltung 79 ist mit der CPOR-Aktualisierungslogik 14-1 und dem Ausgang 78 gekoppelt. Die Taktversatzschaltung 11 schließt einen Abtastimpulsgenerator 41-1, eine kumulative Phasenzählerschaltung 42-1, eine Taktwiederherstellungsschaltung 43-1, eine Taktskaliererschaltung 44-1, ein Aktueller-Zählwert-Register 45-1, ein Vorhergehender-Zählwert-Register 46-1, eine erste Subtraktionslogik 48-1, eine zweite Subtraktionslogik 49-1 und ein LPSD-Register 47-1 ein. Die erste Subtraktionslogik 48-1 und die zweite Subtraktionslogik 49-1 können als jeweilige Subtraktionsschaltungen implementiert sein. Der Abtastimpulsgenerator 41-1 ist mit dem Referenztakteingang 39-1 und der kumulativen Phasenzählerschaltung 42-1 gekoppelt. Die Taktwiederherstellungsschaltung 43-1 ist mit einem jeweiligen PHY-Verbindungseingang 8-1 und mit der Taktskaliererschaltung 44-1 gekoppelt. Die kumulative Phasenzählerschaltung 42-1 ist mit dem Aktueller-Zählwert-Register 45-1 und der Taktskaliererschaltung 44-1 gekoppelt. Das Aktueller-Zählwert-Register 45-1 ist mit dem Vorhergehender-Zählwert-Register 46-1 gekoppelt. Die erste Subtraktionslogik 48-1 ist mit dem Aktueller-Zählwerts-Register 45-1, dem Vorhergehender-Zählwert-Register 46-1 und der zweiten Subtraktionslogik 49-1 gekoppelt. Die zweite Subtraktionslogik 49-1 ist mit dem LPSD-Register 47-1 und mit der CPOR-Aktualisierungslogik 14-1 gekoppelt.
• Die Senkenausgabeverarbeitungsschaltung 79 schließt die CPO-Extraktionslogik 71, den Lesemodulator 72, die CRR-Extraktionslogik 73, die CBR-Extraktionslogik 74, das CRR-FIFO 75, das CBR-Nutzlast-FIFO 76 und die Sende-PLL 77 ein. Die CPO-Extraktionslogik 71 ist mit dem Ausgang 59-1 der CPOR-Aktualisierungslogik 14-1 gekoppelt, die den CBR-Trägerdatenstrom 50d mit einem aktualisierten CPOR ausgibt und mit dem Lesemodulator 72 gekoppelt ist. Die CRR-Extraktionslogik 73 und die CBR-Extraktionslogik 74 sind mit einem Ausgang 50-1 des Demultiplexers 12-1 gekoppelt, um einen von CBR-Trägerdatenströmen 50a bis 50c zu empfangen. Das CRR-FIFO 75 ist mit dem Lesemodulator 72, der CRR-Extraktionslogik 73 und der Sende-PLL 77 gekoppelt. Die Sende-PLL 77 ist mit dem lokalen Referenztakteingang 39-1 gekoppelt. Das CBR-Nutzlast-FIFO 76 ist mit der CBR-Extraktionslogik 74 und der Sende-PLL 77 gekoppelt. Andere Senkenknotenschaltungen 70 sind mit dem lokalen Referenztakteingang 39-1, PHY-Verbindungseingängen 8 und den Ausgängen 78b bis 78d gekoppelt.
• Datenströme 8e bis 8 h zwischengeschalteter Netzwerkknoten werden an dem Senkenknoten 2 empfangen. In 9 empfängt die Taktversatzschaltung 11-1 des Senkenknotens einen INN-Datenstrom an einem PHY-Verbindungseingang 8-1, und die Taktversatzschaltung 11-1 misst einen Bitzählwert des empfangenen INN-Datenstroms basierend auf einem lokalen Referenztaktsignal 39a-1 des Senkenknotens und berechnet PSPO-S für den empfangenen Datenstrom zwischengeschalteter Netzwerkknoten. Bei dem vorliegenden Beispiel wird der PSPO-S auf die gleiche Weise wie der PSPO berechnet, der bei zwischengeschalteten Netzwerkknoten berechnet wird, und gibt die Differenz zwischen dem CPSC-Inkrement in dem betreffenden INN-Datenstrom an, der an dem Senkenknoten und LPSD empfangen wird.
• Das Folgende ist ein Beispiel, das die Verarbeitung eines einzelnen INN-Datenstroms 8e veranschaulicht, um das CBR-Signal mit wiederhergestellten Client-Signalen 78a zu erhalten. Die Verarbeitung der anderen INN-Datenströme 8f bis 8 h kann auf die gleiche Weise wie die des INN-Datenstroms 8e durchgeführt werden, und einige oder alle der in 9 gezeigten Vorrichtungen zum Verarbeiten des INN-Datenstroms 8e können in anderen Senkenknotenschaltungen 70 zum Verarbeiten von INN-Datenströmen 8f bis 8 h eingeschlossen sein (z. B. können andere Senkenknotenschaltungen 70 einen identischen Satz von Schaltungen zum Verarbeiten eines jeden der INN-Datenströme 8f bis 8 h einschließen). Der PHY-Verbindungseingang 8-1 des Senkenknotens empfängt den Datenstrom 8e zwischengeschalteter Netzwerkknoten von dem letzten zwischengeschalteten Netzwerkknoten. Die Taktversatzschaltung 11-1 des Senkenknotens ist mit dem PHY-Verbindungseingang 8-1 des Senkenknotens gekoppelt zum: Abtasten eines Zählers, der einen IPSCk an dem Senkenknoten bei Tps eines lokalen Referenztakts des Senkenknotens kumuliert, um einen CPSC an dem Senkenknoten zu erhalten, wobei die IPSCk durch Skalieren eines Takts erzeugt wird, der aus dem empfangenen Datenstrom zwischengeschalteter Netzwerkknoten des letzten zwischengeschalteten Netzwerkknotens 8e bis Fipsc _nom wiederhergestellt wurde, und Berechnen eines PSPO an dem Senkenknoten (PSPO-S), der die Phasendifferenz zwischen einem LPSD an dem Senkenknoten und einem IPSD an dem Senkenknoten angibt, wobei das IPSD an dem Senkenknoten das CPSC-Inkrement zwischen aufeinanderfolgenden CPSC-Abtastwerten an dem Senkenknoten angibt. Der Demultiplexer des Senkenknotens 12-1 ist mit dem PHY-Verbindungseingang des Senkenknotens 8-1 gekoppelt, um den von dem letzten zwischengeschalteten Netzwerkknoten 8e empfangenen Datenstrom zwischengeschalteter Netzwerkknoten zu demultiplexen, um die einzelnen CBR-Trägerdatenströme an dem Senkenknoten 50d bis 50f zu erhalten. Die CPOR-Aktualisierungslogik des Senkenknotens 14-1 ist mit der Taktversatzschaltung 11-1 gekoppelt, um einen CPO an dem Senkenknoten (CPO-S) für jeweilige der CBR-Trägerdatenströme 50d bis 50f durch Addieren des PSPO-S zu einem CPO-P, der an dem Senkenknoten empfangen wurde (d. h. von dem letzten zwischengeschalteten Netzwerkknoten empfangen wurde) für den jeweiligen CBR-Datenstrom 50d bis 50f zu berechnen. Die Senkenausgabeverarbeitungsschaltung 79 ist mit dem Demultiplexer des Senkenknotens 12-1 und der CPOR-Aktualisierungslogik des Senkenknotens 14-1 gekoppelt, um die CBR-Client-Signale unter Verwendung des CPO-S und des CRR wiederherzustellen, der im betreffenden CBR-Signal entspricht. Der PHY-Verbindungsausgang des Senkenknotens 78 ist mit der Senkenausgabeverarbeitungsschaltung 78 gekoppelt, um aus dem Senkenknoten CBR-Signale auszugeben, die die wiederhergestellten CBR-Client-Signale einschließen.
• Bei einem Beispiel wird CPO-S auf die gleiche Weise berechnet wie in Bezug auf 7 veranschaulicht, wobei das Berechnen des CPO-S das Addieren des berechneten PSPO-S zu einem CPO-P einschließt, der an dem Senkenknoten für den jeweiligen CBR-Datenstrom empfangen wurde (z. B. den CPO-P aus dem letzten zwischengeschalteten Netzwerkknoten). Bei einem Beispiel schließt der Datenstrom 8e zwischengeschalteter Netzwerkknoten einen CPOR-P ein, der einen CPO-P aus dem letzten zwischengeschalteten Netzwerkknoten angibt, der demultiplext wird, um die einzelnen CBR-Trägerdatenströme 50d bis 50f zu erhalten, die an jeweilige Demultiplexer 50-1 ausgegeben werden. Die CPOR-Aktualisierungslogik 14-1 berechnet einen CPO-S für den Trägerdatenstrom 50d, der den CPO-P im CBR-Trägerdatenstrom 50d ersetzt, um einen ersten aktualisierten CPOR an dem Senkenknoten 91a zu bilden. CPOR-Aktualisierungslogik 14-1 berechnet einen CPO-S für den Trägerdatenstrom 50e, der den CPO-P im CBR-Trägerdatenstrom 50e ersetzt, um einen zweiten aktualisierten CPOR an dem Senkenknoten 91b und so weiter zu bis zum n-ten CPO-S 91c für den n-ten CBR-Trägerdatenstrom 50f zu bilden.
• Bei einem weiteren Beispiel wird CPO-S auf die gleiche Weise berechnet wie in Bezug auf 8 veranschaulicht, wobei die CPOR-Aktualisierungslogik 14b CPOR-P an CPOR-P-Register 55 aus dem jeweiligen CBR-Trägerdatenstrom 50d bis 50f empfängt, der ein CPOR-P aus dem letzten zwischengeschalteten Netzwerkknoten ist. Wenn ein nächster CPOR-P empfangen wird, wird der vorhergehende CPOR-P zu dem Vorhergehender-CPOR-P-Register 61 verschoben und zum „vorhergehenden CPOR-P“ bei dem Senkenknoten, und der empfangene CPOR-P wird im CPOR-P-Register 55 gespeichert. Die Subtraktionslogik 62 subtrahiert den CPO-P in dem vorhergehenden CPOR-P, der im Vorhergehender-CPOR-P-Register 61 gespeichert ist, von dem vorliegenden CPO-P im CPOR-P-Register 55, um einen kumulativen Delta-Phasenversatz (D-CPO) bei dem Senkenknoten zu erhalten. Der Akkumulator 63 berechnet einen-kumulierten kumulativen Delta-Senkenphasenversatz (accumulated delta cumulative phase offset, ADCPO-S), indem alle durch die Senke seit einer letzten Initialisierung der Senke berechneten D-CPO kumuliert werden. Der Akkumulator 60 berechnet einen kumulierten Senken-PSPO (sink accumulated PSPO, APSPO-S), indem alle berechneten PSPO kumuliert werden, die seit einer letzten Initialisierung des Senkenknotens am Eingang 56 empfangen wurden. Die Addiererlogik 64 addiert den ADCPO-S zu APSPO-S, um CPO-S zu berechnen. Die CPO-Ersetzungslogik 58 empfängt den CBR-Trägerdatenstrom 50d bis 50f und ersetzt CPO-P in CPOR-P durch den berechneten CPO-S, um einen aktualisierten CPOR für den jeweiligen CBR-Trägerdatenstrom 50d bis 50f zu erzeugen, der am Ausgang 59 an die CRR-Extraktionslogik 71 ausgegeben wird.
• Optional wird der an dem Senkenknoten empfangene CPO-P durch den CPO-S für den jeweiligen CBR-Trägerdatenstrom ersetzt (z. B. so, dass die Schaltungen der CPOR-Aktualisierungslogik 14 die gleichen wie die der CPOR-Aktualisierungslogik 14-1, um Entwurf und Fertigung zu vereinfachen). Die Senkenausgabeverarbeitungsschaltung 79 stellt die CBR-Client-Signale unter Verwendung des CPO-S und des CRR wieder her, der dem betreffenden CBR-Signal entspricht. Der PHY-Verbindungsausgang 78 ist mit der Senkenausgabeverarbeitungsschaltung 79 gekoppelt, um aus dem Senkenknoten-CBR-Signale 78a auszugeben, die die wiederhergestellten CBR-Client-Signale einschließen.
• In 9 ist eine einzelne Senkenausgabeverarbeitungsschaltung 79 veranschaulicht, um die Verarbeitung von 91a und des CBR-Trägerdatenstroms 50d zu zeigen. Bei einem Beispiel schließt eine Senkenausgabeverarbeitungsschaltung 79 jedoch ähnliche oder identische Schaltungen ein, die mit jedem Ausgang 59 gekoppelt sind, der auf die gleiche Weise wie die Senkenausgabeverarbeitungsschaltung 79 arbeitet, die zum Verarbeiten des ersten aktualisierten CPOR an dem Senkenknoten 91a und des ersten Trägerdatenstroms 50d veranschaulicht ist.
• Bei einem Beispiel extrahiert die CRR-Extraktionslogik 73 den eingehenden CRR-Trägerdatenstrom 50d und speichert ihn in CRR-FIFO 75. Das CRR-FIFO 75 wird nominell bei Tcrr ausgelesen, wie durch den lokalen Referenztakt gemessen, und der Phasenwert in dem CRR wird an die Sende-PLL 77 als Referenzeingangsphase gesendet. Bei einem Beispiel erzeugt die CPOR-Aktualisierungslogik 14-1 einen neuen CPOR beim ersten aktualisierten CPOR an dem Senkenknoten 91a. Der neue CPOR ist mit der CPO-Extraktionslogik 71 gekoppelt, die CPO-S extrahiert und einen entsprechenden CPO-S an den Lesemodulator 72 angibt. Bei dem in 7 gezeigten Beispiel kann CPO-S von der CPOR-Aktualisierungslogik 14-1 direkt entnommen und durch den Lesemodulator 72 verwendet werden, um das Instanz zu modulieren, bei der ein CRR aus CRR-FIFO 75 ausgelesen wird. Da bei dem in 8 gezeigten Beispiel der CPO jedoch ein kumulativer Wert ist, wird der vorhergehende CPO-S von dem neuen CPO-S subtrahiert, um einen CPO-S zu erkennen, der durch den Lesemodulator 72 verwendet werden soll, um die Instanz zu modulieren, bei der ein CRR aus CRR-FIFO 75 ausgelesen wird. Wenn CPO-S angibt, dass ein positiver ppm-Versatz zwischen dem Referenztakt an dem Quellknoten im Verhältnis zu dem Senkenknoten vorliegt, gibt (RPPMpath ist positiv), wird das CRR-FIFO häufiger als Tcrr gelesen. Umgekehrt wird, wenn CPO-S angibt, dass ein negativer ppm-Versatz zwischen dem Referenztakt im Verhältnis zu dem Senkenknoten vorliegt (wenn RPPMpath negativ ist), das CRR-FIFO weniger häufig als Tcrr gelesen. Die CBR-Extraktionslogik 74 empfängt den CBR-Trägerdatenstrom 50d und extrahiert die CBR-Client-Signale, koppelt sie auf das CBR-Nutzlast-FIFO 76. Die Sende-PLL 77 ist mit dem lokalen Referenztakteingang 39-1 gekoppelt und empfängt die Referenztaktsignale 39a-1 und stellt dem CBR-Nutzlast-FIFO 76 Sendetaktsignale bereit, um eine phasenstarr gekoppelte Kopie des Client-Datenstroms des Quellknotens neu zu erzeugen. Implementierungsalternativen zum Modulieren von CRR-FIFO-Leseinstanzen sind in den US-Patenten 8,542,708 und 9,019,997 beschrieben, die durch Bezugnahme in ihrer Gesamtheit hierin aufgenommen sind.
• 10A veranschaulicht Blöcke eines Verfahrens 100, bei dem ein durch einen vorhergehenden Netzwerkknoten erzeugter Datenstrom empfangen wird (101). Der empfangene Datenstrom schließt einen CBR-Trägerdatenstrom ein, der CBR-Signalen entspricht, die an einem Quellknoten empfangen werden. Ein Zähler, der IPSCk kumuliert, wird bei einem Tps eines lokalen Referenztakts des zwischengeschalteten Netzwerkknotens abgetastet (102), um einen CPSC des empfangenen jeweiligen Datenstroms zu erhalten, wobei der IPSCk durch Skalieren eines Takts erzeugt wird, der aus dem empfangenen jeweiligen Datenstrom auf Fipsc_nom wiederhergestellt wurde. Ein PSPO wird berechnet (103), der die Phasendifferenz zwischen einem LPSD und einem IPSD angibt, wobei das IPSD ein Inkrement zwischen aufeinanderfolgenden CPSCs darstellt. Bei einem Beispiel stellt das LPSD den erwarteten Betrag des Instruments an dem zwischengeschalteten Netzwerkknoten basierend auf dem Fipp nom und dem Tps dar. Bei einem Beispiel, das in Block 103-1 von 10B veranschaulicht ist, wird PSPO durch Berechnen eines IPSD, das die Erhöhung des Bitzählwerts innerhalb des Tps angibt (z. B. durch Subtrahieren des vorhergehenden CPSC von dem aktuellen CPSC); und Subtrahieren des LPSD von dem IPSD) berechnet, wobei der berechnete PSPO in Phaseneinheiten vorliegt und LPSD von dem Fipsck _nom und dem Tps abhängt.
• Der empfangene Datenstrom wird demultiplext (104), um die CBR-Trägerdatenströme zu erhalten, wobei jeweilige der CBR-Trägerdatenströme einen CPOR-P einschließen, der einen CPO-P angibt. Bei einem Beispiel, das in Block 104-1 von 10C veranschaulicht ist, schließt jeder der CBR-Trägerdatenströme auch einen CRR ein, der einen gemessenen Bitzählwert des jeweiligen CBR-Clients an dem Quellknoten angibt. Bei einem Beispiel ändern die zwischengeschalteten Netzwerkknoten 3 bis 3c den Inhalt von CRRs nicht. Bei einem Beispiel sind die zwischengeschalteten Netzwerkknoten nicht erforderlich, um einen der CRRs zu beenden, neue CRRs zu erzeugen oder den Inhalt eines der CRRs zu ändern. Bei einem Beispiel schließen die zwischengeschalteten Netzwerkknoten 3 bis 3c keinen der CRRs ein, erzeugen keine neuen CRRs oder ändern den Inhalt beliebiger der CRRs nicht.
• Ein CPO wird für jeweilige der CBR-Trägerdatenströme (z. B. für jeden der CBR-Trägerdatenströme) berechnet (105), und ein CPO-P wird für jeweilige der CBR-Trägerdatenströme (z. B. für jeden der CBR-Trägerdatenströme) durch den berechneten CPO für den jeweiligen CBR-Trägerdatenstrom ersetzt (106), wobei der berechnete CPO von dem CPO-P für den betreffenden Trägerdatenstrom und dem berechneten PSPO abhängt. Bei einem Beispiel, das in Block 105-1 von 10D veranschaulicht ist, wird CPO durch Addieren des berechneten PSPO zu dem CPO-P berechnet. Bei einem Beispiel, das in Block 105-2 von 10E veranschaulicht ist, hängt CPO von allen CPO-Ps ab, die durch den zwischengeschalteten Netzwerkknoten seit einer letzten Initialisierung des zwischengeschalteten Netzwerkknotens empfangen wurden. Bei einem Beispiel, das in Block 105-3 von 10F veranschaulicht ist, ist der CPO ein kumulierter PSPO (ACPO), der berechnet wurde durch: Berechnen eines kumulativen Delta-Phasenversatzes (D-CPO), indem ein zuvor empfangener CPO-P von dem CPO-P subtrahiert wird; Berechnen eines kumulierten D-CPO (ADCPO), indem alle D-CPO kumuliert werden, die durch den zwischengeschalteten Netzwerkknoten seit einer letzten Initialisierung des zwischengeschalteten Netzwerkknotens berechnet wurden; Berechnen eines kumulierten PSPO (APSPO), indem alle PSPO kumuliert werden, die durch den zwischengeschalteten Netzwerkknoten seit der letzten Initialisierung des zwischengeschalteten Netzwerkknotens berechnet wurden; und Addieren des APSPO zu dem ADCPO).
• Die CBR-Trägerdatenströme werden in Datenströme (107) zwischengeschalteter Netzwerkknoten gemultiplext, und die Datenströme zwischengeschalteter Netzwerkknoten werden aus dem jeweiligen zwischengeschalteten Netzwerkknoten übertragen (108).
• 10G veranschaulicht Blöcke des Verfahrens 100, die an einem Senkenknoten durchgeführt werden. Datenströme zwischengeschalteter Netzwerkknoten werden aus einem letzten zwischengeschalteten Netzwerkknoten an einem Senkenknoten empfangen (100-1). Ein Zähler, der einen PHY-skalierten Datenstromtakt an dem Senkenknoten (IPSCk-S) kumuliert, wird bei Tps basierend auf einem lokalen Referenztakt des Senkenknotens abgetastet (100-2), um einen kumulativen PHY-skalierten Zählwert an dem Senkenknoten (CPSC-S) zu erhalten, wobei der IPSCk-S durch Skalieren eines Takts erzeugt wird, der aus dem empfangenen Datenstrom zwischengeschalteter Netzwerkknoten des letzten zwischengeschalteten Netzwerkknotens zu Fipsc nom wiederhergestellt wurde. Ein PHY-skalierter Datenstromphasenversatz an dem Senkenknoten (PSPO-S) wird berechnet (100-3), indem das LPSD an dem Senkenknoten von dem eingehenden PHY-skalierten Zählwertdelta a dem Senkenknoten (IPSD-S) subtrahiert wird, wobei das IPSD-S Inkremente zwischen aufeinanderfolgenden CPSC-Ss darstellt, die als CPSC-S-Inkrement bezeichnet werden können. Der aus dem letzten zwischengeschalteten Netzwerkknoten empfangene Datenstrom zwischengeschalteter Netzwerkknoten wird demultiplext (100-4), um die einzelnen CBR-Trägerdatenströme zu erhalten.
• Ein CPO wird an dem Senkenknoten (CPO-S) für jeweilige der CBR-Trägerdatenströme berechnet (100-5). Bei einem Beispiel, das in Block 100-5-1 von 10H veranschaulicht ist, schließt das Berechnen des CPO-S ein Addieren des berechneten PSPO-S zu einem CPO-P ein, der an dem Senkenknoten für den jeweiligen CBR-Datenstrom empfangen wurde. Bei einem Beispiel, das in Block 100-5-2 von 10I veranschaulicht ist, ist der berechnete CPO-S ein ACPO, der berechnet wurde durch: Berechnen eines-kumulativen Delta-Phasenversatzes (D-CPO) an dem Senkenknoten, indem ein zuvor empfangener CPO-P, der an dem Senkenknoten empfangen wurde, von einem CPO-P subtrahiert wird, der an dem Senkenknoten empfangen wurde; Berechnen einer kumulierten Senken-D-CPO (ADCPO-S), indem alle durch den Senkenknoten berechneten D-CPO seit einer letzten Initialisierung des Senkenknotens kumuliert werden; Berechnen einer kumulierten Senken-PSPO (APSPO-S), indem alle durch den Senkenknoten berechneten PSPO seit einer letzten Initialisierung des Senkenknotens kumuliert werden; und Addieren des APSPO-S zu dem ADCPO-S.
• CBR-Client-Signale werden unter Verwendung des berechneten CPO-S und des CRR wiederhergestellt (100-6), der dem bestimmten CBR-Signal entspricht. CBR-Signale, die wiederhergestellten CBR-Client-Signale einschließen, werden aus dem Senkenknoten ausgegeben (100-7).
• Gemäß den Verfahren und Vorrichtungen der vorliegenden Erfindung wird der ppm-Versatz jeweiliger der Knoten in dem durch den jeweiligen der Knoten erzeugten CPOR dargestellt. An dem Senkenknoten wird der CPOR empfangen, der durch den letzten Schaltknoten empfangen wurde, und muss daher nur durch den relativen ppm-Versatz zwischen dem letzten Schaltknoten und dem Senkenknoten (RPPMsk) vorgespannt werden. Die CRR wird durch den Quellknoten erzeugt und wird unverändert zu dem Senkenknoten weitergeleitet. Der ppm-Versatz des Quellknotens ist in dem CRR dargestellt, was auf ITU-GMP oder ähnlichen Prinzipien basieren kann. Der Senkenknoten verwendet den relativen ppm-Versatz zwischen dem Quell- und Senkenknoten (RPPMpath), um die Verarbeitung der empfangenen CRR vorzuspannen.
• Das vorliegende Verfahren und die vorliegende Vorrichtung messen den ppm-Versatz zwischen Paaren von Knoten und summieren dann die gemessenen ppm-Versatzwerte, um die Quelle-Senke-ppm-Versatz zu erhalten. Im Quellknoten 1 spielen tatsächlich zwei ppm-Versatzwerte eine Rolle. Einer ist der ppm-Versatz des CBR-Clients gegenüber seinem nominellen Wert. Dies codiert der CRR. Leider wird hierbei die Messung durch den ppm-Versatz des lokalen Referenztakts an dem Quellknoten 1 verfälscht. Dies ist der zweite ppm-Versatz. Wenn zum Beispiel der CBR-Client 10 ppm schneller als sein nomineller Wert ist, gibt der CRR nur einen derartigen 10-ppm-Wert an, wenn der lokale Referenztakt 20 perfekt nominell ist. Wenn der lokale Quellreferenztakt 20-auch 10 ppm zu schnell ist, würde der CRR fälschlicherweise einen nominellen Wert ausweisen.
• Das vorliegende Verfahren und die vorliegende Vorrichtung übermitteln RPPMpath zur Senkenausgabeverarbeitungsschaltung 79 unter Verwendung von CPOR's, wodurch das Problem der durch den Referenztakt am Quellknoten 1 verfälschten Messung vermieden wird. Da das vorliegende Verfahren und die vorliegende Vorrichtung eine gemeinsame mathematische Basis mit dem ITU-GMP-Prinzip haben, wird erwartet, dass beide eine ähnliche Jitter- und Wander-Leistung aufweisen.
• Das Folgende ist ein Beispiel, bei dem das Netzwerk 4 von 1 Schalter zwischengeschalteter Netzwerkknoten 3a bis 3c einschließt. Bei diesem Beispiel wird der an dem ersten Schalter 3a zwischengeschalteter Netzwerkknoten gemessene PHY-skalierte Datenstromphasenversatz durch PSPO₁ angegeben, der an dem zweiten Schalter 3b zwischengeschalteter Netzwerkknoten gemessene PHY-skalierte Datenstromphasenversatz wird durch PSPO₂ angegeben, der an dem dritten Schalter 3c zwischengeschalteter Netzwerkknoten gemessene PHY-skalierte Datenstromphasenversatz wird durch PSPO₃ angegeben, der an dem Senkenknotenschalter 2 gemessene PHY-skalierte Datenstromphasenversatz wird durch PPO-S angegeben. Bei diesem Beispiel wird der zu dem ersten Schalter 3a zwischengeschalteter Netzwerkknoten übertragene CPO₀ einen Anfangswert von null. An dem Ausgang des Schalters 3a zwischengeschalteter Netzwerkknoten weist der CPO in dem Datenstrom zwischengeschalteter Netzwerkknoten einen berechneten CPO (CPO₁) auf, der die Summe aus 0 (dem anfänglichen CPO-Wert) und PSPO₁ widerspiegelt. An dem Ausgang des Schalters 3b zwischengeschalteter Netzwerkknoten weist der Datenstrom zwischengeschalteter Netzwerkknoten einen berechneten CPO (CPO₂) auf, der PSPO₁ + PSPO₂ beträgt. An dem Ausgang des Schalters 3c zwischengeschalteter Netzwerkknoten weist der Datenstrom zwischengeschalteter Netzwerkknoten einen berechneten CPO (CPO₃) auf, der PSPO₁ + PSPO₂ + PSPO₃ beträgt. Der am Senkenknoten 2 berechnete entsprechende CPO-S beträgt PSPO₁ + PSPO₂ + PSPO₃ + PSPO-S. Dadurch besteht der CPO-S aus der Kumulierung aller relativen PPM-Versatzwerte in dem Pfad und gibt die relativen Teile pro Million des gesamten Pfads (RPPMpath) an.
• Bei einem Beispiel beträgt der ppm-Versatz des lokalen Referenztakts in dem Quellknoten PPMsrc vom nominellen Wert. Die gemessene Rate des CBR-Clients an dem Quellknoten wird in einen periodischen CRR codiert. Der nominelle Zeitraum zwischen CRR ist Tcrr, der durch den lokalen Referenztakt am Quellknoten 1 gemessen wird. Der CPOR des Trägerdatenstroms wird einmal pro Zeitraum Tcpor oder wie durch den lokalen Referenztakt des Quellknotens 1 gemessen erzeugt. CPOR kann auf 0 oder einen anderen vorgegebenen Wert initialisiert werden.
• Bei diesem Beispiel demultiplexen jeweilige der Schalter 3a bis 3c zwischengeschalteter Netzwerkknoten jeweilige der Datenströme (z. B. jeden der Datenströme) in einen Satz von n CBR-Trägerdatenströmen, einen für jeweilige CBR-Signale, und überwacht jeweilige der Trägerdatenströme auf das Vorhandensein des CPOR. Der PSPO, der allen CBR-Trägern gemeinsam ist, die dieselbe PHY-Verbindung gemeinsam nutzen, wird dann durch CPOR-Aktualisierungslogik 14 in den eingehenden CPOR summiert. Da CPORs häufiger als PSPO erzeugt werden (Tps > Tcpor), liegen mehr CPOR-Werte als PSPO-Werte über einen beliebigen vorgegebenen Zeitraum hinweg vor. Bei einem Beispiel wird, sobald ein PSPO in den CPOR eines CBR-Trägers summiert wurde, der nachfolgende CPOR dieses CBR-Trägers nicht modifiziert, bis ein neuer PSPO verfügbar ist. Bei einem weiteren Beispiel wird, sobald ein PSPO in den CPOR eines CBR-Trägers summiert wurde, ein nachfolgender CPOR dieses CBR-Trägers unter Verwendung desselben PSPO aktualisiert, bis ein neuer PSPO verfügbar ist.
• Bei einem Beispiel kann der berechnete CPO entweder eine positive Zahl (wenn der gemessene Bitzählwert größer als der PHY-skalierte nominelle Datenstrombitzählwert ist) oder eine negative Zahl sein (wenn der gemessene Bitzählwert kleiner als der PHY-skalierte nominelle Datenstrombitzählwert ist). Bei einem Beispiel berechnet die CPOR-Aktualisierungslogik 14 den CPO durch Addieren des PSPO zu P-CPO, wenn der gemessene Bitzählwert größer als der PHY-skalierte nominelle Datenstrombitzählwert ist; und wenn der gemessene Bitzählwert kleiner als der PHY-skalierte Datenstrombitzählwert, berechnet CPOR-Aktualisierungslogik 14 den CPO durch Addieren des berechneten PSPO (einen negativen Wert) zu CPO-P.
• Der Klarheit und Kürze halber sowie zur Vermeidung unnötiger oder nicht hilfreicher überladener, verwirrender, verschleiernder, blockierender oder verdeckender Merkmale oder Elemente eines Beispiels der Offenbarung wurden bestimmte Feinheiten und Details, die Fachleuten in verwandten Technologien allgemein bekannt sind, weggelassen oder in weniger als erschöpfendem Detail erörtert. Alle derartigen Auslassungen oder Erörterungen gelten als unnötig zum Beschreiben von Beispielen der Offenbarung und/oder als nicht besonders relevant zum Erreichen eines Verständnisses signifikanter Merkmale, Funktionen, Elemente und/oder Aspekte der hierin beschriebenen Beispiele der Offenbarung.
• In der Patentschrift und den Figuren hierin werden Beispiele von Implementierungen somit in Bezug auf die nachstehend dargelegten Ansprüche beschrieben. Die vorliegende Offenbarung ist jedoch nicht auf derartige Beispiele beschränkt, und die Patentschrift und die Figuren hierin sollen somit Fachleute in Technologien, die sich auf integrierte Schaltungen beziehen, in Bezug auf das Verständnis, das Begreifen und den Vorschlag von Alternativen und Äquivalenten dazu aufklären.
• ZITATE ENTHALTEN IN DER BESCHREIBUNG
• Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
• Zitierte Patentliteratur
• US 63/282292 [0001]
• US 17/885194 [0001]
• US 8542708 [0057]
• US 9019997 [0057]

Claims (20)

1. Verfahren, umfassend: Empfangen eines durch einen vorhergehenden Netzwerkknoten erzeugten Datenstroms an einem zwischengeschalteten Netzwerkknoten, wobei der empfangene Datenstrom einen Konstantbitrate-Trägerdatenstrom (CBR-Trägerdatenstrom) einschließt, der Konstantbitrate-Signalen (CBR-Signalen) entspricht, die an einem Quellknoten empfangen wurden; Abtasten eines Zählers, der einen PHY-skalierten Datenstromtakt (IPSCk) mit einem nominellen Abtastzeitraum (Tps) eines lokalen Referenztakts des zwischengeschalteten Netzwerkknotens kumuliert, um einen kumulativen PHY-skalierten Zählwert (CPSC) des empfangenen jeweiligen Datenstroms zu erhalten, wobei der IPSCk durch Skalieren eines Takts erzeugt wird, der aus dem empfangenen jeweiligen Datenstrom auf eine vorgegebene nominelle Frequenz (Fipsc_nom) wiederhergestellt wurde; Berechnen eines PHY-skalierten Datenstromphasenversatzes (PSPO), der die Phasendifferenz zwischen einem PHY-skalierten nominellen Datenstrombitzählwert (LPSD) und einem eingehenden PHY-skalierten Zählwertdelta (IPSD) angibt, wobei das IPSD das Inkrement zwischen aufeinanderfolgenden CPSCs angibt; Demultiplexen des empfangenen Datenstroms, um die CBR-Trägerdatenströme zu erhalten, wobei jeweilige der CBR-Trägerdatenströme einen kumulativen Phasenversatzbericht vorhergehender Netzwerkknoten (CPOR-P) einschließen, der einen kumulativen Phasenversatz des vorhergehenden Netzwerkknotens (CPO-P) und einen Client-Ratenbericht (CRR) angibt, der einen gemessenen Bitzählwert des jeweiligen CBR-Clients an dem Quellknoten angibt; Berechnen eines kumulativen Phasenversatzes (CPO) für jeweilige der CBR-Trägerdatenströme, der von dem CPO-P für den jeweiligen CBR-Trägerdatenstrom und von dem berechneten PSPO abhängt; Ersetzen von CPO-P in jeweiligen der CBR-Trägerdatenströme durch den berechneten CPO für den jeweiligen CBR-Trägerdatenstrom oder eine Funktion des berechneten CPO für den jeweiligen CBR-Trägerdatenstrom, um einen aktualisierten CPOR anstelle des CPOR-P in dem jeweiligen CBR-Trägerdatenstrom zu erzeugen; Multiplexen der CBR-Trägerdatenströme in Datenströme zwischengeschalteter Netzwerkknoten; und Übertragen der Datenströme der zwischengeschalteten Netzwerkknoten aus dem betreffenden zwischengeschalteten Netzwerkknoten.
2. Verfahren nach Anspruch 1, wobei das LPSD von Fipsck _nom und Tps abhängt und wobei der PSPO in Phaseneinheiten vorliegt und wobei das Berechnen des PSPO umfasst: Berechnen des IPSD; und Subtrahieren des LPSD von dem IPSD.
3. Verfahren nach Anspruch 1, wobei der CPO durch Addieren des berechneten PSPO zu dem CPO-P berechnet wird.
4. Verfahren nach Anspruch 1, wobei der berechnete CPO von allen CPO-Ps abhängt, die durch den zwischengeschalteten Netzwerkknoten seit einer letzten Initialisierung des zwischengeschalteten Netzwerkknotens empfangen wurden.
5. Verfahren nach Anspruch 1, wobei das Berechnen des CPO umfasst: Berechnen eines kumulativen Delta-Phasenversatzes (D-CPO), indem ein zuvor empfangener CPO-P von dem CPO-P subtrahiert wird; Berechnen eines kumulierten CPO (ADCPO), indem alle D-CPO kumuliert werden, die durch den zwischengeschalteten Netzwerkknoten seit einer letzten Initialisierung des zwischengeschalteten Netzwerkknotens berechnet wurden; Berechnen eines kumulierten PSPO (APSPO), indem alle PSPOs kumuliert werden, die durch den zwischengeschalteten Netzwerkknoten seit der letzten Initialisierung des zwischengeschalteten Netzwerkknotens berechnet wurden; und Addieren des APSPO zu dem ADCPO.
6. Verfahren nach Anspruch 1, wobei der Quellknoten eine Bitrate für jeweilige der CBR-Clients in dem CBR-Signal basierend auf einem lokalen Referenztakt des Quellknotens misst und in jeweilige der CBR-Trägerdatenströme des CRR codiert, die die gemessene Bitrate des jeweiligen CBR-Clients angibt, und wobei der zwischengeschaltete Netzwerkknoten den Inhalt der jeweiligen der CRRs nicht ändert.
7. Verfahren nach Anspruch 1, ferner umfassend: Empfangen von Datenströmen zwischengeschalteter Netzwerkknoten aus einem letzten zwischengeschalteten Netzwerkknoten an einem Senkenknoten; Abtasten eines Zählers, der einen PHY-skalierten Datenstromtakt an dem Senkenknoten (IPSCk-S) kumuliert, bei Tps basierend auf einem lokalen Referenztakt des Senkenknotens, um einen kumulativen PHY-skalierten Zählwert an dem Senkenknoten (CPSC-S) zu erhalten, wobei der IPSCk-S durch Skalieren eines Takts erzeugt wird, der aus dem empfangenen Datenstrom zwischengeschalteter Netzwerkknoten des letzten zwischengeschalteten Netzwerkknotens zu Fipsc _nom wiederhergestellt wurde; Berechnen eines PHY-skalierten Datenstromphasenversatzes an dem Senkenknoten (PSPO-S), indem LPSD von dem eingehenden PHY-skalierten Zählwertdelta an dem Senkenknoten (IPSD-S) subtrahiert wird, wobei das IPSD-S ein Inkrement zwischen aufeinanderfolgenden CPSC-Ss darstellt; Demultiplexen des empfangenen Datenstroms zwischengeschalteter Netzwerkknoten aus dem letzten zwischengeschalteten Netzwerkknoten, um die einzelnen CBR-Trägerdatenströme zu erhalten; Berechnen eines CPO an dem Senkenknoten (CPO-S) für jeweilige der CBR-Trägerdatenströme ; Wiederherstellen von CBR-Client-Signalen unter Verwendung des berechneten CPO-S und des CRR, der dem bestimmten CBR-Signal entspricht; und Ausgeben von CBR-Signalen aus dem Senkenknoten, die die wiederhergestellten CBR-Client-Signale einschließen.
8. Verfahren nach Anspruch 7, wobei das Berechnen des CPO-S das Addieren des berechneten PSPO-S zu einem CPO-P umfasst, der an dem Senkenknoten für den jeweiligen CBR-Datenstrom empfangen wurde.
9. Verfahren nach Anspruch 7, wobei das Berechnen von CPO-S umfasst: Berechnen eines-kumulativen Delta-Phasenversatzes (D-CPO) an dem Senkenknoten, indem ein zuvor empfangener CPO-P, der an dem Senkenknoten empfangen wurde, von einem CPO-P subtrahiert wird, der an dem Senkenknoten empfangen wurde; Berechnen einer kumulierten Senken-D-CPO (ADCPO-S), indem alle durch den Senkenknoten berechneten D-CPO seit einer letzten Initialisierung des Senkenknotens kumuliert werden; Berechnen einer kumulierten Senken-PSPO (APSPO-S), indem alle durch den Senkenknoten berechneten PSPO seit einer letzten Initialisierung des Senkenknotens kumuliert werden; und Addieren des APSPO-S zu dem ADCPO-S.
10. Integrierte Schaltungsvorrichtung (IC-Vorrichtung) für einen zwischengeschalteten Netzwerkknoten, umfassend: einen PHY-Verbindungseingang zum Empfangen eines Datenstroms, der durch einen vorhergehenden Netzwerkknoten erzeugt wurde, der eine Vielzahl von Konstantbitrate-Trägerdatenströmen (CBR-Trägerdatenströmen) einschließt, wobei jeweilige der CBR-Trägerdatenströme einen kumulativen Phasenversatzbericht vorhergehender Netzwerkknoten (CPOR-P) einschließen, der einen kumulativen Phasenversatz des vorhergehenden Netzwerkknotens (CPO-P) und einen Client-Ratenbericht (CRR) angibt, der einen gemessenen Bitzählwert des jeweiligen CBR-Clients an dem Quellknoten angibt; eine Taktversatzschaltung, die mit dem PHY-Verbindungseingang gekoppelt ist, um einen Zähler zu abtasten, der einen PHP-skalierten Datenstromtakt (IPSCk) bei einem nominellen Abtastzeitraum (Tps) eines lokalen Referenztakts des zwischengeschalteten Netzwerkknotens kumuliert, um einen kumulativen PHY-skalierten Zählwert (CPSC) des empfangenen jeweiligen Datenstroms zu erhalten, wobei der IPSCk durch Skalieren eines Takts erzeugt wird, der aus dem empfangenen jeweiligen Datenstrom auf eine vorgegebene nominelle Frequenz (Fipsc_nom) wiederhergestellt wurde, und einen PHY-skalierten Datenstromphasenversatz (PSPO) zu berechnen, der die Phasendifferenz zwischen einem PHY-skalierten nominellen Datenstrombitzählwert (LPSD) und einem eingehenden PHY-skalierten Zählwertdelta (IPSD) angibt, wobei das IPSD das Inkrement zwischen aufeinanderfolgenden CPSCs angibt; einen Demultiplexer, der mit dem PHY-Verbindungseingang gekoppelt ist, um den empfangenen Datenstrom zu demultiplexen, um die Vielzahl von CBR-Trägerdatenströmen zu erhalten; eine Aktualisierungslogik für kumulative Phasenversatzberichte (CPOR), die mit dem Demultiplexer und der Taktversatzschaltung gekoppelt ist, um einen kumulativen Phasenversatz (CPO) für jeweilige der CBR-Trägerdatenströme zu berechnen, wobei der berechnete CPO von dem CPO-P und dem berechneten PSPO abhängt, und um den CPO-P durch den berechneten CPO für den jeweiligen CBR-Trägerdatenstrom zu ersetzen, oder von dem berechneten CPO für den jeweiligen CBR-Trägerdatenstrom abhängt, und um einen aktualisierten CPOR für den jeweiligen CBR-Trägerdatenstrom anstelle des CPOR-P in dem jeweiligen CBR-Trägerdatenstrom zu erzeugen; einen Multiplexer, der mit dem Demultiplexer und der CPOR-Aktualisierungslogik gekoppelt ist, um die CBR-Trägerdatenströme in eine Vielzahl von Datenströmen zwischengeschalteter Netzwerkknoten zu multiplexen; Codierer, die mit dem Multiplexer gekoppelt sind, um die Vielzahl von Datenströmen zwischengeschalteter Netzwerkknoten zu codieren; und PHY-Verbindungsausgänge, die mit den Codierern gekoppelt sind, um die Vielzahl von Datenströmen zwischengeschalteter Netzwerkknoten aus der-IC-Vorrichtung zu übertragen.
11. IC-Vorrichtung nach Anspruch 10, wobei der PHY-Verbindungseingang, die Taktversatzschaltung, der Demultiplexer, die CPOR-Aktualisierungslogik, der Codierer und die Ausgangsschaltung in einem einzigen integrierten Schaltungschip angeordnet sind.
12. IC-Vorrichtung nach Anspruch 10, wobei die CPOR-Aktualisierungslogik zum Berechnen des den CPO durch Addieren des berechneten PSPO zu dem CPO-P dient.
13. IC-Vorrichtung nach Anspruch 10, wobei die CPOR-Aktualisierungslogik den CPO berechnet durch: Berechnen eines kumulativen Delta-Phasenversatzes (D-CPO), indem ein zuvor empfangener CPO-P von dem CPO-P subtrahiert wird; Berechnen eines kumulierten CPO (ADCPO), indem alle D-CPO kumuliert werden, die durch den zwischengeschalteten Netzwerkknoten seit einer letzten Initialisierung des zwischengeschalteten Netzwerkknotens berechnet wurden; Berechnen eines kumulierten PSPO (APSPO), indem alle PSPO kumuliert werden, die durch den zwischengeschalteten Netzwerkknoten seit einer letzten Initialisierung des zwischengeschalteten Netzwerkknotens berechnet wurden; und Addieren des ADCPO zu dem APSPO.
14. IC-Vorrichtung nach Anspruch 10, wobei die Taktversatzschaltung einschließt: einen Referenztakteingang, um das lokale Referenztaktsignal zu empfangen; einen Abtastimpulsgenerator, der mit dem Referenztakteingang gekoppelt ist, um einen Abtastimpuls bei Tps zu erzeugen; eine Taktwiederherstellungsschaltung, die mit dem PHY-Eingang gekoppelt ist, um ein PHY-Verbindungstaktsignal wiederherzustellen; eine Taktskaliererschaltung, die mit der Taktwiederherstellungsschaltung und dem Abtastimpulsgenerator gekoppelt ist, um das wiederhergestellte PHY-Verbindungstaktsignal auf den Fipsc nom zu skalieren, um den PHY-skalierten Datenstromtakt zu erhalten; eine kumulative Phasenzählerschaltung, die mit dem Abtastimpulsgenerator und einem Ausgang der Taktskaliererschaltung gekoppelt ist, wobei die kumulative Phasenzählerschaltung einen Zähler abtastet, der den IPSCk bei Tps kumuliert, um die CPSCs zu erhalten; ein erstes Register, das mit der kumulativen Phasenzählerschaltung gekoppelt ist, um den CPSC zu speichern; ein zweites Register, das mit dem ersten Register gekoppelt ist, um einen vorhergehenden CPSC zu speichern; eine erste Subtraktionslogik, die mit dem ersten und dem zweiten Register gekoppelt ist, um den vorhergehenden CPSC von dem CPSC zu subtrahieren, um das IPSD zu erhalten; ein drittes Register zum Speichern des LPSD; und eine zweite Subtraktionslogik, die mit der ersten Subtraktionslogik gekoppelt ist, um LPSD von IPSD zu subtrahieren, um den PSPO zu berechnen.
15. IC-Vorrichtung nach Anspruch 10, wobei der zwischengeschaltete Netzwerkknoten den Inhalt der jeweiligen der CRRs nicht ändert.
16. Netzwerk, umfassend: einen Quellknoten, der einschließt: einen Eingang, um die Vielzahl von Konstantbitrate-Signalen (CBR-Signalen) zu empfangen, ein Erzeugungsschaltung für kumulative Phasenversatzberichte (CPOR-Erzeugungsschaltung), um einen CPOR zu erzeugen, der einen anfänglichen kumulativen Phasenversatz (CPO) angibt, eine CRR-Erzeugungsschaltung, um einen Client-Ratenbericht (CRR) zu erzeugen, der die gemessene Bitrate des jeweiligen CBR-Clients angibt, und eine CBR-Zuordnungsfunktion, die mit dem Eingang gekoppelt ist, um für jeweilige der CBR-Signale einen entsprechenden CBR-Trägerdatenstrom zu erzeugen und die CRR- und CBR-Client-Daten in einen jeweiligen CBR-Trägerdatenstrom einzufügen, eine Quellausgabeverarbeitungsschaltung, um den CPOR in einen jeweiligen CBR-Trägerdatenstrom einzufügen und die CBR-Trägerdatenströme zu multiplexen, um eine Vielzahl von Quelldatenströmen zu erzeugen; eine Vielzahl von zwischengeschalteten Netzwerkknoten, die mit dem Quellknoten gekoppelt sind, wobei jeweilige der zwischengeschalteten Netzwerkknoten eine integrierte Schaltungsvorrichtung (IC-Vorrichtung) umfassen, die einschließt: einen PHY-Verbindungseingang zum Empfangen eines Datenstroms, der durch einen vorhergehenden Netzwerkknoten erzeugt wurde, der eine Vielzahl von CBR-Trägerdatenströmen einschließt, wobei jeweilige der CBR-Trägerdatenströme einen kumulativen Phasenversatzbericht vorhergehender Netzwerkknoten (CPOR-P) einschließen, der einen kumulativen Phasenversatz des vorhergehenden Netzwerkknotens (CPO-P) und den CRR angibt; eine Taktversatzschaltung, die mit dem PHY-Verbindungseingang gekoppelt ist zum: Abtasten eines Zählers, der einen PHY-skalierten Datenstromtakt (IPSCk) mit einem nominellen Abtastzeitraum (Tps) eines lokalen Referenztakts des zwischengeschalteten Netzwerkknotens kumuliert, um einen kumulativen PHY-skalierten Zählwert (CPSC) des empfangenen jeweiligen Datenstroms zu erhalten, wobei der IPSCk durch Skalieren eines Takts erzeugt wird, der aus dem empfangenen jeweiligen Datenstrom auf eine vorgegebene nominelle Frequenz (Fipsc nom) wiederhergestellt wurde; und Berechnen eines PHY-skalierten Datenstromphasenversatzes (PSPO), der die Phasendifferenz zwischen einem PHY-skalierten nominellen Datenstrombitzählwert (LPSD) und einem eingehenden PHY-skalierten Zählwertdelta (IPSD) angibt, wobei das IPSD das Inkrement zwischen aufeinanderfolgenden CPSCs angibt; einen Demultiplexer, der mit dem PHY-Verbindungseingang gekoppelt ist, um den empfangenen Datenstrom zu demultiplexen, um die einzelnen CBR-Trägerdatenströme zu erhalten, eine Aktualisierungslogik für kumulative Phasenversatzberichte (CPOR-Aktualisierungslogik), die mit dem Demultiplexer und der Taktversatzschaltung gekoppelt ist, um einen CPO für jeweilige der CBR-Trägerdatenströme zu berechnen, wobei der berechnete CPO von dem CPO-P für den betreffenden CBR-Trägerdatenstrom und dem berechneten PSPO abhängt, und den CPO-P für den betreffenden CBR-Trägerdatenstrom durch den CPO für den jeweiligen CBR-Trägerdatenstrom zu ersetzen, um einen aktualisierten CPOR für den jeweiligen CBR-Trägerdatenstrom anstelle des CPOR-P für den betreffenden CBR-Trägerdatenstrom zu erzeugen, einen Multiplexer, der mit dem Demultiplexer und der CPOR-Aktualisierungslogik gekoppelt ist, um die CBR-Trägerdatenströme in eine Vielzahl von Datenströmen zwischengeschalteter Netzwerkknoten zu multiplexen, Codierer, die mit dem Multiplexer gekoppelt sind, um die Vielzahl von Datenströmen zwischengeschalteter Netzwerkknoten zu codieren, und PHY-Verbindungsausgänge, die mit den Codierern gekoppelt sind, um die Vielzahl von Datenströmen zwischengeschalteter Netzwerkknoten aus der-IC-Vorrichtung zu übertragen.; und einen Senkenknoten, der mit einem letzten der zwischengeschalteten Netzwerkknoten gekoppelt ist, um einen Datenstrom zwischengeschalteter Netzwerkknoten von einem letzten der zwischengeschalteten Netzwerkknoten zu empfangen, wodurch CBR-Client-Signale wiederhergestellt werden; und Ausgeben eines CBR-Signals aus dem Senkenknoten, das die wiederhergestellten CBR-Client-Signale einschließt.
17. Netzwerk nach Anspruch 16, wobei die Vielzahl von zwischengeschalteten Netzwerkknoten den Inhalt der jeweiligen CRRs nicht ändern.
18. Netzwerk nach Anspruch 16, wobei die CPOR-Aktualisierungslogik den CPO durch Addieren des berechneten PSPO zu dem CPO-P berechnet.
19. Netzwerk nach Anspruch 16, wobei der berechnete CPO von allen CPO-P, die seit einer letzten Initialisierung des jeweiligen zwischengeschalteten Netzwerkknotens empfangen wurden, und von allen PSPO abhängt, die der letzten Initialisierung des jeweiligen zwischengeschalteten Netzwerkknotens, empfangen wurden.
20. System nach Anspruch 16, wobei der Senkenknoten umfasst: einen PHY-Verbindungseingang des Senkenknotens, um den Datenstrom des zwischengeschalteten Netzwerkknotens von dem letzten zwischengeschalteten Netzwerkknoten zu empfangen; eine Taktversatzschaltung des Senkenknotens, die mit dem PHY-Verbindungseingang des Senkenknotens gekoppelt ist: Abtasten eines Zählers, der einen PHY-skalierten Datenstromtakt an dem Senkenknoten (IPSCk-S) kumuliert, bei Tps eines lokalen Referenztakts des Senkenknotens, um einen kumulativen PHY-skalierten Zählwert an dem Senkenknoten (CPSC-S) zu erhalten, wobei der IPSCk-S durch Skalieren eines Takts erzeugt wird, der aus dem empfangenen Datenstrom zwischengeschalteter Netzwerkknoten des letzten zwischengeschalteten Netzwerkknotens zu Fipsc nom wiederhergestellt wurde, und Berechnen eines PSPO an dem Senkenknoten (PSPO-S), der die Phasendifferenz zwischen einem LPSD und einem eingehenden PHY-skalierten Zähldelta an dem Senkenknoten (IPSD-S) angibt, wobei das IPSD-S das Inkrement zwischen aufeinanderfolgenden CPSC-Ss angibt; einen Demultiplexer des Senkenknotens, der mit dem PHY-Verbindungseingang des Senkenknotens gekoppelt ist, um den von dem letzten zwischengeschalteten Netzwerkknoten empfangenen Datenstrom zwischengeschalteter Netzwerkknoten zu demultiplexen, um die einzelnen CBR-Trägerdatenströme an dem Senkenknoten zu erhalten; eine CPOR-Aktualisierungslogik des Senkenknotens, die mit der Taktversatzschaltung gekoppelt ist, um einen CPO an dem Senkenknoten (CPO-S) für jeweilige der CBR-Trägerdatenströme durch Addieren des PSPO-S zu einem CPO-P zu berechnen, der an dem Senkenknoten für den jeweiligen CBR-Datenstrom empfangen wurde; eine Senkenausgabeverarbeitungsschaltung, die mit dem Demultiplexer des Senkenknotens und der CPOR-Aktualisierungslogik des Senkenknotens gekoppelt ist, um die CBR-Client-Signale unter Verwendung des CPO-S und des CRR wiederherzustellen, der dem betreffenden CBR-Signal entspricht; und einen PHY-Verbindungsausgang des Senkenknotens, der mit der Senkenausgabeverarbeitungsschaltung gekoppelt ist, um aus dem Senkenknoten CBR-Signale auszugeben, die die wiederhergestellten CBR-Client-Signale einschließen.

Images