DE112019005359T5 - Halbleiterpackungskonfiguration für reduzierte durchkontaktierungs- und routingschichtanforderungen - Google Patents

Halbleiterpackungskonfiguration für reduzierte durchkontaktierungs- und routingschichtanforderungen Download PDF

Info

Publication number
DE112019005359T5
DE112019005359T5 DE112019005359.0T DE112019005359T DE112019005359T5 DE 112019005359 T5 DE112019005359 T5 DE 112019005359T5 DE 112019005359 T DE112019005359 T DE 112019005359T DE 112019005359 T5 DE112019005359 T5 DE 112019005359T5
Authority
DE
Germany
Prior art keywords
semiconductor package
circuit board
routing
controller
nand memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112019005359.0T
Other languages
English (en)
Inventor
Tenzin Namgyal Maja
Rohith V Kamath
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of DE112019005359T5 publication Critical patent/DE112019005359T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

Halbleiterpakete sind einander gegenüberliegend über eine Leiterplatte montiert, wobei eines der Pakete mit einer gespiegelten Pinbelegung des anderen eingerichtet ist.

Description

  • HINTERGRUND
  • Herkömmliche Solid-State-Drives verwenden standardmäßige 170-Pin-Speicherpakete und Pinouts, die in der Joint Electron Device Engineering Council-Spezifikation (JEDEC-Spezifikation) definiert sind. Dies führt zu Komplexitäten, wenn die Leiterplatte, die zwischen Paketen verwendet wird, doppelseitig bestückt ist. In der Regel sind zusätzliche Durchkontaktierungen und Signalschichten in der Leiterplatte erforderlich. Dies erhöht die Kosten aufgrund von höheren Schichtzahlen in der Leiterplatte. Außerdem addieren sich die Signalverläufe zur Stichleitungslänge, da die zur Verfügung stehenden Kanäle nicht gleichzeitig betrieben werden.
  • 1 veranschaulicht ein Beispiel einer herkömmlichen Speichervorrichtung 100 unter Verwendung von NAND-Speicherpaketen auf einer doppelseitigen Leiterplatte. 2 stellt ein entsprechendes Routing und Durchkontaktierungen für einige beispielhafte Pins des herkömmlichen Konfigurations-Routing 200 dar, 3 stellt das herkömmliche Konfigurationspinout 300 der NAND-Speicherpakete und 4 die herkömmlichen Pinbelegungen 400 für die NAND-Speicherpakete dar.
  • Figurenliste
  • Um die Diskussion über ein bestimmtes Element oder eine bestimmte Handlung zu erleichtern, nehmen die wichtigsten Ziffern in einem Bezugszeichen auf die Nummer der Figur Bezug, in der dieses Element zum ersten Mal vorgestellt wird.
    • 1 veranschaulicht eine Querschnittsansicht einer herkömmlichen Speichervorrichtung 100.
    • 2 veranschaulicht eine Draufsicht einer herkömmlichen Speichervorrichtung 100.
    • 3 veranschaulicht eine Draufsicht eines herkömmlichen Konfigurations-Pinout 300.
    • 4 veranschaulicht eine Draufsicht herkömmlicher Pinbelegungen 400.
    • 5 veranschaulicht eine Querschnittsansicht einer Speichervorrichtung 500 gemäß einer Ausführungsform.
    • 6 veranschaulicht ein beispielhaftes gespiegeltes Konfigurations-Routing 600 gemäß einer Ausführungsform.
    • 7 veranschaulicht eine Draufsicht eines gespiegelten Konfigurations-Pinout 700 gemäß einer Ausführungsform.
    • 8 veranschaulicht eine Draufsicht gespiegelter Pinbelegungen 800 gemäß einer Ausführungsform.
    • 9 veranschaulicht eine Draufsicht eines beispielhaften herkömmlichen Konfigurations-Routing 900.
    • 10 veranschaulicht ein beispielhaftes gespiegeltes Konfigurations-Routing 1000 gemäß einer Ausführungsform.
    • 11 veranschaulicht eine NAND- Speicherpaketpaarkonfiguration 1100 gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • Zwei NAND-Pakete sind auf den gegenüberliegenden Seiten der Leiterplatte angeordnet, wobei das Pinout wie in 5 dargestellt ausgerichtet ist. Die Lösung verwendet ein gespiegeltes Ball-Out-NAND-Paket, sodass Signale von der Leiterplatte unter Verwendung von Standarddurchkontaktierungen direkt in der Z-Ebene verbunden werden können. Die Stichleitungslänge ist auf die Durchkontaktierungslänge beschränkt, wie für D4 in 6 dargestellt, wodurch die Geschwindigkeit der Schnittstelle wesentlich verbessert wird. Eine resultierende Pinbelegung an der Schnittstelle ist in 7 dargestellt.
  • Der neue Ansatz verwendet nur zwei Schichten der Leiterplatte, um Signale zu leiten, während der herkömmliche Ansatz fünf Schichten benötigt. Die Anzahl der verwendeten Durchkontaktierungen reduziert sich auf drei von sieben. Aufgrund der kürzeren Signalwege kann das Signalauge sowohl horizontal als auch vertikal verbreitert werden, wodurch die Leistung der Paketschnittstellen verbessert wird.
  • 1 veranschaulicht eine Querschnittsansicht einer herkömmlichen Speichervorrichtung 100, die eine Leiterplatte (Leiterplatte 104) zwischen einem ersten Halbleiterpaket 106 und einem zweiten Halbleiterpaket 108 zeigt. Das erste Halbleiterpaket 106 und das zweite Halbleiterpaket 108 weisen die gleichen Pinbelegungen (das gleiche Funktionsverhalten, das Pins in der gleichen Position zugeordnet ist) auf, sind jedoch über die Leiterplatte 104 entgegengesetzt zueinander angeordnet. Das erste Halbleiterpaket 106 weist eine Vielzahl von Pins 112 auf (links nach rechts angeordnet A1, A2, A3, A4, A5, A6, A7, A8, A9 und A10), die auf einer ersten Seite 116 der Leiterplatte 104 montiert sind. Das zweite Halbleiterpaket 108 weist eine Vielzahl von Pins 114 auf (links nach rechts angeordnet A10, A9, A8, A7, A6, A5, A4, A3, A2 und AI), die auf der zweiten Seite 110 der Leiterplatte 104 montiert sind. (Es ist nur eine Reihe von Pins gezeigt; jedes Paket weist in der Regel viele solcher Reihen auf.)
  • Das erste Halbleiterpaket 106 und das zweite Halbleiterpaket 108 können NAND-Pakete mit einem JEDEC 170-Pin Ball Grid Array-Pinout (BGA-Pinout) sein, das Pins des Kanals 0, Pins des Kanals 1 und inaktive Pins einschließt. Zum Beispiel sind in der herkömmlichen Speichervorrichtung 100 entsprechende Pins auf gegenüberliegenden NAND-Paketen, wie A4 auf dem ersten Halbleiterpaket 106 und A4 auf dem zweiten Halbleiterpaket 108 und A6 auf dem ersten Halbleiterpaket 106 und A6 auf dem zweiten Halbleiterpaket 108, durch Verbindung 118 bzw. Verbindung 120 vom Controller 102 gekoppelt. Diese Verbindungen durchlaufen mehrere Routingschichten (in der Regel fünf Schichten) durch die Leiterplatte 104, um zwei Speicherkanäle aus den zwei Paketen zu bilden.
  • 2 veranschaulicht eine Draufsicht des herkömmlichen Konfigurations-Routing 200, die die Überlagerung von zwei NAND-Paketen mit auf der Leiterplatte gemäß dem JEDEC 170-Pin BGA-Pinout montierten Pins zeigt, was zu einer nicht gespiegelten Ausrichtung führt. Beim herkömmlichen Konfigurations-Routing 200 erfordert ein Routing vom Controller 204 zu D4 auf einem ersten NAND-Paket (Pin 212 der ersten Seite eines ersten Speicherkanals) Durchkontaktierung 202 ND Durchkontaktierung 206. Ebenso erfordert ein Routing vom Controller 204 zu D4 auf dem zweiten NAND-Paket (Pin 210 der zweiten Seite eines zweiten Speicherkanals) Durchkontaktierung 202 und Durchkontaktierung 206. Weiterhin durchläuft das Routing mehr als zwei Routingschichten der Leiterplatte 104. In ähnlicher Weise erfordert das Routing vom Controller 204 zu P7 auf dem ersten NAND-Paket (Pin 216 der ersten Seite des ersten Speicherkanals) Durchkontaktierung 206 und Durchkontaktierung 208, ebenso wie das Routing vom Controller 204 zu P7 auf dem zweiten NAND-Paket (Pin 214 der zweiten Seite des zweiten Speicherkanals), das wiederum mehr als zwei Routing-Schichten durchläuft.
  • 3 veranschaulicht eine Draufsicht eines herkömmlichen Konfigurations-Pinout 300 eines NAND-Speicherpakets, das entweder als das erste NAND-Paket oder als das zweite NAND-Paket als Teil eines NAND-Flash-Arrays verwendet werden kann. Das herkömmliche Konfigurations-Pinout 300 weist inaktive Pins 302 (punktierte Umrisslinie), Pins 304 des Kanals 1 (durchgezogene Umrisslinie) und Pins 306 des Kanals 0 (gestrichelte Umrisslinie) auf. Im herkömmlichen Konfigurations-Pinout 300 werden Pins 304 des Kanals 1, die den Gitterpositionen F2, F3, E3, D4, D7, E8, F8 und F9 entsprechen, verwendet, um Eingabe/Ausgabe-Kanäle (E/A-Kanäle) (00, 01, 02, 03, 04, 05, 06 und 07) zu bilden, wenn sie mit ihren jeweiligen Pins auf dem gegenüberliegenden NAND-Speicherpaket über die Leiterplatte gekoppelt sind. In ähnlicher Weise werden Pins 306 des Kanals 0, die den Gitterpositionen M9, M8, N8, P7, P4, N3, M3 und M2 entsprechen, verwendet, um E/A-Kanäle (00, 01, 02, 03, 04, 05, 06 und 07) zu bilden, wenn sie mit ihren jeweiligen Pins auf dem gegenüberliegenden NAND-Speicherpaket über die Leiterplatte gekoppelt sind.
  • 4 veranschaulicht eine Draufsicht herkömmlicher Pinbelegungen 400, die Details der einzelnen Pinbelegungen einer 170-Pin-BGA-Konfiguration veranschaulichen. Die Bedeutung der verschiedenen Pin-Etiketten ist im Stand der Technik bekannt und braucht nicht näher erläutert zu werden.
  • 5 veranschaulicht eine Querschnittsansicht einer Speichervorrichtung 500 gemäß einer Ausführungsform. Die Speichervorrichtung 500 schließt ein Halbleiterpaket 508 mit herkömmlicher Pinbelegung mit einer Vielzahl von Pins 512 ein, von denen eine Reihe links nach rechts als A1, A2, A3, A4, A5, A6, A7, A8, A9 und A10 angeordnet dargestellt ist. Das Halbleiterpaket 508 mit herkömmlicher Pinbelegung ist auf der ersten Seite 516 einer Leiterplatte 502 montiert.
  • Ein Halbleiterpaket 510 mit umgekehrter Pinbelegung ist gegenüber dem Halbleiterpaket 508 mit herkömmlicher Pinbelegung auf einer zweiten Seite 518 der Leiterplatte 502 montiert. Das Halbleiterpaket 510 mit umgekehrter Pinbelegung weist auch eine Vielzahl von Pins 514 auf, von denen eine Reihe auch links nach rechts als A10, A9, A8, A7, A6, A5, A4, A3, A2 und A1 angeordnet dargestellt ist. In der Speichervorrichtung 500 weist das Halbleiterpaket 508 mit herkömmlicher Pinbelegung die herkömmlichen Pinbelegungen für ein 170-Pin-JEDEC-NAND-Paket auf, während das Halbleiterpaket 510 mit umgekehrter Pinbelegung intern eingerichtet ist, um die Pinbelegungen umzukehren, sodass die Pins mit den gleichen Funktionszuweisungen über die Leiterplatte 502 gespiegelt werden. Mit anderen Worten ist das Halbleiterpaket 510 mit umgekehrter Pinbelegung intern so eingerichtet, dass die Pin-Funktionsausrichtung ein Spiegelbild der Pin-Funktion in dem Halbleiterpaket 508 mit herkömmlicher Pinbelegung ist.
  • Diese Anordnung ermöglicht es, entsprechende Kanalpins in direkter funktioneller Ausrichtung über die Leiterplatte 502 zu positionieren, was zu kürzeren Stichleitungslängen und vereinfachter Drahtführung vom Controller zu den Pins führt. Zum Beispiel spiegelt Pin A4 auf dem Halbleiterpaket 508 mit herkömmlicher Pinbelegung Pin A7, der eingerichtet ist, um als herkömmlicher Pin A4 auf dem Halbleiterpaket 510 mit umgekehrter Pinbelegung zu fungieren. Somit können die Speicherkanäle, die von den Pins A4 und A7 bedient werden, eine direktere Verbindung 504 verwenden. In ähnlicher Weise spiegelt Pin A6 auf dem Halbleiterpaket 508 mit herkömmlicher Pinbelegung Pin A5, der eingerichtet ist, um als herkömmlicher Pin A6 zu fungieren. Die Speicherkanäle, die von den Pins A5 und A6 bedient werden, können auch eine direktere Verbindung 506 verwenden.
  • 6 veranschaulicht eine Draufsicht einer gespiegelten Routingkonfiguration 600 zwischen Pins eines herkömmlichen Pinbelegungs-NAND-Pakets und eines gespiegelten Pinbelegungs-NAND-Pakets. Die resultierende gespiegelte Pinout-Ausrichtung reduziert die Stichleitungslänge und vereinfacht das Routing vom Controller 602 zum Pin 604 der ersten Seite (entsprechend dem ersten Speicherkanal 610) und zum Pin 606 der zweiten Seite (entsprechend dem zweiten Speicherkanal 612). Der erste Speicherkanal 610 und der zweite Speicherkanal 612 können jeweils nur eine einzige gemeinsame Durchkontaktierung (Durchkontaktierung 608) verwenden, um mit dem Controller 602 zu kommunizieren, wobei keine zusätzlichen Durchkontaktierungen beim Routing vom Controller 602 zu dem Pin 604 der ersten Seite und dem Pin 606 der zweiten Seite erforderlich sind. Außerdem kann das Routing zwischen dem Controller 602 und dem ersten Speicherkanal 610 und dem zweiten Speicherkanal 612 nur in zwei Schichten der Leiterplatte erreicht werden, anstatt bis zu fünf Schichten wie beim herkömmlichen Ansatz zu benötigen.
  • 7 veranschaulicht eine Draufsicht eines gespiegelten Konfigurations-Pinout 700 zwischen einem NAND-Speicherpaket mit einer herkömmlichen Pinbelegung und einem NAND-Speicherpaket mit einer gespiegelten Pinout-Belegung. Das gespiegelte Konfigurations-Pinout 700 weist inaktive Pins 702 (punktierte Umrisslinie), Pins 704 des Kanals 1 (durchgezogene Umrisslinie) und Pins 706 des Kanals 0 (gestrichelte Umrisslinie) auf. In der gespiegelten Pinout-Konfiguration 700 entsprechen Pins 704 des Kanals 1, die den Gitterpositionen F9, F8, E8, D7, D4, E3, F3 und F2 entsprechen, den E/A-Zuweisungen 00, 01, 02, 03, 04, 05, 06 und 07, wenn sie mit Pins auf den Gitterpositionen F2, F3, E3, D4, D7, E8, F8 und F9 auf einem gegenüberliegenden, nicht umgekehrt gepackten NAND über die Leiterplatte gekoppelt sind. In ähnlicher Weise werden Pins 706 des Kanal 0, die den Gitterpositionen M2, M3, N3, P4, P7, N8, M8 und M9 entsprechen, verwendet, um E/A-Zuweisungen (00, 01, 02, 03, 04, 05, 06 und 07) zu bilden, wenn sie mit Pins auf den Gitterpositionen M9, M8, N8, P7, P4, N3, M3 und M2 auf dem gegenüberliegenden, nicht umgekehrt gepackten NAND über die Leiterplatte gekoppelt sind.
  • 8 veranschaulicht eine Draufsicht von gespiegelten Pinbelegungen 800, die einzelne Pinbelegungen einer gespiegelten Konfiguration von 170-Pin-BGA-NAND-Speicherpaketen darstellen. Die Bedeutung der verschiedenen Pin-Etiketten ist im Stand der Technik bekannt und braucht hier nicht näher erläutert zu werden.
  • 9 veranschaulicht eine Draufsicht eines herkömmlichen Konfigurations-Routing 900 von einem Controller 902 zu einem Pin 908 der ersten Seite (für einen ersten Speicherkanal) und zu einem Pin 904 der zweiten Seite (für einen zweiten Speicherkanal) an den Pin-Positionen F2 bzw. F9. Dargestellt ist auch das Routing vom Controller 902 zu einem Pin 906 der ersten Seite (für den ersten Speicherkanal) und einem Pin 910 der zweiten Seite (für den zweiten Speicherkanal) an den Pin-Positionen M2 bzw. M9. Für das Routing zu jedem Pin werden mindestens zwei Durchkontaktierungen benötigt. Für das Routing zum Pin 904 der zweiten Seite und zum Pin 908 der ersten Seite sind Durchkontaktierung 914 und Durchkontaktierung 916 erforderlich. Für das Routing zum Pin 906 der ersten Seite und zum Pin 910 der zweiten Seite sind Durchkontaktierung 916 und Durchkontaktierung 912 erforderlich. Zusätzlich durchläuft das Routing für die Pins drei oder mehr Schichten der Leiterplatte.
  • veranschaulicht eine Draufsicht eines gespiegelten Konfigurations-Routing 1000 mit einer gespiegelten Pinout-Ausrichtung. In dem gespiegelten Konfigurations-Routing 1000 befinden sich die Pinbelegungen in einer gespiegelten Ausrichtung, was dazu führt, dass die Pins 1004 der ersten und der zweiten Seite, die dem ersten Speicherkanal 1010 entsprechen, und die Pins 1008 der ersten und der zweiten Seite, die dem zweiten Speicherkanal 1012 entsprechen, jeweils über die Leiterplatte miteinander ausgerichtet sind. Aufgrund der gespiegelten Pinout-Ausrichtung sind die Verbindungslängen vom Controller 1002 zum ersten Speicherkanal 1010 und zweiten Speicherkanal 1012 im Vergleich zu den Verbindungslängen beim herkömmlichen Konfigurations-Routing 900 reduziert und benötigen nur eine einzige Durchkontaktierung 1006, um kommunizierbar mit dem Controller 1002 zu koppeln. Ferner werden in der Leiterplatte nur zwei Routing-Schichten benötigt, verglichen mit bis zu fünf Routing-Schichten, die bei dem herkömmlichen Ansatz benötigt werden.
  • 11 stellt die NAND-Speicherpaketpaarkonfiguration 1100 zwischen einem herkömmlichen NAND-Paket 1102 und einem gespiegelten NAND-Paket 1104 über eine Leiterplatte 1110 dar. In der NAND-Speicherpaketpaarkonfiguration 1100 entsprechen Gitterpositionen von F9, F8, E8, D7, D4, E3, F3 und F2 auf dem gespiegelten NAND-Paket 1104 den Pins 1106 des Kanals 1 mit der E/A-Zuweisung von 00, 01, 02, 03, 04, 05, 06 und 07 und entsprechen den Gitterpositionen F2, F3, E3, D4, D7, E8, F8 und F9 auf dem herkömmlichen NAND-Paket 1102 mit den gleichen E/A-Zuweisungen. In ähnlicher Weise entsprechen die Gitterpositionen M2, M3, N3, P4, P7, N8, M8 und M9 auf dem gespiegelten NAND-Paket 1104 den Pins 1108 des Kanals 0 mit den E/A-Zuweisungen 00, 01, 02, 03, 04, 05, 06 und 07 und entsprechen den Gitterpositionen M9, M8, N8, P7, P4, N3, M3 und M2 auf dem herkömmlichen NAND-Paket 1102 mit den gleichen E/A-Zuweisungen.
  • Innerhalb dieser Offenbarung können verschiedene Elemente (die unterschiedlich als „Einheiten“, „Schaltungen“, andere Komponenten usw. bezeichnet werden können) als „eingerichtet“ beschrieben oder beansprucht werden, um eine oder mehrere Aufgaben oder Operationen auszuführen. Diese Formulierung - [Element] eingerichtet zum [Ausführen einer oder mehrerer Aufgaben] - bezieht sich hier auf die Struktur (d. h. etwas Physisches, wie eine elektronische Schaltung). Genauer gesagt wird diese Formulierung verwendet, um anzuzeigen, dass diese Struktur angeordnet ist, um die eine oder mehreren Aufgaben während des Betriebs durchzuführen. Eine Struktur kann als „eingerichtet“ bezeichnet werden, um eine Aufgabe auszuführen, auch wenn die Struktur momentan nicht betrieben wird. Eine „Kreditverteilungsschaltung, die eingerichtet ist zum Verteilen von Guthaben auf eine Vielzahl von Prozessorkernen“, soll beispielsweise eine integrierte Schaltung abdecken, die über einen Schaltkreis zum Ausführen dieser Funktion während des Betriebs verfügt, auch wenn die betreffende integrierte Schaltung derzeit nicht verwendet wird (z. B. ist keine Leistungsversorgung daran angeschlossen). Somit nimmt ein Element, das als „eingerichtet zum“ Durchführen einer Aufgabe beschrieben oder rezitiert wird, auf etwas Physisches Bezug, wie eine Vorrichtung, eine Schaltung, einen Speicher zum Speichern von Programmanweisungen, die zum Durchführen der Aufgabe ausführbar sind usw. Diese Formulierung wird hierin nicht verwendet, um auf etwas Immaterielles hinzuweisen.
  • Der Ausdruck „eingerichtet zum“ bedeutet nicht „konfigurierbar zum.“ Ein unprogrammiertes FPGA zum Beispiel würde nicht als „eingerichtet zum“ Ausführen einer bestimmten Funktion betrachtet werden, obwohl es nach der Programmierung „konfigurierbar zum“ Ausführen dieser Funktion sein kann.
  • Die Angabe in den beiliegenden Ansprüchen, dass eine Struktur zum Ausführen einer oder mehrerer Aufgaben „eingerichtet“ ist, ist ausdrücklich dazu gedacht, 35 U.S.C. § 112(f) für dieses Anspruchselement nicht geltend zu machen. Dementsprechend sollten Ansprüche in dieser Anmeldung, die nicht anderweitig das Konstrukt „Mittel zum“ [Ausführen einer Funktion] enthalten, nicht gemäß 35 U.S.C. § 112(f) ausgelegt werden.
  • Wie hierin verwendet, wird der Ausdruck „basierend auf“ verwendet, um einen oder mehrere Faktoren zu beschreiben, die eine Bestimmung beeinflussen. Dieser Ausdruck schließt nicht die Möglichkeit aus, dass zusätzliche Faktoren die Bestimmung beeinflussen können. Das heißt, eine Bestimmung kann ausschließlich auf bestimmten Faktoren oder auf den bestimmten Faktoren sowie anderen, nicht spezifizierten Faktoren basieren. Betrachten wir die Formulierung „A basierend auf B bestimmen“. Dieser Satz besagt, dass B ein Faktor ist, der zur Bestimmung von A verwendet wird oder der die Bestimmung von A beeinflusst. Dieser Satz schließt nicht aus, dass die Bestimmung von A auch auf einem anderen Faktor, wie beispielsweise C, basieren kann. Diese Formulierung gilt auch für eine Ausführungsform, in der A ausschließlich auf der Grundlage von B bestimmt wird. Wie hierin verwendet, ist die Formulierung „basierend auf“ gleichbedeutend mit der Formulierung „basierend zumindest teilweise auf“.
  • Wie hierin verwendet, beschreibt die Formulierung „als Reaktion auf“ einen oder mehrere Faktoren, die einen Effekt auslösen. Diese Formulierung schließt nicht die Möglichkeit aus, dass zusätzliche Faktoren den Effekt beeinflussen oder anderweitig auslösen können. Das heißt, ein Effekt kann ausschließlich als Reaktion auf diese Faktoren oder als Reaktion auf die festgelegten Faktoren sowie andere, nicht festgelegte Faktoren auftreten. Betrachten wir die Formulierung „A als Reaktion auf B ausführen.“ Dieser Satz besagt, dass B ein Faktor ist, der die Leistung von A auslöst. Dieser Satz schließt nicht aus, dass die Ausführung von A auch als Reaktion auf einen anderen Faktor, wie beispielsweise C, erfolgen kann. Diese Formulierung gilt auch für eine Ausführungsform, bei der A ausschließlich als Reaktion auf B ausgeführt wird.
  • Wie hierin verwendet, werden die Begriffe „erste/erster/erstes“, „zweite/zweiter/zweites“ usw. als Bezeichnungen für die anschließenden Substantive verwendet, und implizieren keine Art von Ordnung (z. B. räumlich, zeitlich, logisch usw.), sofern nicht anders angegeben. Beispielsweise können in einer Registerdatei mit acht Registern die Begriffe „erstes Register“ und „zweites Register“ verwendet werden, um auf zwei beliebige der acht Register Bezug zu nehmen, und nicht beispielsweise nur auf die logischen Register 0 und 1.
  • Bei der Verwendung in den Ansprüchen wird der Begriff „oder“ als inklusiv und nicht als exklusiv verwendet. Beispielsweise bedeutet die Formulierung „mindestens einer von x, y oder z“ einen von x, y und z sowie eine beliebige Kombination davon.

Claims (15)

  1. Einrichtung, aufweisend: eine Leiterplatte; ein erstes Halbleiterpaket, aufweisend eine Vielzahl von Pins, die auf einer ersten Seite der Leiterplatte montiert sind; und ein zweites Halbleiterpaket, das auf einer zweiten Seite der Leiterplatte gegenüber der ersten Seite montiert ist, wobei das zweite Halbleiterpaket eine gespiegelte Pinbelegung des ersten Halbleiterpakets aufweist.
  2. Einrichtung nach Anspruch 1, wobei das erste Halbleiterpaket und das zweite Halbleiterpaket jeweils ein NAND-Speicherpaket aufweisen.
  3. Einrichtung nach Anspruch 2, wobei das NAND-Speicherpaket 170 Pins aufweist.
  4. Einrichtung nach Anspruch 1, wobei die Leiterplatte Signal-Routing zu dem ersten Halbleiterpaket und dem zweiten Halbleiterpaket in nur zwei Schichten verwendet.
  5. Einrichtung nach Anspruch 1, weiterhin aufweisend: einen Controller; und Routing vom Controller zu jedem Paar entsprechender Pinbelegungen auf dem ersten Halbleiterpaket und dem zweiten Halbleiterpaket unter Verwendung einer einzigen Durchkontaktierung.
  6. Einrichtung gemäß Anspruch 5, weiterhin aufweisend: wobei das Routing vom Controller zu dem ersten Halbleiterpaket und dem zweiten Halbleiterpaket nur zwei Schichten in der Leiterplatte verwendet.
  7. Einrichtung nach Anspruch 1, weiterhin aufweisend: einen Controller; und wobei eine Stichleitungslänge für das Routing zwischen dem Controller und dem ersten Halbleiterpaket und dem Controller und dem zweiten Halbleiterpaket auf eine Durchkontaktierungslänge der Leiterplatte begrenzt ist.
  8. Speichervorrichtung, aufweisend: mindestens zwei NAND-Speicherpakete, die paarweise einander gegenüberliegend auf einer Leiterplatte montiert sind; und wobei eines der NAND-Speicherpakete jedes Paars eine gespiegelte Pinbelegung des anderen der NAND-Speicherpakete des Paars aufweist.
  9. Einrichtung nach Anspruch 8, wobei jedes der NAND-Speicherpakete einen Speicherkanal aufweist.
  10. Einrichtung nach Anspruch 8, wobei jedes der NAND-Speicherpakete ein JEDEC 170 Pin-Paket paketiert.
  11. Einrichtung nach Anspruch 8, wobei die Leiterplatte Signal-Routing in nur zwei Schichten zu jedem der NAND-Speicherpakete verwendet.
  12. Einrichtung nach Anspruch 8, weiterhin aufweisend: einen Controller; und Routing vom Controller zu jedem der NAND-Speicherpakete unter Verwendung nur einer einzigen Durchkontaktierung pro Pin der NAND-Speicherpakete.
  13. Einrichtung gemäß Anspruch 12, weiterhin aufweisend: wobei das Routing vom Controller zu jedem der NAND-Speicherpakete nur zwei Schichten in der Leiterplatte verwendet.
  14. Einrichtung nach Anspruch 8, weiterhin aufweisend: einen Controller; und wobei eine Stichleitungslänge für das Routing zwischen dem Controller und den NAND-Speicherpaketen auf eine Durchkontaktierungslänge der Leiterplatte begrenzt ist.
  15. Einrichtung, aufweisend: Steuermittel; und Mittel zum Montieren eines ersten Halbleiterpakets und eines zweiten Halbleiterpakets, die jeweils mindestens 170 Pins einander gegenüberliegend auf einer Leiterplatte aufweisen, sodass das Routing von dem Steuermittel zu jedem Halbleiterpaket eine einzige Durchkontaktierung pro Pin und nur zwei Routing-Schichten in der Leiterplatte verwendet.
DE112019005359.0T 2019-05-01 2019-12-17 Halbleiterpackungskonfiguration für reduzierte durchkontaktierungs- und routingschichtanforderungen Withdrawn DE112019005359T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/400,708 2019-05-01
US16/400,708 US20200349984A1 (en) 2019-05-01 2019-05-01 Semiconductor package configuration for reduced via and routing layer requirements
PCT/US2019/066912 WO2020222880A1 (en) 2019-05-01 2019-12-17 Semiconductor package configuration for reduced via and routing layer requirements

Publications (1)

Publication Number Publication Date
DE112019005359T5 true DE112019005359T5 (de) 2021-07-08

Family

ID=73016585

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019005359.0T Withdrawn DE112019005359T5 (de) 2019-05-01 2019-12-17 Halbleiterpackungskonfiguration für reduzierte durchkontaktierungs- und routingschichtanforderungen

Country Status (3)

Country Link
US (1) US20200349984A1 (de)
DE (1) DE112019005359T5 (de)
WO (1) WO2020222880A1 (de)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303366A (ja) * 1997-04-30 1998-11-13 Mitsubishi Electric Corp 半導体装置
WO1999024896A1 (fr) * 1997-11-06 1999-05-20 Hitachi, Ltd. Processeur d'informations
US6285558B1 (en) * 1998-09-25 2001-09-04 Intelect Communications, Inc. Microprocessor subsystem module for PCB bottom-side BGA installation
DE10238812B4 (de) * 2002-08-23 2005-05-25 Infineon Technologies Ag Halbleiterspeichervorrichtung mit veränderbarer Kontaktbelegung und entsprechende Halbleitervorrichtung
JP2009038112A (ja) * 2007-07-31 2009-02-19 Toshiba Corp プリント配線板構造および電子機器
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지

Also Published As

Publication number Publication date
WO2020222880A1 (en) 2020-11-05
US20200349984A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
DE102006051514B4 (de) Speichermodul und Verfahren zum Betreiben eines Speichermoduls
DE102004045527B4 (de) Konfigurierbare Logikschaltungsanordnung
DE10139085A1 (de) Leiterplattensystem, Verfahren zum Betreiben eines Leiterplattensystems, Leiterplatteneinrichtung und deren Verwendung, und Halbleitervorrichtung und deren Verwendung
DE10036934A1 (de) Hauptplatine
DE102009030524A1 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chiplagen
DE4017902A1 (de) Zusatzkarte mit automatischer anpassung an die schlitzposition
DE4027510A1 (de) Ic mit testfunktion
DE102014005557A1 (de) Numerische Steuervorrichtung
DE102020113949A1 (de) Interconnect von Fabric-Die zu Fabric-Die für modularisierte integrierte Schaltungsvorrichtungen
DE102007035180B4 (de) Speichermodul
DE3739993C2 (de)
DE3543471C1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE10334531A1 (de) Speichermodul und Speichersystem, geeignet für einen Hochgeschwindigkeitsbetrieb
DE112019005359T5 (de) Halbleiterpackungskonfiguration für reduzierte durchkontaktierungs- und routingschichtanforderungen
DE10105627B4 (de) Mehrfachanschlussspeichereinrichtung, Verfahren und System zum Betrieb einer Mehrfachanschlussspeichereinrichtung
DE4408695C1 (de) Mehrtorige Datenspeicheranordnung und Verfahren zum Betrieb derselben
DE10238812A1 (de) Halbleiterspeichervorrichtung mit veränderbarer Kontaktbelegung und entsprechende Halbleitervorrichtung
DE2848621C2 (de) Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung
DE10338675A1 (de) Reserve-Eingangs-/Ausgangs-Puffer
DE10127195A1 (de) Prozessor mit interner Speicherkonfiguration
DE69720092T2 (de) Mehrchipmodul
WO1999032988A1 (de) Vorrichtung zum hierarchischen verbinden einer mehrzahl von funktionseinheiten in einem prozessor
DE10300030A1 (de) DMA-Modul und Betriebsverfahren hierfür
EP1256168B1 (de) Systemträger für frei programmierbare bausteine
DE10223167A1 (de) Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MEWBURN ELLIS LLP, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee