DE112018001151T5

DE112018001151T5 - Lastansteuervorrichtung

Info

Publication number: DE112018001151T5
Application number: DE112018001151.8T
Authority: DE
Inventors: Takayuki Nakashima; Yohei Okuno
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2017-03-29
Filing date: 2018-03-29
Publication date: 2019-12-05
Also published as: JP6762419B2; CN110463039A; WO2018181815A1; JPWO2018181815A1; CN110463039B; US11038341B2; US20200014194A1

Abstract

Offenbart wird eine Lastansteuervorrichtung mit einer Logikeinheit 30 zum Ein-/Ausschalten eines mit einer Last verbundenen Schaltelements, die beinhaltet: eine Schaltsignalerzeugungsschaltung (31) zum Erzeugen eines Schaltsignals (S3), so dass das Schaltelement standardmäßig in einer Zeitdauer von dem Zeitpunkt, zu dem die Stromversorgung eingeschaltet wird, bis zu einer externen Rücksetzlösung durch einen Mikrocomputer (d.h, während S10 = H und XRST = L ist) Ein-gelassen wird; eine Überstromschutzschaltung (32) zum Durchführen einer Ausgangsbeschränkung des Schaltsignals (S3), um das Schaltelement im Ansprechen auf ein Überstromerfassungssignal (S60) zwangsweise auszuschalten; und eine Verriegelungsschaltung (33) zum Durchführen einer Ausgangsbeschränkung des Schaltsignals (S3), um das Schaltelement zwangsweise auszuschalten, wobei das Überstromerfassungssignal (S60) als Verriegelungstrigger dient, in einer Zeitdauer vom Einschalten der Stromversorgung bis zum Lösen der externen Rücksetzung durch den Mikrocomputer.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft eine Lastansteuervorrichtung.
Hintergrund der Erfindung
Herkömmlicherweise ist eine Lastansteuervorrichtung, die eine Last durch Ein-/Ausschalten eines Schaltelements ansteuert, mit der Funktion versehen, das Schaltelement zwangsweise auszuschalten, wenn ein Überstrom durch das Schaltelement fließt (= Überstromschutzfunktion).
Ein Beispiel für die damit verbundene konventionelle Technologie ist im Patentdokument 1 unten offenbart.
Literaturverzeichnis
Patentdokumente
Patentdokument 1: Veröffentlichung der japanischen Patentanmeldung Nr. 2012-039761
Zusammenfassung der Erfindung
Technisches Problem
Herkömmliche Lastansteuergeräte haben jedoch den Nachteil, dass die Überstromschutzfunktion während einer Rücksetzperiode, die unmittelbar nach dem Einschalten der Stromversorgung ist, inaktiv ist. So haben die konventionellen Lastansteuervorrichtungen, wenn sie dort eingesetzt werden, wo es notwendig ist, ein Schaltelement in der Rücksetzperiode im eingeschalteten Zustand zu halten, noch einen Spielraum zur Verbesserung der Sicherheit.
Die hierin offenbarte Erfindung wurde im Hinblick auf das oben genannte von den Erfindern der Erfindung gefundene Problem durchgeführt, und eine Aufgabe ist es, eine Lastansteuervorrichtung bereitzustellen, die in der Lage ist, auch in der Rücksetzperiode einen Überstromschutz durchzuführen.
Lösung des Problems
Gemäß einem Aspekt der vorliegenden Offenbarung beinhaltet eine Lastansteuervorrichtung einen Ansteuerabschnitt mit einem mit einer Last verbundenen Schaltelement, einen Logikabschnitt, der zum Ein-/Ausschalten des Schaltelements konfiguriert ist, und einen Überstromerfassungsabschnitt, der zum Überwachen eines durch das Schaltelement fließenden Stroms und zum Erzeugen eines Überstromerfassungssignals konfiguriert ist. Hier beinhaltet der Logikabschnitt eine Schaltsignalerzeugungsschaltung, die konfiguriert ist, um ein Schaltsignal zu erzeugen, um das Schaltelement standardmäßig bzw. per Voreinstellung in einem Einschaltzustand zu halten, von wenn die Stromversorgung eingeschaltet wird, bis ein externer Reset (eine externe Rücksetzung) durch einen Mikrocomputer gelöst wird, eine Überstromschutzschaltung, die konfiguriert ist, um eine Ausgangsbeschränkung des Schaltsignals durchzuführen, um das Schaltelement als Reaktion bzw. im Ansprechen auf das Überstromerfassungssignal zwangsweise auszuschalten, nachdem der externe Reset gelöst wurde, und eine Verriegelungsschaltung, die konfiguriert ist, um eine Ausgangsbeschränkung des Schaltsignals durchzuführen, um das Schaltelement zwangsweise auszuschalten, wobei das Überstromerfassungssignal als Latch-Trigger (Verriegelungstrigger) dient, vom Einschalten der Stromversorgung bis zum Lösen des externen Resets durch den Mikrocomputer (erste Konfiguration).
In der Lastansteuervorrichtung mit der ersten Konfiguration wird bevorzugt, dass die Verriegelungsschaltung ein D-Flip-Flop beinhaltet, dessen Datenanschluss zu einer Latch-Output-Zeit bzw. einer Latch-Ausgabe-Zeit auf einem Logikpegel fixiert ist, dessen Taktanschluss das Überstromerfassungssignal empfängt, dessen Reset-Anschluss ein externes Rücksetzsignal vom Mikrocomputer empfängt und dessen Ausgangsanschluss ein Latch-Signal ausgibt, und ein Logikgatter, das konfiguriert ist, um das Schaltsignal zu einer Abschaltzeit auf einem Logikpegel zu fixieren, wenn das externe Rücksetzsignal zu einer Reset-Zeit auf einem Logikpegel liegt und auch das Latchsignal zu der Latch-Output-Zeit auf einem Logikpegel liegt (zweite Konfiguration).
In der Lastansteuervorrichtung mit der ersten oder zweiten Konfiguration wird bevorzugt, dass die Überstromschutzschaltung konfiguriert ist, um die Ausgangsbegrenzung des Schaltsignals zu starten, wenn das Überstromerfassungssignal über eine vorgegebene Maskenzeit auf einem Logikpegel zu einer Zeit, zu der ein Überstrom erfasst wird, gehalten wurde (dritte Konfiguration).
In der Lastansteuervorrichtung mit einer der ersten bis dritten Konfigurationen wird bevorzugt, dass, wenn seit Beginn der Ausgangsbeschränkung des Schaltsignals eine vorbestimmte Zwangsabschaltzeit verstrichen ist, die Überstromschutzschaltung die Ausgangsbeschränkung des Schaltsignals löst (vierte Konfiguration).
In der Lastansteuervorrichtung mit einer der ersten bis vierten Konfigurationen wird bevorzugt, dass der Ansteuerabschnitt in einer H-Brückenanordnung konfiguriert wird, die als das Schaltelement ein erstes oberes Schaltelement und ein erstes unteres Schaltelement, die mit einem ersten Anschluss der Last verbunden sind, sowie ein zweites oberes Schaltelement und ein zweites unteres Schaltelement, die mit einem zweiten Anschluss der Last verbunden sind, beinhaltet und dass der logische Abschnitt vom Einschalten der Stromversorgung bis zum Lösen des externen Resets (der externen Rücksetzung) durch den Mikrocomputer sowohl das erste obere Schaltelement als auch das zweite obere Schaltelement in einem Aus-Zustand hält und sowohl das erste untere Schaltelement als auch das zweite untere Schaltelement in einem Ein-Zustand hält (fünfte Konfiguration).
In der Lastansteuervorrichtung mit der fünften Konfiguration wird bevorzugt, dass die Verriegelungsschaltung vom Einschalten der Stromversorgung bis zum Lösen der externen Rücksetzung durch den Mikrocomputer die Ausgangsbegrenzung des Schaltsignals durchführt, um so das erste untere Schaltelement und das zweite untere Schaltelement mit dem Überstromerfassungssignal, das als ein Latch-Trigger dienst, zwangsweise auszuschalten (sechste Konfiguration).
In der Lastansteuervorrichtung mit der fünften oder sechsten Konfiguration wird bevorzugt, dass der Überstromerfassungsabschnitt eine Vielzahl von Erfassungsschaltungen beinhaltet, die jeweils konfiguriert sind, um einen Strom zu überwachen, der durch ein entsprechendes des ersten oberen Schaltelements, des zweiten oberen Schaltelements, des ersten unteren Schaltelements und des zweiten unteren Schaltelements fließt (siebte Konfiguration).
Gemäß einem weiteren Aspekt der vorliegenden Offenbarung beinhaltet eine elektronische Vorrichtung eine Last, wobei die Lastansteuervorrichtung eine der ersten bis siebten Konfigurationen aufweist, wobei die Lastansteuervorrichtung zum Ansteuern der Last konfiguriert ist, und einen Mikrocomputer, der zum Zuführen eines externen Rücksetzsignals zu der Lastansteuervorrichtung konfiguriert ist (achte Konfiguration).
In der elektronischen Vorrichtung mit der achten Konfiguration wird bevorzugt, dass die Last ein Motor ist (neunte Konfiguration).
Gemäß einem weiteren Aspekt der vorliegenden Offenbarung beinhaltet ein Fahrzeug die elektronische Vorrichtung mit der neunten Konfiguration, und eine Batterie, die konfiguriert ist, um die elektronische Vorrichtung mit Strom zu versorgen (zehnte Konfiguration).
Vorteilhafte Effekte der Erfindung
Nach der hier offenbarten Erfindung ist es möglich, eine Lastansteuervorrichtung bereitzustellen, die in der Lage ist, auch in einer Rücksetzperiode einen Überstromschutzvorgang durchzuführen.
Figurenliste

1 ist ein Blockdiagramm, das eine gesamte Konfiguration einer elektronischen Vorrichtung darstellt.
2 ist ein Wellenformdiagramm zur Veranschaulichung eines Gate-Signal-Erzeugungsbetriebs in jedem Betriebmodus.
3A ist ein schematisches Diagramm, das einen Ansteuerstromweg in einem Vorwärtsdrehmodus darstellt.
3B ist ein schematisches Diagramm, das einen Ansteuerstromweg in einem Rückwärtsdrehmodus darstellt.
3C ist ein schematisches Diagramm, das einen Ansteuerstromweg in einem Bremsmodus darstellt.
3D ist ein schematisches Diagramm, das einen Ansteuerstrompfad in einem Ruhezustand darstellt.
4 ist ein Schaltplan, der ein Konfigurationsbeispiel für einen Überstromerfassungsabschnitt darstellt.
5 ist ein Blockdiagramm, das eine erste Ausführungsform eines Logikabschnitts darstellt.
6 ist ein Zeitdiagramm, das ein Beispiel für einen Überstromschutzbetrieb zeigt, der in einer stabilen Periode durchgeführt wird.
7 ist ein Zeitdiagramm, das ein Beispiel für einen Überstromschutzbetrieb beim Start zeigt.
8 ist ein Blockdiagramm, das eine zweite Ausführungsform des Logikabschnitts zeigt.
9 ist ein Zeitdiagramm, das ein verbessertes Beispiel für den Überstromschutzbetrieb beim Start zeigt.
10 ist eine Außenansicht eines Fahrzeugs, die ein Konfigurationsbeispiel des Fahrzeugs zeigt.

Beschreibung der Ausführungsformen
<Elektronische Vorrichtung>
1 ist ein Blockdiagramm, das eine gesamte Konfiguration einer elektronischen Vorrichtung darstellt. Die elektronische Vorrichtung 100 des vorliegenden Konfigurationsbeispiels beinhaltet eine Motoransteuervorrichtung 1, einen Mikrocomputer 2, einen Motor 3 und eine Stromversorgungsvorrichtung 4.
Die Motoransteuervorrichtung 1, die arbeitet, indem sie mit einer Eingangsspannung Vin und einer Versorgungsspannung Vcc versorgt wird, ist ein Beispiel für eine Lastansteuervorrichtung, die konfiguriert ist, um den Motor 3 gemäß einem externen Steuersignal XCTRL und einem externen Rücksetzsignal XRST anzusteuern, von denen beide vom Mikrocomputer 2 empfangen werden.
Der Mikrocomputer 2 arbeitet, indem er mit der Versorgungsspannung Vcc versorgt wird, und steuert im Allgemeinen den Betrieb der elektronischen Vorrichtung 100. Bei der Steuerung der Ansteuerung des Motors 3 liefert der Mikrocomputer 2 beispielsweise das externe Steuersignal XCTRL und das externe Rücksetzsignal XRST an die Motoransteuervorrichtung 1. Das externe Steuersignal XCTRL beinhaltet Steuerbefehle zum Festlegen des Betriebsmodus des Motors 3 (eines Vorwärtsdrehmodus FWD, eines Rückwärtsdrehmodus REV, eines Bremsmodus BRK, eines Leerlaufmodus IDL), der Drehgeschwindigkeit usw. des Motors 3. Andererseits ist das externe Rücksetzsignal XRST ein Binärsignal zum Zurücksetzen der Motoransteuervorrichtung 1 in den Ausgangszustand.
Der Motor 3 ist eine Last, die von der Motoransteuervorrichtung 1 angesteuert wird. In dem in der Figur gezeigten Beispiel wird als Motor 3 ein einphasiger bürstenbehafteter Gleichstrommotor verwendet, der sich in eine Richtung dreht, die einem durch eine Motorwicklung fließenden Strom entspricht.
Die Stromversorgungsvorrichtung 4 ist eine Halbleitervorrichtung (ein so genanntes Regler-IC), die aus der Eingangsspannung Vin eine gewünschte Versorgungsspannung Vcc erzeugt, um die resultierende Versorgungsspannung Vcc an die Motoransteuervorrichtung 1 und den Mikrocomputer 2 zu liefern.
<Motoransteuervorrichtung>
Nachstehend wird eine detaillierte Beschreibung einer Konfiguration und eines Betriebs der Motoransteuervorrichtung 1 unter Bezugnahme auf 1 angegeben. Die Motoransteuervorrichtung 1 des vorliegenden Konfigurationsbeispiels ist eine Halbleitervorrichtung (ein so genanntes Motortreiber-IC), in die ein Einschalt-Rücksetzabschnitt (Power On Reset Abschnitt) 10, ein Oszillationsabschnitt 20, ein Logikabschnitt 30, ein Vor-Ansteuerabschnitt 40, ein Ansteuerabschnitt 50 und ein ÜberstromErfassungsabschnitt 60 integriert sind.
Der Einschalt-Rücksetzabschnitt (Power On Reset Abschnitt) 10 überwacht die Versorgungsspannung Vcc und erzeugt ein Einschalt-Rücksetz(Power-On-Reset)-Signal S10. Das Power-On-Reset-Signal S10 ist auf einem niedrigem Pegel (= der Logikpegel zu einem Zeitpunkt des Power-On-Resets bzw. der Einschalt-Rücksetzung), wenn die Versorgungsspannung Vcc niedriger als eine Schwellenspannung Vth ist, und auf einem hohen Pegel (= der Logikpegel zu einem Zeitpunkt, an dem der Power-On-Reset (Einschalt-Rücksetzung) gelöst wird), wenn die Versorgungsspannung Vcc höher als die Schwellenspannung Vth ist.
Der Oszillationsabschnitt 20 erzeugt ein Taktsignal S20 mit einer Oszillationsfrequenz fc und liefert das Taktsignal S20 an den Logikabschnitt 20. Das Taktsignal S20 wird als Treiber- bzw. Ansteuertakt für den Logikabschnitt 20 verwendet. Dabei wird der Oszillationsabschnitt 20 entsprechend dem externen Rücksetzsignal XRST zurückgesetzt. Insbesondere stoppt der Oszillationsabschnitt 20 den taktgenerierenden Betrieb, wenn sich das externe Rücksetzsignal XRST auf einem niedrigem Pegel (= der Logikpegel zu einem Zeitpunkt einer externen Rücksetzung) befindet, und führt den taktgenerierenden Betrieb durch, wenn sich das externe Rücksetzsignal XRST auf einem hohem Pegel (= der Logikpegel zu einem Zeitpunkt, zu dem der externe Reset (die externe Rücksetzung) gelöst wird).
Der Logikabschnitt 30 ist ein Schaltungsabschnitt, der zum Steuern des Ein- und Ausschaltens der im Ansteuerabschnitt 50 enthaltenen Transistoren 51 bis 54 durch Anlegen der Versorgungsspannung Vcc angeordnet ist, und erzeugt Schaltsignale S1 bis S4 gemäß dem externen Steuersignal XCTRL. Hier wird der Logikabschnitt 30 gemäß dem Power-On-Reset-Signal S10 und dem externen Reset-Signal (dem externen Rücksetz-Signal) XRST zurückgesetzt. Weiterhin ist der Logikabschnitt 30 auch mit einer Funktion zum Begrenzen der Ausgänge der Schaltsignale S1 bis S4 als Reaktion auf ein Überstromerfassungssignal S60 (= die so genannte Überstromschutzfunktion) versehen. Beschreibungen einer Konfiguration und einer Bedienung des Logikbereichs 30 werden nachstehend angegeben.
Der Vor-Ansteuerabschnitt 40 ist ein Schaltungsabschnitt zum tatsächlichen Ansteuern der Transistoren 51 bis 54 gemäß den Schaltsignalen S1 bis S4 und beinhaltet die Vor-Treiber 41 bis 44. Die Vor-Treiber 41 bis 44 erzeugen Gate-Signale G1 bis G4 beim Empfangen der Schaltsignale S1 bis S4 und geben die Schaltsignale S1 bis S4 an die Transistoren 51 bis 54 aus.
Der Ansteuerabschnitt 50 beinhaltet die vier Transistoren 51 bis 54 (PMOSFETs 51 und 52 sowie NMOSFETs 53 und 54), die mit dem Motor 3 in einer H-Brückenanordnung verbunden sind. Dabei entspricht der Transistor 51 einem ersten oberen Schaltelement, das mit einer ersten Klemme (= einer Applikationsklemme, an die eine Ausgangsspannung VP angelegt wird) des Motors 3 verbunden ist. Der Transistor 52 entspricht einem zweiten oberen Schaltelement, das mit einer zweiten Klemme (= einer Applikationsklemme, an die eine Ausgangsspannung VN angelegt wird) des Motors 3 verbunden ist. Der Transistor 53 entspricht einem ersten unteren Schaltelement, das mit der ersten Klemme des Motors 3 verbunden ist. Der Transistor 54 entspricht einem zweiten unteren Schaltelement, das mit der zweiten Klemme des Motors 3 verbunden ist.
Die spezifischen Verbindungsbeziehungen zwischen den Elementen stellen sich wie folgt dar. Sourcen und Backgates der Transistoren 51 und 52 sind an eine Eingangsklemme angeschlossen (= eine Applikationsklemme, an die die Eingangsspannung Vin angelegt wird). Sourcen und Backgates der Transistoren 53 und 54 sind an eine Erdungsklemme angeschlossen (= eine Applikationsklemme, an die eine Erdungsspannung GND angelegt wird). Die Drains der Transistoren 51 und 53 sind mit einer ersten Ausgangsklemme verbunden, an die die erste Klemme des Motors 3 extern angeschlossen ist. Die Drains der Transistoren 52 und 54 sind mit einer zweiten Ausgangsklemme verbunden, an die die zweite Klemme des Motors 3 extern angeschlossen ist.
Gates der Transistoren 51 bis 54 sind jeweils mit den Ausgangsklemmen der Vor-Treiber 41 bis 44 (= Applikationsklemmen, an denen die Gate-Signale G1 bis G4 jeweils angelegt werden) verbunden. Hier befinden sich die Transistoren 51 und 52 in einem Aus-Zustand, wenn die Gate-Signale G1 und G2 auf einem hohem Pegel sind, und sind in einem Ein-Zustand, wenn die Gate-Signale G1 und G2 auf einem niedrigem Pegel sind. Andererseits befinden sich die Transistoren 53 und 54 in dem EIN-Zustand, wenn die Gate-Signale G3 und G4 auf einem hohem Pegel sind, und sind im AUS-Zustand, wenn die Gate-Signale G3 und G4 auf einem niedrigem Pegel sind.
Der Überstromerfassungsabschnitt 60 beinhaltet Erfassungsschaltungen 61 bis 64, die individuell jeweils die Ausgangsströme I1 bis I4 überwachen, die jeweils durch die Transistoren 51 bis 54 fließen, und gibt das Überstromerfassungssignal S60 entsprechend den jeweiligen Erfassungsergebnissen aus. Das Überstromerfassungssignal S60 ist auf einem niedrigem Pegel (= der Logikpegel zu einem Zeitpunkt, zu dem kein Überstrom erfasst wird), wenn kein Überstrom in einer der Erfassungsschaltungen 61 bis 64 erfasst wird, und ist auf einem hohem Pegel (= der Logikpegel zu einem Zeitpunkt, zu dem ein Überstrom erfasst wird), wenn ein Überstrom in mindestens einer der Erfassungsschaltungen 61 bis 64 erfasst wird. Dies soll jedoch nicht dazu dienen, das Verfahren zum Erfassen eines Überstroms zu begrenzen; beispielsweise kann ein Senkungsstrom, der vom Ansteuerabschnitt 50 zur Erdungsklemme fließt, überwacht werden, um dadurch einen Überstrom einheitlich zu erfassen. Weiterhin sind in der vorliegenden Figur zur besseren Veranschaulichung Erfassungssignale von den Erfassungsschaltungen 61 bis 64 in ein System des ÜberstromErfassungssignals S60 integriert, das dem Logikabschnitt 30 zugeführt wird, aber stattdessen können vier Systeme der von den Erfassungsschaltungen 61 bis 64 jeweils erzeugten Erfassungssignale einzeln dem Logikabschnitt 30 zugeführt werden. Es sei darauf hingewiesen, dass es zur Vermeidung von Fehlfunktionen, die auf Rauschen usw. zurückzuführen sind, wünschenswert ist, dass der Logikabschnitt 30 im ausgeschalteten Zustand den Überstromschutzbetrieb nicht durchführt, selbst wenn ein Überstrom erfasst wird.
<Betriebsmodi>
2 ist ein Wellenformdiagramm zur Veranschaulichung eines Gate-Signal-Erzeugungsvorgangs in den verschiedenen Betriebsmodi (Vorwärtsdrehmodus FWD, Rückwärtsdrehmodus REV, Bremsmodus BRK, Leerlaufmodus IDL). 3A bis 3D sind schematische Diagramme, die die Ansteuerstromwege in den jeweiligen Betriebsmodi (Vorwärts-, Rückwärts-, Brems- und Leerlaufmoden) darstellen.
Im Vorwärtsdrehmodus (FWD) werden die Gate-Signale G1 bis G4 so erzeugt, dass die Transistoren 51 und 54 eingeschaltet und die Transistoren 52 und 53 ausgeschaltet werden. Bei einer solchen Gate-Ansteuerung fließt ein Ansteuerstrom in dem durch den gestrichelten Linienpfeil in 3A angegebenen Weg, um die Vorwärtsdrehung des Motors 3 zu bewirken.
Im Rückwärtsdrehmodus (REV) werden die Gate-Signale G1 bis G4 erzeugt, um die Transistoren 51 und 54 auszuschalten und die Transistoren 52 und 53 einzuschalten. Bei einer solchen Gate-Ansteuerung fließt ein Ansteuerstrom in dem durch den gestrichelten Linienpfeil in 3B angegebenen Weg, um die Rückwärtsdrehung des Motors 3 zu bewirken.
Im Bremsendrehmodus (BRK) werden die Gate-Signale G1 bis G4 erzeugt, um die Transistoren 51 und 52 auszuschalten und die Transistoren 53 und 54 einzuschalten. Bei einer solchen Gate-Ansteuerung werden die beiden Klemmen des Motors 3 über den durch den gestrichelten Linienpfeil in 3C angegebenen Weg mit der Erdungsklemme kurzgeschlossen, um den Motor 3 zu bremsen.
Im Leerlaufmodus (IDL) werden die Gate-Signale G1 bis G4 erzeugt, um alle Transistoren 51 bis 54 auszuschalten. Bei einer solchen Gate-Ansteuerung fließt ein gegenläufiger elektromotorischer Strom in dem durch den Pfeil mit der unterbrochenen Linie in 3D angegebenen Weg (= ein Weg über Körperdioden der Transistoren 51 bis 54), um das Leerlaufen des Motors 3 zu bewirken, zusammen mit dem die Energierückgewinnung durchgeführt wird. Hier wird in einem Fall, in dem keine Energierückgewinnung durchgeführt wird, einfach der Motor 3 in einen freien Zustand gebracht.
<Überstromerfassungsabschnitt>
4 ist ein Schaltbild, das ein Konfigurationsbeispiel für den Überstromerfassungsabschnitt 60 zeigt. Der Überstromerfassungsabschnitt 60 des vorliegenden Konfigurationsbeispiels beinhaltet zusätzlich zu den oben beschriebenen Erfassungsschaltungen 61 bis 64 ein ODER-Gatter 65. In der vorliegenden Figur wird aus Gründen der Übersichtlichkeit das ODER-Gatter 65 als Komponente des Überstromerfassungsabschnitts 60 dargestellt, aber dies soll nicht die Konfiguration der Motoransteuervorrichtung 1 einschränken, und das ODER-Gatter 65 kann eine Komponente des Logikabschnitts 30 sein.
Die Erfassungsschaltungen 61 bis 64 überwachen jeweils die Ausgangsströme I1 bis I4 und erzeugen jeweils Erfassungssignale S61 bis S64. Die Erfassungssignale S6* (mit * = 1 bis 4, dies gilt im Folgenden in diesem Absatz) sind jeweils auf einem niedrigem Pegel (= dem Logikpegel zu einem Zeitpunkt, zu dem kein Überstrom erfasst wird), wenn die Ausgangsströme I* kleiner als die Schwellenströme Ith* sind, und sind jeweils auf einem hohem Pegel (= dem Logikpegel zu einem Zeitpunkt, zu dem ein Überstrom erfasst wird), wenn die Ausgangsströme I* kleiner als die Schwellenströme Ith* sind.
Das ODER-(OR)-Gatter 65 führt eine ODER-Verknüpfung der Erfassungssignale S61 bis S64 durch, um dadurch das Überstromerfassungssignal S60 zu erzeugen. Dementsprechend ist das Überstromerfassungssignal S60 auf einem niedrigen Pegel (dem Logikpegel zu dem Zeitpunkt, zu dem kein Überstrom erfasst wird), wenn die Erfassungssignale S61 bis S64 alle auf einem niedrigen Pegel sind, und auf einem hohen Pegel (= dem Logikpegel zu dem Zeitpunkt, zu dem ein Überstrom erfasst wird), wenn mindestens eines der Erfassungssignale S61 bis S64 auf einem hohem Pegel ist. Hier können für den Fall, dass das ODER-Gate 65 eine Komponente des Logikabschnitts 30 ist, die Erfassungssignale S61 bis S64 einzeln dem Logikabschnitt 30 zugeführt werden.
Als nächstes wird eine detaillierte Beschreibung der Konfigurationen und Funktionsweise der Erfassungsschaltungen 61 bis 64 angegeben, wobei insbesondere die mit den Transistoren 51 und 53 verbundenen Erfassungsschaltungen 61 und 63 als Beispiele dienen.
Die Erfassungsschaltung 61 beinhaltet einen Vergleicher 61a, eine Spannungsversorgung 61 b, einen Transistor 61 c und einen Widerstand 61d.
Ein positiver Anschluss der Spannungsversorgung 61b und ein erster Anschluss des Widerstandes 61d sind beide mit der Source des Transistors 51 verbunden. Ein negativer Anschluss der Spannungsversorgung 61b ist als Applikationsklemme, an die eine Schwellenspannung Vth1 (< Vin) angelegt wird, mit einem nichtinvertierenden Eingangsanschluss (+) des Vergleichers 61a verbunden. Ein zweiter Anschluss des Widerstandes 61d ist jeweils mit einem invertierenden Eingangsanschluss (-) des Vergleichers 61a und einer Source des Transistors 61c verbunden. Eine Drain des Transistors 61c ist mit der Drain des Transistors 51 verbunden. Ein Gate des Transistors 61c ist mit der Applikationsklemme verbunden, an die das Gate-Signal G1 angelegt wird. Ein Ausgangsanschluss des Vergleichers 61a entspricht einem Ausgangsanschluss, von dem das Erfassungssignal S61 ausgegeben wird.
In der Erfassungsschaltung 61 des vorliegenden Konfigurationsbeispiels befindet sich der Transistor 61c in einem Aus-Zustand in einer Hochpegelperiode des Gate-Signals G1 und ist in einem Ein-Zustand in einer Niedrigpegelperiode des Gate-Signals G1. Das heißt, der Transistor 61c wird synchron zum Transistor 51 ein- und ausgeschaltet. Dementsprechend ist eine an den invertierenden Eingangsanschluss (-) des Vergleichers 61a angelegte Monitorspannung Vm1 gleich der Ausgangsspannung VP, wenn sich der Transistor 51 im Ein-Zustand befindet, und wenn sich der Transistor 51 im Aus-Zustand befindet, wird die Monitorspannung Vm1 über den Widerstand 61d auf die Eingangsspannung Vin herauf gezogen.
Hier weist die Monitorspannung Vm1, die im eingeschalteten Zustand des Transistors 51 erhalten wird, einen Spannungswert (= Vin-I1×Ron1, wobei Ron1 ein EIN-Widerstand des Transistors 51 ist) auf, der um eine Spannung über den beiden Anschlüssen des Transistors 51 niedriger ist als die Eingangsspannung Vin. Das heißt, unter der Annahme, dass der EIN-Widerstand Ron1 des Transistors 51 einen konstanten Wert aufweist, nimmt die im EIN-Zustand des Transistors 51 erhaltene Monitorspannung Vm1 mit steigendem Ausgangsstrom I1 ab.
Dementsprechend ist es durch Vergleichen der Monitorspannung Vm1 mit der Schwellenspannung Vth1 unter Verwendung des Vergleichers 61a möglich zu bestimmen, ob sich der Ausgangsstrom I1 in einem Überstromzustand befindet oder nicht.
Genauer gesagt befindet sich das Erfassungssignal S61 auf einem hohem Pegel (= dem Logikpegel zum Zeitpunkt des Erfassens eines Überstroms), wenn die Monitorspannung Vm1 niedriger als die Schwellenspannung Vth1 ist, und das Erfassungssignal S61 ist auf einem niedrigem Pegel (= dem Logikpegel zum Zeitpunkt des Erfassens keines Überstroms), wenn die Monitorspannung Vm1 höher als die Schwellenspannung Vth1 ist. Das heißt, das Erfassungssignal S61 ist auf einem hohem Pegel, wenn der Ausgangsstrom I1 größer als ein Schwellenstrom Ith1 (=(Vin-Vth1)/Ron1) ist, und das Erfassungssignal S61 ist auf einem niedrigem Pegel, wenn der Ausgangsstrom I1 kleiner als der Schwellenstrom Ith1 ist.
Die Erfassungsschaltung 63 des vorliegenden Konfigurationsbeispiels beinhaltet einen Vergleicher 63a, eine Spannungsversorgung 63b, einen Transistor 63c und einen Widerstand 63d.
Ein negativer Anschluss der Spannungsversorgung 63b und ein erster Anschluss des Widerstandes 63d sind beide mit der Source des Transistors 53 verbunden. Ein positiver Anschluss der Spannungsversorgung 63b ist als Applikationsklemme, an die eine Schwellenspannung Vth3 (> GND) angelegt wird, mit einem invertierenden Eingangsanschluss (-) des Vergleichers 63a verbunden. Ein zweiter Anschluss des Widerstandes 63d ist sowohl mit einem nichtinvertierenden Eingangsanschluss (+) des Vergleichers 63a als auch mit einer Source des Transistors 63c verbunden. Eine Drain des Transistors 63c ist mit der Drain des Transistors 53 verbunden. Ein Gate des Transistors 63c ist mit dem Applikationsanschluss verbunden, an den das Gate-Signal G3 angelegt wird. Ein Ausgangsanschluss des Vergleichers 63a entspricht einem Ausgangsanschluss, von dem das Erfassungssignal S63 ausgegeben wird.
In der Erfassungsschaltung 63 des vorliegenden Konfigurationsbeispiels befindet sich der Transistor 63c im EIN-Zustand in einer Hochpegelperiode des Gate-Signals G3 und ist im AUS-Zustand in einer Niedrigpegelperiode des Gate-Signals G3. Das heißt, der Transistor 63c wird synchron zum Transistor 53 ein- und ausgeschaltet. Dementsprechend ist eine an den nichtinvertierenden Eingangsanschluss (+) des Vergleichers 63a angelegte Monitorspannung Vm3 gleich der Ausgangsspannung VP, wenn sich der Transistor 53 im Ein-Zustand befindet, und wenn sich der Transistor 53 im Aus-Zustand befindet, wird die Monitorspannung Vm3 über den Widerstand 63d auf die Erdungsspannung GND (= 0 V) heruntergezogen.
Hier weist die Monitorspannung Vm3, die im eingeschalteten Zustand des Transistors 53 erhalten wird, einen Spannungswert (= 13×Ron3, wobei Ron3 ein EIN-Widerstand des Transistors 53 ist) auf, der um eine Spannung an den beiden Anschlüssen des Transistors 53 höher ist als die Erdungsspannung GND. Das heißt, unter der Annahme, dass der Einschaltwiderstand Ron3 des Transistors 53 einen konstanten Wert hat, steigt die im Einschaltzustand des Transistors 53 erhaltene Monitorspannung Vm3 mit steigendem Ausgangsstrom I3 an.
Dementsprechend ist es durch Vergleich der Monitorspannung Vm3 mit der Schwellenspannung Vth3 unter Verwendung des Vergleichers 63a möglich, zu bestimmen, ob sich der Ausgangsstrom I3 im Überstromzustand befindet oder nicht.
Genauer gesagt befindet sich das Erfassungssignal S63 auf einem hohem Pegel (= dem Logikpegel zum Zeitpunkt des Erfassens eines Überstroms), wenn die Monitorspannung Vm3 höher als die Schwellenspannung Vth3 ist, und das Erfassungssignal S63 ist auf einem niedrigem Pegel (= dem Logikpegel zum Zeitpunkt des Erfassens keines Überstroms), wenn die Monitorspannung Vm3 niedriger als die Schwellenspannung Vth3 ist. Das heißt, das Erfassungssignal S63 ist auf einem hohem Pegel, wenn der Ausgangsstrom I3 größer als ein Schwellenstrom Ith3 (= Vth3/Ron3) ist, und das Erfassungssignal S63 ist auf einem niedrigem Pegel, wenn der Ausgangsstrom I3 kleiner als der Schwellenstrom Ith3 ist.
Bei der Konfiguration, bei der ein Überstrom durch Verwendung der EIN-Widerstände der Transistoren 51 und 53 erfasst wird, ist es also nicht erforderlich, einen Abtastwiderstand in die Strompfade einzufügen, in denen die Ausgangsströme I1 und I3 fließen, was zu niedrigeren Kosten und geringerem Stromverbrauch beiträgt.
Es sei darauf hingewiesen, dass die gleichen Konfigurationen wie die Erfassungsschaltungen 61 und 63 in die Erfassungsschaltungen 62 und 64 übernommen werden können, die jeweils mit den Transistoren 52 und 54 verbunden sind. Das heißt, Konfigurationen und Betriebsvorgänge der Erfassungsschaltungen 62 und 64 können verstanden werden, indem man bezüglich der Bezugszeichen und -zahlen in der obigen Beschreibung die Ziffern „1“ und „3“ durch „2“ und „4“ ersetzt und die Ausgangsspannung „VP“ durch die Ausgangsspannung „VN“ ersetzt. Dadurch entfallen die überlappenden Beschreibungen.
<Logikabschnitt (Erste Ausführungsform)>
5 ist ein Blockdiagramm, das eine erste Ausführungsform (insbesondere um eine Schaltsignal-S3-Ausgangsstufe) des Logikabschnitts 30 darstellt. Der Logikabschnitt 30 der vorliegenden Ausführungsform beinhaltet eine Schaltsignalerzeugungsschaltung 31 und eine Überstromschutzschaltung 32.
Die Schaltersignalerzeugungsschaltung 31 beinhaltet ein D-Flip-Flop 31A und UND-Gatter 31B und 31C.
Ein Datenanschluss (D) des D-Flip-Flops 31A empfängt ein internes Steuersignal Sctrl. Das interne Steuersignal Sctrl ist ein Binärsignal zum Bestimmen des Logikpegels des Schaltsignals S3 gemäß dem externen Steuersignal XCTRL, und das interne Steuersignal Sctrl wird in einem nicht veranschaulichten inneren Schaltkreis erzeugt. Ein Taktanschluss des D-Flip-Flops 31A empfängt das Taktsignal S20. Ein Setzanschluss des D-Flip-Flops 31A empfängt ein UND-Signal SB. Ein Ausgangsanschluss (Q) des D-Flip-Flops 31A gibt ein Verriegelungssignal (Latch-Signal) SA aus.
Das so angeschlossene D-Flip-Flop 31A verriegelt bzw. hält und gibt das interne Steuersignal Sctrl aus, wobei eine Impulsflanke des Taktsignals S20 als Latch-Trigger dient, um dadurch das Latch-Signal SA zu erzeugen. In einer Niedrigpegelperiode des UND-Signals SB wird jedoch das Latch-Signal SA auf einen hohen Pegel gesetzt, ohne vom Logikpegel des internen Steuersignals Sctrl abhängig zu sein.
Das UND-Gatter 31B führt eine UND-Verknüpfung des Einschaltrücksetzsignals S10 und des externen Rücksetzsignals XRST durch, um dadurch das UND-Signal SB zu erzeugen. Dementsprechend ist das UND-Signal SB auf einem niedrigem Pegel (= dem Logikpegel zu einem Zeitpunkt eines Resets d.h. einer Rücksetzung), wenn mindestens eines des Einschaltrücksetzsignals S10 und des externen Rücksetzsignals XRST auf einem niedrigem Pegel ist, und das UND-Signal SB ist auf einem hohem Pegel (= dem Logikpegel zu einem Zeitpunkt, zu dem der Reset gelöst wird), wenn das Einschaltrücksetzsignal S10 und das externe Rücksetzsignal XRST beide auf einem hohem Pegel sind.
Das UND-Gatter 31C führt eine UND-Verknüpfung des Einschaltrücksetzsignals S10, des Verriegelungssignals (Latch-Signals) SA und eines Überstromschutzsignals S32 durch, um dadurch das Schaltsignal S3 zu erzeugen. Dementsprechend ist das Schaltsignal S3 auf einem niedrigem Pegel, wenn mindestens eines dieser drei Signale auf einem niedrigem Pegel ist, und das Schaltsignal S3 ist auf einem hohem Pegel, wenn diese drei Signale alle auf einem hohem Pegel sind.
Die Überstromschutzschaltung 32 beinhaltet einen ersten Timer 32a, ein UND-Gatter 32b, einen zweiten Timer 32c und ein RS-Flipflop 32d.
Der erste Timer 32a startet einen Zählvorgang zum Zählen einer Maskenzeit T1 (z.B. 10 µs), wenn das Überstromerfassungssignal S60 auf einen hohen Pegel gestiegen ist (= den Logikpegel zu einem Zeitpunkt, zu dem ein Überstrom erfasst wird), und wenn der Zählvorgang abgeschlossen ist, hebt der erste Timer 32a ein erstes Timersignal Sa auf einen hohen Pegel. Hier empfängt ein Reset-Anschluss des ersten Timers 32a das UND-Signal SB, und ist in einer Niedrigpegelperiode des UND-Signals SB ist auf einem niedrigen Pegel, wird das erste Timersignal Sa wird auf einen niedrigen Pegel zurückgesetzt.
Das UND-Gatter 32b führt eine UND-Verknüpfung des Überstromerfassungssignals S60 und des ersten Timersignals Sa durch, um dadurch ein UND-Signal Sb zu erzeugen. Dementsprechend ist das UND-Signal Sb auf einem niedrigem Pegel, wenn mindestens eines der Überstromerfassungssignale S60 und das erste Timersignal Sa auf einem niedrigem Pegel ist (= dem Logikpegel zu einem Zeitpunkt, zu dem kein Überstrom erfasst wird) ist, und das UND-Signal Sb ist auf einem hohem Pegel, wenn das Überstromerfassungssignal S60 und das erste Timersignal Sa beide auf einem hohem Pegel (= dem Logikpegel zu einem Zeitpunkt, zu dem ein Überstrom erfasst wird) sind.
Der zweite Timer 32c startet einen Zählbetrieb zum Zählen einer Zwangsabschaltzeit T2 (z.B. 255 µs), wenn das erste Timersignal Sa auf einen hohen Pegel gestiegen ist, und wenn der Zählvorgang abgeschlossen ist, erhöht er ein zweites Timersignal Sc auf einen hohen Pegel. Hier empfängt ein Reset-Anschluss des zweiten Timers 32c das UND-Signal SB, und in einer Niedrigpegelperiode des UND-Signals SB wird das zweite Timersignal Sc auf einen niedrigen Pegel zurückgesetzt.
Ein Setzanschluss (S) des RS-Flip-Flops 32d empfängt das UND-Signal Sb. Ein Rücksetzanschluss (R) des RS-Flip-Flops 32d empfängt das zweite Timersieignal Sc. Ein invertierender Ausgangsanschluss (QB) des RS-Flip-Flops 32d gibt das Überstromschutzsignal S32 aus.
Das so angeschlossene RS-Flip-Flop 32d setzt das Überstromschutzsignal S32 als Reaktion auf eine steigende Flanke des UND-Signals Sb auf einen niedrigen Pegel und setzt das Überstromschutzsignal S32 als Reaktion auf eine steigende Flanke des zweiten Timersignals Sc auf einen hohen Pegel zurück. Hier befinden sich in einer Niedrigpegelperiode des UND-Signals SB das UND-Signal Sb und das zweite Timersignal Sc beide auf einem niedrigen Pegel. Dementsprechend befindet sich das Überstromschutzsignal S32 in einem Zustand, in dem es auf einen hohen Pegel zurückgesetzt wird.
In der vorliegenden Figur ist aus Gründen der Übersichtlichkeit nur die Ausgangsstufe des Schaltsignals S3 dargestellt, aber die Konfiguration, wie in der vorliegenden Figur dargestellt, kann auch in anderen Ausgangsstufen übernommen werden. Das heißt, Konfigurationen und Operationen anderer Ausgangsstufen können verstanden werden, indem man bezüglich der Bezugszeichen und -nummern in der obigen Beschreibung „S3“ im Schaltsignal S3 durch „S1“, „S2“ oder „S4“ ersetzt. Dadurch entfallen die überlappenden Beschreibungen.
6 ist ein Zeitablaufdiagramm, das ein Beispiel für den Überstromschutzbetrieb in einer stabilen Periode zeigt (S10=H, XRST=H). In der Figur sind von oben nach unten das Schaltsignal S3 (also das Gate-Signal G3), die Monitorspannung Vm3, das Überstromerfassungssignal S60, das erste Timersignal Sa, das UND-Signal Sb, das zweite Timersignal Sc und das Überstromschutzsignal S32 dargestellt.
Wenn zum Zeitpunkt t11 das Schaltsignal S3 auf einen hohen Pegel angehoben wird, wird der Transistor 53 eingeschaltet und der Ausgangsstrom I3 beginnt zu fließen, so dass die Monitorspannung Vm3 zu steigen beginnt. Zu diesem Zeitpunkt ist die Monitorspannung Vm3 niedriger als die Schwellenspannung Vth3, und somit befindet sich das Überstromerfassungssignal S60 auf einem niedrigen Pegel, und das erste Timersignal Sa, das UND-Signal Sb und das zweite Timersignal Sc sind alle auf einem niedrigem Pegel. Dementsprechend wird das Überstromschutzsignal S32 auf einem hohem Pegel gehalten, so dass eine Ausgangsbeschränkung (= Fixierung auf einen niedrigen Pegel) des Schaltsignals S3 nicht durchgeführt wird.
Dann steigt der Ausgangsstrom I3 an und wenn zum Zeitpunkt t12 die Monitorspannung Vm3 höher wird als die Schwellenspannung Vth3, steigt das Überstromerfassungssignal S60 auf einen hohen Pegel. Zu diesem Zeitpunkt wird jedoch das erste Timersignal Sa auf einem niedrigen Pegel gehalten, so dass das UND-Signal Sb und das zweite Timersignal Sc beide auf niedrigem Pegel bleiben. Dementsprechend wird das Überstromschutzsignal S32 auf einem hohem Pegel gehalten.
Wenn die Maskenzeit T1 seit dem Zeitpunkt t12 verstrichen ist, wobei das Überstromerfassungssignal S60 auf einem hohen Pegel gehalten wird, dann steigt zum Zeitpunkt t13 das erste Timersignal Sa auf einen hohen Pegel. Dadurch steigt das UND-Signal Sb auf einen hohen Pegel an, so dass das Überstromschutzsignal S32 auf einen niedrigen Pegel zurückgesetzt wird. Zu diesem Zeitpunkt wird das Schaltsignal S3 ohne Abhängigkeit vom Logikpegel des Latch-Signals SA auf einen niedrigen Pegel abgesenkt und der Transistor 53 wird zwangsweise abgeschaltet (siehe gestrichelte Linie des Schaltsignals S3). Dadurch wird der Strompfad des Ausgangsstroms I3 unterbrochen und somit wird ein weiterer Anstieg des Ausgangsstroms I3 (= Überstrom) verhindert.
Somit startet die Überstromschutzschaltung 32 die Ausgangsbegrenzung bzw. -beschränkung des Schaltsignals S3, wenn das Überstromerfassungssignal S60 über die Maskenzeit T1 auf einem hohen Pegel gehalten wurde. Bei einer solchen Konfiguration wird die Ausgangsbeschränkung des Schaltsignals S3 nicht gestartet, auch wenn dem Überstromerfassungssignal S60 ein Rauschen geringer als die Maskenzeit T1 überlagert wird. Dadurch wird die Überstromschutzschaltung 32 rauschfester.
Wenn hier zusammen mit der Abschaltung des Ausgangsstroms I3 zum Zeitpunkt t13 die Monitorspannung Vm3 niedriger wird als die Schwellenspannung Vth3, fällt das Überstromerfassungssignal S60 auf einen niedrigen Pegel, und damit fallen sowohl das erste Timersignal Sa als auch das UND-Signal Sb ebenfalls auf einen niedrigen Pegel. Andererseits wird das Überstromschutzsignal S32 auf einem niedrigen Pegel gehalten, bis das zweite Timersignal Sc auf einen hohen Pegel ansteigt und somit wird der Überstromschutzbetrieb fortgesetzt.
Nach Ablauf der Zwangsabschaltzeit T2 ab dem Zeitpunkt t13 steigt das zweite Timersignal Sb zum Zeitpunkt t14 auf einen hohen Pegel an, wodurch das Überstromschutzsignal S32 auf einen hohen Pegel zurückgesetzt wird. Dadurch wird die Ausgangsbegrenzung bzw. -beschränkung des Schaltsignals S3 aufgehoben d.h. gelöst und damit wird die Ein-/Ausschaltung des Transistors 53 neu gestartet.
Somit löst die Überstromschutzschaltung 32 die Ausgangsbegrenzung des Schaltsignals S3 automatisch, wenn seit Beginn der Ausgangsbegrenzung des Schaltsignals S3 die Zwangsabschaltzeit T2 abgelaufen ist. Mit einer solchen Konfiguration wird auch nach dem Start des Überstromschutzes regelmäßig versucht, die Ansteuerung des Motors 3 neu zu starten, und so ist es beispielsweise auch in einem Fall, in dem die Ansteuerung des Motors 3 aufgrund eines vorübergehenden Überstroms gestoppt wurde, möglich, dass sich die Ansteuerung des Motors 3 selbst schnell erholt, wenn der Überstrom nicht mehr fließt. Dies trägt dazu bei, die Ansteuerstabilität des Motors 3 zu verbessern.
7 ist ein Zeitablaufdiagramm, das ein Beispiel für den Überstromschutzbetrieb beim Hochfahren der elektronischen Vorrichtung 100 zeigt. In der Figur sind von oben nach unten die Eingangsspannung Vin, die Versorgungsspannung Vcc, das Einschaltrücksetzsignal S10, das externe Rücksetzsignal XRST, die Schaltsignale S1 und S2, die Schaltsignale S3 und S4, der Betriebmodus MODE, das Überstromerfassungssignal S60 und das Überstromschutzsignal S32 dargestellt.
Wenn zum Zeitpunkt t21 die Eingangsspannung Vin der elektronischen Vorrichtung 100 zugeführt wird, startet die Stromversorgungsvorrichtung 4 und zum Zeitpunkt t22 beginnt die Versorgungsspannung Vcc zu steigen. Wenn dann zum Zeitpunkt t23 die Versorgungsspannung Vcc höher wird als die Schwellenspannung Vth, vergeht eine Signalverzögerungszeit T3 innerhalb einer Einschaltrücksetzschaltung 10 bis zum Zeitpunkt t24, bei dem das Einschaltrücksetzsignal S10 auf einen hohen Pegel (= den Logikpegel zu einem Zeitpunkt, zu dem die Einschaltrücksetzung gelöst d.h. freigegeben wird) ansteigt.
Hier befindet sich vor dem Zeitpunkt t24 die Motoransteuervorrichtung 1 in einem Nicht-Betriebszustand. Dementsprechend befinden sich die internen Signale (die Schaltsignale S1 bis S4, das Überstromerfassungssignal S60, das Überstromschutzsignal S32) der Motoransteuervorrichtung 1 alle in einem logisch instabilen Zustand, so dass sich die beiden Anschlüsse des Motors 3 in einem hochohmigen Zustand (Hi-Z) befinden (siehe schraffierte Bereiche in der Figur).
Nachdem die Stromversorgungsvorrichtung 4 zum Zeitpunkt t22 startet, wird eine vorgegebene Einschaltzeit T4 (mehrere zehn ms bis mehrere hundert ms) benötigt, damit die Grundeinstellung und dergleichen des Mikrocomputers 2 zum Zeitpunkt t25 abgeschlossen ist. Zudem wird das externe Rücksetzsignal XRST auf einem niedrigen Pegel (=dem Logikpegel zu einem Zeitpunkt einer externen Rücksetzung) gehalten.
Dementsprechend bleibt die Motoransteuervorrichtung 1 auch nachdem das Einschaltrücksetzsignal S10 zum Zeitpunkt t24 auf einen hohen Pegel ansteigt, in einem externen Rücksetzzustand, bis das externe Rücksetzsignal XRST zum Zeitpunkt t25 auf einen hohen Pegel ansteigt.
Hier hält der Logikabschnitt 30 (insbesondere die Schaltsignalerzeugungsschaltung 31) die Schaltsignale S1 bis S4 alle auf einem hohen Pegel, um die Transistoren 51 und 52 standardmäßig in einem Aus-Zustand zu halten und die Transistoren 53 und 54 standardmäßig in einem Ein-Zustand zu halten.
Der oben beschriebene Standard-Ausgabevorgang wird mit Bezug auf 5, auf die bereits oben Bezug genommen wurde, näher beschrieben. Vom Einschalten der Stromversorgung bis zum Lösen des externen Resets durch den Mikrocomputer 2 (d.h. während sich das Einschaltrücksetzsignal S10 auf einem hohen Pegel befindet und sich das externe Rücksetzsignal XRST auf einem niedrigen Pegel befindet) befindet sich das UND-Signal SB auf einem niedrigem Pegel, so dass sich das Verriegelungssignal (Latch-Signal) SA und das Überstromschutzsignal S32 beide auf einem hohen Pegel befinden. Dementsprechend sind die drei Signale (S10, SA, S32), die das UND-Gatter 31C empfängt, alle auf einem hohen Pegel, und somit befindet sich das Schaltsignal S3 auf einem hohen Pegel. Dies gilt für die anderen Schaltsignale S1, S2 und S4.
Mit einem solchen Standard-Ausgangsbetrieb ist es möglich, den Motor 3 in den Bremsmodus zu versetzen (siehe 2 und 3C), um den Motor 3 sicher im Stillstand zu halten, während sich die Motoransteuervorrichtung 1 in einem externen Rücksetzzustand befindet. Dies trägt dazu bei, die Sicherheit der elektronischen Vorrichtung 100 zu erhöhen.
In einer externen Rücksetzperiode (XRST = L) der Motoransteuervorrichtung 1 befindet sich jedoch, wie bereits oben erwähnt, die Überstromschutzschaltung 32 des Logikabschnitts 30 in einem externen Rücksetzzustand, so dass der Überstromschutzbetrieb nicht gestartet werden kann. Mit anderen Worten, die Überstromschutzschaltung 32 ist eine Schaltung, die konfiguriert ist, um den Überstromschutzbetrieb nur nach dem Lösen der externen Rücksetzung durchzuführen, und ist daher nicht in der Lage, die Erzeugung von Überstrom in der externen Rücksetzperiode zu reduzieren.
Angenommen, es ist z.B. in der externen Rücksetzperiode der Motoransteuervorrichtung 1 (siehe Zeit tx in 7) eine Störung der Stromversorgung (= Kurzschluss zum Applikationsanschluss der Eingangsspannung Vin oder zu einem diesem gleichwertigen Hochpotentialanschluss) an dem ersten Anschluss des Motors 3 aufgetreten. In diesem Fall ist der Ausgangsstrom 13, der über den Transistor 53 fließt, der eingeschaltet wurde, um den Motor 3 in den Bremsmodus (BRK) zu versetzen, zu hoch. In diesem Zustand steigt das Überstromerfassungssignal S60 auf einen hohen PEgel an, aber der Logikabschnitt 30 (insbesondere die Überstromschutzschaltung 32) bleibt weiterhin im externen Rücksetzustand. Daher ist es zum Zeitpunkt tx nicht möglich, einen geeigneten Überstromschutz zu starten.
Wenn dann zum Zeitpunkt t25 das externe Rücksetzsignal XRST auf einen hohen Pegel angehoben wird, wird der externe Reset des Logikabschnitts 30 freigegeben d.h. gelöst, und damit ist es endlich möglich, den Überstromschutz zu starten. Insbesondere wird durch zwangsweises Ausschalten der Transistoren 53 und 54 der Leerlaufzustand gestartet (siehe 2 und 3D), bei dem die Anschlüsse des Motors 3 beide geöffnet sind. Die vorliegende Figur zeigt zur Veranschaulichung, wie der Überstromschutz ohne Verzögerung nach dem Lösen der externen Rücksetzung zum Zeitpunkt t25 gestartet wird, aber tatsächlich wird, wie in 6 bereits oben erwähnt, der Überstromschutz zu einem Zeitpunkt gestartet, an dem die Maskenzeit T1 seit dem Zeitpunkt t25 verstrichen ist, und der Überstromschutz wird mit einem mehr verzögerten Timing gestartet.
Da also beim Logikabschnitt 30 der vorliegenden Ausführungsform die Überstromschutzfunktion in der externen Rücksetzphase, die unmittelbar nach dem Einschalten der Stromversorgung erfolgt, nicht aktiv ist, tritt eine Verzögerung beim Start des Überstromschutzes auf. Insbesondere in einem Fall, bei dem eine fehlerhafte Anomalie der Stromversorgung bereits vor dem Einschalten der Stromversorgung aufgetreten ist, fließt über einen langen Zeitraum hinweg ein Überstrom ohne Einschränkung weiter, so dass die Möglichkeit einer Zerstörung der Motoransteuervorrichtung 1, einer anormalen Wärmeentwicklung in der Motoransteuervorrichtung 1 usw. besteht.
So kann man erkennen, dass zur Erhöhung der Sicherheit der elektronischen Vorrichtung 100, wo es notwendig ist, die Transistoren 53 und 54 in der externen Rücksetzperiode im eingeschalteten Zustand zu halten, noch ein Verbesserungspotenzial im Logikabschnitt 30 der Motoransteuervorrichtung 1 besteht.
<Logikabschnitt (Zweite Ausführungsform)>
8 ist ein Blockdiagramm, das eine zweite Ausführungsform des Logikabschnitts 30 darstellt. Der Logikabschnitt 30 der vorliegenden Ausführungsform, der auf der oben beschriebenen ersten Ausführungsform ( 5) basiert, ist dadurch gekennzeichnet, dass er ferner eine Verriegelungsschaltung (Latch-Schaltung) 33 beinhaltet. Somit entfallen die überlappenden Beschreibungen, indem den gleichen Komponenten wie in 5 die gleichen Bezugszeichen wie in der ersten Ausführungsform gegeben werden, und die folgende Beschreibung wird sich hauptsächlich auf die Besonderheit der zweiten Ausführungsform konzentrieren.
Die Verriegelungsschaltung 33 beinhaltet einen Inverter 33x, ein D-Flip-Flop 33y und ein NAND-Gate 33z.
Der Inverter 33x invertiert die Logik des externen Rücksetzsignals XRST, um dadurch ein invertiertes Signal Sx zu erzeugen. Dementsprechend ist das invertierte Signal Sx auf einem niedrigen Pegel, wenn das externe Rücksetzsignal XRST auf einem hohen Pegel ist, und das invertierte Signal Sx ist auf einem hohen Pegel, wenn das externe Rücksetzsignal XRST auf einem niedrigen Pegel ist.
Ein Datenanschluss (D) des D-Flip-Flop 33y ist auf die Versorgungsspannung Vcc (den Logikpegel zu einem Zeitpunkt der Latch-Ausgabe) gezogen. Ein Taktanschluss des D-Flip-Flop 33y empfängt das Überstromerfassungssignal S60. Eine Reset-Klemme des D-Flip-Flop 33y empfängt das invertierte Signal Sx. Eine Ausgangsklemme (Q) des D-Flip-Flop 33y gibt das Verriegelungssignal (Latch-Signal) Sy aus.
Das so angeschlossene D-Flip-Flop 33y hebt das Verriegelungssignal Sy auf einen hohen Pegel an, wobei eine steigende Flanke des Überstromerfassungssignals S60 als Latch-Trigger dient. In einer Niedrigpegelperiode des invertierten Signals Sx (d.h. zu einem Zeitpunkt, zu dem der externe Reset gelöst wird und damit das externe Reset-Signal XRST auf einem hohen Pegel steht) wird das Latch-Signal Sy jedoch auf einen niedrigen Pegel zurückgesetzt.
Das NAND-Gate 33z führt einen NAND-Betrieb des invertierten Signals Sx und des Verriegelungssignals Sy durch, um dadurch ein zweites Überstromschutzsignal S33 zu erzeugen. Dementsprechend ist das zweite Überstromschutzsignal S33 auf einem hohen Pegel, wenn mindestens eines der invertierten Signale Sx und das Verriegelungssignal Sy auf einem niedrigen Pegel ist, und das zweite Überstromschutzsignal S33 ist aruf einem niedrigen Pegel, wenn das invertierte Signal Sx und das Verriegelungssignal Sy beide auf einem hohen Pegel sind.
Das zweite Überstromschutzsignal S33 wird dem UND-Gatter 31C zugeführt, ebenso wie das Einschaltrücksetzsignal S10, das Verriegelungssignal SA und das Überstromschutzsignal S32. Das UND-Gatter 31C führt eine UND-Verknüpfung dieser vier Signale (S1, SA, S32, S33) durch, um dadurch das Schaltsignal S3 zu erzeugen. Dementsprechend ist das Schaltsignal S3 auf einem niedrigen Pegel, wenn mindestens eines dieser vier Signale auf einem niedrigen Pegel ist, und das Schaltsignal S3 ist auf einem hohen Pegel, wenn diese vier Signale alle auf einem hohen Pegel sind.
In der vorliegenden Figur ist aus Gründen der Übersichtlichkeit nur die Ausgangsstufe des Schaltsignals S3 dargestellt, aber die in der vorliegenden Figur dargestellte Konfiguration kann in die Ausgangsstufe des Schaltsignals S4 übernommen werden. In diesem Fall kann eine Konfiguration und ein Betrieb der Ausgangsstufe des Schaltsignals S4 verstanden werden, indem bezüglich der Bezugszeichen und -nummern in der obigen Beschreibung „S3“ im Schaltsignal S3 durch „S4“ ersetzt wird. Dadurch entfallen die überlappenden Beschreibungen. Andererseits kann in den Ausgangsstufen der Schaltsignale S1 und S2 die in 5 dargestellte Konfiguration übernommen werden. Das heißt, es genügt, die Verriegelungsschaltung 33 für jeden der Transistoren 53 und 54 (= entsprechend den unteren Schaltern des Ansteuerabschnitts 50) vorzusehen, die in der externen Rücksetzperiode im eingeschalteten Zustand gehalten werden.
9 ist ein Zeitdiagramm, das ein verbessertes Beispiel für den Überstromschutzbetrieb beim Hochfahren d.h. Starte der elektronischen Vorrichtung 100 zeigt. In der Figur sind von oben nach unten die Eingangsspannung Vin, die Versorgungsspannung Vcc, das Einschaltrücksetzsignal S10, das externe Rücksetzsignal XRST, die Schaltsignale S1 und S2, die Schaltsignale S3 und S4, der Betriebsmodus MODE, das Überstromerfassungssignal S60, das Überstromschutzsignal S32 und das zweite Überstromschutzsignal S33 dargestellt.
Hier hat der Überstromschutzbetrieb viel mit dem in 7 dargestellten Überstromschutzbetrieb gemeinsam, so dass die überlappenden Beschreibungen so weit wie möglich weggelassen werden, so dass in der folgenden Beschreibung der Schwerpunkt auf der Beschreibung eines Betriebs der Verriegelungsschaltung (Latch-Schaltung) 33 liegt, wobei das Augenmerk auf dem zweiten Überstromschutzsignal S33 gerichtet wird.
Es sei angenommen, dass, wie in 7, in der externen Rücksetzperiode der Motoransteuervorrichtung 1 (siehe Zeit tx in 9) eine Energieversorungsstörung an dem ersten Anschluss des Motors 3 aufgetreten ist. In diesem Fall ist der Ausgangsstrom I3, der durch den Transistor 53 fließt, zu hoch, so dass das Überstromerfassungssignal S60 auf ein hohen Pegel ansteigt.
Zu diesem Zeitpunkt wird in der Verriegelungsschaltung 33 das Verriegelungssignal Sy auf einen hohen Pegel angehoben, wobei das Überstromerfassungssignal S60 als Latch-Trigger dient und somit das zweite Überstromschutzsignal S33 ohne Verzögerung auf einen niedrigen Pegel fällt. Dementsprechend wird das Schaltsignal S3 ohne Abhängigkeit vom Logikpegel des Latch-Signals SA auf einen niedrigen Pegel fallen gelassen und der Transistor 53 wird zwangsweise abgeschaltet (siehe gestrichelte Linie des Schaltsignals S3). Dadurch wird der Strompfad des Ausgangsstroms I3 unterbrochen und somit wird ein weiterer Anstieg des Ausgangsstroms I3 (= Überstrom) verhindert.
So wird in der Verriegelungsschaltung 33 vom Einschalten der Stromversorgung bis zum Lösen des externen Resets durch den Mikrocomputer 2 die Ausgangsbegrenzung des Schaltsignals S3 so vorgenommen, dass der Transistor 53 zwangsweise abgeschaltet wird, wobei das Überstromerfassungssignal S60 als Auslöser dient, ohne auf die Lösung des externen Resets zu warten.
Auch in der für den Transistor 54 vorgesehenen Verriegelungsschaltung wird die oben beschriebene Ausgangsbeschränkung des Schaltsignals S4 durchgeführt. Dementsprechend wird nach der Zeit tx durch zwangsweises Ausschalten der beiden Transistoren 53 und 54 der Leerlaufzustand gestartet (siehe 2 und 3D), bei dem die Anschlüsse des Motors 3 beide geöffnet sind.
Wenn dann zum Zeitpunkt t25 das externe Rücksetzsignal XRST auf einen hohen Pegel angehoben wird, wird das D-Flip-Flop 33y der Verriegelungsschaltung 33 zurückgesetzt und somit steigt das zweite Überstromschutzsignal S33 auf einen hohen Pegel an, und der Überstromschutzbetrieb durch die Verriegelungsschaltung 33 ist beendet.
Andererseits kann die Überstromschutzschaltung 32 beim Lösen der externen Rücksetzung den Überstromschutz starten. Dementsprechend führt die Überstromschutzschaltung 32 anstelle der Verriegelungsschaltung 33 in einem Fall, in dem auch nach der Zeit t25 noch ein Überstrom fließt, die Ausgangsbegrenzung des Schaltsignals S3 durch, um den Motor 3 in den Leerlauf- bzw. Ruhezustand zu versetzen. Das heißt, nach der Zeit t25 schaltet der Logikabschnitt 30 in einen stabilen Zustand, in dem der in 6 dargestellte Überstromschutzbetrieb durchgeführt wird. Hier wird bevorzugt, dass in einem Fall, in dem der Überstromschutzbetrieb der Verriegelungsschaltung 33 bereits in der externen Rücksetzperiode gestartet wurde, die Überstromschutzschaltung 32 eine Zählung der Maskenzeit T1 überspringt und die Zählung der Zwangsabschaltzeit T2 startet, um den Überstromschutzzustand ohne Unterbrechung aufrechtzuerhalten, und dass die Überstromschutzschaltung 32 zu einem Zeitpunkt, in dem die Zwangsabschaltzeit T2 seit der Zeit t25 verstrichen ist, ihren Überstromschutzbetrieb aufhebt.
Mit dem Logikabschnitt 30 der vorliegenden Ausführungsform, der in der Lage ist, den entsprechenden Überstromschutz auch in der externen Rücksetzphase unmittelbar nach dem Einschalten der Stromversorgung zu starten, ist es somit möglich, die Zerstörung der Motoransteuervorrichtung 1, eine abnormale Wärmeentwicklung in der Motoransteuervorrichtung 1 usw. zu verhindern, um dadurch die Sicherheit der elektronischen Vorrichtung 100 zu erhöhen.
<Fahrzeuganwendung>
10 ist eine Außenansicht eines Fahrzeugs X, die ein Konfigurationsbeispiel veranschaulicht. Das Fahrzeug X des vorliegenden Konfigurationsbeispiels hat darin verschiedene elektronische Vorrichtungen X11 bis X18 eingebaut, die mit einer Versorgungsspannung Vin arbeiten, die von einer Batterie (nicht dargestellt) geliefert wird. Hier können zur Veranschaulichung die Anbringungspositionen der elektronischen Vorrichtungen X11 bis X18 in 10 von ihren tatsächlichen Anbringungspositionen abweichen.
Die elektronische Vorrichtung X11 ist eine Motorsteuereinheit, die eine motorbezogene Steuerung durchführt (Einspritzregelung, elektronische Drosselklappensteuerung, Leerlaufregelung, Sauerstoffsensorheizung, automatische Geschwindigkeitsregelung usw.).
Die elektronische Vorrichtung X12 ist eine Lampensteuereinheit, die das Ein- und Ausschalten einer HID (High-Intensity-Lampe bzw. Lampe mit hoher Intensität), einer DRL (Tagfahrleuchte) usw. steuert.
Die elektronische Vorrichtung X13 ist eine Getriebesteuereinheit, die eine getriebebezogene Steuerung durchführt.
Die elektronische Vorrichtung X14 ist eine Karosseriesteuereinheit, die eine Steuerung in Bezug auf die Bewegung des Fahrzeugs X durchführt (ABS (Antiblockiersystem) Steuerung, EPS (elektrische Servolenkung) Steuerung, elektronische Aufhängungssteuerung, etc.)
Die elektronische Vorrichtung X15 ist eine Sicherheitssteuereinheit, die die Ansteuerung eines Türschlosses, eines Sicherheitsalarms usw. steuert.
Die elektronische Vorrichtung X16 ist eine elektronische Vorrichtung, die vor der Auslieferung ab Werk als Standardausrüstung oder als werkseitig installierte Option im Fahrzeug X installiert ist, wie beispielsweise eine Klimaanlage, ein Scheibenwischer, ein elektrischer Außenspiegel, ein elektrisches Fensterheber, ein Dämpfer (ein Stoßdämpfer), ein elektrisches Schiebedach, ein elektrischer Sitz usw.
Die elektronische Vorrichtung X17 ist eine elektronische Vorrichtung, die optional als benutzerdefinierte Option im Fahrzeug X installiert werden kann, wie beispielsweise ein fahrzeuginternes A/V-Instrument (Audio/Video), ein Autonavigationssystem, ein ETC-System (Automatic Tall Collection; automatische Gebührenerfassung), etc.
Die elektronische Vorrichtung X18 ist eine elektronische Vorrichtung, die einen Hochspannungsmotor beinhaltet, wie beispielsweise ein Fahrzeuggebläse, eine Ölpumpe, eine Wasserpumpe, ein Batteriekühlgebläse usw.
Es sei darauf hingewiesen, dass die vorstehend beschriebene Motoransteuervorrichtung 1 in jedes der elektronischen Vorrichtungen X11 bis X18 eingebaut werden kann.
<Andere modifizierte Beispiele>
Die vorstehende Beschreibung hat sich beispielsweise mit einer Motoransteuervorrichtung befasst, die einen einphasigen Gleichstrommotor ansteuert, aber dies soll nicht das Anwendungsziel der vorliegenden Erfindung einschränken, und die vorliegende Erfindung ist auch für Motoransteuervorrichtungen zum Ansteuern von Motoren anderer Typen und ferner für Lastansteuervorrichtungen zum Ansteuern anderer Lasten als Motoren (insbesondere von Lastansteuervorrichtungen, die in Anwendungen eingebaut sind, bei denen sich ein Schaltelement in der Rücksetzperiode im eingeschalteten Zustand befinden muss), umfassend anwendbar.
Darüber hinaus ist es möglich, zusätzlich zu den oben genannten Ausführungsformen verschiedene Modifikationen an den verschiedenen hier offenbarten technischen Merkmalen vorzunehmen, ohne vom Grundgedanken der technologischen Gestaltung abzuweichen. Mit anderen Worten, es sei Darauf hingewiesen, dass die oben genannten Ausführungsformen in jeder Hinsicht Beispiele sind und nicht einschränkend sind; der technologische Umfang der vorliegenden Erfindung wird nicht durch die oben angegebene Beschreibung der Ausführungsformen, sondern durch die Ansprüche angegeben; und alle Änderungen im Rahmen der Ansprüche und der den Ansprüchen äquivalenten Bedeutung werden abgedeckt.
Industrielle Anwendbarkeit
Die hier offenbarte Erfindung ist auf eine Motoransteuervorrichtung anwendbar, die beispielsweise in eine Fahrzeugklimaanlage eingebaut ist.
Bezugszeichenliste

1: Motoransteuervorrichtung (Lastansteuervorrichtung)
2: Mikrocomputer
3: Motor
4: Stromversorgungsvorrichtung
10: Power-On-Reset Abschnitt
20: Oszillationsabschnitt
30: Logikabschnitt
31: Schaltsignalerzeugungsschaltung
31A: D Flip-Flop
31B, 31C: UND-Gatter
32: Überstromschutzschaltung
32a: erster Timer
32b: UND-Gatter
32c: zweiter Timer
32d: RS Flip-Flop
33: Latch-Schaltung
33x: Inverter
33y: D Flip-Flop
33z: NAND-Gate
40: Vor-Ansteuerabschnitt
41 bis 44: Vor-Treiber
50: Treiberabschnitt
51 bis 54: Transistor (Schaltelement)
60: Überstromerfassungsabschnitt
61 bis 64: Erfassungsschaltung
61a bis 64a: Vergleicher
61b bis 64b: Spannungsversorgung
61c bis 64c: Transistor (Schaltelement)
61d bis 64d: Widerstand
65: ODER-Gatter
100: elektronische Vorrichtung
X: Fahrzeug
X11 bis X18: elektronische Vorrichtung

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2012039761 [0004]

Claims

Lastansteuervorrichtung, umfassend: einen Ansteuerabschnitt, der ein Schaltelement beinhaltet, das mit einer Last verbunden ist; einen Logikabschnitt, der konfiguriert ist, um das Schaltelement ein- und auszuschalten; und einen Überstromerfassungsabschnitt, der konfiguriert ist, um einen durch das Schaltelement fließenden Strom zu überwachen und ein Überstromerfassungssignal zu erzeugen, wobei der Logikabschnitt beinhaltet eine Schaltsignalerzeugungsschaltung, die konfiguriert ist, um ein Schaltsignal zu erzeugen, um das Schaltelement standardmäßig in einem Einzustand zu halten, vom Einschalten der Stromversorgung bis zum Lösen einer externen Rücksetzung durch einen Mikrocomputer, eine Überstromschutzschaltung, die konfiguriert ist, um eine Ausgangsbeschränkung des Schaltsignals durchzuführen, um das Schaltelement im Ansprechen auf das Überstromerfassungssignal zwangsweise auszuschalten, nachdem die externe Rücksetzung gelöst wurde, und eine Verriegelungsschaltung, die konfiguriert ist, um eine Ausgangsbeschränkung des Schaltsignals durchzuführen, um so das Schaltelement zwangsweise auszuschalten, wobei das Überstromerfassungssignal (S60) als Verriegelungstrigger dient, vom Einschalten der Stromversorgung bis zum Lösen der externen Rücksetzung durch den Mikrocomputer
Lastansteuervorrichtung nach Anspruch 1, wobei die Verriegelungsschaltung beinhaltet ein D-Flip-Flop dessen Datenanschluss zu einer Verriegelungs-Ausgabezeit auf einem Logikpegel gelegt ist, dessen Taktanschluss das Überstromerfassungssignal empfängt, dessen Rücksetzanschluss ein externes Rücksetzsignal von dem Mikrocomputer empfängt, und dessen Ausgangsklemme ein Verriegelungssignal ausgibt, und ein Logikgatter, das konfiguriert ist, um das Schaltsignal zu einer Abschaltzeit auf einem Logikpegel zu legen, wenn sich das externe Rücksetzsignal zu einer Rücksetzperiode auf einem Logikpegel befindet und auch das Verriegelungssignal zu der Verriegelungs-Ausgangszeit auf einem Logikpegel ist.
Lastansteuervorrichtung nach Anspruch 1 oder 2, wobei die Überstromschutzschaltung konfiguriert ist, um die Ausgangsbeschränkung des Schaltsignals zu starten, wenn das Überstromerfassungssignal über eine vorbestimmte Maskenzeit auf einem Logikpegel zu einem Zeitpunkt, zu dem ein Überstrom erfasst wird, gehalten wurde.
Lastansteuervorrichtung nach einem der Ansprüche 1 bis 3, wobei wenn seit Beginn der Ausgangsbeschränung des Schaltsignals eine vorgegebene Zwangsabschaltzeit verstrichen ist, die Überstromschutzschaltung die Ausgangsbeschränkung des Schaltsignals löst.
Lastansteuervorrichtung nach einem der Ansprüche 1 bis 4, wobei der Ansteuerabschnitt in einer H-Brückenanordnung konfiguriert ist, die als Schaltelement Folgendes beinhaltet, ein erstes oberes Schaltelement und ein erstes unteres Schaltelement, die mit einem ersten Anschluss der Last verbunden sind, und ein zweites oberes Schaltelement und ein zweites unteres Schaltelement, die mit einem zweiten Anschluss der Last verbunden sind, und vom Einschalten der Stromversorgung bis zum Lösen der externen Rücksetzung durch den Mikrocomputer, der Logikabschnitt sowohl das erste obere Schaltelement als auch das zweite obere Schaltelement in einem Aus-Zustand hält und sowohl das erste untere Schaltelement als auch das zweite untere Schaltelement in einem Ein-Zustand hält.
Lastansteuervorrichtung nach Anspruch 5, wobei, vom Einschalten der Stromversorgung bis zum Lösen der externen Rücksetzung durch den Mikrocomputer die Verriegelungsschaltung die Ausgangsbeschränkung des Schaltsignals durchführt, um das erste untere Schaltelement und das zweite untere Schaltelement mit dem Überstromerfassungssignal, das als Verriegelungstrigger dient, zwangsweise auszuschalten.
Lastansteuervorrichtung nach Anspruch 5 oder 6, wobei der Überstromerfassungsabschnitt eine Vielzahl von Erfassungsschaltungen umfasst, die jeweils konfiguriert sind, um einen Strom zu überwachen, der durch ein entsprechendes des ersten oberen Schaltelements, des zweiten oberen Schaltelements, des ersten unteren Schaltelements und des zweiten unteren Schaltelements fließt.
Elektronische Vorrichtung, umfassend: eine Ladung; die Lastansteuervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Lastansteuervorrichtung zum Ansteuern der Last konfiguriert ist; und einen Mikrocomputer, der konfiguriert ist, um ein externes Rücksetzsignal an die Lastansteuervorrichtung zu führen.
Elektronische Vorrichtung nach Anspruch 8, wobei die Last ein Motor ist.
Fahrzeug, umfassend: die elektronische Vorrichtung nach Anspruch 9; und eine Batterie, die konfiguriert ist, um die elektronische Vorrichtung mit Strom zu versorgen.