DE1105526B - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE1105526B
DE1105526B DES66457A DES0066457A DE1105526B DE 1105526 B DE1105526 B DE 1105526B DE S66457 A DES66457 A DE S66457A DE S0066457 A DES0066457 A DE S0066457A DE 1105526 B DE1105526 B DE 1105526B
Authority
DE
Germany
Prior art keywords
semiconductor element
support
soldering
electrode plate
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES66457A
Other languages
English (en)
Inventor
Ditwalt Bremeier
Dipl-Ing Erich Waldkoetter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES66457A priority Critical patent/DE1105526B/de
Publication of DE1105526B publication Critical patent/DE1105526B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

  • Verfahren zur Herstellung einer Halbleiteranordnung Halbleiterelemente mit pn-Übergangsschichten in einkristallinen Halbleiterkörpern, z. B. aus Germanium oder Silizium, müssen wegen ihrer Empfindlichkeit gegen Verunreinigungen in ein evakuiertes oder mit einem Schutzgas gefülltes Gehäuse eingeschlossen werden. Es ist bisher üblich, das einschließlich seiner Elektroden fertiggestellte Halbleiterelement durch Weichlötung flächenhaft mit einer Wand des Gehäuses, z. B. dessen Boden, zu verbinden. Da das Gehäuse die Verlustwärme des Halbleiterelementes ableiten muß, wird es üblicherweise aus Kupfer mit entsprechend großen Wanddicken gefertigt, während die aufgelötete Elektrodenplatte des Halbleiterelementes im allgemeinen aus einem Material mit niedrigem thermischem Ausdehnungskoeffizienten besteht, beispielsweise Molybdän oder Wolfram.
  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem ein einschließlich seiner Elektrodenplatten fertiggestelltes Halbleiterelement durch Lötung flächenhaft mit einem metallischen Bauteil verbunden wird, das einen anderen thermischen Ausdehnungskoeffizienten hat als die angrenzende Elektrodenplatte. Das Verfahren nach der Erfindung besteht darin, daß zunächst das genannte Bauteil mit einer hart angelöteten Auflage versehen wird, die etwa den gleichen thermischen Ausdehnungskoeffizienten aufweist wie die angrenzende Elektrodenplatte, und daß dann das Halbleiterelement durch Weichlötung mit dieser Auflage verbunden wird. Durch das vorliegende Verfahren wird erreicht, däß die Weichlotschicht bei der fertigen Anordnung an Bauteile grenzt, die etwa den gleichen thermischen Ausdehnungskoeffizienten aufweisen, so daß sie bei Temperaturänderungen im wesentlichen frei von inneren mechanischen Spannungen bleibt. Dadurch wird die Dauerfestigkeit der Weichlötschicht und damit die Lebensdauer der gesamten Anordnung erheblich erhöht. Das vorliegende Verfahren hat in erster Linie Bedeutung für solche Halbleiteranordnungen, die durch häufiges Ein- und Ausschalten der Belastung thermisch besonders stark beansprucht werden, beispielsweise für Fahrzeug-oder Schweißgleichrichter. Bei dein vorliegenden Verfahren wird in Kauf genommen, daß bei Temperaturänderungen innere Spannungen in der Hartlotschicht entstehen, die zwischen dem metallischen Bauteil, beispielsweise dem Gehäuseboden eines Gleichrichters, und der Auflage liegt, die ihrerseits über eine Weichlotschicht an das eigentliche Halbleiterelement grenzt. Die Hartlotschicht hat jedoch ein wesentlich festeres Gefüge als die Weichlotschicht. Sie wird daher auch durch die auftretenden Spannungen in wesentlich geringerem Maße beeinflußt. Man kann auch diese Spannungen noch herabsetzen indem man gemäß einer weiteren-zweckmäßigen Ausbildung der Erfindung das metallische Bauteil, beispielsweise den Gehäuseboden, mit mehreren hart . übereinandergelöteten Auflagen versieht, deren -thermi= sche Ausdehnungskoeffizienten abgestuft zwischen denen des Bauteils und der Elektrodenplatte liegen, wobei die äußerste Auflage wieder etwa den gleichen Ausdehnungskoeffizienten hat wie die Elektrodenplatte des Halbleiterelementes.
  • Als Material für die Auflage kommen insbesondere Molybdän und Wolfram in Frage. Werden mehrere Auflagen verwendet, deren thermischeAusdehnungskoeffizienten abgestuft zwischen denen des Bauteils und denen der Elektrodenplatte liegen, so sind hierfür insbesondere Chrom (Ausdehnungskoeffizient x = 8,5 .10-6. grad-1), Platin (X = 8,9 - 10-6 - grad-1), Palladium (oc = 10,6 10-s - grad-1) und -Gold (a =14,2 - 10-6 - grad-1) geeignet. Auch reines Eisen (,x = 11,5 - 10-6 - grad-1) und reines Nickel (öc = 12,5 - 10-6 - grad-1) kommen in Frage. Eisen, Nickel und ihre Legierungen haben jedoch insofern einen gewissen Nachteil, als sie wegen ihres Ferromagnetismus erhöhte Wirbelstromverluste aufweisen. Bei Plattendicken bis zu etwa 1 mm ist dieser Effekt jedoch unbedeutend.
  • Das vorliegende Verfahren ist in erster Linie für die Verbindung eines pn-Halbleiterelementes mit dem Boden seines Gehäuses von Bedeutung; man kann es jedoch auch mit den gleichen Vorteilen zur Verlötung einer flexiblen Stromzuleitung mit einer Elektrode eines solchen Elementes verwenden.
  • Das Verfahren nach der Erfindung sei an Hand der Fig. 1 und 2 erläutert.
  • In Fig. 1 ist der übliche Aufbau eines Siliziumpn-Gleichrichters 1 dargestellt, wobei die Dickenmaße der einzelnen Schichten zur Verdeutlichung übertrieben sind. Mit 2 ist eine einkristalline Siliziumplatte bezeichnet, die in bekannter Weise zur Herstellung eines gleichrichtenden pn-Übergangs dotiert ist. An der Unterseite der Siliziumplatte 2 befinden sich eine dünne Aluminiumschicht 3 und eine relativ dicke Molybdänplatte 4, die zur Verbesserung der Lötfähigkeit noch mit einer Eisen-Nickel-Legierung 5 plattiert sein kann. Auf der Oberseite der Siliziumplatte 2 liegen eine Goldschicht 6 und eine Molybdänplatte 7, die ebenfalls mit einer Eisen-Nickel-Plattierung 8 versehen ist. Die relativ dicken Molybdänplatten 4 und 7 haben etwa den gleichen thermischen Ausdehnungskoeffizienten (a = 5,1 .10-6 - grad-1) wie die Siliziumplatte 2 (a 5 -10-6 - grad-1) ; das gesamte Element 1 verhält sich daher bei Temperaturänderungen etwa wie ein einheitlicher Körper, da die dünnen Zwischenschichten 3 und 6 aus Aluminium bzw. Gold keine wesentlichen Spannungen erzeugen. Für die Elektrodenplatten 4 und 7 kann auch Wolfram (a = 4,5 - 10-s -grad-1) verwendet werden.
  • In Fig.2 sind die wesentlichen Teile der gesamten Halbleiteranordnung vor dem Zusammenbau dargestellt. Das Gleichrichterelement ist wieder mit 1 bezeichnet. Das Gehäuse des Elements ist als dickwandiger Becher10 aus Kupfer (ix = 16,5 - 10-s - grad-1) ausgebildet. Der Boden des Bechers wird, bevor das entsprechend Fig. 1 ausgebildete Gleichrichterelement 1 eingesetzt wird, mit einer Auflage 11 versehen, die etwa den gleichen Ausdehnungskoeffizienten hat wie die Elektrodenplatte 4 des Halbleiterelementes (Fig.1). Als Material für die Auflage 11 wird vorzugsweise Molybdän (rx = 5,1 .10-6. grad-1) oder Wolfram (a = 4,5 .10-6 - grad-1) gewählt. Statt dessen kann man auch eine Eisen-Nickel-Legierung verwenden, deren Zusammensetzung so gewählt ist, daß sie einen thermischen Ausdehnungskoeffizienten a von etwa 5 - 10-s - grad-1 aufweist. Die Auflage 11 wird bei 12 durch Hartlötung mit dem Boden des Gefäßes 10 verbunden. Erst dann wird das Gleichrichterelement 1 mit der Auflage 11 weich verlötet. Diese Lötung wird bei Temperaturen von etwa 200° C durchgeführt, die das Element 1 nicht gefährden.
  • An die obere Elektrodenplatte 7 bzw. deren Plattierung 8 ist eine flexible Stromzuleitung in Form eines Kupferbandes oder -seiles 13 anzulöten. Hierfür ist das Band mit einem kupfernen Schuh 14 versehen. Man kann auch hierfür das vorliegende Verfahren anwenden, indem man zunächst auf den Schuh 14 eine Auflage 15 hart auflötet, die etwa den gleichen Ausdehnungskoeffizienten hat wie die Elektrodenplatte 7 des Elementes 1. Zur Verbindung der Auflage 15 mit der Elektrodenplatte 7 dient wieder eine Weichlötung. Dieser Verfahrensschritt kann vor oder nach dem Einsetzen des Elementes 1 in den Becher 10 vorgenommen werden.
  • Die weitere Herstellung verläuft dann in an sich bekannter 'Weise derart, daß die Kupfermanschette 16 der flexiblen Zuleitung 13 durch eine nicht dargestellte Metall-Glas-Verschmelzung mit dem oberen Rand des Bechers 10 verbunden wird. Der Innenraum des Gehäuses wird dann evakuiert und abgeschlossen.
  • Statt einer einzigen Auflageplatte 11 können auch mehrere Auflageplatten mit abgestuften Ausdehnungskoeffizienten bei 12 hart auf den Boden des Bechers 10 aufgelötet werden. Man kann beispielsweise auf den Boden 12 des Bechers 10 zunächst eine Palladiumplatte (a = 10,6 - 10-s - grad-1) und auf diese eine Molybdän-oder Wolframplatte hart auflöten. Auf diese Weise werden die mechanischen Spannungen, die bei Temperaturänderungen der Anordnung auftreten, auf zwei Hartiotschichten verteilt und entsprechend vermindert. Man kann auch beispielsweise drei Eisen-Nickel-Platten verschiedener Zusammensetzung verwenden, deren Ausdehnungskoeffizienten a, vom Kupferboden an gerechnet, etwa 13 bzw. 9 bzw. 5 .10-6 - grad-1 betragen. In entsprechender Weise kann auch die Auflage 15 in mehrere Platten unterteilt werden.
  • Die Auflagen 11 bzw. 15 sollen, da sie die thermischen Dehnungskräfte des Kupferbechers 10 nicht auf die Weichlotschicht übertragen sollen, nicht zu dünn sein; andererseits ist auch eine zu große Dicke der Zwischenlagen nicht erwünscht, da sie den Wärmeableitweg vom Halbleiterelement zum Gehäuse verlängern. Für einen Durchmesser des Gleichrichterelementes 1 von etwa 20 mm empfiehlt sich eine Dicke der Auflageplatten 11 bzw. 15, die etwa zwischen 0,5 und 3 mm liegt.
  • Die Erfindung wurde an Hand des Aufbaues einer Silizium-Gleichrichteranordnung erläutert. Sie ist jedoch auch bei Halbleiteranordnungen anderer Art, beispielsweise Leistungs-Transistoren und anderen mehrschichtigen Halbleiterdioden oder -trioden, anwendbar.

Claims (7)

  1. PATENTANSPRÜCHE: 1. Verfahren zur Herstellung einer Halbleiteranordnung, bei dem ein einschließlich seiner Elektrodenplatten fertiggestelltes Halbleiterelement durch Lötung flächenhaft mit einem metallischen Bauteil verbunden wird, das einen anderen thermischen Ausdehnungskoeffizienten hat als die angrenzende Elektrodenplatte, dadurch gekennzeichnet, daß zunächst das genannte Bauteil mit einer hart angelöteten Auflage versehen wird, die etwa den gleichen thermischen Ausdehnungskoeffizienten aufweist wie die angrenzende Elektrodenplatte, und daß dann das Halbleiterelement durch Weichlötung mit dieser Auflage verbunden wird.
  2. 2. Verfahren zur Herstellung einer Halbleiteranordnung, bei dem ein einschließlich seiner Elektrodenplatten fertiggestelltes Halbleiterelement durch Lötung flächenhaft mit einem metallischen Bauteil verbunden wird, das einen anderen thermischen Ausdehnungskoeffizienten hat als die angrenzende Elektrodenplatte, dadurch gekennzeichnet, daß zunächst das genannte Bauteil mit mehreren hart übereinandergelöteten Auflagen versehen wird, deren thermische Ausdehnungskoeffizienten abgestuft zwischen denen des Bauteils und der Elektrodenplatte liegen, und daß dann das Halbleiterelement durch Weichlötung mit der obersten Auflage verbunden wird.
  3. 3. Verfahren nach Anspruch 1 zur Herstellung einer Halbleiteranordnung, bei der die Elektrodenplatte aus Molybdän oder Wolfram besteht, dadurch gekennzeichnet, daß als Auflage ebenfalls eine Platte aus Molybdän bzw. Wolfram verwendet wird.
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Auflage eine Platte aus einer Eisen-Nickel-Legierung geeigneter Zusammensetzung verwendet wird.
  5. 5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als Auflagen mit Zwischenwerten des Ausdehnungskoeffizienten Platten aus Chrom, Platin, Wolfram, Gold, Eisen oder Nickel verwendet werden.
  6. 6. Verwendung des Verfahrens nach Anspruch 1 oder 2 zur Verlötung eines einkristallinen pn-Halbleiterelementes mit dem Boden seines Gehäuses.
  7. 7. Verwendung des Verfahrens nach Anspruch 1 oder 2 zur Verlötung einer flexiblen Stromzuleitung mit einer Elektrode eines einkristallinen pn-Halbleiterelementes.
DES66457A 1959-12-29 1959-12-29 Verfahren zur Herstellung einer Halbleiteranordnung Pending DE1105526B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DES66457A DE1105526B (de) 1959-12-29 1959-12-29 Verfahren zur Herstellung einer Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES66457A DE1105526B (de) 1959-12-29 1959-12-29 Verfahren zur Herstellung einer Halbleiteranordnung

Publications (1)

Publication Number Publication Date
DE1105526B true DE1105526B (de) 1961-04-27

Family

ID=7498824

Family Applications (1)

Application Number Title Priority Date Filing Date
DES66457A Pending DE1105526B (de) 1959-12-29 1959-12-29 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE1105526B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3176382A (en) * 1961-02-06 1965-04-06 Motorola Inc Method for making semiconductor devices
DE3443784A1 (de) * 1983-11-30 1985-07-18 Mitsubishi Denki K.K., Tokio/Tokyo Gate-abschaltthyristor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3176382A (en) * 1961-02-06 1965-04-06 Motorola Inc Method for making semiconductor devices
DE3443784A1 (de) * 1983-11-30 1985-07-18 Mitsubishi Denki K.K., Tokio/Tokyo Gate-abschaltthyristor
DE3448379C2 (de) * 1983-11-30 1993-12-16 Mitsubishi Electric Corp Gate-Abschaltthyristor

Similar Documents

Publication Publication Date Title
DE69032879T2 (de) Verbindungsverfahren für Halbleiterpackung und Verbindungsdrähte für Halbleiterpackung
DE1141029B (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE112014002345B4 (de) Halbleitervorrichtung und Herstellungsverfahren für die Halbleitervorrichtung
DE2930779A1 (de) Halbleitervorrichtung
DE1180851B (de) Verfahren zum Herstellen einer Halbleiteranordnung, z. B. eines Transistors oder einer Diode
DE1627762A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1105526B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1153461B (de) Halbleiteranordnung
DE2256823C3 (de) Zündkerze
DE1113519B (de) Siliziumgleichrichter fuer hohe Stromstaerken
DE3740773A1 (de) Verfahren zum herstellen elektrisch leitender verbindungen
DE102019120872A1 (de) Löten eines Leiters an eine Aluminiumschicht
DE102021124877A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum herstellen einer schichtstruktur und verfahren zum herstellen eines chipgehäuses
DE1105525B (de) Halbleiteranordnung
DE3720594C2 (de)
DE1120603B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1614653C3 (de) Halbleiteranordnung hoher Strombelastbarkeit
DE1170758B (de) Verfahren zur Herstellung einer Halbleiter-anordnung
DE1167162B (de) Lot zum Verloeten von Teilen, von denen eines Gold enthaelt, und Verfahren zum Loeten mit diesem Lot
DE1439905A1 (de) Halbleitervorrichtung
DE1105527B (de) Halbleiteranordnung
DE750457C (de) Hartlotzwischenlage zum spannungsfreien Verloeten von Werkstuecken mit sehr verschiedenen Waermeausdehnungskoeffizienten, insbesondere von Hartmetallschneiden mit Schneidentraegern aus Stahl
DE2161945C3 (de) Verfahren zum Befestigen eines Halbleiterkörpers auf einem Träger durch Löten
DE1110323C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE1123769B (de) Verfahren zur Herstellung einer einkristallinen pn-Halbleiteranordnung