DE1097572B - Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang - Google Patents

Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang

Info

Publication number
DE1097572B
DE1097572B DES65743A DES0065743A DE1097572B DE 1097572 B DE1097572 B DE 1097572B DE S65743 A DES65743 A DE S65743A DE S0065743 A DES0065743 A DE S0065743A DE 1097572 B DE1097572 B DE 1097572B
Authority
DE
Germany
Prior art keywords
rectifier
behavior
production
semiconductor
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES65743A
Other languages
English (en)
Inventor
Dr Rer Nat Ottomar Jaentsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES65743A priority Critical patent/DE1097572B/de
Publication of DE1097572B publication Critical patent/DE1097572B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

  • Verfahren zur Herstellung von Halbleiteranordnungen mit pn-Übergang Die Erfindung bezieht sich auf ein neuartiges Verfahren zur Herstellung von Halbleiteranordnungen mit pn-Übergang.
  • Wurde eine Halbleiteranordnung, wie z. B. ein legierter und anschließend an seinem pn-Übergang geätzter Siliziumgleichrichter mit einem Halbleiterkörper von schwacher p-Leitung in einer trockenen Stickstoffatmosphäre untergebracht, so zeigte er bei Spannungen bis zu etwa 1000 Volt ein Sperrstromverhalten gemäß einer leicht ansteigenden Kennlinie mit Sperrströmen in der Größenordnung von etwa 1 Mikroampere. Wurde ein gleichartiger Gleichrichter in einer feuchten Stickstoffatmosphäre untergebracht, die dadurch erhalten wurde, daß der Stickstoff vor Einleiten in die Kammer, in welcher der Gleichrichter untergebracht wird, durch ein Wasserbad hindurchgeschickt wurde, so ergab sich ein Verhalten des Gleichrichters in Sperrichtung gemäß einer Kennlinie, nach welcher der Sperrstrom mit ansteigender Spannung relativ stark zunimmt, bis etwa 1000 Volt annähernd ein Sättigungsverhalten in Sperrichtung des Gleichrichters hinsichtlich des Sperrstromes bei annähernd 50Mikroampere festzustellen war.
  • Gemäß der Erfindung läßt sich ein eindeutig bestimmtes Verhalten eines Gleichrichters in Sperrichtung bei relativ hohen Sperrströmen bereits bei relativ geringen Spannungen in Sperrichtung mit einem ausgeprägten Sättigungsverhalten dadurch erreichen, daß eine solche bereits mit ihren Elektroden versehene Gleichrichteranordnung vor ihrer Unterbringung in einer feuchten Stickstoffatmosphäre einer Ammoniakatmosphäre ausgesetzt wird. Die hierfür notwendigen Untersuchungen wurden z. B. in der Weise ausgeführt, daß ein Siliziumgleichrichter der angegebenen Art mit einem Halbleiterkörper von schwach p-leitendem Charakter mit Legierungselektroden aus Goldantimon und Aluminium in einem Gehäuse untergebracht wurde, danach dieses evakuiert und anschließend während eines Zeitraumes von etwa 10 Minuten mit Ammoniak durchspült wurde. Anschließend wurde aus dem Gefäß der Ammoniak abgesaugt und schließlich das Gehäuse mit feuchtem Stickstoff in der bereits eingangs der Beschreibung geschilderten Weise gefüllt.
  • Zur näheren Erläuterung der Erfindung an Hand einer graphischen Darstellung wird nunmehr noch auf die Zeichnung Bezug genommen. In dieser ist in doppelt logarithmischem Maßstab jeweils über der Sperrspannung der Sperrstrom aufgetragen. Die Kennlinie I zeigt das Verhalten eines Gleichrichters in einer trockenen Stickstoffatmosphäre. DieKennlinie 1I zeigt das Verhalten eines Gleichrichters in einer feuchten Stickstoffatmosphäre. Die Kennlinie III veranschaulicht schließlich das Sperrstromverhalten, welches einer Halbleitergleichrichteranordnung gegeben werden kann, wenn diese, bevor sie in der feuchten Stickstoffatmosphäre untergebracht wird, einer Ammoniakatmosphäre ausgesetzt wird. Die Kennlinie III läßt deutlich erkennen, wie der Sättigungswert bereits bei wesentlich geringeren Spannungen, also nach den Versuchsergebnissen bei etwa 20 Volt, erreicht wird als an einem Gleichrichter, der nicht einer vorherigen A_ mmoniakbehandlung ausgesetzt worden war.
  • Zu dieser Kennlinie III ist noch zu bemerken, daß sie ein Maximum aufweist, wonach dann ein Abfall der Kennlinie eintritt, d. h. gewissermaßen ein Verhalten als Widerstand mit negativer Charakteristik bzw. mit negativem differentiellem Leitwert.
  • Theoretisch wäre eine Kennlinie zu erwarten gewesen, wie sie von dem Maximum aus gestrichelt angedeutet ist. Das ergibt sich auf Grund von Überlegungen, die angestellt wurden unter Berücksichtigung der Erwärmung, die der Gleichrichter bei den Messungen bis zu einem Betrag von etwa 60 bis 70° C erfahren hat. Wäre diese Erwärmung nicht vorhanden, so wäre nämlich die gestrichelt angedeutete Kennlinie zu erwarten. Diese läßt sich aber gemäß einer Weiterbildung der Erfindung dadurch erreichen, daß der Gleichrichter bei seinem betriebsmäßigen Einsatz mit einer entsprechenden Kühleinrichtung versehen wird, so daß die Erwärmung, die zu einer abfallenden Kennlinie rechts vom Maximum führt, nicht eintritt. Es liegt daher auch im Rahmen der Erfindung in Verbindung mit der Unterbringung eines Gleichrichters, der einer Ammoniakatmosphäre ausgesetzt war und anschließend in feuchtem Stickstoff untergebracht wird, eine solche Kühleinrichtung an der fertigen Gleichrichteranordnung zu benutzen, daß durch diese die wirksame Kennlinie eine Veränderung zwischen der dargestellten gemessenen Kennlinie und der im Idealfall rein theoretisch zu erwartenden Kennlinie gemäß der gestrichelten Darstellung rechts vom Maximum erfahren kann, d. h., es kann auf diese Weise der negative differentielle Leitwert verringert werden.
  • Wenn das vorliegende Verfahren auch in Verbindung mit einem Ausführungsbeispiel auf der Basis eines Halbleiters -aus Silizium beschrieben worden ist, so kann sie doch auch mit den gleichen Erscheinungen bei Gleichrichtern Anwendung finden, die einen Halbleiter ähnlicher Art wie Silizium, wie z. B. einen solchen aus Germanium - oder aus einer intermetallischen Verbindung, wie z. B. einer AmBv-Verbindung besitzen.
  • Wie aus der Kennlinie III für das grundsätzliche Verhalten einer erfindungsgemäßen Anordnung zu entnehmen ist, kann eine solche Halbleiteranordnung mit Vorteil als ein stromstabilisierendes Schaltungselement über einen sehr großen Spannungsbereich in ähnlicher Weise benutzt werden wie Zenerdioden als spannungsstabilisierende Elemente über einen großen Strombereich dienen. Eine erfindungsgemäße Anordnung kann aber zufolge ihres Kennlinienteiles negativen Widerstandsverhaltens bei entsprechend verringerter Wärmeabfuhr auch als entsprechendes Schaltungselement in einer Anordnung benutzt werden, wo dieses Verhalten gemäß einer negativen Widerstandscharakteristik von Nutzen sein kann.
  • Es kann sich empfehlen, eine solche Halbleiteranordnung, bevor sie der Ammoniakatmosphäre ausgesetzt wird, an ihrem pn-Übergang, vorzugsweise durch anodische Oxydation, zu stabilisieren.

Claims (3)

  1. PATENTANSPRÜCHE: 1. Verfahren zur Herstellung von Halbleiteranordnungen mit pn-Übergang, dadurch gekennzeichnet, daß die bereits mit ihren Elektroden versehene Halbleiteranordnung vor ihrer Unterbringung in einer feuchtenStickstoffätmosphäre einer Ammoniakatmosphäre ausgesetzt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiteranordnung, bevor sie derAmmöniakatmosphäre ausgesetztwird, anihrem pn-Übergang, vorzugsweise durch anodische Oxydation, stabilisiert wird.
  3. 3. Nach dem Verfahren gemäß Anspruch 1 hergestellte Halbleiteranordnung, dadurch gekennzeichnet, daß sie zur Verringerung ihres negativen differentiellen Leitwerts in Verbindung mit einem Kühlkörper benutzt wird.
DES65743A 1959-11-07 1959-11-07 Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang Pending DE1097572B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DES65743A DE1097572B (de) 1959-11-07 1959-11-07 Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES65743A DE1097572B (de) 1959-11-07 1959-11-07 Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang

Publications (1)

Publication Number Publication Date
DE1097572B true DE1097572B (de) 1961-01-19

Family

ID=7498274

Family Applications (1)

Application Number Title Priority Date Filing Date
DES65743A Pending DE1097572B (de) 1959-11-07 1959-11-07 Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang

Country Status (1)

Country Link
DE (1) DE1097572B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1182353C2 (de) * 1961-03-29 1973-01-11 Siemens Ag Verfahren zum Herstellen eines Halbleiter-bauelements, wie Halbleiterstromtor oder Flaechentransistor, mit einer hochohmigen n-Zone zwischen zwei p-Zonen im Halbleiter-koerper

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1182353C2 (de) * 1961-03-29 1973-01-11 Siemens Ag Verfahren zum Herstellen eines Halbleiter-bauelements, wie Halbleiterstromtor oder Flaechentransistor, mit einer hochohmigen n-Zone zwischen zwei p-Zonen im Halbleiter-koerper

Similar Documents

Publication Publication Date Title
DE1126516B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang
DE1097572B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang
DE1058158B (de) Verfahren zum Anbringen einer Legierungs-Elektrode auf einem halbleitenden Koerper
DE1126513B (de) Verfahren zur Bearbeitung von Halbleiteranordnungen
DE1194064B (de) Verfahren zum elektrolytischen AEtzen der Ober-flaeche eines mit Legierungselektroden aus einer Bleilegierung versehenen npn-Transistors mit einem Halbleiterkoerper aus Germanium
DE1071846B (de)
AT234152B (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1040134B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Halbleiterkoerpern mit p-n-UEbergang
AT232548B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1248810C2 (de) Halbleiterbauelement mit Lackschutzschicht
DE1168118B (de) Dehnungsmesselement aus Halbleitermaterial
DE2707721C3 (de) Verfahren zum Herstellen eines Halbleiterlasers
DE1464296A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1573942C (de) Dehnungsmesselement aus Halbleitermaterial mit piezoelektrischem Widerstand
DE1184423B (de) Verfahren zum Herstellen einer Schutzschicht auf einem Halbleiterbauelement
AT235400B (de) Gleichrichtervorrichtung
AT164430B (de) Sperrschichtzelle der Selentype, bei welcher ein Stromzuführungsleiter auf der gutleitenden Elektrode festgelötet ist, sowie Verfahren zur Herstellung dieser Sperrschichtzelle
DE1490652A1 (de) Verfahren zur Herstellung von Halbleiterwiderstaenden
DE578040C (de) Verfahren zur Darstellung von Derivaten des maennlichen Keimdruesenhormons
DE1177253B (de) Unsymmetrisch leitende Halbleiteranordnung aus einer Aluminiumoxydschicht und zwei Halbleiter-schichten
AT233059B (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1913616C3 (de) Verfahren zum Ätzen einer an einem Halter angebrachten Halbleiterscheibe
DE1065943B (de) Verfahren zur Herstellung einer Flächenhalbleiteranordnung mit Schutzschicht-Zus. z. Pat. 969 465
DE1079419B (de) Loesung zum AEtzen von Halbleiterelementen
DE1287404B (de) Verfahren zum Vorbereiten von Siliziumkoerpern fuer das Dotieren durch AEtzen