DE1090330B - Semiconductor arrangement with a semiconductor body with two zones of opposite conductivity type and one electrode on each of the two zones - Google Patents
Semiconductor arrangement with a semiconductor body with two zones of opposite conductivity type and one electrode on each of the two zonesInfo
- Publication number
- DE1090330B DE1090330B DES61697A DES0061697A DE1090330B DE 1090330 B DE1090330 B DE 1090330B DE S61697 A DES61697 A DE S61697A DE S0061697 A DES0061697 A DE S0061697A DE 1090330 B DE1090330 B DE 1090330B
- Authority
- DE
- Germany
- Prior art keywords
- zones
- semiconductor
- junction
- type
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 76
- 239000010410 layer Substances 0.000 description 22
- 230000015556 catabolic process Effects 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000000370 acceptor Substances 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
DEUTSCHESGERMAN
Die Erfindung bezieht sich allgemein auf Halbleiteranordnungen, insbesondere solche, die den Vorteil haben, relativ unempfindlich gegen äußere Bedingungen zu sein.The invention relates generally to semiconductor devices, particularly those that have the advantage have to be relatively insensitive to external conditions.
Bei der Herstellung von Flächen-Halbleiteranordnungen, d. h. Halbleiteranordnungen mit flächenhaften Übergängen, sind im allgemeinen die Zonen verschiedenen Leitfähigkeitstyps von einheitlicher Dicke und reichen bis zur Oberfläche des Halbleiterkörpers. Wie allgemein bekannt, sind mitunter diese Zonen relativ dünn. Der Abstand zwischen den Zonen an der Oberfläche wird daher relativ klein. Feuchtigkeit, Schmutz, Ölfilme u. dgl. an der Oberfläche bilden unerwünschte Strompfade. Außerdem kann dieser Zustand der Oberfläche zu beträchtlich niedrigeren Überschlagungsspannungswerten führen, als sie für das Gas, welches die Zonen überbrückt, oder für den Übergang im Inneren des Halbleiterkörpers gelten.In the manufacture of area semiconductor devices, i. H. Semiconductor arrangements with planar Transitions, the zones of different conductivity types are generally more uniform Thickness and extend to the surface of the semiconductor body. As is well known, sometimes these are Zones relatively thin. The distance between the zones on the surface therefore becomes relatively small. Humidity, Dirt, oil films and the like on the surface form undesirable current paths. Also, this condition can of the surface lead to considerably lower flashover voltage values than they do for the gas that bridges the zones or apply to the transition inside the semiconductor body.
Halbleiteranordnungen mit vier Schichten haben einheitliche Konzentrationen der Fremdatome in Riehtung der p-n-Übergangsflächen durch die gesamte Halbleiteranordnung bis zur Oberfläche. Die Bedingungen an der Oberfläche können die Durchschlagsspannung des mittleren p-n-Überganges beeinträchtigen.Semiconductor arrangements with four layers have uniform concentrations of the foreign atoms in the direction of the p-n junction areas through the entire semiconductor arrangement to the surface. The conditions on the surface can impair the breakdown voltage of the middle p-n junction.
Die Halbleiteranordnung kann durch ein rasches Verändern der Spannung, wie z. B. durch einen Spannungsimpuls, dessen Amplitude kleiner ist als die Durchschlagsspannung der Anordnung, aus ihrem Zustand hohen Widerstandes in ihren Zustand niedrigen Widerstandes gebracht werden. Dies dürfte dadurch begründet sein, daß die Kapazität der Anordnung, die im wesentlichen von der Kapazität der drei p-n-Übergänge abhängt, eine solche ist, daß bei Anlegung einer sich rasch ändernden Spannung hohe Verschiebungsströme fließen, um die Anordnung in ihren Zustand niedrigen Widerstandes zu bringen. Unter dem Widerstand ist in diesem Zusammenhang der Wechselstromwiderstand zu verstehen.The semiconductor device can by rapidly changing the voltage, such as. B. by a Voltage pulse, the amplitude of which is smaller than the breakdown voltage of the arrangement, from its State of high resistance are brought into their state of low resistance. This is likely be justified by the fact that the capacity of the arrangement, which essentially depends on the capacity of the three p-n junctions, one is that when a rapidly changing voltage is applied, high Displacement currents flow to bring the device into its low resistance state. In this context, the resistance is to be understood as the alternating current resistance.
Es sind bereits die verschiedensten Vorschläge von Flächen-Halbleiteranordnungen bekannt. Bei einer von diesen wird für einen erleichterten Durchgang der Ladungsträger durch den mittleren Teil des p-n-Überganges dadurch gesorgt, daß ein Teil der mittleren Zonen stärker dotiert wird. Bei einem anderen Vorschlag wird eine Zone vorgesehen, in der ein erhöhter Rückstrom sowie unerwünschte Speicherungseffekte, die mit einer in Flußrichtung angelegten Vorspannung verbunden sind, auftreten. Ferner ist ein Verfahren zur Herstellung von p-n-Übergängen mit an der Oberfläche abgeflachten Charakteristiken bekannt.A wide variety of proposals for planar semiconductor arrangements are already known. With one of This is to facilitate the passage of the charge carriers through the middle part of the p-n junction ensured that some of the central zones are more heavily doped. On another suggestion a zone is provided in which an increased return current and undesired storage effects, which are connected to a bias voltage applied in the direction of flow occur. There is also a procedure known for producing p-n junctions with characteristics that are flattened on the surface.
Zweck der Erfindung ist es hauptsächlich, eine verbesserte Halbleiteranordnung, und zwar insbesondere eine verbesserte, vier Zonen aufweisende Halbleiteranordnung zu schaffen.The main purpose of the invention is to provide an improved semiconductor device, in particular to provide an improved four zone semiconductor device.
HalbleiteranordnungSemiconductor device
mit einem Halbleiterkörperwith a semiconductor body
mit zwei Zonen entgegengesetztenwith two zones opposite
Leitfähigkeitstyps und je einer ElektrodeConductivity type and one electrode each
an den beiden Zonenat the two zones
Anmelder:Applicant:
Shockley Transistor Corporation,
Palo Alto, Calif. (V. St. A.)Shockley Transistor Corporation,
Palo Alto, Calif. (V. St. A.)
Vertreter: Dipl.-Ing. F. Werdermann, Patentanwalt,
Hamburg 13, Innocentiastr. 30Representative: Dipl.-Ing. F. Werdermann, patent attorney,
Hamburg 13, Innocentiastr. 30th
Beanspruchte Priorität:
V. St. v. Amerika vom 19. Mälz 1958Claimed priority:
V. St. v. America from March 19, 1958
William Shockley, Los Altos, Calif. (V. St. Α.),
ist als Erfinder genannt wordenWilliam Shockley, Los Altos, Calif. (V. St. Α.),
has been named as the inventor
Ein weiterer Zweck der Erfindung besteht darin, eine Halbleiteranordnung zu schaffen, die relativ unempfindlich gegen die Bedingungen der Umgebung bzw. gegen unerwünschte Einflüsse von außen ist.Another purpose of the invention is to provide a semiconductor device that is relatively is insensitive to the conditions of the environment or to undesired external influences.
Ein weiterer Zweck der Erfindung besteht darin, eine Halbleiteranordnung zu schaffen, die mehrere
Schichten von entgegengesetztem Leitfähigkeitstyp umfaßt, welche Übergänge mit benachbarten Zonen
von unterschiedlichen Konzentrationen der Fremdatome bilden, um ein Paar benachbarter Zonen mit
verschiedenen Betriebseigenschaften zu schaffen.
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleiterkörper mit zwei Zonen
entgegengesetzten Leitfähigkeitstyps und einem p-n-Übergang zwischen diesen beiden Zonen sowie je einer
Elektrode an den beiden Zonen. Erfindungsgemäß wird an die beiden Elektroden eine so hohe Spannung
angelegt, daß eine Lawine auftritt, und am mittleren Flächenteil des p-n-Überganges wird eine gegenüber
dem äußeren Flächenteil hohe Konzentration der Fremdatome vorgesehen, so daß die Lawine sich anfänglich
im mittleren Flächenteil ausbildet.Another purpose of the invention is to provide a semiconductor device comprising a plurality of layers of opposite conductivity type which form junctions with adjacent zones of different concentrations of impurity to provide a pair of adjacent zones with different operational characteristics.
The invention relates to a semiconductor arrangement with a semiconductor body with two zones of opposite conductivity type and a pn junction between these two zones and one electrode on each of the two zones. According to the invention, such a high voltage is applied to the two electrodes that an avalanche occurs, and a high concentration of foreign atoms is provided at the central surface part of the pn junction compared to the outer surface part, so that the avalanche initially forms in the central surface part.
009 610/308009 610/308
In Weiterbildung der Erfindung kann mindestens eine der beiden Zonen des Halbleiterkörpers einen solchen mittleren Flächenteil des p-n-Überganges aufweisen. In a further development of the invention, at least one of the two zones of the semiconductor body can have one have such a middle surface part of the p-n junction.
Vorzugsweise ist der äußere Flächenteil des p-n-Überganges daher dick im Vergleich mit dem inneren Flächenteil in Richtung senkrecht zur p-n-Übergangsfläche. The outer surface part of the p-n junction is therefore preferably thick in comparison with the inner one Area part in the direction perpendicular to the p-n transition area.
Auf einer der beiden Zonen des Halbleiterkörpers kann eine weitere Zone über einen p-n-Übergang angebracht sein.A further zone can be applied to one of the two zones of the semiconductor body via a p-n junction be.
Nach einer weiteren Ausführungsform der Erfindung können zwei weitere Zonen an je einer Zone des Halbleiterkörpers über einen p-n-Übergang angebracht sein und so eine Vierzonen-Halbleiteranordnung bilden.According to a further embodiment of the invention, two further zones can each be connected to one zone of the Semiconductor body be attached via a p-n junction and so a four-zone semiconductor arrangement form.
Im folgenden wird die Erfindung an Hand der Zeichnung beispielsweise näher erläutert. InIn the following, the invention is explained in more detail with reference to the drawing, for example. In
Fig. 1 ist die Stromspannungscharakteristik einer Vierschichten-Halbleiteranordnung gemäß der Erfindung dargestellt;Fig. 1 is the voltage characteristic of a four layer semiconductor device according to the invention shown;
Fig. 2 ist eine Grundriß darstellung einer Halbleiteranordnung gemäß der Erfindung;Fig. 2 is a plan view of a semiconductor device according to the invention;
Fig. 3 ist ein Seitenschnitt längs der Linie 3-3 von Fig. 2;Figure 3 is a side sectional view taken along line 3-3 of Figure 2;
Fig. 4 ist ein Schnitt durch eine andere Halbleiteranordnung gemäß der Erfindung;Fig. 4 is a section through another semiconductor device according to the invention;
Fig. 5 ist ein Schnitt, der noch eine weitere andere Halbleiteranordnung gemäß der Erfindung zeigt;Fig. 5 is a section showing still another other semiconductor device according to the invention;
Fig. 6 ist eine perspektivische Darstellung einer Scheibe aus Halbleitermaterial, die bei einem Verfahren zur Herstellung von Halbleiteranordnungen gemäß der Erfindung verwendet werden kann;6 is a perspective view of a wafer of semiconductor material being used in a method can be used to manufacture semiconductor devices according to the invention;
Fig. 7 A bis 7 G zeigen die Herstellungstypen von Halbleiteranordnungen aus der in Fig. 6 dargestellten Scheibe;FIGS. 7A to 7G show the types of manufacture of semiconductor devices from that shown in FIG Disc;
Fig. 8 veranschaulicht eine Halbleiteranordnung mit p-n-Übergang gemäß der Erfindung und ein geeignetes Verfahren zu ihrer Herstellung;Figure 8 illustrates a p-n junction semiconductor device according to the invention and a suitable one Process for their preparation;
Fig. 9 ist eine seitliche Sehnittansicht einer n-p-n-Flächen-Halbleiteranordnung gemäß der Erfindung;Figure 9 is a side sectional view of an n-p-n junction semiconductor device according to the invention;
Fig. 10 ist ein Schnitt einer anderen n-p-n-Halbleiteranordnung gemäß der Erfindung;Fig. 10 is a section of another n-p-n semiconductor device according to the invention;
Fig. 11 ist eine Schnittansicht einer p-n-p-n-Halbleiteranordnung zum Schalten oder zur Verwendung als Relais gemäß der Erfindung.Fig. 11 is a sectional view of a p-n-p-n semiconductor device for switching or for use as a relay according to the invention.
Eine Halbleiteranordnung gemäß der Erfindung umfaßt allgemein einen p-n-Übergang, in dem anfänglich in einem vorbestimmten Bereich eine Trägermultiplikation infolge eines lawinenartigen Durch- \ Schlages eintritt. Dies läßt sich mit Halbleiteranord-Inungen von der in den Figuren gezeigten Art erreichen, ibei denen die Verunreinigungskonzentration in den (verschiedenen Bereichen der Zonen unterschiedlich ist. !Zuni Beispiel kann die Halbleiteranordnung an der Oberfläche p-n-Übergänge mit relativ niedrigem Konzentrationsgradienten und in der Mitte mit hohem Konzentrationsgradienten aufweisen.A semiconductor arrangement according to the invention generally comprises a pn junction in which a carrier multiplication initially occurs in a predetermined area as a result of an avalanche-like breakdown. This can be achieved, ibei which the impurity concentration in the (various areas of the zones varies with Halbleiteranord-Inungen from that shown in FIGS kind.! Zuni example, the semiconductor device on the surface pn junctions with relatively low concentration and in the middle with a high concentration gradient.
In den Fig. 2 und 3 ist eine Halbleiteranordnung gemäß der Erfindung dargestellt. Die Halbleiteranordnung 11 ist aus einer Scheibe aus Halbleitermaterial hergestellt und so behandelt, daß sie aufeinanderfolgende Zonen bildet, daß benachbarte Zonen von entgegengesetztem Leitfähigkeitstyp sind und daß drei p-n-Übergänge 12, 13 und -14 gebildet werden. Die dargestellte Halbleiteranordnung ist also praktisch eine solche mit vier Zonen. Jedoch hat die Vorrichtung zwei benachbarte Bereiche, und zwar B- und ίΤ-Bereiche. Der mit B bezeichnete Bereich der Halbleiteranordnung hat innere Zonen vom p- und vom n-Typ, welche stärker dotiert sind als die inneren Schichten vom p- und vom η-Typ in dem angrenzenden benachbarten i?-Bereich. Im Ergebnis hat der mittlere p-n-Übergang 13 in dem Bereich 13 B einen höheren Konzentrationsgradienten und eine niedrigere Lawinenspannung als der Bereich 13 H. Da der Bereich B mittlere Zonen enthält, die stärker dotiert sind als die mittleren Zonen des ff-Bereiches, ist es schwieriger, Träger aus den äußeren Zonen über die p-n-Übergänge2 and 3, a semiconductor device according to the invention is shown. The semiconductor device 11 is made from a wafer of semiconductor material and treated so that it forms successive zones, that adjacent zones are of opposite conductivity types and that three pn junctions 12, 13 and -14 are formed. The illustrated semiconductor arrangement is practically one with four zones. However, the device has two adjacent areas, namely B and ίΤ areas. The area of the semiconductor arrangement denoted by B has inner zones of the p- and of the n-type, which are more heavily doped than the inner layers of the p- and of the η-type in the adjoining neighboring i? As a result, the middle pn junction 13 in the region 13 B has a higher concentration gradient and a lower avalanche voltage than the region 13 H. Since the region B contains central zones which are more heavily doped than the central zones of the ff region, it is more difficult to carry carriers from the outer zones via the pn junctions
ίο 12 und 14 in den .B-Bereich als in den ii-Bereich zu injizieren.ίο 12 and 14 in the .B area than in the ii area too inject.
Es ist zu beachten, daß die Figuren nicht etwa quantitativ zu verstehen sind. Die p-n-Übergänge in einer bestimmten Halbleiteranordnung brauchen nicht eben zu sein, und der Übergang aus dem 5-Bereich in den üT-Bereich erfolgt nicht plötzlich.It should be noted that the figures are not to be understood quantitatively. The p-n junctions in of a certain semiconductor arrangement do not need to be flat, and the transition from the 5-area to the UT range does not occur suddenly.
Bei umgekehrter Vorspannung an dem mittleren p-n-Übergang fließt ein Strom I0 (Fig. 1) durch die Halbleiteranordnung, wobei primär in dem Durchschlagsbereich eine Lawinenmultiplikation auftritt. Der Durchschlag für diesen Teil 135 des p-n-Überganges läßt einen Lawinenstrom fließen. Dieser Strom sucht eine Vorbelastung in Flußrichtung an den p-n-Übergängen 12 und 14 im Haltebereich zu erzeugen.If the bias voltage is reversed at the middle pn junction, a current I 0 (FIG. 1) flows through the semiconductor arrangement, an avalanche multiplication primarily occurring in the breakdown region. The breakdown for this part 135 of the pn junction causes an avalanche current to flow. This current seeks to generate a pre-load in the flow direction at the pn junctions 12 and 14 in the holding area.
as Wenn der Strom längs der p-n-Übergänge 12 und 14 einen genügend hohen Wert erreicht, nähert sich die Summe der Werte α dem Wert 1, und die Halbleiteranordnung weist in einem Teil 16 der Kurve (Fig. 1) eine negative Widerstandscharakteristik auf. Die Spannung, die erforderlich ist, um die Leitfähigkeit aufrechtzuerhalten, fällt dann ab, und es wird der Aufrechterhaltungsstrom //, benötigt. Wenn die Spannung abfällt, wird die Spannung längs des mittleren p-n-Überganges 13 vermindert, und der Durchschlagsbereich führt relativ kleine Ströme.As when the current along the pn junctions 12 and 14 reaches a sufficiently high value, the sum of the values α approaches the value 1, and the semiconductor device has a negative resistance characteristic in a part 16 of the curve (FIG. 1). The voltage required to maintain conductivity then drops and the maintenance current //, is required. When the voltage drops, the voltage across the central pn junction 13 is reduced, and the breakdown region carries relatively small currents.
Somit wird eine Halbleiteranordnung geschaffen, in welcher die Spannungsdurchschlagscharakteristiken der äußeren p-n-Übergänge 12 und 14 keine Rolle für die Durchschlagscharakteristik der Halbleiteranordnung spielen, da diese vollständig durch den Durchschlagsbereich kontrolliert werden, der völlig von Bereichen umgeben ist, die an dem mittleren p-n-Über-I gang 13 einen niedrigeren Konzentrationsgradienten an Fremdstoffen aufweisen.Thus, there is provided a semiconductor device in which the voltage breakdown characteristics of the outer p-n junctions 12 and 14 are irrelevant for the breakdown characteristics of the semiconductor device play as these are completely controlled by the punch area, which is entirely of areas is surrounded, which at the middle p-n junction 13 has a lower concentration gradient of foreign matter.
In Fig. 4 ist ein anderer Aufbau gezeigt, der im wesentlichen die gleichen Resultate wie der vorstehend beschriebene ergibt. In diesem Falle ist nur der innere Bereich der mittleren Zone vom p-Typ stärker dotiert. Jedoch ist die mittlere Zone vom η-Typ stärker dotiert als die mittlere Zone vom p-Typ in dem Haltebereich H. In dem Durchschlagsbereich B ist ein abrupterer p-n-Übergang zwischen dem stärker dotierten Teil der Zone vom p-Typ und der angrenzenden Zone vom η-Typ gebildet, als sie in dem Haltebereich H vorkommt. Es ist also offensichtlich, daß der Durchschlag, wie vorstehend beschrieben, in dem Bereich B vom p+-Typ auftritt.Another structure is shown in Fig. 4 which gives substantially the same results as that described above. In this case, only the inner region of the central p-type zone is more heavily doped. However, the middle zone of the η-type is more heavily doped than the middle zone of the p-type in the holding area H. In the breakdown area B there is a more abrupt pn-junction between the more heavily doped part of the zone of the p-type and the adjacent zone of η-type is formed when it occurs in the holding area H. It is thus apparent that the breakdown occurs in the p + -type region B as described above.
In Fig. 5 ist eine unterschiedliche Ausführungsform gezeigt. Dieser Aufbau enthält wieder einen inneren Durchschlagsbereich B und einen benachbarten Bereich H in einer Halbleiteranordnung mit vier Zonen. Eine Vorrichtung von der gezeigten Art kann dadurch gebildet werden, daß übliche Dioden mit vier Zonen ,hergestellt und dann durch geeignete Maskierungs-In Fig. 5 a different embodiment is shown. This structure again contains an inner breakdown region B and an adjacent region H in a semiconductor arrangement with four zones. A device of the type shown can be formed in that conventional diodes with four zones are produced and then by suitable masking
j und Diffusionstechniken die Verunreinigungskonzen-j and diffusion techniques reduce the impurity concentration
ί tration in bestimmten Teilen 18 und 19 der verschiedenen Bereiche verändert werden.ί tration in certain parts 18 and 19 of the various Areas are changed.
In Fig. 6 und 7 ist ein Verfahren zur HerstellungIn Figs. 6 and 7 is a method of manufacture
einer Halbleiteranordnung der in Fig. 4 gezeigten Arta semiconductor device of the type shown in FIG
7" dargestellt. Eine Scheibe aus dem Halbleitermaterial7 ". A slice of the semiconductor material
Silizium, das beispielsweise vom p-Typ mit einer Leitfähigkeit von etwa 0,3 Ohm · cm sein kann, wird Sauerstoff bei relativ hoher Temperatur ausgesetzt, so daß an der Oberfläche Schutzschichten 22 und 23 aus Siliziumdioxyd gebildet werden. Durch die Schicht aus Siliziumdioxyd hindurch wird dann eine Reihe von Löchern 24 geätzt. Dies kann in der Weise geschehen, daß der übrige Teil der Schicht mit einer Wachsmaske, durch photographische Verfahren oder durch sonstige an sich bekannte Verfahren geschützt wird. Die Scheibe wird dann in ein Bad gelegt, das zum Wegätzen der Siliziümdioxydschicht und zum Freilegen des darunterliegenden Teiles der Schicht vom p-Typ dient. Es kann zunächst Bor niedergeschlagen werden, um eine Borschicht 26 in Berührung mit dem darunterliegenden Material vom p-Typ zu bilden, wie in Fig. 7 B gezeigt ist. Das Bor kann beispielsweise aus BCl3-GaS niedergeschlagen werden, das 30 Minuten lang bei 1040° C mit etwa 3 ml/min in Gegenwart von mit etwa 200 ml/min strömendem N2-GaS durch ein Rohr von etwa 28 bis 30 mm Innendurchmesser strömt. Die Temperatur der Scheibe wird dann beispielsweise durch Erhitzen auf 1300° C in einer geeigneten Atmosphäre für eine relativ lange Zeit erhöht. Das Bor diffundiert in die darunterliegende Schicht vom p-Typ, um einen p+-Bereich von der in Fig. 7 C dargestellten Art zu bilden. Die Scheibe kann danach durch geeignete Techniken, wie beispielsweise durch Läppen oder Ätzen, zwecks Entfernung der oberen und unteren Siliziumdioxydschicht und des Bors behandelt werden, wonach eine Scheibe der in Fig. 7 D gezeigten Art übrigbleibt. Die Scheibe enthält einen p+-Einsatz in einer Scheibe vom p-Typ.Silicon, which can be of the p-type, for example, with a conductivity of about 0.3 ohm · cm, is exposed to oxygen at a relatively high temperature, so that protective layers 22 and 23 of silicon dioxide are formed on the surface. A series of holes 24 is then etched through the layer of silicon dioxide. This can be done in such a way that the remaining part of the layer is protected with a wax mask, by photographic methods or by other methods known per se. The disk is then placed in a bath which is used to etch away the silicon dioxide layer and expose the underlying portion of the p-type layer. Boron may first be deposited to form a boron layer 26 in contact with the underlying p-type material as shown in Figure 7B. The boron can, for example, be precipitated from BCl 3 gas, which is deposited for 30 minutes at 1040 ° C. at about 3 ml / min in the presence of N 2 gas flowing at about 200 ml / min through a pipe with an internal diameter of about 28 to 30 mm flows. The temperature of the disk is then increased, for example by heating to 1300 ° C. in a suitable atmosphere for a relatively long time. The boron diffuses into the underlying p-type layer to form a p + region of the type shown in Figure 7C. The wafer can then be treated by suitable techniques such as lapping or etching to remove the top and bottom silicon dioxide layers and boron, leaving a wafer of the type shown in Figure 7D. The disk contains a p + insert in a p-type disk.
Die obere Außenfläche kann dann maskiert und die Scheibe in einer Atmosphäre mit Donor-Verunreinigungen erhitzt werden, so daß eine n+-Schicht an der unteren Oberfläche (Fig. 7E) gebildet wird. Bei diesem Schritt wird eine neuartige Diode gebildet, die relativ unempfindlich gegen äußere Einflüsse ist. Die Lawinen- oder Durchschlagscharakteristik wird durch den p-n-Übergang mit relativ hohem Konzentrationsgradienten in der Mitte der Halbleiteranordnung gesteuert. Die Diode bleibt im wesentlichen unbeeinträchtigt von den Außenbedingungen.The upper outer surface can then be masked and the disc in an atmosphere with donor impurities are heated so that an n + layer is formed on the lower surface (Fig. 7E). at In this step, a new type of diode is formed that is relatively insensitive to external influences. the Avalanche or breakdown characteristics are created by the p-n junction with a relatively high concentration gradient in the center of the semiconductor arrangement controlled. The diode remains essentially unaffected by the external conditions.
Um einen Transistor zu bilden, der einen Lawinen-Kollektorübergang mit hohem Konzentrationsgradienten besitzt, wird in Gegenwart von Akzeptoren eine zusätzliche Diffusion, wie in Fig. 7 F veranschaulicht, ausgeführt. Somit wird ein Transistor geschaffen, der einen Kollektorübergang 28 besitzt, der einen Lawinendurchschlag aufw-eist^ der wesentlich unterhalb der benachbarten Bereiche liegt. Eüi Transistor „dieser Art ist relativ unempfindlichgegenäußereBedingungen,To form a transistor that has an avalanche collector junction with a high concentration gradient is in the presence of acceptors an additional diffusion, as illustrated in Fig. 7F, performed. Thus a transistor is created which has a collector junction 28 which has an avalanche breakdown which is substantially below of the neighboring areas. Eüi transistor “this one Type is relatively insensitive to external conditions,
Eine zusätzliche Diffusion zum Erzeugen einer n++-Schicht an der Oberseite (Fig. 7G) bildet eine Halbleiteranordnung mit vier Schichten der in Fig. 4 gezeigten Art.An additional diffusion to create an n ++ layer on the top (Fig. 7G) forms one Four layer semiconductor device of the type shown in Fig. 4.
Es ist ohne weiteres ersichtlich, daß die vorstehende Beschreibung lediglich zur Erläuterung dient. Die Scheibe aus Halbleitermaterial kann von verschiedenem Leitfähigkeitstyp sein, und der Vorniederschlag kann verändert werden. Die Diffusionszeit hängt ab von der Art der ursprünglichen Scheibe und der gewünschten Verunreinigungskonzentration sowie den zu erzielenden Eigenschaften der Halbleiteranordnung.It is readily apparent that the foregoing description is illustrative only. the Disc of semiconductor material can be of various conductivity types and the pre-deposition can to be changed. The diffusion time depends on the type of original disc and the one desired Impurity concentration and the properties of the semiconductor device to be achieved.
In Fig. 8 ist ein anderes Verfahren zur Bildung einer Halbleiteranordnung gezeigt, bei der dieLawineneigenschaften im mittleren Bereich gesteuert werden. Ein Block aus Halbleitermaterial mit Zonen vom p-Typ und vom η-Typ, welche einen p-n-Übergang bilden, wird nach üblichen Methoden (Fig. 8A) hergestellt. Der Block kann die gewünschten Bereiche haben, die durch Stufenziehverfahren, Diffusion, oder ähnliche an sich bekannte Verfahren gebildet sind. Zum Beispiel kann, wenn das Diffusionsverfahren verwendet wird, um einen Block zu formen, ein Block aus Material vom η-Typ einer Diffusion in Gegenwart von Akzeptoren unterworfen werden, um eine Zone vom p-Typ zu bilden. Vorzugsweise sollen die beiden Zonen niedrige Konzentrationen an Fremdstoffen haben, so daß sie eine hohe Durchschlagsspannung besitzen. Ein Loch oder eine Vertiefung 31 (s. Fig. 8 B) wird mit einer solchen Tiefe hergestellt, daß es bis in die Zone vom η-Typ hineinreicht. Der sich ergebende Aufbau wird dann einem Diffusionsprozeß in Gegenwart von Akzeptoren unterworfen, wodurch die Akzeptoratome in das Material hineindiffundieren, um eine relativ dünne Schicht 32 vom η-Typ mit höherer Verunreinigungskonzentration am Boden der Vertiefung zu bilden. Die oberen Kanten der Schicht tauchen in das Material vom p-Typ ein, um eine kontinuierliche Verbindung hiermit zu bilden. Bei der gleichen Diffusion wird eine dünne Oberflächenschicht bzw. Haut vom p-Typ auf dem gesamten Halbleiterkörper gebildet. Der Halbleiterkörper wird poliert, geätzt od. dgl., um die Haut vom p-Typ zu entfernen und um einen resultierenden Aufbau von der in Fig. 8 D gezeigten Art zu erhalten. Es ist festzustellen, daß bei Fig. 8 D die p-Bereiche und die η-Bereiche, welche bis zur Oberfläche reichen, relativ dünn sind, und der Konzentrationsgradient an der Oberfläche ist relativ niedrig. Der p-n-Übergang an der Oberfläche ist daher relativ immun gegen äußere Bedingungen. Jedoch hat der arbeitende Bereich in der Nähe des Bodens der Vertiefung relativ dünne Bereiche, von denen lediglich die äußeren Flächen des Materials vom p-Typ und vom η-Typ den Umgebungsbedingungen ausgesetzt sind. An der Stelle 33 und 34 kann ein geeigneter ohmscher Kontakt hergestellt werden, oder es können Flächenkontakte gebildet werden, wobei an sich bekannte Verfahren benutzt werden können. Der arbeitende Bereich besitzt einen relativ hohen Konzentrationsgrädienten und eine niedrigere Überschlagsspannung bzw. Durchschlagsspannung als der äußere Bereich. Der äußere Bereich spielt für die Festlegung der Charakteristik der Halbleiteranordnung eine relativ unwichtige Rolle.Referring to Fig. 8, there is shown another method of forming a semiconductor device in which the avalanche properties can be controlled in the middle area. A block of semiconductor material with p-type zones and of the η-type, which form a p-n junction, is produced by conventional methods (Fig. 8A). The block can have the desired areas, which are attached by step drawing, diffusion, or the like known processes are formed. For example, if the diffusion method is used, to form a block, a block of η-type material of diffusion in the presence of acceptors to form a p-type region. Preferably the two zones should be low Have concentrations of foreign substances so that they have a high breakdown voltage. A hole or a recess 31 (see Fig. 8 B) is made with such a depth that it extends into the zone from η-type extends into it. The resulting structure then undergoes a diffusion process in the presence of Subject to acceptors, whereby the acceptor atoms diffuse into the material to a relative η-type thin layer 32 with higher impurity concentration at the bottom of the recess form. The top edges of the layer are immersed in the p-type material to create a continuous bond herewith to form. With the same diffusion, a thin surface layer or skin is dumped p-type formed on the entire semiconductor body. The semiconductor body is polished, etched or the like. To removing the p-type skin and creating a resulting build-up of the type shown in Figure 8D obtain. It should be noted that in Fig. 8D, the p-regions and the η-regions which extend to the surface rich, are relatively thin, and the concentration gradient at the surface is relatively low. The p-n junction on the surface is therefore relatively immune to external conditions. However, he has working area near the bottom of the recess relatively thin areas, of which only the outer surfaces of the p-type and η-type material are exposed to the ambient conditions are. A suitable ohmic contact can be made at the point 33 and 34, or it can Surface contacts are formed, it being possible to use methods known per se. The working one Area has a relatively high concentration gradient and a lower flashover voltage or breakdown voltage than the outer area. The outer area plays for the laying down the characteristics of the semiconductor device play a relatively unimportant role.
In Fig. 9 ist ein n-p-n-Transistor gemäß der Erfindung dargestellt. Entsprechend der Darstellung sind die Teile des Bereiches, die sich zur Oberfläche hin erstrecken, relativ dick, und der arbeitende Teil am Boden der Vertiefung 36 weist einen Bereich von dem erforderlichen Konzentrationsgradienten und der erforderlichen Dicke auf. Die dargestellte Vorrichtung kann beispielsweise in der Weise hergestellt sein, daß ein massiver Block aus Material vom η-Typ benutzt wird und eine Diffusion in Gegenwart von Akzeptor-Verunreinigungen eine tiefe Schicht vom p-Typ in die Basis vom η-Typ hinein bildet. Danach bildet eine anschließende Diffusion in Gegenwart von Donor-Atomen eine Zone vom η-Typ an der Oberseite der Zone vom p-Typ. Darauf wird ein Block aus Material mit n-p- und η-Bereichen gebildet. Vorzugsweise sind die diffundierten Schichten vomp-Typ und vomn-Typ von niedrigen Konzentrationsgradienten, so daß sie eine hohe Durchschlagsspannung haben. Anschließend an die Bildung oder Formierung der Schichten vom n-Typ und vom p-Typ wird eine Vertiefung 36 in das Material hinein geformt. Die Vertiefung 36 erstreckt sich nach unten in den Basisbereich vom η-Typ. Eine9 shows an n-p-n transistor according to the invention. According to the representation are the parts of the area that extend towards the surface are relatively thick, and the working part at the The bottom of the recess 36 has an area of the required concentration gradient and required Thick on. The device shown can for example be manufactured in such a way that a solid block of η-type material is used and diffusion in the presence of acceptor impurities forms a p-type deep layer into the η-type base. After that forms a subsequent Diffusion in the presence of donor atoms creates a zone of the η-type at the top of the zone of p-type. A block of material with n-p and η regions is formed thereon. Preferably they are diffused layers of p-type and n-type of low concentration gradients, so that they are a have high breakdown voltage. Subsequent to the formation or formation of the n-type layers and of the p-type, a recess 36 is formed in the material. The recess 36 extends down into the η-type base region. One
dünne Schicht vom p-Typ wird dann in die Vertiefung hineindiffundiert. Vorzugsweise wird die obere Schicht vom η-Typ gegen Verunreinigungen vom p-Typ maskiert, oder aber die Konzentration ist niedriger als die Konzentration der Zone 21 vom η-Typ. Diese Diffusion in Gegenwart von Akzeptor-Verunreinigungen erzeugt einen p-n-Übergang am Boden der Vertiefung und verbindet die Zone vom η-Typ überall um die Vertiefung herum.p-type thin layer is then diffused into the recess. The upper layer of the η-type is preferably masked against impurities of the p-type, or the concentration is lower than the concentration of the zone 21 of the η-type. This diffusion in the presence of acceptor impurities creates a pn junction at the bottom of the well and connects the η-type zone all around the well.
Darauf wird eine Zone vom η-Typ durch Diffusion to in Gegenwart von Donoratomen gebildet, und diese Zone wird an der Oberseite der dünnen Schicht vom p-Typ erzeugt. Diese Zone vereinigt die Zone vom η-Typ überall auf der Innenseite der Vertiefung. Die Halbleiteranordnung wird dann maskiert, chemisch geätzt und mechanisch bearbeitet, um alle dünnen Bereiche, die um die Halbleiteranordnung herum gebildet sind, zu entfernen. Es ergibt sich eine Halbleiteranordnung der in Fig. 9 gezeigten Art. Basis-, Kollektor- und Emitterkontaktelektroden 37,38 und 39 können an den dicken n-p-n-Zonen relativ leicht hergestellt werden.A η-type zone is formed thereon by diffusion to in the presence of donor atoms, and these Zone is created on top of the p-type thin layer. This zone unites the zone from η-type all over the inside of the recess. The semiconductor device is then masked, chemically etched and machined to remove any thin areas that formed around the semiconductor device are to be removed. The result is a semiconductor arrangement of the type shown in FIG. 9. Collector and emitter contact electrodes 37, 38 and 39 can be made relatively easily on the thick n-p-n zones.
Wie Fig. 10 zeigt, kann sich der Diffusionsbereich vom p-Typ über die Zone vom p-Typ erstrecken. Der Emitterbereich wird anschließend durch ein in eine Oxydmaske geätztes Loch hindurchdiffundiert. Dies gestattet es, sowohl Emitter- als auch Basiskontaktelektroden an der oberen Außenfläche der gezeigten Halbleiteranordnung herzustellen.As shown in Fig. 10, the p-type diffusion region may extend over the p-type region. Of the The emitter area is then diffused through a hole etched in an oxide mask. this allows for both emitter and base contact electrodes on the upper outer surface of the one shown Manufacture semiconductor device.
Gemäß Fig. 11 wird eine Halbleiteranordnung ähnlich derjenigen von Fig. 9 einer zusätzlichen Diffusion in Gegenwart von Akzeptoratomen unterworfen, um eine dünne Zone 41 vom p-Typ zu bilden. Die Halbleiteranordnung gemäß Fig. 11 ist daher eine p-n-p-n-Halbleiteranordnung zum Schalten mit zwei benachbarten Bereichen, nämlich einem Durchschlagsbereich und einem Haltebereich. Ein Ohmscher Kontakt wird an der unteren η-Zone und an der Zone vom p-Typ am Boden der Vertiefung 36 hergestellt.According to FIG. 11, a semiconductor device similar to that of FIG. 9 becomes an additional Subjected to diffusion in the presence of acceptor atoms to form a thin p-type region 41. The semiconductor device according to FIG. 11 is therefore a p-n-p-n semiconductor device for switching with two adjacent areas, namely a breakdown area and a holding area. An ohmic contact is made on the lower η zone and on the p-type zone at the bottom of the recess 36.
Somit ist ersichtlich, daß durch die Erfindung eine Halbleiteranordnung geschaffen wurde, die relativ unempfindlich gegen äußere Bedingungen ist. Die Trägermultiplikation durch Lawinendurchschlag tritt anfänglich in einem Bereich der Vorrichtung auf, der von der Oberfläche weggenommen ist, so daß die Lawineneigenschaften nicht durch äußere Bedingungen beeinträchtigt werden.Thus, it can be seen that the invention has provided a semiconductor device which is relatively is insensitive to external conditions. The carrier multiplication occurs through avalanche breakdown initially in an area of the device that is removed from the surface so that the Avalanche properties are not affected by external conditions.
Claims (5)
Deutsche Auslegeschrift Nr. 1 000 115;
USA.-Patentschriften Nr. 2 770 761, 2 792540,
813 048.Considered publications:
German Auslegeschrift No. 1 000 115;
U.S. Patents Nos. 2,770,761, 2,792,540,
813 048.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1229784XA | 1958-03-19 | 1958-03-19 | |
| GB2982/59A GB899919A (en) | 1958-03-19 | 1959-01-27 | Improvements in semi-conductive devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1090330B true DE1090330B (en) | 1960-10-06 |
Family
ID=9749687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DES61697A Pending DE1090330B (en) | 1958-03-19 | 1959-02-09 | Semiconductor arrangement with a semiconductor body with two zones of opposite conductivity type and one electrode on each of the two zones |
Country Status (4)
| Country | Link |
|---|---|
| DE (1) | DE1090330B (en) |
| FR (1) | FR1229784A (en) |
| GB (1) | GB899919A (en) |
| NL (1) | NL237230A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1185729B (en) * | 1961-03-01 | 1965-01-21 | Siemens Ag | Esaki diode with surface protection of the pn junction |
| DE1197986B (en) * | 1961-03-10 | 1965-08-05 | Comp Generale Electricite | Semiconductor component with at least four zones of alternating conductivity type in the semiconductor body |
| DE1207502B (en) * | 1961-05-18 | 1965-12-23 | Int Standard Electric Corp | Flat semiconductor component with at least one blocking pn junction and method for production |
| DE1208408B (en) * | 1961-06-05 | 1966-01-05 | Gen Electric | Controllable and switchable semiconductor component with four layers of alternating conductivity types |
| DE1295088B (en) * | 1961-04-27 | 1969-05-14 | Nat Res Dev | Semiconductor diode |
| DE1300164B (en) * | 1967-01-26 | 1969-07-31 | Itt Ind Gmbh Deutsche | Method for manufacturing Zener diodes |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2770761A (en) * | 1954-12-16 | 1956-11-13 | Bell Telephone Labor Inc | Semiconductor translators containing enclosed active junctions |
| DE1000115B (en) * | 1954-03-03 | 1957-01-03 | Standard Elektrik Ag | Process for the production of semiconductor layer crystals with PN junction |
| US2792540A (en) * | 1955-08-04 | 1957-05-14 | Bell Telephone Labor Inc | Junction transistor |
| US2813048A (en) * | 1954-06-24 | 1957-11-12 | Bell Telephone Labor Inc | Temperature gradient zone-melting |
-
0
- NL NL237230D patent/NL237230A/xx unknown
-
1959
- 1959-01-27 GB GB2982/59A patent/GB899919A/en not_active Expired
- 1959-02-09 DE DES61697A patent/DE1090330B/en active Pending
- 1959-02-26 FR FR787834A patent/FR1229784A/en not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1000115B (en) * | 1954-03-03 | 1957-01-03 | Standard Elektrik Ag | Process for the production of semiconductor layer crystals with PN junction |
| US2813048A (en) * | 1954-06-24 | 1957-11-12 | Bell Telephone Labor Inc | Temperature gradient zone-melting |
| US2770761A (en) * | 1954-12-16 | 1956-11-13 | Bell Telephone Labor Inc | Semiconductor translators containing enclosed active junctions |
| US2792540A (en) * | 1955-08-04 | 1957-05-14 | Bell Telephone Labor Inc | Junction transistor |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1185729B (en) * | 1961-03-01 | 1965-01-21 | Siemens Ag | Esaki diode with surface protection of the pn junction |
| DE1197986B (en) * | 1961-03-10 | 1965-08-05 | Comp Generale Electricite | Semiconductor component with at least four zones of alternating conductivity type in the semiconductor body |
| DE1295088B (en) * | 1961-04-27 | 1969-05-14 | Nat Res Dev | Semiconductor diode |
| DE1207502B (en) * | 1961-05-18 | 1965-12-23 | Int Standard Electric Corp | Flat semiconductor component with at least one blocking pn junction and method for production |
| DE1208408B (en) * | 1961-06-05 | 1966-01-05 | Gen Electric | Controllable and switchable semiconductor component with four layers of alternating conductivity types |
| DE1300164B (en) * | 1967-01-26 | 1969-07-31 | Itt Ind Gmbh Deutsche | Method for manufacturing Zener diodes |
Also Published As
| Publication number | Publication date |
|---|---|
| GB899919A (en) | 1962-06-27 |
| NL237230A (en) | |
| FR1229784A (en) | 1960-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1944793C3 (en) | Method for manufacturing an integrated semiconductor device | |
| DE1295093B (en) | Semiconductor component with at least two zones of opposite conductivity type | |
| DE1076275B (en) | Semiconductor arrangement with at least one planar pn transition | |
| DE2517690B2 (en) | Method for manufacturing a semiconductor component | |
| DE2419019C3 (en) | Method of making a junction field effect transistor | |
| DE2633569C2 (en) | ||
| DE2109352C2 (en) | Method for producing a lateral bipolar semiconductor component | |
| DE2357376B2 (en) | MESA THYRISTOR AND METHOD OF ITS MANUFACTURING | |
| DE1544228C3 (en) | Method for doping semiconductor material | |
| DE1964979B2 (en) | SEMICONDUCTOR COMPONENT WITH AT LEAST ONE LATERAL TRANSISTOR AND METHOD FOR ITS MANUFACTURING | |
| DE1903870A1 (en) | Process for producing monolithic semiconductor devices | |
| DE2320563B2 (en) | FOUR-LAYER TRIOD | |
| DE1090330B (en) | Semiconductor arrangement with a semiconductor body with two zones of opposite conductivity type and one electrode on each of the two zones | |
| DE2247911C2 (en) | Monolithic integrated circuit arrangement | |
| DE1764829B1 (en) | PLANAR TRANSISTOR WITH A DISK-SHAPED SEMICONDUCTOR BODY | |
| DE2527076B2 (en) | Integrated semiconductor device and method for its manufacture | |
| DE1464286C3 (en) | Semiconductor component with a semiconductor body in which at least one flat transistor structure is provided | |
| DE2811207A1 (en) | TEMPERATURE GRADIENT ZONE MELTING PROCESS THROUGH AN OXIDE LAYER | |
| DE2005940C3 (en) | Semiconductor component and method for its manufacture | |
| DE1764552C3 (en) | Method for producing a semiconductor device with a Zener diode | |
| DE1035780B (en) | Transistor with intrinsic zone | |
| DE2216642C3 (en) | Semiconductor device and method for its manufacture | |
| DE1931201C3 (en) | Method of manufacturing a zener diode | |
| DE2131993C2 (en) | Planar epitaxial transistor - has low-resistance connection to collector region | |
| DE1564595C3 (en) | Transistor with an emitter, a base and at least two collectors |