DE1035780B - Transistor with intrinsic zone - Google Patents
Transistor with intrinsic zoneInfo
- Publication number
- DE1035780B DE1035780B DEI12125A DEI0012125A DE1035780B DE 1035780 B DE1035780 B DE 1035780B DE I12125 A DEI12125 A DE I12125A DE I0012125 A DEI0012125 A DE I0012125A DE 1035780 B DE1035780 B DE 1035780B
- Authority
- DE
- Germany
- Prior art keywords
- zone
- intrinsic
- transistor
- layer
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 230000002452 interceptive effect Effects 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 16
- 239000012535 impurity Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
Transistor mit eigenleitender Zone Die bekannten Flächentransistoren enthalten einen Bereich bzw. eine Zone eines Typs der Störstellenleitfähigkeit zwischen zwei anderen Bereichen oder Zonen von gegenüber dem erstgenannten Bereich entgegengesetztem Typ der Störstellenleitfähigkeit. Die Wirkungsweise dieser Flächentransistoren beruht im wesentlichen auf dem Verhalten der Übergänge zwischen Gebieten verschiedenen Leitfähigkeitstyps, d. h. zwischen einer P-leitenden und einer N-leitenden Zone des Halbleiters. Es ist nun bereits bekanntgeworden, zwischen Basis und Kollektorzone oder kollektorseitig vor den störleitenden Zonen des Flächentransistors eine eigenleitende Zone, d. h. eine störstellenfreie bzw. störstellenarme Zone anzubringen, um höhere Grenzfrequenzen und kleinere Kollektorkapazitäten zu gewinnen. Es sind dabei auch Ausführungsformen bekannt, bei denen die eigenleitende Zone, die sogenannte 1-Zone, breiter ausgeführt ist als jede der anderen störleitenden Zonen des Flächentransistors. Die Herstellung der bisher bekanntgewordenen Flächentransistoren mit eigenleitender Zone bereitet jedoch erhebliche technologische Schwierigkeiten. Diese zu überwinden und die Herstellung solcher Transistoren zu vereinfachen, ist die der Erfindung zugrunde liegende Aufgabe.Transistor with intrinsic zone The well-known flat transistors contain a region of one type of impurity conductivity between two other areas or zones opposite to the former area Type of impurity conductivity. The mode of action of these junction transistors is based essentially different on the behavior of the transitions between areas Conductivity type, d. H. between a P-conductive and an N-conductive zone of the semiconductor. It has already become known, between the base and the collector zone or an intrinsically conductive zone on the collector side in front of the interference-conducting zones of the flat transistor Zone, d. H. to attach a fault-free or fault-free zone in order to achieve higher To gain limit frequencies and smaller collector capacities. There are also Embodiments known in which the intrinsic zone, the so-called 1-zone, is made wider than each of the other interfering zones of the flat transistor. The production of the previously known junction transistors with intrinsic However, Zone presents significant technological difficulties. To overcome this and to simplify the manufacture of such transistors is that of the invention underlying task.
Für einen Transistor mit eigenleitender Zone, die dicker ist als jede der störleitenden Zonen, besteht danach die Erfindung darin, daß die eigenleitende Zone sperrfrei an die Kollektorelektrode angebracht ist und die eigenleitende Zone mit einer angrenzenden störleitenden Zone (P bzw. N) eine Sperrschicht bildet.For a transistor with an intrinsic zone thicker than any the interfering zones, the invention consists in that the intrinsic Zone is attached to the collector electrode without blocking and the intrinsic zone forms a barrier layer with an adjacent interfering zone (P or N).
Die Übergangsschicht zwischen der I-Zone und dem angrenzenden Störleitbereich zeigt dabei einen Gleichrichteffekt und wird deshalb nachstehend als Sperrschicht bezeichnet. Der Vorteil der Erfindung gegenüber dem Bekannten besteht insbesondere darin, daß man bei einem Flächentransistor mit ohmschen Elektrodenanschlüssen mit zwei störleitfähigen Bereichen auskommt.The transition layer between the I-zone and the adjoining Störleitbereich shows a rectifying effect and is therefore referred to below as a barrier layer designated. The advantage of the invention over the known exists in particular in the fact that one with a planar transistor with ohmic electrode connections with two areas that are susceptible to interference.
Bisher wurden Schichttransistoren allgemein so hergestellt, daß zuerst eigenleitfähiges Germanium erzeugt wurde und dann Störstoffe in bestimmte Bereiche in kontrollierten Mengen eingeführt wurden, um Bereiche vom P- oder N-Typ herzustellen. Die bisher bekannten Verfahren zur Herstellung solcher Transistoren setzen eine sorgfältige und kritische Beaufsichtigung voraus. Durch die vorliegende Erfindung wird die Anzahl der Beimischschritte, die für die Herstellung eines Transistors nötig sind, herabgesetzt.So far, film transistors have generally been manufactured so that first Intrinsically conductive germanium was generated and then contaminants in certain areas were introduced in controlled amounts to produce P- or N-type domains. The previously known methods for producing such transistors employ a careful and critical supervision. Through the present invention is the number of admixing steps required to manufacture a transistor are necessary, reduced.
Die Erfindung stellt eine wesentliche Vereinfachung des Herstellungsverfahrens dar und ergibt gleichzeitig eine Qualitätsverbesserung mit geringerer Kompensation in den zuletzt gezüchteten Bereichen. Die Herstellung des Flächentransistors nach der Erfindung geschieht in der Weise, daß ein Halbleiterkristall mit einem eigenleitenden Bereich und einem störleitenden Bereich eines der beiden Leitfähigkeitstypen hergestellt wird und danach in einen Teil dieses störleitenden Bereichs Störstoffe derart eindiffundiert werden, daß in diesem Teil ein Bereich mit Störleitung des anderen der beiden Leitfähigkeitstypen entsteht. Mit dem Verfahren zur Herstellung des Transistors nach der Erfindung gewinnt man eine Halbleitervorrichtung mit zwei Bereichen vom entgegengesetzten Leitfähigkeitstyp, die durch eine Sperrschicht getrennt sind, und von denen einer einem dritten Bereich aus Halbleitermaterial mit Eigen-Leitung benachbart ist. Diese Vorrichtung ist nach dem genannten Verfahren leichter herstellbar als die bisherigen Schichttransistoren nach dem bekannten Verfahren, wie aus folgendem hervorgeht.The invention represents a substantial simplification of the manufacturing process and at the same time results in a quality improvement with less compensation in the most recently grown areas. The manufacture of the junction transistor according to the invention is done in such a way that a semiconductor crystal with an intrinsic Area and an interfering area produced one of the two conductivity types is and then diffused into a part of this interfering area in such a way impurities be that in this part an area with interference conduction of the other of the two conductivity types arises. With the method of manufacturing the transistor according to the invention wins a semiconductor device with two regions of opposite conductivity type, which are separated by a barrier layer, and one of which is a third area made of semiconductor material with self-conduction is adjacent. This device is after easier to manufacture using the method mentioned than the previous layer transistors according to the known method, as can be seen from the following.
Bei dem einen Herstellungsverfahren wird eine NI-oder PI-Schicht dadurch gezüchtet, daß man von einer Schmelze aus Halbleitermaterial ausgeht, aus der ein Kristall aus eigenleitfähigem Halbleitermaterial gezüchtet werden kann, und nach dem Züchten eines Bereichs aus eigenleitfähigem Material werden der Schmelze genügend N- oder P-Verunreinigungen beigemischt, so daß bei fortgesetzter Kristallzüchtung der Kristall entweder dem N- oder dem P-Leitfähigkeitstyp angehört, so daß ein Block entsteht mit einer I-Schicht und einer mit der I-Schicht an einer NI- oder PI-Verbindungsstelle verbundenen N- oder P-Schicht: Die so gebildete NI- oder PI-Schicht kann dann aus dem Block herausgeschnitten werden, und zwar vorzugsweise so, daß das Material mit Störleitfähigkeit eine Dicke von etwa 0,13 bis 0,l8 mm und das Material mit Eigenleitfähigkeit eine Dicke von etwa 2 mm haben. Nun kann die Schicht zur Bildung einzelner Transistorkörper in Scheiben geschnitten werden. Die Emitterschicht für jeden Transistorkörper wird dann gebildet durch Legieren in einem Bereich des entgegengesetzten Störleitfähigkeitstyps in der -litte der Schicht aus störleitfähigem Material. Den Basiskontakt am Transistor gewinnt man durch Anlöten an einer Stelle auf der störleitfähigen Schicht, die einen gewissen Abstand von dem Mittelbereich hat. Den Kollektoranschluß lötet man an die Oberfläche der eigenleitenden Schicht an.In one manufacturing process, an NI or PI layer is thereby created grown that one proceeds from a melt of semiconductor material from which a Crystal from intrinsically conductive semiconductor material can be grown, and after the melt is sufficient to grow an area of intrinsically conductive material N or P impurities mixed in, so that with continued crystal growth the crystal is of either the N or the P conductivity type, so that a block arises with an I-layer and one with the I-layer at an NI or PI junction connected N- or P-layer: The NI or PI layer thus formed can then be cut out of the block, preferably so that the material with interference conductivity a thickness of about 0.13 to 0.18 mm and that Material with intrinsic conductivity have a thickness of about 2 mm. Now the shift can be cut into slices to form individual transistor bodies. The emitter layer for each transistor body is then formed by alloying in a region of the opposite type of interference conductivity in the middle of the layer of interference-conductive Material. The base contact on the transistor is obtained by soldering it at one point on the conductive layer, which is a certain distance from the central area Has. The collector connection is soldered to the surface of the intrinsic layer at.
Bei einem anderen Herstellungsverfahren werden durch Gasdiffusion entsprechende Verunreinigungen in einen Körper aus Halbleitermaterial diffundiert.Another manufacturing process uses gas diffusion corresponding impurities diffused into a body of semiconductor material.
Bei einem weiteren Herstellungsverfahren werden gleichzeitig zwei Arten von Verunreinigungen in einen Würfel aus eigenleitfähigem Halbleitermaterial thermisch diffundiert.Another manufacturing process uses two at the same time Types of contaminants in a cube of intrinsically conductive semiconductor material thermally diffused.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der Beschreibung. Die Erfindung sei an Hand der Zeichnungen für einige Ausführungsformen näher erläutert.Further features and advantages of the invention emerge from the description. The invention will be explained in more detail with reference to the drawings for some embodiments.
Fig. 1 ist eine schematische Darstellung eines PI-Schichtblocks, dessen Bildung der erste Schritt in der Herstellung eines Transistors nach der Erfindung ist; Fig. 2 ist eine schematische Darstellung eines nach der Erfindung hergestellten fertigen NPI-Transistors; Fig. 3 ist eine schematische Darstellung eines nach der Erfindung hergestellten fertigen PNI-Transistors; Fig.4 ist eine perspektivische Darstellung eines nach der Erfindung hergestellten Transistors; Fig. 5 zeigt schematisch einen Block aus eigenleitfähigem 1laterial, der das Ausgangsmaterial für ein abgewandeltes Verfahren nach der Erfindung ist; Fig. 6 zeigt schematisch den Block nach Fig. 5 nach Durchlaufen des ersten Schrittes des abgewandelten Verfahrens; Fig. 7 ist eine schematische Darstellung des Blocks nach Fig.6 nach dem Durchlaufen einiger weiterer Schritte des abgewandelten Verfahrens; Fig. 8 zeigt schematisch den Block nach Fig. 7 nach dem Durchlaufen eines weiteren Verfahrensschrittes; Fig. 9 ist eine schematische Darstellung eines fertigen nach dem abgewandelten Verfahren gemäß Fig. 5 bis 8 hergestellten Transistors; Fig. 10 stellt schematisch den ersten Schritt eines Verfahrens nach einer anderen Form der Erfindung dar; Fig. 11 zeigt das Verfahren nach Fig. 10 in einem späteren Stadium; Fig. 12 ist eine schematische Darstellung eines fertigen nach dem Verfahren nach Fig. 10 und 11 hergestellten Transistors.Fig. 1 is a schematic representation of a PI layer block whose Formation the first step in the manufacture of a transistor according to the invention is; Figure 2 is a schematic representation of one made in accordance with the invention finished NPI transistor; Fig. 3 is a schematic representation of one according to Invention manufactured finished PNI transistor; Fig.4 is a perspective Representation of a transistor manufactured according to the invention; Fig. 5 shows schematically a block of intrinsically conductive material, which is the starting material for a modified Method according to the invention; FIG. 6 schematically shows the block according to FIG. 5 after going through the first step of the modified method; Fig. 7 is a schematic representation of the block according to Figure 6 after passing through a few more Steps of the modified method; Fig. 8 shows schematically the block according to Fig. 7 after going through a further process step; Fig. 9 is a schematic Representation of a finished produced according to the modified method according to FIGS. 5 to 8 Transistor; 10 schematically reproduces the first step of a method represent another form of the invention; FIG. 11 shows the method according to FIG. 10 in a later stage; Fig. 12 is a schematic representation of a completed transistor manufactured by the method of FIGS. 10 and 11. FIG.
Fig. 1 zeigt einen Körper aus Halbleitermaterial, der mit der Bezugsziffer 1 bezeichnet ist und aus einem eigenleitenden I-Bereich 2 besteht, der von einem störleitenden P-Bereich 3 durch eine Sperrschicht 4 getrennt ist.Fig. 1 shows a body made of semiconductor material, denoted by the reference number 1 is designated and consists of an intrinsic I-area 2, which is of a interfering P-area 3 is separated by a barrier layer 4.
Zur Herstellung des Körpers 1 wird ein Einkristall aus eigenleitendem Halbleitermaterial, z. B. Germanium. nach dem an sich bekannten »Ziehverfahren« gebildet und ein Teil der Schmelze während der Bildung des Kristalls mit einer solchen Beimischung versehen, daß das eine Ende des :Materials Störleitfähigkeit vom P-Typ besitzt. Dann wird die Verbindungsschicht aus dein Einkristallblock herausgeschnitten und so beschnitten, daß der P-Bereich und der 1-Bereich etwa die in Fig. 1 eingetragene Dickenabmessungen haben, d. h., daß der P-Bereich etwa 0,13 bis 0,18 mm und der I-Bereich etwa 2 min dick sind. In Fig. 2 wird dann der Halbleiterkörper 1 weiter behandelt, bis er den in dieser Figur gezeigten Zustand aufweist. Zu diesem Zweck wird ein Bereich 5 aus N-lfaterial in den P-Bereich 3 einlegiert, so daß eine PN-Schicht 6 entsteht. Nun wird eine Emitterverbindung 7 an den N-Bereich 5, eine Basisverbindung 8 an den P-Bereich 3 und eine Kollektorverbindung 9 an den J-Bereich 2 angelötet. Damit ist der Transistor fertig.To produce the body 1, a single crystal is made of intrinsically conductive Semiconductor material, e.g. B. germanium. according to the known "drawing process" formed and part of the melt during the formation of the crystal with such Admixture provided that one end of the: Material P-type interference conductivity owns. Then the connecting layer is cut out of your single crystal block and trimmed in such a way that the P-area and the 1-area are roughly the ones shown in FIG Have thickness dimensions, d. that is, the P range is about 0.13 to 0.18 mm and the I areas are about 2 min thick. In Fig. 2, the semiconductor body 1 is then further treated until it has the condition shown in this figure. To this end a region 5 made of N-lfmaterial is alloyed into the P-region 3, so that a PN-layer 6 is created. Now an emitter connection 7 to the N-area 5 becomes a base connection 8 soldered to P-area 3 and a collector connection 9 to J-area 2. With that the transistor is finished.
Wie bei 10 in Fig. 3 kann auch ein PNI-Transistor und einem eigenleitenden Bereich 11, einem störleitenden N-Bereich 12 und einem störleitenden P-Bereich 13 hergestellt werden. Es werden dann ein Emitteranschluß 14 am P-Bereich 13, ein Basisanschluß 15 am N-Bereich 12 und ein Kollektoranschluß 16 am eigenleitenden Bereich J vorgesehen.As with 10 in FIG. 3, a PNI transistor and an intrinsic region 11, an interfering N region 12 and an interfering P region 13 can also be produced. An emitter connection 14 on the P region 13, a base connection 15 on the N region 12 and a collector connection 16 on the intrinsic region J are then provided.
Nach den angestellten Berechnungen hat ein Transistor mit einem eigenleitenden Kollektorbereich eine feststehende Emittereingangsstromverstärkung von 1+1l6 für das NPI-Aggregat und von 1+b für das PNI-Aggregat. Solche Transistoren haben den Vorteil, daß die Emittereingangsstromverstärkungen größer als 1 sind, ohne die Nachteile, daß die Stromverstärkungen durch Temperatur, Belastung usw. beeinträchtigt werden.According to the calculations made, a transistor has an intrinsic Collector area a fixed emitter input current gain of 1 + 1l6 for the NPI aggregate and from 1 + b for the PNI aggregate. Such transistors have the Advantage that the emitter input current gains are greater than 1 without the disadvantages that the current gains are affected by temperature, load, etc.
Der spezifische Widerstand des Basisbereichs muß unter 10 Ohm cm liegen, damit eine annehmbar hohe Potentialsperre für den Kollektor entsteht. Der spezifische Widerstand des eigenleitenden Bereichs ist der des Halbleitermaterials in seiner reinsten Form. Bei Germanium beträgt dieser spezifische Widerstand etwa 45 bis 55 Ohm cm bei Zimmertemperatur.The specific resistance of the base area must be less than 10 ohm cm, so that an acceptably high potential barrier is created for the collector. The specific one The resistance of the intrinsic region is that of the semiconductor material in it purest form. In the case of germanium, this specific resistance is around 45 to 55 Ohm cm at room temperature.
Der Basisbereich darf nicht wesentlich dicker sein als die Diffusionslänge für die durchschnittliche Lebensdauer von Minoritätsträgern in dem betreffenden Bereich.The base area must not be significantly thicker than the diffusion length for the average lifetime of minority carriers in the concerned Area.
An Hand der Fig. 5 bis 9 sei ein Gasdiffusionsverfahren zur Herstellung eines Transistors gemäß der Erfindung nachstehend beschrieben. Ein Würfel 17 aus eigenleitendem Material wird eine Zeitlang in einen Dampf von etwa 700 ° C eingebracht, der z. B. ein Material wie Arsen enthält, welches als Störstoff vom N-Typ dient. Bei dieser Behandlung diffundieren Störstoffe aus dem Dampf in das eigenleitende Material und bilden eine Schicht 18 vom Leitfähigkeitstyp N auf allen Oberflächen des Halbleiterwürfels. Auf der einen Seite des Würfels ist die Anbringung einer ohmschen Verbindung zur N-Schicht vorgesehen, und zwar durch Löten wie bei 19 oder durch Galvanisieren. Auf derselben Seite wird ein P-Bereich 20 an die 1'\r-Schicht anlegiert oder angalvanisiert. Die Legierung könnte z. B. durch Schmelzen eines Indiumtröpfchens geschehen. Die Seite des Würfels, auf der sich die P-Schicht und der ohmsche Ansehluß befinden, wird dann mit einem säurebeständigen Überzug 21 versehen, und nun wird die N-Schicht auf allen freien Seiten des Würfels vollständig weggeätzt. Danach wird der Überzug 21 entfernt und Leitungen mit der P-Schicht 20, der ahmschen Verbindung 19 auf der N-Schicht und dem eigenleitenden Körper 17 ohmisch verbunden. Geeignete Ätzsäuren und säurefeste Verbindungen zur Verwendung bei Germanium sind an sich bekannt. Eine weitere Ausführungsform des Herstellungsverfahrens nach der Erfindung, bei dem zwei Typen von Verunreinigungen gleichzeitig in einen eigenleitenden Körper 22 diffundiert werden, sei an Hand der Fig. 10 bis 12 nachstehend beschrieben. Dies kann dadurch geschehen. daß auf die eine Seite des eigenleitenden Halbleiterkörpers 22 ein Stück 23 aus einem Metall aufgebracht wird, dessen Schmelztemperatur niedriger als die des Halbleitermaterials ist. Diesem Metallstück, z. B. Blei oder Gold, werden zwei verschiedene Verunreinigungen, d. h. Störstoffe, beigemischt, die eine N- bzw. eine P-Leitfähigkeit bewirken können, z. B. Arsen und Indium. Nun wird Wärme zur Einwirkung auf das Metall gebracht, so claß die Verunreinigungen in den eigenleitenden Halbleiterkörper mit verschiedener Geschwindigkeit diffundieren. Bei dem angegebenen Beispiel diffundiert das Arsen schneller als das Indium. Die Verunreinigungen stellen den Bereich 24 direkt unter dem Metall auf P-Leitfähigkeit um. Wegen der schnelleren Diffusionsgeschwindigkeit des Arsens wird ein schmaler Bereich 25 des Materials zwischen dem P-Typ und dem ursprünglichen eigenleitenden Material auf N-Typ umgestellt. Da das 'Metallstück 23 auf die Oberfläche des eigenleitenden Würfels aufgebracht wird, findet auch die Diffusion auf der Oberfläche statt. Daher erscheint der N-Bereich auf der Oberfläche. Dann wird das -Metall 23 entfernt, und entsprechende elektrische Verbindungen zu dem jeweiligen Bereich nach den bekannten Verfahren ergeben dann einen fertigen PKI-Transistor. Durch Veränderung der bei dem an Hand der Fig. 5 bis 9 und 10 bis 12 beschriebenen Verfahren verwendeten Verunreinigungen läßt sich ein NPI-Transistor herstellen.A gas diffusion method for producing a transistor according to the invention will be described below with reference to FIGS. 5 to 9. A cube 17 of intrinsic material is placed in a steam of about 700 ° C for a time, which z. B. contains a material such as arsenic, which serves as an N-type contaminant. During this treatment, impurities diffuse from the steam into the intrinsically conductive material and form a layer 18 of conductivity type N on all surfaces of the semiconductor cube. On one side of the cube, an ohmic connection to the N-layer is provided, namely by soldering as at 19 or by electroplating. On the same side, a P-region 20 is alloyed or galvanized to the 1 '\ r-layer. The alloy could e.g. B. done by melting an indium droplet. The side of the cube on which the P-layer and the ohmic connection are located is then provided with an acid-resistant coating 21, and now the N-layer is completely etched away on all free sides of the cube. Thereafter, the coating 21 is removed and lines with the P-layer 20, the ahmic connection 19 on the N-layer and the intrinsic body 17 are ohmically connected. Suitable caustic acids and acid-resistant compounds for use with germanium are known per se. A further embodiment of the production method according to the invention, in which two types of impurities are diffused simultaneously into an intrinsically conductive body 22, will be described below with reference to FIGS. 10 to 12. This can be done through it. that on one side of the intrinsically conductive semiconductor body 22, a piece 23 made of a metal is applied, the melting temperature of which is lower than that of the semiconductor material. This piece of metal, e.g. B. lead or gold, two different impurities, ie impurities, are mixed in, which can cause an N or a P conductivity, z. B. Arsenic and Indium. Heat is then brought to act on the metal so that the impurities can diffuse into the intrinsically conductive semiconductor body at different speeds. In the example given, the arsenic diffuses faster than the indium. The impurities convert the area 24 directly under the metal to P conductivity. Because of the faster diffusion rate of arsenic, a narrow area 25 of the material is switched to N-type between the P-type and the original intrinsic material. Since the metal piece 23 is applied to the surface of the intrinsically conductive cube, diffusion also takes place on the surface. Therefore, the N area appears on the surface. Then the metal 23 is removed, and corresponding electrical connections to the respective area according to the known methods then result in a finished PKI transistor. An NPI transistor can be produced by changing the impurities used in the method described with reference to FIGS. 5 to 9 and 10 to 12.
Claims (5)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1035780XA | 1955-08-29 | 1955-08-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1035780B true DE1035780B (en) | 1958-08-07 |
Family
ID=22295924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEI12125A Pending DE1035780B (en) | 1955-08-29 | 1956-08-28 | Transistor with intrinsic zone |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE1035780B (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1089072B (en) * | 1958-12-10 | 1960-09-15 | Sueddeutsche Telefon App Kabel | Semiconductor arrangement for switching with partially negative resistance characteristic with an elongated semiconductor body |
| DE1093021B (en) * | 1959-01-24 | 1960-11-17 | Telefunken Gmbh | Pnip or npin drift transistor for high frequencies |
| DE1094886B (en) * | 1958-08-27 | 1960-12-15 | Siemens Ag | Semiconductor arrangement with collector electrode, especially transistor for high frequencies and high power dissipation |
| DE1101624B (en) * | 1958-06-27 | 1961-03-09 | Ibm Deutschland | Method for producing an alloy electrode on a semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1095330A (en) * | 1952-12-16 | 1955-06-01 | Western Electric Co | Semiconductor devices for signal translation |
-
1956
- 1956-08-28 DE DEI12125A patent/DE1035780B/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1095330A (en) * | 1952-12-16 | 1955-06-01 | Western Electric Co | Semiconductor devices for signal translation |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1101624B (en) * | 1958-06-27 | 1961-03-09 | Ibm Deutschland | Method for producing an alloy electrode on a semiconductor device |
| DE1094886B (en) * | 1958-08-27 | 1960-12-15 | Siemens Ag | Semiconductor arrangement with collector electrode, especially transistor for high frequencies and high power dissipation |
| DE1089072B (en) * | 1958-12-10 | 1960-09-15 | Sueddeutsche Telefon App Kabel | Semiconductor arrangement for switching with partially negative resistance characteristic with an elongated semiconductor body |
| DE1093021B (en) * | 1959-01-24 | 1960-11-17 | Telefunken Gmbh | Pnip or npin drift transistor for high frequencies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2618733C2 (en) | Semiconductor component | |
| DE1056747C2 (en) | Process for the production of several p-n junctions in semiconductor bodies for transistors by diffusion | |
| DE3823270A1 (en) | SEMICONDUCTOR ARRANGEMENT AND METHOD FOR THEIR PRODUCTION | |
| DE1944793C3 (en) | Method for manufacturing an integrated semiconductor device | |
| DE1439935A1 (en) | Semiconductor device and method for manufacturing the same | |
| DE2932043C2 (en) | Field controlled thyristor and method for its manufacture | |
| DE2749607C3 (en) | Semiconductor device and method for the production thereof | |
| DE2055162A1 (en) | Process for Isolationbereichbil formation in the semiconductor substrate of a monohthi see semiconductor device | |
| DE3545040A1 (en) | METHOD FOR PRODUCING A BURIED LAYER AND A COLLECTOR ZONE IN A MONOLITHIC SEMICONDUCTOR DEVICE | |
| DE1179646B (en) | Surface transistor and process for its manufacture | |
| DE2109352C2 (en) | Method for producing a lateral bipolar semiconductor component | |
| DE2849373A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE | |
| DE1130522B (en) | Flat transistor with alloyed emitter and collector electrodes and alloying process for its manufacture | |
| DE1414538A1 (en) | Semiconductor arrangement having different conductivity zones and method for its production | |
| DE1489250A1 (en) | Semiconductor device and method of manufacturing it | |
| DE2702451B2 (en) | Semiconductor device | |
| DE2904480A1 (en) | INTEGRATED SEMI-CONDUCTOR CIRCUIT AND PROCESS FOR MANUFACTURING IT | |
| DE1035780B (en) | Transistor with intrinsic zone | |
| DE2408402A1 (en) | METHOD FOR PRODUCING INTEGRATED CIRCUITS OR INTEGRATED SEMI-CONDUCTIVE CIRCUIT UNIT MANUFACTURED BY SUCH A PROCESS | |
| DE1764829B1 (en) | PLANAR TRANSISTOR WITH A DISK-SHAPED SEMICONDUCTOR BODY | |
| DE1901807B2 (en) | Method for producing a monolithically integrated semiconductor circuit with an integrated supply voltage feed | |
| DE1464305B2 (en) | Process for producing semiconductor components and components produced by this process | |
| DE2527076B2 (en) | Integrated semiconductor device and method for its manufacture | |
| DE1090330B (en) | Semiconductor arrangement with a semiconductor body with two zones of opposite conductivity type and one electrode on each of the two zones | |
| DE2064084A1 (en) | Schottky barrier transistor |