DE10353500B4

DE10353500B4 - Verfahren und Vorrichtung zur Synchronisation der Datenübertragung zwischen Datenpumpen

Info

Publication number: DE10353500B4
Application number: DE2003153500
Authority: DE
Inventors: Martin Brunner; Franz Dworschak
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2003-11-11
Filing date: 2003-11-11
Publication date: 2005-09-08
Anticipated expiration: 2023-11-12
Also published as: DE10353500A1

Abstract

Verfahren zur Synchronisation von schnittstellenabhängigen Taktfrequenzen für die Datenübertragung zwischen mindestens zwei Datenpumpen (26a, 26b) mit einer digitalen (14) und einer analogen (13) Schnittstelle in jeder Datenpumpe, wobei ein Codierer-Decodierer (11) übertragene digitale in analoge oder übertragene analoge in digitale Datenformate umwandelt und in der datenempfangenden Datenpumpe (26b) ein Versatz der Frequenz und/oder der Phase bei der Datenübertragung zwischen den Datenpumpen (26a, 26b) errechnet wird und ein Phasenregelkreis (12) einen digitalen Taktgeber (18) zur Erzeugung eines digitalen Bittaktes steuert,
dadurch gekennzeichnet, dass
durch den berechneten Versatz der Frequenz und/oder der Phase mittels einer Abtastratenwandlung in der datenempfangenden Datenpumpe (26b) das schnittstellenabhängige Verhältnis der Taktfrequenzen der datenempfangenden Datenpumpe (26b) berechnet wird, wobei die Abtastratenwandlung in der datenempfangenden Datenpumpe (26b)
a) die Abtastfrequenz des Codierer-Decodierers (11) und damit die Taktfrequenz der analogen Schnittstelle (13) steuert, und
b) die Taktfrequenz des Phasenregelkreises (12) und damit des digitalen Zeitgebers...

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Synchronisation von Taktfrequenzen für die Datenübertragung zwischen mindestens zwei Datenpumpen, wobei zur Umwandlung der übertragenen digitalen in analoge bzw. übertragenen analogen in digitale Datenformate in den Datenpumpen ein Codierer-Decodierer (CODEC) verwendet und der übertragungsbedingte Versatz der Frequenz und/oder der Phase während der Datenübertragung zwischen den Datenpumpen berechnet wird. In der datenempfangenden Datenpumpe wird über einen Phasenregelkreis (PLL) mittels eines an den Phasenregelkreis angeschlossenen digitalen Taktgebers ein mit dem Codierer-Decodierer synchroner digitaler Bittakt erzeugt. Die datensendende Datenpumpe ist die sogenannte Master-Datenpumpe und die datenempfangende Datenpumpe ist die Slave-Datenpumpe. Weiterhin betrifft die Erfindung eine Verwendung der erfindungsgemäßen Vorrichtung für die Datenübertragung zwischen mindestens zwei Datenpumpen über Leitungen, insbesondere über Hochspannungsleitungen.

Ein Hauptproblem bei dem Datenaustausch zwischen unterschiedlichen Datenpumpen mit analogen und digitalen Schnittstellen ist, dass die Synchronisation dieser Schnittstellen den spezifischen Anforderungen für die Übertragung von analogen und digitalen Daten Rechnung muss. Wesentlicher Punkt ist hierbei, dass die Zeitgeber der einzelnen Datenpumpen nicht synchron während der Datenübertragung laufen und daher die Datenübertragung verzögern bzw. sogar verhindern. Die Schnittstellen der Datenpumpen besitzen darüber hinaus meist unterschiedliche Taktfrequenzen zur Koordinierung des schnittstel lenabhängigen Datentransfers zu den an die Datenpumpe angeschlossenen Geräten bzw. Übertragungsleitungen. Wichtig ist hierbei, dass die Abtastfrequenzen der Codier-Decodierer in der datenempfangenden Datenpumpe gegenüber den Taktfrequenzen phasenstarr sind, was mit Hilfe des Phasenregelkreises realisiert wird. Die verwendete Taktfrequenz für eine digitale Schnittstelle einer Datenpumpe liegt üblicherweise in einem Hochfrequenzbereich zwischen 10400 Hz bis 64800 Hz. Demgegenüber wird die Übertragung von analogen Datensignalen zwischen den Datenpumpen mit einer Taktfrequenz von 0 bis 8 kHz an der analogen Schnittstelle durchgeführt. Die Synchronisation der über eine Schnittstelle einer Datenpumpe übertragenen Daten zu einer entsprechenden Schnittstelle einer datenempfangenden Datenpumpe muss daher so beschaffen sein, dass an jeder der beiden über eine Leitung miteinander verbundenen Schnittstellen der Datenpumpen die Daten synchron übertragen werden. In den Datenpumpen muss darüber hinaus – unter Berücksichtigung der unterschiedlichen analogen und digitalen Datenformate und der schnittstellenabhängigen Taktfrequenzen an den genutzten Schnittstellen der Datenpumpen – eine synchrone Datenweiterleitung zu den hieran angeschlossenen weiteren Datenperipheriegeräten gewährleistet sein.

Hierbei wird in einer herkömmlichen Datenpumpe eine von dem Master-Taktgeber der Datenpumpe bereitgestellte Taktfrequenz für die analoge Schnittstelle zur getriggerten und schnittstellenabhängigen Erzeugung der jeweils benötigen Taktfrequenzen verwendet. Von der datensendenden Datenpumpe wird diese Taktfrequenz für die Datenübertragung und zur Synchronisation der datenempfangenden Datenpumpe bereitgestellt. Bei der Übertragung von digitalen Daten werden – im Gegensatz zu analogen Daten – die Daten darüber hinaus blockweise übertragen (z.B. in Blöcken von 960 Bits), so dass bei einer Syn chronisation einer analogen und einer digitalen Schnittstelle diese unterschiedlichen Übertragungsarten berücksichtigt werden müssen.

Weiterhin ist in einem solchen Übertragungssystem zwischen zwei Datenpumpen zu beachten, dass innerhalb der datenempfangenden Datenpumpe die Abtastung und Codierung der analogen Daten zur Umwandlung in digitale Daten im Analog/Digital(A/D)-Wandler bzw. die Decodierung digitaler in analoge Daten im Digital/Analog(D/A)-Wandler des Codierer-Decodierers mittels einer Abtastfrequenz in einem Zwischenfrequenzbereich von vorzugsweise 18 kHz vorgenommen wird. Im Codierer-Decodierer sind neben den A/D bzw. D/A-Wandlern auch sogenannte Codewandler (Umsetzer) integriert, die eine eindeutige Zuordnung zwischen Zeichen aus einem Zeichenvorrat (z.B. hexadezimale Zeichen) zu Zeichen eines anderen Zeichenvorrats (z.B. binäre Zeichen) gewährleisten. So erzeugt ein Decodierer für jedes Codewort ein spezielles Ausgangssignal, das anzeigt, welches Codewort an den Eingängen anliegt, und umgekehrt, ein Codierer erzeugt ein Codewort, wenn ein bestimmtes Eingangssignal vorliegt. Die hierfür im Codierer-Decodierer verwendete Abtastfrequenz zur Abtastung, Codierung bzw. Decodierung muss im Rahmen einer Synchronisation der Taktfrequenzen der unterschiedlichen Schnittstellen berücksichtigt werden.

Die Synchronisation in bekannten Übertragungssystemen zwischen Datenpumpen erfolgt zumeist unter Verwendung eines einstellbaren und eines herkömmlichen Codierer-Decodierers in der datenempfangenden Datenpumpe. Der Mastertakt für die Synchronisation der Datenübertragung wird von der datensendenden Datenpumpe mit den Daten übermittelt. Aufgrund des internen Master-Taktgebers in der datenempfangenden Datenpumpe wird eine Abtastfrequenz für die Abtastung und Codierung analoger bzw. Decodierung digitaler empfangener Daten bereitstellt. Im Zusammenspiel dieser vorgegebenen Taktfrequenzen werden in der datenempfangenden Datenpumpe die Taktfrequenz und damit die Datenübertragungsrate der analogen Schnittstelle über den herkömmlichen und anschließend über den einstellbaren Codierer-Decodierer direkt vorgegeben. Diese Abtastfrequenz des einstellbaren Codierer-Decodierers in der datenempfangenden Datenpumpe wird aufgrund einer Analyse des Frequenzversatzes und/oder Phasenversatzes der zwischen den Datenpumpen übertragenden und zu codierenden bzw. decodierenden Daten verändert. Anschließend wird diese veränderte Abtastrate an einen Phasenregelkreis in der datenempfangenden Datenpumpe mit einem angeschlossenen digitalen Taktgeber übermittelt und damit eine Synchronisation aller genutzter Schnittstellen in der datenempfangenden Datenpumpe ermöglicht.

So beschreibt beispielsweise die WO 94/27399 A2 einen Telekommunikationsadapter zur Verbindung von Computern über ein analoges Telefonnetzwerk. Der Adapter stellt sicher, dass die analog verschickten Daten von dem Adapter erkannt und in Echtzeit in digitale Daten umgewandelt werden. Bei der dortigen Erfindung erzeugt vorzugsweise ein interner Taktgeber ein Taktsignal, wobei das Taktsignal phasenstarr von einem Phasenregelkreis verwendet wird. Mittels eines Kontrollsignals des Computers wird der Telekommunikationsadapter initialisiert und der Frequenz- bzw. Phasenversatz des Zeitsignalvergleichs zum vom internen Taktgeber generierten Takt verglichen.

Bei einer üblicherweise analogen Datenübertragung zwischen den Datenpumpen werden innerhalb des herkömmlichen und einstellbaren Codierer-Decodierers der datenempfangenden Daten pumpe die analogen Daten in digitale Daten unter Berücksichtigung der Abtastfrequenz des einstellbaren Codierer-Decodierers und der Taktfrequenz der analogen Schnittstelle in Verbindung mit dem herkömmlichen Codierer-Decodierer abgetastet, quantitisiert und digital codiert. Anschließend werden der übertragungsbedingte Frequenzversatz und/oder der Phasenversatz der übertragenen Daten im Vergleich mit der an der analogen Schnittstelle der datensendenden Datenpumpe verwendeten Taktfrequenz durch einen Modemalgorithmus berechnet. In Abhängigkeit dieser berechneten Frequenzversätze bzw. Phasenversätze wird die Abtastfrequenz des einstellbaren Codierer-Decodierers in der datenempfangenden Datenpumpe wiederum angepasst. Diese Abtastfrequenz dient innerhalb der daten empfangenden Datenpumpe ebenfalls dem nachgeordneten Phasenregelkreis als zu synchronisierende Taktfrequenz, die zur Generierung eines digitalen Bittaktes durch einen angeschlossenen digitalen Taktgeber dient. Gleichzeitig wird das Signal des Phasenregelkreises – unter Zwischenschaltung eines Teilers – zur Steuerung der digitalen Dateneingangsschnittstelle der datenempfangenden Datenpumpe verwendet und damit die Datenübertragungsrate der digitalen Schnittstelle gesteuert. In Abhängigkeit dieser Datenübertragungsrichtung wird die analoge Schnittstelle als Master-Schnittstelle innerhalb der datenempfangenden Datenpumpe definiert und die an dieser Schnittstelle verwendete Übertragungsrate über den Codierer des einstellbaren Codierer-Decodierers und dem Phasenregelkreis den Schnittstellen der datenempfangenden Datenpumpe vorgegeben. Die digitale Schnittstelle innerhalb der datenempfangenden Datenpumpe wird als so definierte Slave-Schnittstelle aufgrund des Phasenregelkreises an die analoge Master-Schnittstelle der datenempfangenden Datenpumpe angepasst und damit die digitale Übertragungsrate synchronisiert. Die Taktfrequenz der digitalen Schnittstelle der datenempfangenden Datenpumpe dient dann als Korrektursignal für den Phasenregelkreis.

Zur weiteren Verdeutlichung der bisher gängigen Synchronisationsverfahren wird folgendes praktisches Beispiel gegeben:
Dem Datenempfang in der datenempfangenden Datenpumpe geht eine entsprechende Datenversendung in der datensendenden Datenpumpe voraus. An der digitalen Schnittstelle der datensendenden Datenpumpe werden aus den von den angeschlossenen Datenperipheriegeräten übertragenen, digitalen Daten Blöcke von 960 Bits gebildet und für die Datenübertragung zur datenemp fangenden Datenpumpe im Codierer-Decodierer in analoge Daten umgewandelt. Gleichzeitig wird die an der digitalen Schnittstelle der datensendenden Datenpumpe verwendeten Taktfrequenz zur internen Synchronisation der Abtastfrequenz des Codierer-Decodierers und der Taktfrequenz der analogen Schnittstelle innerhalb der datensendenden Datenpumpe verwendet, wobei das Verhältnis der Taktfrequenzen fest vorgegeben ist. Über die analoge Schnittstelle der datenempfangenden Datenpumpe werden 270 Werte innerhalb des Codierer-Decodierers mit einer Abtastrate von 18 kHz abgetastet. Dies entspricht einem Zeitfenster von 15 Millisekunden. Die Werte werden von der datensendenden Datenpumpe über einen Übertragungskanal an die datenempfangenden Datenpumpe versandt und müssen dort synchronisiert werden. Das durch die 270 Werte definierte Zeitfenster wird für die anschließende Umwandlung in digitale Daten und deren Weiterleitung an die digitale Schnittstelle innerhalb der datenempfangenden Datenpumpe dahingehend genutzt, dass innerhalb dieses Zeitfensters von 15 Millisekunden ein entsprechender Datenblock übertragen werden kann. Die Übertragung von z.B. 64 Kilobit pro 15 Millisekunden entspricht einer Datenblocklänge von 960 Bits.

Mit der Datenübertragung an die datenempfangende Datenpumpe wird ebenfalls ein Bittakt erzeugt, mit dem die datenempfangende Datenpumpe den Empfang der Datenübertragung synchronisieren muss. Mit Hilfe des herkömmlichen und des nachgeordneten einstellbaren Codierer-Decodierers in der datenempfangenden Datenpumpe werden die übertragenen analogen Daten in digitale Daten umgewandelt. Der in der datenempfangenden Datenpumpe implementierte Modemalgorithmus untersucht ebenfalls die übertragenen analogen Daten bezüglich ihres übertragungsbedingten Frequenzversatzes und/oder Phasenversatzes und bestimmt die Größe des jeweiligen Versatzes. Die Daten und die Größe des Frequenzversatzes und/oder Phasenversatzes werden an den einstellbaren Codierer-Decodierer der datenempfangenden Datenpumpe übertragen und für die Anpassung der Abtastfrequenz im Codierer-Decodierer und des Verhältnisses der an den Schnittstellen verwendeten Taktfrequenzen innerhalb der datenempfangenden Datenpumpe verwendet. Die Taktfrequenz der analogen Schnittstelle der datenempfangenden Datenpumpe ist dann durch diese Datenübermittlung des einstellbaren Codierer-Decodierers vorgegeben. Aufgrund der Größe des Frequenzversatzes und/oder Phasenversatzes wird die berechnete Abtastfrequenz innerhalb des einstellbaren Codierer-Decodierers angepasst. Die digitale Schnittstelle der datensendenden Datenpumpe ist die Master-Schnittstelle und alle nachfolgenden analogen Schnittstellen sind die Slave-Schnittstellen. Über die mit der analogen Schnittstelle gekoppelte Abtastfrequenz des einstellbaren Codierer-Decodierers ist damit die digitale Schnittstelle der datenempfangenden Datenpumpe ebenfalls eine Slave-Schnittstelle. Hiermit wird durch die Veränderung der Abtastfrequenz innerhalb des einstellbaren Codierer-Decodierers – in Abhängigkeit von den an der digitalen Schnittstelle gebildeten Datenblöcken – die digitale Schnittstelle mit der analogen Schnittstelle in der datenempfangenden Datenpumpe synchronisiert.

Die oben beschriebene Synchronisation der Datenübertragung zwischen den Datenpumpen und die synchrone Datenweiterleitung zwischen der digitalen und der analogen Schnittstelle innerhalb der jeweiligen Datenpumpe erfordert jedoch eine Vielzahl von unterschiedlichen Geräten bzw. Gerätekomponenten. Insbesondere der Einsatz eines einstellbaren Codierer-Decodierers in der datenempfangenden Datenpumpe ist sehr kostenintensiv und erfordert eine langwierige und komplizierte Konfiguration an die übrigen Komponenten beider Datenpumpen und des Übertragungskanals. Weiterhin sind für eine Realisierung des Pha senregelkreises in der datenempfangenden Datenpumpe ein Phasen-Komparator ein spannungskontrollierter Oszillator und verschiedene Zähler zur Realisierung des Phasenregelkreises notwendig. Eine Vielzahl von weiteren Komponenten wird für die Steuerung und Konfiguration des Phasenregelkreises innerhalb der datenempfangenden Datenpumpe ebenfalls benötigt.

Aufgabe der vorliegenden Erfindung ist es daher, die oben aufgezeichneten Nachteile im Stand der Technik zu minimieren und eine schnelle und einfache Synchronisation zwischen Datenpumpen mit unterschiedlichen, insbesondere analogen und digitalen, Schnittstellen innerhalb einer Datenpumpe bereitzustellen.

Erfindungsgemäß ist vorgesehen, dass mittels der Berechnung des durch den Übertragungskanal zwischen den Datenpumpen bedingten Frequenzversatzes und/oder Phasenversatzes eine Abtastratenwandlung in der datenempfangenden Datenpumpe angepasst und hierdurch das Verhältnis der an den Schnittstellen der datenempfangenden Datenpumpe verwendeten Taktfrequenzen verändert wird.

Abtastratenwandlungen sind in der digitalen Signaltechnik bekannt, um eine schnelle Wandlung der unterschiedlichen Abtastfrequenzen bei der Nutzung von verschiedenen Geräten zu ermöglichen. Für die Nutzung von Abtastrastenwandlungen in CD-Playern ist z.B. eine Wandlung der Abtastfrequenz bei digitalen Audiosignalen von 44,1 kHz für die Abtastung einer CompactDisc auf 48 kHz für die digitale Audiowiedergabe mit Einbußen der Tonqualität verbunden, so dass hier eine Wandlung meist vermieden und unter Umständen analog überspielt wird. Weiterhin wird in bisherigen Übertragungssystemen die Abtastratenwandlung konstant gehalten, so dass eine synchrone Übertragung mittels bisheriger Datenpumpen über Leitungsnetzen mit angeschlossenen unterschiedlichen Schnittstellen nicht möglich ist. Die quarzbedingten Taktschwankungen der von den einzelnen Datenpumpen verwendeten Zeitgebern verhinderte eine synchron abgestimmte Datenübertragung zwischen den Datenpumpen. Ebenfalls werden die bisher bekannten Abtastratenwandlungen nicht zur Generierung eines synchronen Bittaktes für die Datenübertragung genutzt, da hierdurch nur das Verhältnis der Abtastfrequenzen eines Codierers-Decodierers vorgegeben, nicht jedoch das schnittstellenabhängige Verhältnis der Taktfrequenzen der Schnittstellen selbst abgepasst wird.

Abtastratenwandlung im Sinne der Erfindung ist das berechnete Verhältnis zwischen zwei Frequenzen, wobei das Verhältnis aufgrund einer Division der Frequenzen bzw. anders definierten mathematischen Beziehungen als Frequenzverhältnis ermittelt wird.

Die Verwendung einer Abtastratenwandlung in der datenempfangenden Datenpumpe hat den Vorteil, dass für die nachfolgende Steuerung der Abtastfrequenz eines Codierer-Decodierers und für die Triggerung der Taktfrequenz eines Phasenregelkreises keine zusätzlichen Systemkomponenten benötigt werden. Insbesondere ist durch das erfindungsgemäße Verfahren keine umfangreiche Berechnung der Steuerung der Abtastfrequenz aus dem ermittelten Frequenzversatz und/oder Phasenversatz innerhalb der datenempfangenden Datenpumpe für den Codierer-Decodierer notwendig, da die zu wählende Abtastfrequenz direkt von der Abtastratenwandlung dem Codierer-Decodierer vorgegebenen wird. Ein einstellbarer Codierer-Decodierer ist damit nicht erforderlich. Ebenfalls ist durch die Verwendung der Abtastratenwandlung ein hohes Signal-Rausch-Verhältnis gewährleistet und eine schnelle und einfache Anpassung der Taktfrequenzen der jeweiligen Schnittstellen möglich. Vorteilhafterweise ist hierdurch innerhalb der datenempfangenden Datenpumpe die an den Codierer-Decodierer angeschlossene analoge Schnittstelle durch die von der Abtastratenwandlung vorgegebene Taktfrequenz direkt synchronisiert.

Umgekehrt erfolgt die Synchronisation von einer digitalen zu einer analogen Schnittstelle in der datensendenden Datenpumpe dergestalt, dass über eine digitale Dateneingangsschnittstelle die blockweise übertragenen digitalen Daten dem Signalprozessor zugeführt werden. Gleichzeitig werden die digitalen Daten dem Codierer-Decodierer zugeführt. Innerhalb des Codierer-Decodierers in der datensendenden Datenpumpe wird – ohne Berechung des Frequenzversatzes und/oder der Phasenversatzes – das Verhältnis der Taktfrequenzen in Bezug auf die digitale Schnittstelle für die analoge Schnittstelle fest vorgegeben. Innerhalb der datensendenden Datenpumpe sendet die analoge Schnittestelle die zu übertragenden Daten synchron daher aufgrund der an der digitalen Schnittstelle verwendeten Taktfrequenz. Da die Richtung der Datenübertragung in diesem gewählten Beispiel von der digitalen zur analogen Schnittstelle erfolgt und im Codierer-Decodierer die digitalen Daten in analoge Daten umgewandelt werden, ist für diesen Fall die digitale Schnittstelle die Master-Schnittstelle und die analoge Schnittstelle als Slave-Schnittstelle innerhalb der datensendenden Datenpumpe definiert. Diese über das feste Taktfrequenzverhältnis der Schnittstellen fest vorgegebene Taktfrequenz der analogen Schnittstelle dient anschließend zur Synchronisation der Datenübertragung der Anpassung der datenempfangenden Datenpumpe an die datensendende Datenpumpe. Das erfindungsgemäße Verfahren ist auch für eine Nutzung der analogen Schnittstelle als Master-Schnittstelle in der daten sendenden Datenpumpe mit einer weiteren analogen/digitalen Schnittstelle als Slave-Schnittstelle in der datensendenden Datenpumpe ausführbar.

Ein Vorteil des erfindungsgemäßen Verfahrens ist, dass die Abtastfrequenz des Codierer-Decodierers in der datenempfangenden Datenpumpe durch das Verhältnis der für die analoge und digitale Schnittstelle verwendeten Taktfrequenzen mittels der Abtastratenwandlung direkt angepasst wird. Zusätzlich wird die Abtastphase durch das selektive Auslesen von in einem Dateneingangsspeicher zwischengespeicherten Datenübertragungssignalen verändert.

Aufgrund der so vorgegebenen Triggerung der Taktfrequenz des Phasenregelkreises in der datenempfangenden Datenpumpe wird der hieran angeschlossene digitale Zeitgeber dergestalt beeinflusst, dass der erzeugte digitale Bittakt nach einem definierten Zeitraum unterbrochen wird. Dieser definierte Zeitraum entspricht der Übertragungszeit eines digitalen Datenblockes (Blockübertragungszeit) und ist durch die Taktfrequenz der datensendenden Schnittstelle mit der verwendeten Datenübertragungsrate festgelegt.

Erfindungsgemäß wird der digitale Bittakt innerhalb der datenempfangenden Datenpumpe zu Beginn jeder Blockübertragungszeit durch die Abtastratenwandlung reinitialisiert und damit der Startzeitpunkt des nächsten digitalen Bittakts gesteuert. Im oben genannten Beispiel beträgt die Blockübertragungszeit 15 Millisekunden.

In der erfindungsgemäßen Vorrichtung ist innerhalb eines digitalen Signalprozessors (DSP) ein Frequenzversatzberechner und/oder Phasenversatzberechner in einem Modemalgorithmus über Leitungen mit einem Abtastenratenwandler und einen Phasenregelkreis mit zwei Zeitgebern verbunden. Weiterhin ist im digitalen Signalprozessor eine digitale Datenschnittstelle mit dem Modemalgorithmus direkt über Leitungen gekoppelt. Mit dem digitalen Signalprozessor sind ein Codierer-Decodierer und ein digitaler Taktgeber verbunden, wobei zwischen dem Codierer-Decodierer, dem Abtastratenwandler und dem Phasenregelkreis eine Leitungsverbindung existiert und der digitale Taktgeber direkt durch den Phasenregelkreis über eine Datenverbindung gesteuert wird. Wird die erfindungsgemäße Vorrichtung als datensendende Datenpumpe verwendet, dient der Abtastratenwandler ausschließlich zur Vorgabe eines festen Taktfrequenzverhältnisses der verwendeten Schnittstellen innerhalb der datensendenden Datenpumpe. Der Frequenzversatzberechner und Phasenversatzberechner kommt in der datensendenden Datenpumpe ebenfalls dann nicht zum Einsatz. In der datenempfangenden Datenpumpe werden alle aufgeführten Vorrichtungskomponenten zur Synchronisation der Taktfrequenzen und Abtastfrequenzen für die Datenübertragung und Datenweiterleitung an angeschlossene Datenperipheriegeräte genutzt.

Der Abtastenratenwandler wird innerhalb eines Datenspeichers als Datenverarbeitungsprogramm ausgeführt und steuert über mit dem Datenspeicher verbundene Datenleitungen den Phasenregelkreis und den Codierer-Decodierer. Gleiches gilt für den Phasenregelkreis, der innerhalb eines Datenspeichers als Datenverarbeitungsprogramm vorliegt und ausschließlich durch das Datenverarbeitungsprogramm simuliert wird. Auch hier ist der Datenspeicher mit Verbindungsleitungen zum digitalen Taktgeber, zum Codierer-Decodierer und zum Modemalgorithmus mit integriertem Frequenzversatzberechner und/oder Phasenversatzberechner ausgestattet. Hierdurch kann auf einen nur in der datenempfangenden Datenpumpe benötigten Phasenregelkreis als herkömmliche Hardware verzichtet werden. Innerhalb des Phasenregelkreises dient ein erster Zeitgeber zur Erzeugung des Bittaktes und ein zweiter Zeitgeber initiiert nach Ablauf der Blockübertragungszeit den Startzeitpunkt der nachfolgenden Blockübertragungszeit und steuert hierdurch die digitale Datenübertragungsrate der datenempfangenden Datenpumpe. Da auch der erste und zweite Zeitgeber als Teil des Datenverarbeitungsprogramms des Phasenregelkreises simuliert werden, ist eine einfache und genaue Programmierung dieser Zeitgeber gewährleistet. Eine zusätzliche, an den Phasenregelkreis angepasste Taktsteuerung für den digitalen Schnittstelleneingang ist mit der erfindungsgemäßen Vorrichtung nicht notwendig.

Vorteilhaft ist die Verwendung der erfindungsgemäßen Vorrichtung für die Datenübertragung mittels Datenpumpen über Leitungen, insbesondere Hochspannungsleitungen. Vor allem die Datenübertragung über Hochspannungsleitungsnetzen mit großen Entfernungen und höchst unterschiedlichen Datenformaten erfordert eine Synchronisation der Taktfrequenzen innerhalb der Datenpumpen für die nachfolgenden analogen und digitalen Datenperipheriegeräten.

Weitere vorteilhafte Maßnahmen sind in den übrigen Unteransprüchen beschrieben; die Erfindung wird anhand von Ausführungsbeispielen und den nachfolgenden Figuren näher beschrieben. Es zeigt:

1 ein Flussdiagramm der prinzipiellen Abläufe innerhalb des erfindungsgemäßen Verfahrens;

2 eine schematische Darstellung der erfindungsgemäßen Vorrichtung als datenempfangende Datenpumpe;

3 eine schematische Darstellung einer datensendenden und datenempfangenden Datenpumpe zur Synchronisation der Datenübertragung.

Die 1 zeigt ein Flussdiagramm der prinzipiellen Abläufe innerhalb des erfindungsgemäßen Verfahrens. Zu Beginn des Verfahrens wird geprüft, an welcher Schnittstelle (analog/digital) 13, 14 der Datenpumpen 26a, 26b (nicht eingezeichnet) die zu übertragenen Daten anliegen. Hierdurch wird zum einen die Funktion der datensendenden 26a und datenempfangenden Datenpumpe 26b und damit die Datenübertragungsrichtung innerhalb des Systems festgelegt. Weiterhin ist hierdurch die Funktion des Codierer-Decodierers 11 in der datenempfangenden Datenpumpe 26b (nicht eingezeichnet) festgelegt, da hiermit eine Codierung von analogen Daten vorgenommen werden muss und der Codierer-Decodierer 11 eine Anpassung der Taktfrequenzen bzw. der Abtastfrequenz an die zu synchronisierenden Taktfrequenz der übertragenen Daten erwartet. Gleichzeitig ist hierdurch die Masterfunktion der datenzuführenden, analogen Schnittstelle 13 innerhalb der datenempfangenden Datenpumpe definiert. Die an dieser Schnittstelle verwendete Taktfrequenz bzw. Datenübertragungsrate steuert aufgrund der Bestimmung des übertragungsbedingten Frequenzversatzes und/oder Phasenversatzes und der Abtastratenwandlung über einen Phasenregelkreis 12 die Taktfrequenz der digitalen Slave-Schnittstelle 14. Der Modemalgorithmus 25 beinhaltet einen Frequenzversatzberechner 16 und/oder Phasenversatzberechner 17. Die mittels des Frequenzversatzberechner 16 und/oder Phasenversatzberechner 17 berechneten Versätze dienen zur Steuerung der Abtastratenwandlung (in der 1 als SRC bezeichnet)und anschließend zur Triggerung der Taktfrequenz des Phasenregelkreises 12. Innerhalb des Phasenregelkreises 12 der datenempfangenden Datenpumpe 26b wird die Taktung eines ers ten Zeitgebers 19 durch einen zweiten Zeitgeber 20 jeweils nach Ablauf der Blockbearbeitungszeit unterbrochen und durch die Abtastratenwandlung der Startzeitpunkt einer neuen Blockübertragungszeit initiiert. Gleichzeitig wird durch die Abtastratenwandlung dem Codierer-Decodierer 11 – über das angepasste Verhältnis der Taktfrequenzen der Schnittstellen 13, 14 – die synchronisierte Abtastfrequenz vorgegeben und damit auch die Synchronisation der Taktfrequenz der analogen Schnittstelle 13 der datenempfangenden Datenpumpe 26b mit der analogen Schnittstelle 13 der datensendenden Datenpumpe 26a gewährleistet. Die Synchronisation erfolgt dabei ausschließlich aufgrund des berechneten Frequenzversatzes und/oder Phasenversatzes zwischen den unterschiedlichen Taktfrequenzen den analogen Schnittstellen 13 der datensendenden 26a und datenempfangenden Datenpumpe 26b. Für die Synchronisation der Taktfrequenzen innerhalb datensendenden 26a und datenempfangenden Datenpumpe 26b sind daher keine zusätzlichen, hochgenauen Zeitgeber als Taktgeber notwendig.
Die 2 offenbart eine schematische Darstellung der erfindungsgemäßen Vorrichtung als datenempfangende Datenpumpe 26b zur Synchronisation der empfangenden Daten von einer datensendenden Datenpumpe 26a (nicht eingezeichnet) und zur Synchronisation der digitalen 14 mit der datenzuführenden, analogen Schnittstelle 13 innerhalb der datenempfangenden Datenpumpe 26b. Über die analoge Schnittstellen 13 der datenempfangenden Datenpumpe werden die analogen Daten innerhalb des digitalen Signalprozessors 15 einem Modemalgorithmus 25 mit integriertem Frequenzversatzberechner 16 und/oder Phasenversatzberechner 17 zugeführt. Gleichzeitig werden die analogen Daten blockweise in einen Codierer-Decodierer 11 eingelesen. Durch den berechneten Frequenzversatz und/oder Phasenversatz ist auch die jeweils benötigte Abtastfrequenz des Co dierer-Decodierers 11 und damit die Master-Eigenschaft der datenzuführenden, analogen Schnittstelle 13 innerhalb der datenempfangenden Datenpumpe festgelegt. Der berechnete Frequenzversatz und/oder Phasenversatz wird ebenfalls an den Abtastratenumwandler 10 übermittelt. Gleichzeitig werden diese Taktfrequenzverhältnisse des Abtastratenwandlers 10 dem Phasenregelkreis 12 zugeführt und ein digitaler Taktgeber 18 getriggert. Über den Abtastratenumwandler 10 wird die benötigte Abtastfrequenz des Codierer-Decodierers 11 gesteuert und damit eine Synchronisation mit der Taktfrequenz der datensendenden Datenpumpe 26a und innerhalb der datenempfangenden Datenpumpe 26b zwischen der analogen 13 und der digitalen Schnittstelle 14 erreicht. Nach der Übertragung von z.B. 32 digitalen Datenblöcken (im obigen Beispiel bestehend aus jeweils 960 Bits) wird vom Frequenzversatzberechner 16 und/oder Phasenversatzberechner 17 ein erneuter Versatz der Frequenz und/oder der Phase ermittelt. Während der laufenden Übertragung der Daten ist daher eine Synchronisation der datenempfangenden Datenpumpe 26b bezüglich der Datenübertragung zwischen den Datenpumpen 26a, 26b und der analogen 13 und digitalen Schnittstelle 14 innerhalb der datenempfangenden Datenpumpe 26b weiterhin gewährleistet. Die Taktfrequenz bzw. Datenübertragungsrate der digitalen Schnittstelle 14 der datenempfangenden Datenpumpe 26b muss damit dann auch nicht während der laufenden Datenübertragung zwischen den Schnittstellenl 13, 14 durch einen zusätzlichen Taktgeber erzeugt werden.
In der 3 ist eine schematische Darstellung einer datensendenden 26a und datenempfangenden Datenpumpe 26b zur Synchronisation der Datenübertragung gezeigt. Ausgehend von digitalen Datenperipheriegeräten 22 an der datensendenden Datenpumpe 26a werden über einen Multiplexer 27 die zu übertragenden Daten einem Codierer-Decodierer 11 mit einem Abtastra tenwandler 10 zugeführt. Die digitale Schnittstelle 14 der datensendenden Datenpumpe 26a gibt damit die Taktfrequenz für alle nachfolgenden Schnittstellen der datensendenden und datenempfangenden Datenpumpe 26a, 26b, sowie für die hieran angeschlossenen Datenperipheriegeräte 22 vor. Aufgrund des bekannten, vorgegebenen Taktverhältnisses zwischen der analogen 13 und der digitalen Schnittstelle 14 der datensendenden Datenpumpe 26a wandelt der Abtastratenwandler 10 diese schnittstellenabhängigen Taktfrequenzen ohne weitere Korrekturen um, wobei die vorgegebene Taktfrequenz zur Abtastung innerhalb des Codierer-Decodierer 11 genutzt wird. Innerhalb des Codierer-Decodierers 11 werden die digitalen Daten in analoge Daten umgewandelt und anschließend über die analoge Schnittstelle 13 der datensendenden Datenpumpe 26a auf das Leitungsnetz 23 versandt. Innerhalb der datenempfangenden Datenpumpe 26b werden diese analogen Daten von der analogen Schnittstelle 13 an einen Codierer-Decodierer 11 und einen Modemalgorithmus 25 mit integrierten Frequenzversatzberechner 16 und/oder Phasenversatzberechner 17 weitergeleitet. Mit dem berechneten Frequenzversatz und/oder Phasenversatz wird das Verhältnis der Taktfrequenzen innerhalb eines Abtastwandlers 10 in der datenempfangenden Datenpumpe 26b angepasst und damit die Taktfrequenz der analogen Schnittstelle 13 der datenempfangenden Datenpumpe 26b mit der Datenübertragung der datensendenden Datenpumpe 26a synchronisiert. Über den mit dem Abtastratenwandler 10 und den Codierer-Decodierer 11 verbundenen Phasenregelkreis 12 wird der Bittakt und die Taktfrequenz der digitalen Schnittstelle 14 der datenempfangenden Datenpumpe 26b mit der Taktfrequenz der analogen Schnittstelle 13 synchronisiert und nachfolgenden Datenperipheriegeräten 22 – unter möglicher Zwischenschaltung eines Demultiplexers 27 – der Bittakt ebenfalls aufgeprägt.

10: Abtastenratenwandler
11: Codierer-Decodierer
12: Phasenregelkreis
13: analoge Schnittstelle
14: digitale Schnittstelle
15: digitaler Signalprozessor
16: Frequenzversatzberechner
17: Phasenversatzberechner
18: digitaler Taktgeber
19: erster Zeitgeber
20: zweiter Zeitgeber
21: Master-Taktgeber
22: Datenperipheriegerät
23: Hochspannungsleitung
24: Dateneingangsspeicher
25: Modemalgorithmus
26a: datensendende Datenpumpe
26b: datenempfangende Datenpumpe
27: Multiplexer/Demultiplexer

Claims

Verfahren zur Synchronisation von schnittstellenabhängigen Taktfrequenzen für die Datenübertragung zwischen mindestens zwei Datenpumpen (26a, 26b) mit einer digitalen (14) und einer analogen (13) Schnittstelle in jeder Datenpumpe, wobei ein Codierer-Decodierer (11) übertragene digitale in analoge oder übertragene analoge in digitale Datenformate umwandelt und in der datenempfangenden Datenpumpe (26b) ein Versatz der Frequenz und/oder der Phase bei der Datenübertragung zwischen den Datenpumpen (26a, 26b) errechnet wird und ein Phasenregelkreis (12) einen digitalen Taktgeber (18) zur Erzeugung eines digitalen Bittaktes steuert, dadurch gekennzeichnet, dass durch den berechneten Versatz der Frequenz und/oder der Phase mittels einer Abtastratenwandlung in der datenempfangenden Datenpumpe (26b) das schnittstellenabhängige Verhältnis der Taktfrequenzen der datenempfangenden Datenpumpe (26b) berechnet wird, wobei die Abtastratenwandlung in der datenempfangenden Datenpumpe (26b) a) die Abtastfrequenz des Codierer-Decodierers (11) und damit die Taktfrequenz der analogen Schnittstelle (13) steuert, und b) die Taktfrequenz des Phasenregelkreises (12) und damit des digitalen Zeitgebers (18) für die digitale Schnittstelle (14) über das schnittstellenabhängige Verhältnis der Taktfrequenzen vorgibt.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in der datenempfangenden Datenpumpe (26b) die Abtastfrequenz des Codierer-Decodierers (11) durch das Verhältnis der für die analoge (13) und digitale Schnittstelle (14) verwendeten Taktfrequenzen mittels der Abtastratenwandlung angepasst und/oder die Abtastphase des Codierer-Decodierers (11) durch das vorübergehend beschleunigte oder verlangsamte Auslesen von zwischengespeicherten Datenübertragungssignalen in einem Dateneingangsspeicher (24) verändert wird.
Verfahren nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, dass in der datenempfangenden Datenpumpe (26b) durch die getriggerte Taktfrequenz des Phasenregelkreises (12) ein digitaler Bittakt erzeugt und nach einem definierten Zeitraum unterbrochen wird, wobei der definierte Zeitraum der Übertragungszeit eines digitalen Datenblockes entspricht (Blockübertragungszeit) und der Startzeitpunkt des nächsten digitalen Bittaktes aufgrund der Reinitialisierung einer neuen Blockübertragungszeit erzeugt wird.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass in der datenempfangenden Datenpumpe (26b) die Abtastratenwandlung den Zeitpunkt der Reinitialisierung der Blockübertragungszeit und damit den Startzeitpunkt des nächsten digitalen Bittaktblocks steuert.
Vorrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass innerhalb eines digitalen Signalprozessors (15) in einer datenempfangenden Datenpumpe (26b) ein Frequenzversatzberechner (16) und ein Phasenversatzberechner (17), ein Abtastratenwandler (10), ein Phasenregelreis (12) mit zwei integrierten Zeitgebern (19, 20) über Datenleitungen miteinander verbunden sind und ein Codierer-Decodierer (11) über Leitungen mit dem Abtastratenwandler (10) und dem Phasenregelkreis (12), sowie ein digitaler Taktgeber zur Erzeugung eines digitalen Bittaktes (18) mit dem Phasenregelkreis (12) verbunden ist und über eine Schnittstelle (13, 14) eine Datenverbindung mit einer datensendenden Datenpumpe (26a) existiert.
Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass der Abtastratenwandler (10) in der datenempfangenden Datenpumpe (26b) als Datenverarbeitungsprogramm innerhalb eines Datenspeichers des digitalen Signalprozessors (15) ausführbar ist, wobei der Datenspeicher über Verbindungsleitungen mit dem Codierer-Decodierer (11), dem Modemalgorithmus (25) und dem Phasenregelkreis (12) verbunden ist.
Vorrichtung nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass der Phasenregelkreis (12) in der datenempfangenden Datenpumpe (26b) als Datenverarbeitungsprogramm innerhalb eines Datenspeichers des digitalen Signalprozessors (15) ausführbar ist, wobei der Datenspeicher über Verbindungsleitungen mit dem Codierer-Decodierer (11), dem Modemalgorithmus (25) und dem digitalen Taktgeber (18) verbunden ist.
Vorrichtung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass innerhalb des Phasenregelkreises (12) der datenempfangen den Datenpumpe (26b) ein erster Zeitgeber (19) den Bittakt erzeugt und ein zweiter Zeitgeber (20) nach Ablauf der Blockübertragungszeit den Startzeitpunkt der nachfolgenden Blockübertragungszeit initialisiert.
Vorrichtung nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass die Datenübertragung zwischen den Datenpumpen (26a, 26b) über die jeweiligen analogen Schnittstellen (13) erfolgt und an der digitalen Schnittstelle (14) der datensendenden (26a) und an der datenempfangenden Datenpumpe (26b) Datenperipheriegeräte (22) angeschlossen sind, wobei ein Multiplexer/Demultiplexer (27) den Zugriff auf die jeweiligen digitalen Schnittstellen (14) koordiniert.
Vorrichtung nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass die Verbindungsleitung zur Datenübertragung zwischen mindestens zwei Datenpumpen eine Hochspannungsleitung (23) ist.