DE10343083A1 - Transistor-Halbleiterbauteil - Google Patents

Transistor-Halbleiterbauteil Download PDF

Info

Publication number
DE10343083A1
DE10343083A1 DE10343083A DE10343083A DE10343083A1 DE 10343083 A1 DE10343083 A1 DE 10343083A1 DE 10343083 A DE10343083 A DE 10343083A DE 10343083 A DE10343083 A DE 10343083A DE 10343083 A1 DE10343083 A1 DE 10343083A1
Authority
DE
Germany
Prior art keywords
gate
semiconductor device
gates
contact layer
transistor semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10343083A
Other languages
English (en)
Other versions
DE10343083B4 (de
Inventor
Ludwig Rossmeier
Mathias Racki
Markus Dr. Zundel
Rainald Sander
Steffen Thiele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10343083A priority Critical patent/DE10343083B4/de
Publication of DE10343083A1 publication Critical patent/DE10343083A1/de
Application granted granted Critical
Publication of DE10343083B4 publication Critical patent/DE10343083B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Ein Transistor-Halbleiterbauteil (1) weist eine Halbleiterstruktur (2), in der mehrere voneinander isolierte Gates (6) vorgesehen sind, und eine Kontaktschicht (3) auf, die auf der Halbleiterstruktur (2) aufgebracht ist und mehrere Source- bzw. Body-Gebiete (S, B) der Halbleiterstruktur (2) kontaktiert. Die Gates (6) sind gegenüber der Kontaktschicht (3) isoliert und mit einer Gate-Ansteuereinrichtung (10) verbunden. Wenigstens ein Gate (6) ist mit der Kontaktschicht (3) elektrisch verbunden und von der Gate-Ansteuereinrichtung (10) getrennt, wobei das wenigstens eine Gate (6) mit einer Potenzial-Messeinrichtung (15) verbindbar ist und somit als Potenzial-Messleitung dient.

Description

  • Die Erfindung betrifft ein Transistor-Halbleiterbauteil.
  • Auf dem Gebiet der Leistungs-Halbleiterbauteile ist es bekannt, mehrere Halbleiter-Funktionselemente, beispielsweise Transistoren oder Dioden parallel bzw. seriell miteinander zu verschalten und die verschalteten Halbleiter-Funktionselemente in einem Halbleiterbauteil zu konzentrieren. Eine derartige Parallel- bzw. Reihenschaltung von Halbleiter-Funktionselementen ist notwendig, um die Halbleiterbauteile auch bei hohen elektrischen Strömen bzw. Spannungen, die im Leistungs-Halbleiterbereich auftreten, einsetzen zu können.
  • Im Folgenden soll unter Bezugnahme auf die 1 bis 3 eine bekannte Ausführungsform eines Transistor-Halbleiterbauteils näher beschrieben werden.
  • Ein Halbleiterbauteil 1, das in 1 in Querschnittsdarstellung und in 2 als Draufsicht schematisch angedeutet ist, weist eine Halbleiterstruktur 2, eine Source-Kontaktschicht 3, die üblicherweise aus Metall besteht, eine Drain-Rückseitenmetallisierungsschicht, mehrere Source-Gebiete S, mehrere Body-/Körpergebiete B, ein Draingebiet 5 und mehrere Gate-Strukturen 6 auf. Die Gate-Strukturen 6 sind in Form von Gräben realisiert, die senkrecht zur Zeichenebene verlaufen, und die teilweise mit einem isolierenden Material 7 gefüllt sind. In das isolierende Material 7 ist ein leitfähiges Material 8 eingeschlossen (z. B. Poly-Silizium), wobei das leitende Material 8 nach oben zur Source-Kontaktschicht 3 hin durch eine Isolationsschicht 11 gegenüber der Source-Kontaktschicht 3 elektrisch isoliert ist.
  • Die Body- bzw. Körper-Gebiete B sind miteinander verbunden und bilden somit ein zusammenhängendes Bodygebiet, wobei Teile des zusammenhängenden Bodygebiets unterhalb der Source-Gebiete S verlaufen. Wie aus 2 ersichtlich ist, wechseln Source-Gebiete S und Body-Gebiete B miteinander ab, wobei die Body- bzw. Körpergebiete B diejenigen Teile des zusammenhängenden Bodygebiets sind, die an eine Oberfläche der Halbleiterstruktur 2 herausgeführt werden. Zwischen zwei Gate-Strukturen 6 existiert also einerseits ein zusammenhängendes Body-Gebiet B, das in regelmäßigen Abständen zur Oberfläche der Halbleiterstruktur 2 herausgeführt wird, andererseits befinden sich zwischen zwei Gate-Strukturen 6 mehrere, durch die Body- bzw. Körpergebiete B voneinander getrennte Source-Gebiete S.
  • Die Gate-Strukturen 6 werden aus der Halbleiterstruktur 2 herausgeführt und sind über entsprechende Kontakte 9 mit einer Anschlussleitung 10 verbunden. Die Anschlussleitung 10 ist Teil einer Gate-Ansteuereinrichtung, die hier nicht gezeigt ist.
  • Die Halbleiterstruktur 2 ist mit der Source-Kontaktschicht 3, die vorzugsweise aus Metall besteht, überzogen, d. h. sämtliche in 2 gezeigten Source-Gebiete bzw. Body-Gebiete B sowie die Isolierschichten 11 sind von der Source-Kontaktschicht 3 bedeckt.
  • Bevor das Halbleiterbauteil in Betrieb genommen werden kann, muss auf der Source-Kontaktschicht 3 ein Bonddraht 12 aufgebracht werden, wie in 3 gezeigt ist. Um einen SOA-Schutz (Save-Operating-Area) des Halbleiterbauteils zu realisieren, kann es notwendig sein, Information über das Potenzial zu haben, das entlang des Bonddrahts 12 abfällt. Hierzu wäre es streng genommen notwendig, direkt unter einem auf der Source-Kontaktschicht 3 aufliegenden Ende des Bonddrahts 12 einen Messdraht 13 vorzusehen, um die genaue Potenzialdifferenz, die durch den Bonddraht 12 bewirkt wird, zu messen. Da dies nicht möglich ist, wird üblicherweise der Messdraht 13 mit einem gewissen Versatz V von dem Bonddraht 12 entfernt auf die Source-Kontaktschicht 3 aufgebondet. Die Größe des Versatzes V ist hierbei von fertigungstechnischen Faktoren abhängig, d. h. fertigungstechnische Gründe bedingen, dass der Messdraht 13 nicht beliebig nahe an bzw. neben dem Bonddraht 12 auf die Source-Kontaktschicht 3 aufgebracht werden kann. Da der Messstrom zusätzlich eine dem Versatz V entsprechende Strecke innerhalb der Source-Kontaktschicht 3 zurücklegen muss und damit zusätzlichen Widerstand zu überwinden hat, bewirkt der Versatz V einen Potenzial-Messfehler, was unerwünscht ist.
    •
  • Die der Erfindung zugrunde liegende Aufgabe ist es, ein Transistor-Halbleiterbauteil anzugeben, mit dem auf einfache Art und Weise das Potenzial, das an der Schnittstelle zwischen dem Bonddraht 12 und der Source-Kontaktschicht 3 auftritt, gemessen werden kann, ohne dass die Gefahr einer Messwertverfälschung besteht.
  • Zur Lösung dieser Aufgabe stellt die Erfindung ein Transistor-Halbleiterbauteil gemäß Patentanspruch 1 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Das erfindungsgemäße Halbleiterbauteil weist eine Halbleiterstruktur auf, auf/in der mehrere voneinander isolierte, mit einer Gate-Ansteuereinrichtung verbundene Gates vorgesehen sind. Wenigstens ein Gate ist von der Gate-Ansteuereinrichtung getrennt und mit einer Potenzial- Messeinrichtung verbindbar und dient somit als Potenzial-Messleitung.
  • Die als Messleitung dienenden Gates sind mit bestimmten Punkten in/auf dem Transistor-Halbleiterbauteil verbunden, so dass über die als Messleitung dienenden Gates die an diesen Punkten vorherrschenden Potenziale abgreifbar sind.
  • Vorzugsweise weist das Transistor-Halbleiterbauteil eine Kontaktschicht auf, die auf der Halbleiterstruktur aufgebracht ist und mehrere Source- bzw. Body-Gebiete der Halbleiterstruktur kontaktiert. Die als Messleitung dienenden Gates sind mit der Kontaktschicht elektrisch verbunden, wohingegen die restlichen Gates von der Kontaktschicht isoliert sind. Unter "Kontaktschicht" ist insbesondere eine Source-Kontaktschicht zu verstehen. Die Erfindung ist jedoch nicht darauf beschränkt, unter diesen Begriff fallen auch andere Leistungs-Kontaktschichten bzw. Emitterschichten, beispielsweise eine Drain-Kontaktschicht.
  • Wenigstens ein auf/in der Halbleiterstruktur vorgesehenes Gate wird also als Messleitung "zweckentfremdet", was den Vorteil hat, dass beispielsweise über den Kontakt zwischen einer Source-Kontaktschicht und dem Gate direkt auf das Potenzial an der Schnittstelle zwischen dem Bonddraht 12 und der Source-Kontaktschicht 3 (d. h. das Potenzial unmittelbar unter dem Bonddraht 12) zugegriffen werden kann. Die durch den Versatz V bewirkten Potenzial-Messfehler entfallen somit, da keine lateralen Ströme durch die Source-Kontaktschicht 3 mehr zu berücksichtigen sind. Zwar tritt auch innerhalb des leitenden Materials des Gates, das als Messleitung dient, ein gewisser Widerstand auf, jedoch ist der durch das als Messleitung dienende Gate fließende Messstrom um Größenordnungen geringer als die Ströme, die zwischen einem auf die Source- Kontaktschicht aufgebondeten Messdraht und einem auf der Source-Kontaktschicht aufgebondeten Leistungs-Bonddraht durch die Source-Kontaktschicht hindurchfließen würden. Damit ist der durch den Widerstand des Gates bewirkte Potenzialabfall verglichen zu dem Potenzialabfall innerhalb der Source-Kontaktschicht im herkömmlichen Potenzial-Messverfahren vernachlässigbar klein. Die als Potenzial-Messleitungen dienenden Gates werden aus der Halbleiterstruktur herausgeführt und mit einer Potenzial-Messeinrichtung verbunden. Es müssen also lediglich die Enden der "zweckentfremdeten" Gates mit einer Potenzial-Messeinrichtung verbunden werden.
  • Im vorangehenden Absatz wurde ein Potenzial an der Schnittstelle zwischen dem Bonddraht und der Source-Kontaktschicht abgegriffen. Wie bereits erwähnt, ist die Erfindung nicht auf das Abgreifen dieses speziellen Potenzials beschränkt. Es können beliebige Potenziale innerhalb des Transistor-Halbleiterbauteils abgegriffen werden, beispielsweise Potenziale in der Nähe einer Drain-Kontaktschicht. Hierzu muss analog zum obigen Beispiel ein entsprechender Kontakt zwischen dem als Messleitung dienendem Gate und der interessierenden Stelle nahe bzw. in/an der Drain-Kontaktschicht hergestellt werden.
  • Die Erfindung kann besonders vorteilhaft auf solche Halbleiterbauteile angewandt werden, deren Gates im Wesentlichen parallel zueinander verlaufen und eine längliche Form aufweisen. Vorzugsweise sind die Gates innerhalb von Gräben, die in die Halbleiterstruktur eingeprägt sind, ausgebildet. Die Gates können jedoch auch auf beliebige andere Art und Weise ausgestaltet sein. Bei einem Planartransistor-Halbleiterbauteil ist in der Regel ein einziges zusammenhängendes, flächenförmiges Gate vorgesehen, das in Form einer Polysiliziumschicht auf einer Halbleiterstruktur aufgebracht ist, die die Source- und Bodygebiete enthält. In diesem Fall muss, um ein als Messleitung dienendes Gate zu erzeugen, ein Teil des Gates aus dem flächenförmigen Gate "herausgeschnitten" werden, das heißt vom Rest des Gates isoliert werden. Das flächenförmige Gate wird also in mehrere voneinander isolierte Flächenbereiche aufgeteilt, beispielsweise durch einen Ätzprozess. Allgemein gesagt wird also ein Teil einer beliebig ausgestalteten Gatestruktur von dem Rest der Gatestruktur elektrisch isoliert und als Messleitung verwendet.
  • Um den Widerstand innerhalb des als Messleitung dienenden Gates weiter zu verringern, werden vorteilhafterweise mehrere Gates nebeneinander angeordnet (parallelgeschaltet). Dadurch kann sich der Messstrom auf mehrere Potenzial-Messleitungen verteilen, was zu einer Reduktion des Widerstands und damit zur Reduktion eines Potenzial-Messfehlers führt.
  • Wie bereits erwähnt wurde, sollten die Kontaktierungen zwischen der Source-Kontaktschicht und den als Potenzial-Messleitung dienenden Gates unterhalb einer Kontaktfläche liegen, die durch das Bonden eines Source-Anschlussdrahts auf der Source-Kontaktschicht zwischen der Source-Kontaktschicht und dem Source-Anschlussdraht ausgebildet wird. Auf diese Art und Weise lässt sich das über den Source-Anschlussdraht (Bonddraht) abfallende Potenzial relativ genau ermitteln. Jedoch ist es auch möglich, die Source-Kontaktschicht an anderen Positionen zu kontaktieren, insbesondere dann, wenn andere Potenziale gemessen werden sollen.
  • In einer bevorzugten Ausführungsform sind diejenigen Gates, die unmittelbar neben den als Potenzial-Messeinrichtung dienenden Gates verlaufen, deaktiviert. Auf diese Art und Weise können aufgrund von Übersprech- bzw. Durchbrucheffekten bewirkte Potenzial-Messfehler vermieden werden. Die Deaktivie rung eines Gates erfolgt vorzugsweise durch eine elektrische Isolierung des zu deaktivierenden Gates gegenüber der Gateansteuerungseinrichtung und der Potenzial-Messeinrichtung und optional über einen Kontakt zwischen der Kontaktschicht, beispielsweise der Source-Kontaktschicht, und dem zu deaktivierenden Gate.
  • Um die erwähnten Übersprech- bzw. Durchbrucheffekte weiter zu reduzieren, ist es vorteilhaft, wenigstens die zwischen den als Potenzial-Messleitungen dienenden Gates liegenden Mesagebiete und/oder die die als Potenzial-Messleitungen dienenden umgebenden Mesagebiete zu deaktivieren. Dies erfolgt vorzugsweise dadurch, dass die Source-Gebiete der zu deaktivierenden Mesagebiete durch Body-Gebiete (vorzugsweise hochdotiert) ersetzt werden. Unter "Mesagebiet" werden hierbei diejenigen Halbleitergebiete verstanden, die zwischen den Gates liegen, also die dotierten/undotierten Substrat-Erhebungen zwischen den Gate-Gräben.
  • Um die zweckentfremdeten Gates an die Potenzial-Messeinrichtung anzuschließen, weist diese vorzugsweise eine Messleitung auf, die die Gates bekreuzt, wobei an den Kreuzungspunkten entsprechende Verbindungskontakte vorgesehen sind. Es ist auch möglich, mehrere separate Anschlussleitungen vorzusehen, über die dann mehrere interessierende Potenzialpunkte durch jeweils daran angeschlossene Gates (gleichzeitig) abgegriffen und weiter ausgewertet (z. B. gewichtet) werden können.
  • Die Erfindung lässt sich auch wie folgt ausdrücken: Aufgabe ist, das Potenzial an einer bestimmten Stelle an der Oberflächenmetallisierung eines Leistungshalbleiters (mit Trench oder ohne Trench (Planartransistor)) abzugreifen. Üblicherweise wurde das Problem dadurch gelöst, indem an der abzugreifenden Stelle einer dünner Bonddraht platziert wurde.
  • Nachteilig hieran ist jedoch, dass es in Abhängigkeit vom Abstand zum Leistungs-Bonddraht einen Versatz gibt. Außerdem kann das Potenzial direkt unter dem Source-Bonddraht nicht abgegriffen werden.
  • Erfindungsgemäß wird diese Aufgabe gelöst, indem eine leitende Verbindung, z. B. zwischen der Stelle unter dem Bonddraht und einem zusätzlichen Pad, erzeugt wird. Dazu wird einem oder mehreren Trenches (Gräben) die eigentliche Funktion, nämlich als Gate zu wirken, genommen, und sie werden als leitende Verbindungen zu dem gewünschten Punkt am Source verwendet. Vorteilhaft hieran ist, dass der Source-Punkt quasi direkt "von unten" abgegriffen wird und die gewünschte Spannung (Potenzialdifferenz) ohne Versatz durch die Source-Metallisierung detektiert werden kann.
  • Vorzugsweise wird zwischen der Leistungs-Metallisierung (hier "Source-Metallisierung", kann aber auch bei anderen Halbleitern, z. B. IGBTs mit oder ohne Trench verwendet werden) und einem Pad für einen Bonddraht ("Source-Metallisierung") ein Gatebereich als leitende Verbindung eingesetzt. Dadurch kann ein bestimmter Potenzialpunkt auf der Source-Metallisierung abgegriffen werden. Hier wird als Beispiel der Abgriff direkt unter der Source-Bondung gezeigt. Insbesondere zur Verringerung des Trench-Widerstands können mehrere Trenches parallel geschaltet werden.
    •
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die begleitenden Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1 eine Querschnittsdarstellung eines Transistor-Halbleiterbauteils gemäß dem Stand der Technik.
  • 2 eine Draufsicht des in 1 gezeigten Transistor-Halbleiterbauteils.
  • 3 eine Querschnittsdarstellung des in 1 und 2 gezeigten Transistor-Halbleiterbauteils.
  • 4 eine Querschnittsdarstellung einer bevorzugten Ausführungsform eines erfindungsgemäßen Transistor-Halbleiterbauteils.
  • 5 eine Draufsicht der in 4 gezeigten Ausführungsform eines erfindungsgemäßen Transistor-Halbleiterbauteils.
  • 6 eine Querschnittsdarstellung des in 4 und 5 gezeigten Transistor-Halbleiterbauteils.
  • 7 eine Querschnittsdarstellung einer ersten Ausführungsform einer Schnittstelle zwischen einer Source-Kontaktschicht und einer Halbleiterstruktur in einem erfindungsgemäßen Transistor-Halbleiterbauteil.
  • 8 eine zweite Ausführungsform einer Schnittstelle zwischen einer Source-Kontaktschicht und einer Halbleiterstruktur in einem erfindungsgemäßen Transistor-Halbleiterbauteil.
  • 9 eine Draufsicht eines erfindungsgemäßen Transistor-Halbleiterbauteils.
  • 10 eine Querschnittsdarstellung eines herkömmlichen Planartransistor-Halbleiterbauelements.
  • 11 eine Draufsicht eines Teils eines herkömmlichen Planartransistor-Halbleiterbauteils.
  • 12 eine Querschnittsdarstellung eines erfindungsgemäßen Planartransistor-Halbleiterbauelements
  • 13 eine Draufsicht eines Teils eines erfindungsgemäßen Planartransistor-Halbleiterbauteils.
  • Die in 4 und 5 gezeigte Ausführungsform eines erfindungsgemäßen Transistor-Halbleiterbauteils entspricht im Wesentlichen der in den 1 und 2 gezeigten Ausführungsform gemäß dem Stand der Technik. Deshalb sollen hier nur die wesentlichen Unterschiede erläutert werden. Wie in 4 zu sehen ist, sind bei zwei der Gate-Strukturen 6 in der jeweiligen Isolierschicht 11, die das leitende Material 8 von der Source-Kontaktschicht 3 trennt, Kontakte bzw. Kontaktlöcher 14 vorgesehen, die das leitende Material 8 mit der Source-Kontaktschicht 3 elektrisch verbinden. Die Kontakte 14 können, wie in 5 gezeigt, sich über mehrere Source-Gebiete S bzw. Body-Gebiete B erstrecken. Eine der Gate-Strukturen 6 (links) dient in diesem Beispiel weiterhin als "normales" Gate (oder ist alternativ zur Vermeidung von Übersprech- bzw. Durchbrucheffekten deaktiviert), wohingegen die anderen beiden Gatestrukturen 6 (mitte und rechts) als Potenzial-Messleitungen zweckentfremdet sind.
  • Wie aus 5 ersichtlich ist, sind die beiden als Messleitung dienenden Gate-Strukturen 6 mit der Anschlussleitung 10, die zur Ansteuerung der "normalen" Gates dient, nicht verbunden, sondern stattdessen mit einer Potenzial-Messleitung 15 über entsprechende Kontakte 16. Damit können über entsprechende Potenzial-Messströme bzw. über stromfreie Messverfahren (Transistor-Gates) gezielt Potenziale an den Kontakten 14 abgegriffen werden. Sind mehrere Gates als Potenzial-Messleitungen parallel geschaltet (wie in 5 gezeigt), so kann der abzugreifende Potenzialwert durch Mittelung von mehreren (hier zwei) Potenzial-Einzelwerten erhalten werden.
  • Die in 6 gezeigte Querschnittsdarstellung eines erfindungsgemäßen Transistor-Halbleiterbauteils 1 unterscheidet sich von der in 3 gezeigten Ausführungsform gemäß dem Stand der Technik dadurch, dass in 6 zwischen der Source-Kontaktschicht 3 und der Gate-Struktur 6 ein Kontakt 14 vorgesehen ist, der die Gate-Struktur 6 mit der Source-Kontaktschicht 3 elektrisch verbindet. Weiterhin ist eine zusätzliche Potenzial-Messleitung 15 vorgesehen, die über einen Kontakt 16 mit derselben Gate-Struktur 6 verbunden ist. Auf der Potenzial-Messleitung 15 (das auch ein Mess-Pad sein kann), ist ein Messdraht 13 aufgebondet, der – falls keine Potenzial-Messleitung, sondern lediglich ein Mess-Pad vorgesehen ist – die Gate-Struktur 6 mit einer geeigneten Potenzial-Messeinrichtung verbindet.
  • Weiterhin sind zum besseren Verständnis der Struktur des erfindungsgemäßen Halbleiterbauteils 1 entsprechende Schnittdarstellungen entlang den Linien bzw. Flächen AA' bzw. BB' gezeigt.
  • In 7 ist eine Querschnittsdarstellung eines Teils eines erfindungsgemäßen Transistor-Halbleiterbauteils gezeigt. Dieser Teil umfasst drei parallel zueinander verlaufende Gatestrukturen 6, wobei die linke und die rechte Gatestruktur 6 jeweils deaktiviert ist, und die mittlere Gatestruktur 6 als Potenzial-Messleitung dient. Das leitende Material 8 der mittleren Gatestruktur 6 ist über einen Kontakt 14 mit der Source-Kontaktschicht 3 verbunden. Der Kontakt 14 ist von zwei Isolierschichten 17 und 18 umgeben, die den Kontakt 14 mechanisch stabilisieren (der als Poly-Plug ausgeführte Kontakt 14 kann während des Herstellungsverfahrens des Halbleiterbauteils 1 leicht abbrechen, wenn dieser nicht durch die Isolierschichten 17 und 18 stabilisiert wird). Die linke bzw. die rechte Gatestruktur 6 sind (zumindest im Bereich des Kontakts 14) gegenüber der Source-Kontaktschicht 3 elektrisch isoliert. Weiterhin sind die linke bzw. rechte Gatestruktur 6 von einer Potenzial-Messleitung 15 und einer Gate-Anschlussleitung 10 (hier nicht gezeigt) elektrisch getrennt. Durch das Deaktivieren der linken und rechten Gatestruktur 6 werden Übersprecheffekte auf die als Messleitung dienende mittlere Gatestruktur 6 vermieden, womit die Genauigkeit der Potenzial-Messung erhöht werden kann. Alternativ ist es möglich, anstelle einer einzigen als Messleitung dienenden Gatestruktur 6 mehrere nebeneinander verlaufende Gatestrukturen 6 zu verwenden, die alle als Potenzial-Messleitungen dienen. Ein derartiges "Bündel" von Potenzial-Messleitungen sollte ebenfalls von deaktivierten Gatestrukturen eingerahmt werden.
  • Um eine weitere Erhöhung der Messgenauigkeit zu erzielen, sind zusätzlich alle Mesa-Gebiete, die die zwischen den deaktivierten Gatestrukturen 6 liegen bzw. diese umgeben, deaktiviert. Das Deaktivieren der Mesa-Gebiete wird dadurch erreicht, dass die Source-Gebiete S in jedem Mesa-Gebiet durch ein Body-Gebiet B, vorzugsweise hochdotiert, ersetzt werden. Es können zusätzlich noch weitere Mesa-Gebiete deaktiviert sein. Außerdem ist es möglich, zusätzliche Gatestrukturen 6 zu deaktivieren. Die Isolierschicht 17 besteht beispielsweise aus einem Bor-Phosphor-Silikatglas (BPSG), die Isolierschicht 18 beispielsweise aus einem undotierten Silikatglas (USG). Beide Isolierschichten 17 und 18 können auch zu einer einzigen Zwischenoxidschicht zusammengefasst werden.
  • In 8 ist eine Querschnittsdarstellung einer Ausführungsform gezeigt, bei der drei nebeneinander verlaufende Gatestrukturen 6 jeweils als Potenzial-Messleitung benutzt werden. Die Kontakte 14, die die leitenden Materialien 8 der Gatestrukturen 6 mit der Source-Kontaktschicht 3 verbinden, werden in dieser Ausführungsform nicht mechanisch stabilisiert, die Isolierschichten 17 und 18 sind in dieser Ausführungsform nicht vorhanden. Um dennoch Kurzschlüsse zwischen den leitenden Materialien 8 und den zwischen den Gatestrukturen 6 befindlichen Source-Gebieten zu vermeiden, die auftreten können, wenn im Herstellungsprozess die als Poly-Plug ausgestalteten Kontakte 14 abbrechen und einen derartigen Kontakt bilden, sind auch in dieser Ausführungsform alle Mesa-Gebiete in unmittelbarer Umgebung der Kontakte 14 deaktiviert, das heißt die Source-Gebiete S sind durch Body-Gebiete B ersetzt. Auch in dieser Ausführungsform können die als Messleitung dienenden Gatestrukturen 6 durch deaktivierte Gatestrukturen eingerahmt werden.
  • In 9 ist nochmals eine schematische Draufsicht eines erfindungsgemäßen Transistor-Halbleiterbauteils 1 gezeigt.
  • Auf einem Kontaktbereich 23 innerhalb der Source-Kontaktschicht 3 liegt ein Bonddraht (nicht gezeigt) auf. Um das Potenzial an der Kontaktstelle zwischen dem Bonddraht und der Source-Kontaktschicht 3 zu messen, ist ein Kontakt 14 vorgesehen, der die Source-Kontaktschicht 3 mit dem leitenden Material einer Gatestruktur 6 verbindet. Die als Messleitung dienende Gatestruktur 6 ist mit einer Potenzial-Messleitung 15 durch einen Kontakt 16 verbunden. Die als Potenzial-Messleitung dienende Gatestruktur 6 ist von zwei deaktivierten Gatestrukturen eingerahmt, die von der Anschlussleitung 10 sowie der Potenzial-Messleitung 15 elektrisch getrennt sind, jedoch über Kontakte 24 außerhalb des Kontaktbereichs 23 mit der Source-Kontaktschicht 3 elektrisch verbunden sind. Die links und rechts neben den deaktivierten Gatestrukturen 6 verlaufenden Gatestrukturen 6 fungieren als "normale Gates" und sind dementsprechend über Kontakte 9 mit der Anschlussleitung 10 einer Gate-Ansteuereinrichtung verbunden. Alle Mesa-Gebiete, die sich unterhalb des Kontaktbereichs 23 befinden, sind in dieser Ausführungsform deaktiviert (schraffierte Flächen), um Kurzschlüsse beim Abbrechen der Kontakte 14 zu vermeiden.
  • Wie bereits erwähnt, kann die Erfindung auch auf Planartransistoren angewandt werden. Eine Querschnittsdarstellung eines Planartransistors ist in 10 gezeigt:
  • In einem Drain-Gebiet 5 sind mehrere Body- bzw. Körpergebiete B ausgebildet, in die wiederum Source-Gebiete S eingeprägt sind. Auf dem Drain-Gebiet 5 ist eine zusammenhängende, flächenförmige Gatestruktur 6 vorgesehen, die aus einer zusammenhängenden Polysiliziumschicht 25 und einer die Polysiliziumschicht 25 umgebende Zwischenoxidschicht 26 besteht. In der flächenförmigen Gatestruktur 6 sind Aussparungen 27 vorgesehen, durch die eine Metallschicht 28, die auf die Gatestruktur 6 aufgebracht ist, die Source- bzw. Body-Gebiete S, B kontaktiert.
  • Eine Draufsicht dieses Planartransistors ist in 11 gezeigt.
  • In 12 ist eine Querschnittsdarstellung eines erfindungsgemäßen Planartransistor-Halbleiterbauteils gezeigt.
  • Erfindungsgemäß wird nun, wie aus 13 ersichtlich ist, aus der zusammenhängenden Polysiliziumschicht 25 ein Streifen 29 (bzw. mehrere Streifen) "herausgeschnitten", das heißt vom Rest der Polysiliziumschicht 25 elektrisch isoliert. Dieser Streifen kann dann als Potenzial-Messleitung dienen, wobei die Stelle, an der das Potenzial abgegriffen werden soll, mit der Polysiliziumschicht 25 des Streifens 29 in elektrischem Kontakt stehen muss. Dieser Kontakt ist in 12 mit der Bezugsziffer 30 gekennzeichnet. Weiterhin sind auch in diesem Beispiel alle Source-Gebiete S, die innerhalb des Streifens 29 liegen, durch p+-dotierte Gebiete ersetzt, um Übersprecheffekte auf den als Messleitung dienenden Gate-Streifen 29 zu verhindern. Die Ersetzung der Source-Gebiete S durch p+-Gebiete ist jedoch nicht zwingend.
  • Der in 10 und 12 gezeigte Querschnitt ist entlang einer Achse A (11 und 13) gezeigt.
  • Alle Ausführungsformen können natürlich invers dotiert sein, d. h. p- und n-Gebiete können miteinander vertauscht sein. Insbesondere können die die Source-Gebiete S ersetzenden p+-Gebiete in den Mesa-Gebieten durch n+-Gebiete ersetzt werden, insofern die Body-Gebiete B eine entsprechend inverse Dotierung aufweisen.
    • 1
    Halbleiterbauteil
    2
    Halbleiterstruktur
    3
    Source-Kontaktschicht
    4
    Drain-Rückseitenmetallisierungsschicht
    S
    Source-Gebiet
    B
    Body- bzw. Körpergebiet
    5
    Drain-Gebiet
    6
    Gate-Struktur
    7
    Isolierendes Material
    8
    Leitendes Material
    9
    Kontakt
    10
    Anschlussleitung
    11
    Isolierschicht
    12
    Bonddraht
    13
    Messdraht
    V
    Versatz
    14
    Kontakt
    15
    Potenzial-Messleitung
    16
    Kontakt
    17
    Isolierschicht
    18
    Isolierschicht
    19
    Kontakt
    20
    Erstes kontaktfreies Gebiet
    21
    Zweites kontaktfreies Gebiet
    22
    Drittes kontaktfreies Gebiet
    23
    Kontaktbereich
    24
    Kontakte
    25
    Polysiliziumschicht
    26
    Zwischenoxidschicht
    27
    Aussparung
    28
    Metallschicht
    29
    Streifen
    30
    Kontakt

Claims (14)

  1. Transistor-Halbleiterbauteil (1), mit: – einer Halbleiterstruktur (2), auf/in der mehrere voneinander isolierte, mit einer Gate-Ansteuereinrichtung verbundene Gates (6) vorgesehen sind, – wobei wenigstens ein Gate (6) von der Gate-Ansteuereinrichtung (10) getrennt und mit einer Potenzial-Messeinrichtung (15) verbindbar ist und als Potenzial-Messleitung dient.
  2. Transistor-Halbleiterbauteil (1) nach Anspruch 1, dadurch gekennzeichnet, dass die als Messleitung dienenden Gates (6) mit bestimmten Punkten in/auf dem Transistor-Halbleiterbauteil (1) verbunden sind, sodass über die als Messleitung dienenden Gates (6) die an diesen Punkten vorherrschenden Potenziale abgreifbar sind.
  3. Transistor-Halbleiterbauteil (1) nach Anspruch 1 oder 2, gekennzeichnet durch eine Kontaktschicht (3), die auf der Halbleiterstruktur (2) aufgebracht ist und mehrere Source- beziehungsweise Bodygebiete (S, B) der Halbleiterstruktur (2) kontaktiert, wobei die als Messleitung dienenden Gates (6) mit der Kontaktschicht (3) verbunden sind, und die restlichen Gates (6) von der Kontaktschicht (3) isoliert sind.
  4. Transistor-Halbleiterbauteil (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Gates (6) im Wesentlichen parallel zueinander verlaufen und eine längliche Form aufweisen.
  5. Transistor-Halbleiterbauteil (1) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Gates (6) innerhalb von Gräben ausgebildet sind, die in die Halbleiterstruktur (2) eingeprägt sind.
  6. Transistor-Halbleiterbauteil (1) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass wenigstens ein Teil der als Potenzial-Messleitung dienenden Gates (6) nebeneinander angeordnet ist.
  7. Transistor-Halbleiterbauteil (1) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Kontaktschicht (3) eine Leistungs-Kontaktschicht beziehungsweise eine Source-Kontaktschicht ist.
  8. Transistor-Halbleiterbauteil (1) nach Anspruch 7, dadurch gekennzeichnet, dass die Kontaktierungen (14) zwischen der Source- Kontaktschicht (3) und den als Potenzial-Messleitung dienenden Gates (6) unterhalb einer Kontaktfläche liegen, die durch das Bonden eines Source-Anschlussdrahts (12) auf der Source-Kontaktschicht (3) zwischen dieser und dem Source-Anschlussdraht (12) ausgebildet wird.
  9. Transistor-Halbleiterbauteil (1) nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass diejenigen Gates (6), die unmittelbar neben den als Potenzial-Messleitung dienenden Gates (6) verlaufen, deaktiviert sind.
  10. Transistor-Halbleiterbauteil (1) nach Anspruch 9, dadurch gekennzeichnet, dass die Deaktivierung eines Gates (6) durch eine elektrische Isolierung des zu deaktivierenden Gates (6) gegenüber der Gate-Ansteuerungseinrichtung (10) und der Potential-Messeinrichtung (15) und optional über einen Kontakt zwischen der Kontaktschicht (3) und dem zu deaktivierenden Gate (6) realisiert ist.
  11. Transistor-Halbleiterbauteil (1) nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass wenigstens die zwischen den als Potenzial-Messleitung dienenden Gates (6) liegenden Mesagebiete und/oder die die als Potenzial-Messleitung dienenden Gates (6) umgebenden Mesagebiete deaktiviert sind.
  12. Transistor-Halbleiterbauteil (1) nach Anspruch 11, dadurch gekennzeichnet, dass die Deaktivierung der Mesagebiete dadurch erfolgt, dass die Source-Gebiete durch hochdotierte Body-Gebiete ersetzt sind.
  13. Transistor-Halbleiterbauteil (1) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Potenzial-Messeinrichtung wenigstens eine Anschlussleitung (15) aufweist, über die jeweils als Potenzial-Messleitung dienende Gates (6) mit der Potenzial-Messeinrichtung verbunden sind.
  14. Transistor-Halbleiterbauteil (1) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Transistor-Halbleiterbauteil (1) als Planartransistor realisiert ist, der ein zusammenhängendes, flächenförmiges Gate (25) aufweist, wobei das wenigstens eine als Potenzial-Messleitung dienende Gate in Form eines Gate-Flächenbereichs (29) realisiert ist, der vom Rest des flächenförmigen Gates (25) elektrisch isoliert ist.
DE10343083A 2003-09-17 2003-09-17 Transistor-Halbleiterbauteil Expired - Fee Related DE10343083B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10343083A DE10343083B4 (de) 2003-09-17 2003-09-17 Transistor-Halbleiterbauteil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10343083A DE10343083B4 (de) 2003-09-17 2003-09-17 Transistor-Halbleiterbauteil

Publications (2)

Publication Number Publication Date
DE10343083A1 true DE10343083A1 (de) 2005-04-14
DE10343083B4 DE10343083B4 (de) 2006-03-23

Family

ID=34305859

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10343083A Expired - Fee Related DE10343083B4 (de) 2003-09-17 2003-09-17 Transistor-Halbleiterbauteil

Country Status (1)

Country Link
DE (1) DE10343083B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9429598B2 (en) 2014-06-30 2016-08-30 Infineon Technologies Ag Current measurement and control of a semiconductor element based on the current measurement in a power semiconductor arrangement

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10802053B2 (en) 2016-09-22 2020-10-13 Infineon Technologies Ag Configuration of integrated current flow sensor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292334A (ja) * 1985-06-20 1986-12-23 Matsushita Electronics Corp 半導体装置の検査方法
JPS63122136A (ja) * 1986-11-12 1988-05-26 Hitachi Ltd 集積回路
DE19610065A1 (de) * 1996-03-14 1997-09-18 Siemens Ag Verfahren zur Abschätzung der Lebensdauer eines Leistungshalbleiter-Bauelements
DE19900313A1 (de) * 1998-01-13 1999-07-15 Mitsubishi Electric Corp Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE19836979A1 (de) * 1998-01-22 1999-07-29 Mitsubishi Electric Corp Halbleitervorrichtung mit isoliertem Gate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292334A (ja) * 1985-06-20 1986-12-23 Matsushita Electronics Corp 半導体装置の検査方法
JPS63122136A (ja) * 1986-11-12 1988-05-26 Hitachi Ltd 集積回路
DE19610065A1 (de) * 1996-03-14 1997-09-18 Siemens Ag Verfahren zur Abschätzung der Lebensdauer eines Leistungshalbleiter-Bauelements
DE19900313A1 (de) * 1998-01-13 1999-07-15 Mitsubishi Electric Corp Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE19836979A1 (de) * 1998-01-22 1999-07-29 Mitsubishi Electric Corp Halbleitervorrichtung mit isoliertem Gate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9429598B2 (en) 2014-06-30 2016-08-30 Infineon Technologies Ag Current measurement and control of a semiconductor element based on the current measurement in a power semiconductor arrangement

Also Published As

Publication number Publication date
DE10343083B4 (de) 2006-03-23

Similar Documents

Publication Publication Date Title
DE69232012T2 (de) Mehrschichtpackung
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE2542518C3 (de)
DE69422463T2 (de) Halbleiteranordnung mit einem Halbleiterchip mit Rückseitenelektrode
DE102015225119A1 (de) Anzeigebedienfeld und Verfahren zum Bilden eines Arraysubstrats eines Anzeigebedienfelds
DE102012008068A1 (de) Optionen für mehrere Ebenen eines Leistungs-MOSFET
DE102016104796A1 (de) Halbleitervorrichtung
DE102015108412A1 (de) Integrierter Temperatursensor
DE10392391T5 (de) Unterstützende Steuergateverbindung auf einem Paket unter Verwendung zusätzlicher Anschlusshügel
DE102018207308B4 (de) Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung
DE69128388T2 (de) Verbindungsstruktur
DE69321966T2 (de) Leistungs-Halbleiterbauelement
DE102012007954A1 (de) Doppelschichtmetall- (DLM) Leistungs-MOSFET
DE102004047306B4 (de) Leistungs-Halbleiterbauteil mit mehreren Bauteilkomponenten
DE102012102533B3 (de) Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend
DE102010039325B4 (de) Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung
DE102020112193A1 (de) Halbleiterbauelement mit mehrzweigige gatekontaktstruktur
DE4126775C2 (de) Verbindungsstruktur eines Halbleiterbauelements und Verfahren zu ihrer Herstellung
DE10343083B4 (de) Transistor-Halbleiterbauteil
DE102004048278B3 (de) Simulations- und/oder Layoutverfahren für Leistungstransistoren, die für unterschiedliche Leistungen ausgelegt sind
EP0199231B1 (de) In CMOS-Technik aufgebaute Zelle
DE102016201608B4 (de) Halbleitervorrichtung und Halbleitermodul
WO2002073695A2 (de) Thyristorstruktur und überspannungsschutzanordnung mit einer solchen thyristorstruktur
DE2522984C2 (de) Elektronischer Koppelpunktbaustein
DE102004024659B4 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee