DE10342472B4 - Schaltungsanordnung und Verfahren zum Testen eines Kapazitätsfeldes in einer integrierten Schaltung - Google Patents

Schaltungsanordnung und Verfahren zum Testen eines Kapazitätsfeldes in einer integrierten Schaltung Download PDF

Info

Publication number
DE10342472B4
DE10342472B4 DE10342472A DE10342472A DE10342472B4 DE 10342472 B4 DE10342472 B4 DE 10342472B4 DE 10342472 A DE10342472 A DE 10342472A DE 10342472 A DE10342472 A DE 10342472A DE 10342472 B4 DE10342472 B4 DE 10342472B4
Authority
DE
Germany
Prior art keywords
capacitance
circuit
switching means
field
capacitances
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10342472A
Other languages
English (en)
Other versions
DE10342472A1 (de
Inventor
Giuseppe Li Puma
Duyen PHAM-STÄBNER
Elmar Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10342472A priority Critical patent/DE10342472B4/de
Priority to US10/941,428 priority patent/US7385404B2/en
Priority to CN200410078565.8A priority patent/CN1598603B/zh
Publication of DE10342472A1 publication Critical patent/DE10342472A1/de
Application granted granted Critical
Publication of DE10342472B4 publication Critical patent/DE10342472B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Schaltungsanordnung mit einem eine Mehrzahl von Kapazitäten umfassenden Kapazitätsfeld (1), einer Testschaltung zum Testen der Kapazitäten des Kapazitätsfeldes (1), wobei das Kapazitätsfeld und die Testschaltung in einem integrierten Schaltkreis ausgebildet sind, und einer das Kapazitätsfeld (1) nutzenden Schaltung, die mit Kapazitäten des Kapazitätsfeldes verbindbar ist, und wobei die Testschaltung
– eine Leistungsversorgung (6),
– ein von der Leistungsversorgung (6) gespeistes Mittel (S1[n], S3[n], 7, 8) zum zyklischen Auf- und Entladen zumindest einer der Kapazitäten (Cn), wobei die Zyklusfrequenz von dem Wert der Kapazität (Cn) abhängig ist, und
– ein Mittel (18) zum Messen der Zyklusfrequenz oder einer von dieser beeinflussten Größe
umfasst,
dadurch gekennzeichnet, dass
– das Mittel (S1[n], S3[n], 7, 8) zum zyklischen Auf- und Entladen der Kapazität (Cn) umfasst:
– einen Komparator (7) zum Vergleichen einer Ladespannung einer zu testenden Kapazität mit einem Referenzwert (Vref), und
– ein von dem...

Description

  • Die Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zum Testen eines Kapazitätsfeldes in einer integrierten Schaltung.
  • Die Verwendung von Kapazitätsfeldern in integrierten Schaltungen ist bereits bekannt und in einer Reihe von unterschiedlichen Schaltungen realisiert. Beispiele für derartige integrierte Schaltungen mit Kapazitätsfeldern sind Digital-Analog-Wandler oder abstimmbare Quarzoszillatoren.
  • Bisher werden die in den integrierten Schaltungen enthaltenen Kapazitätsfelder überwiegend analog getestet, z.B. in der Weise, dass anhand einer Spannungs- oder Strommessung überprüft wird, ob ein Kurzschluss zwischen den Kondensatorplatten der einzelnen Kapazitäten im Kapazitätsfeld vorliegt. Diese Tests ermöglichen in der Regel lediglich eine Aussage darüber, ob die getestete Kapazität defekt oder funktionsfähig ist. Eine genaue quantitative Aussage über den Wert der getesteten Kapazität ist mit diesem Verfahren nicht möglich. Dies ist insbesondere für den Test gewichteter Kapazitätsfelder nachteilig, da die Brauchbarkeit der das Kapazitätsfeld nutzenden Schaltung, z.B. Digital-Analog-Wandler oder Quarzoszillatorschaltung, entscheidend von der Einhaltung der geforderten Kapazitätswerte im Kapazitätsfeld abhängt.
  • Die Druckschrift DE 43 40 472 C1 als nächstliegender Stand der Technik behandelt ein Verfahren und eine Schaltungsanordnung zur Messung einer Kapazität. Hierbei wird ein Integrationskondensator bis zu einer vorgegebenen Referenzschwelle auf- bzw. entladen. Zu Beginn des jeweiligen Vorgangs werden durch Ankoppeln der zu messenden Kapazität negative bzw. positive Ladungsstöße mit gleicher Amplitude auf den Integra tionskondensator übertragen, wobei die zugehörige Umladefrequenz ein Maß für die zu messende Kapazität ist.
  • In der Druckschrift US 5,461,321 wird ein Verfahren und eine Vorrichtung zur Messung einer Kapazität behandelt. Die zu messende Kapazität wird in drei aufeinanderfolgenden Schritten linear aufgeladen. Aus dem Verhältnis der für diese drei Schritte benötigten Zeit und einer vorbestimmten Referenzzeit kann die zu messende Kapazität bestimmt werden.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung sowie ein Verfahren zum Testen eines Kapazitätsfeldes in einer integrierten Schaltung zu schaffen, welche bzw. welches die Werte der einzelnen Kapazitäten mit hoher Genauigkeit ermitteln kann. Insbesondere soll die Schaltungsanordnung und das Verfahren so beschaffen sein, dass eine Implementierung als vollautomatischer sogenannter BIST (Built-In-Self-Test) ermöglicht wird.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Nach Anspruch 1 umfasst die Schaltungsanordnung nach einem ersten Aspekt der Erfindung ein eine Mehrzahl von Kapazitäten umfassendes Kapazitätsfeld, eine Testschaltung zum Testen der Kapazitäten des Kapazitätsfeldes, wobei das Kapazitätsfeld und die Testschaltung in einem integrierten Schaltkreis ausgebildet sind, und eine das Kapazitätsfeld nutzende Schaltung, die mit Kapazitäten des Kapazitätsfeldes verbindbar ist. Die Testschaltung umfasst eine Leistungsversorgung, ein von der Leistungsversorgung gespeistes Mittel zum zyklischen Auf- und Entladen zumindest einer der Kapazitäten, wobei die Zyklusfrequenz von dem Wert der Kapazität abhängig ist, und ein Mittel zum Messen der Zyklusfrequenz oder einer von dieser beeinflussten Größe.
  • Das Mittel zum zyklischen Auf- und Entladen der Kapazitäten) umfasst einen Komparator zum Vergleichen einer Ladespannung mit einem Referenzwert, und ein von dem Komparatorausgang angesteuertes erstes Schaltmittel zum Entladen der Kapazität, wenn die Ladespannung den Referenzwert erreicht hat. Auf diese Weise wird der Komparator als Multivibrator beschaltet, da der Komparatorausgang die Ladephase (Entladen/Aufladen) bestimmt.
  • Jeder zu testenden Kapazität des Kapazitätsfeldes ist jeweils ein erstes Schaltmittel zugeordnet, und die erfindungsgemäße Schaltungsanordnung weist einen Demultiplexer auf, welcher zwischen dem Komparatorausgang und den gesteuerten ersten Schaltmitteln vorgesehen ist. Durch diese Maßnahme kann jede Kapazität des Kapazitätsfeldes einzeln getestet werden und es können die einzelnen Kapazitäten – gesteuert durch den Demultiplexer – der Reihe nach überprüft werden. Auf diese Weise lässt sich ein lückenloses Bild von den Kapazitätswerten des Kapazitätsfeldes gewinnen.
  • Die auf dem Prinzip der Kapazitäts-Frequenzumsetzung basierende Erfindung ermöglicht eine sehr genaue Messung von Kapazitätswerten, wodurch Monotoniefehler und/oder Nichtlinearitätsfehler der Kapazitätswerte erkannt und z.B. für die Bestimmung der Kennlinie eines Digital-Analog-Umsetzers herangezogen werden können. Ferner weist die Erfindung den Vorteil auf, dass sie in digitaler Schaltungstechnik realisierbar ist und somit gute Voraussetzungen für die Implementierung als BIST bietet.
  • Vorzugsweise umfasst das Mittel zum zyklischen Auf- und Entladen der Kapazität ein zweites Schaltmittel, über welches die Kapazität mit der Leistungsversorgung elektrisch verbindbar und von dieser trennbar ist. Dieses zweite Schaltmittel wird geschlossen, sobald ein Test der entsprechenden Kapazität durchgeführt werden soll.
  • Vorteilhafterweise steht der Komparatorausgang mit einer Auswerteschaltung in elektrischer Verbindung, welche eine Zähl- oder Frequenzauswertung des Signals am Komparatorausgang vornimmt. Beispielsweise können über einen vorgegebenen Beobachtungszeitraum die Signalpulse am Komparatorausgang gezählt werden. Der am Ende des Beobachtungszeitraumes vorliegende Zählwert ist ein Maß für die Zyklusfrequenz.
  • Die Auswerteschaltung kann ferner in vorteilhafter Weise einen Speicher umfassen, in welchem für die zumindest eine zu testende Kapazität ein Sollwert, insbesondere ein Soll-Zählwert oder ein Sollwert-Toleranzintervall abgelegt ist. Ein in der Auswerteschaltung enthaltenes Vergleichsmittel führt einen Vergleich des Sollwertes bzw. des Sollwert-Intervalls mit dem bei der Zähl- oder Frequenzauswertung erhaltenen Auswerteergebnis durch. Insbesondere können Sollwerte bzw. Sollwert-Intervalle für jede zu testende Kapazität des Kapazitätsfeldes in dem Speicher verfügbar sein.
  • Mit besonderem Vorteil ist die Testschaltung als BIST-Anordnung in dem integrierten Schaltkreis ausgeführt. Dies ermöglicht einen vollautomatischen Selbsttest der das Kapazitätsfeld nutzenden integrierten Schaltung. Bei dieser kann es sich beispielsweise um einen Digital-Analog-Wandler oder um einen Oszillator, insbesondere Mehrfrequenz-Oszillator mit abstimmbaren Quarzoszillatoren, handeln.
  • Das erfindungsgemäße Verfahren ermöglicht in der bereits beschriebenen Weise einen quantitativen Test der Kapazitätswerte von Kapazitäten in dem Kapazitätsfeld mit hoher Genauigkeit und Aussagekraft. Darüber hinaus ermöglich das erfindungsgemäße Verfahren auch einen Test von dritten Schaltmitteln, über welche die das Kapazitätsfeld nutzende Schaltung mit den einzelnen Kapazitäten in Verbindung steht. Bei diesem Test wird eines (nämlich das zu testende) der dritten Schaltmittel geschlossen. Ferner wird das zweite Schaltmittel an derselben Kapazität geschlossen. Das erste Schaltmittel an derselben Kapazität wird geöffnet, und es wird eine Testfrequenz über das geschlossene dritte Schaltmittel an die Kapazität angelegt. Das über das geschlossene zweite Schaltmittel bezogene Signal wird zu Auswertezwecken herangezogen.
  • Nach Anspruch 17 umfasst eine Schaltungsanordnung nach einem zweiten Aspekt der Erfindung ein eine Mehrzahl von Kapazitäten umfassendes Kapazitätsfeld, eine BIST-Testschaltung zum Testen der Kapazitäten des Kapazitätsfeldes, wobei das Kapazitätsfeld und die BIST-Testschaltung in einem integrierten Schaltkreis ausgebildet sind, und eine das Kapazitätsfeld nutzende Schaltung, die mit Kapazitäten des Kapazitätsfeldes verbindbar ist. Die BIST-Testschaltung umfasst eine Konstantstromquelle, ein von der Konstantstromquelle gespeistes Mittel zum zyklischen Auf- und Entladen zumindest einer der Kapazitäten, wobei die Zyklusfrequenz von dem Wert der Kapazität abhängig ist, und ein Mittel zum Messen der Zyklusfrequenz oder einer von dieser beeinflussten Größe.
  • Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung erläutert. In dieser zeigt die einzige Figur ein Schaltbild eines abstimmbaren Quarzoszillators mit BIST-Testschaltung.
  • Ein Kapazitätsfeld 1 weist N Kapazitäten C0, C1, ..., CN auf. Die Kapazitäten C0, C1, ..., CN sind jeweils mit einer Elektrode mit Masse verbunden. Die andere Elektrode steht mit Schalter S1[n], S2[n], S3[n] in Verbindung, wobei n = 0, 1, ..., N ist und N die Anzahl der Kapazitäten des Kapazitätsfeldes 1 bezeichnet. Die Schalter S1[n], S2[n], S3[n] sind in der Praxis durch Schalttransistoren realisiert.
  • Über die Schalter S2[n] sind die Kapazitäten Cn des Kapazitätsfeldes 1 wahlweise mit der Oszillatorschaltung verbindbar. Die Oszillatorschaltung besteht im Wesentlichen aus einem Feldeffekttransistor (FET) 2, dessen Drain-Source-Strecke einerseits über den Lasteingang 3 und einen Schalttransistor 4 mit der Betriebsspannung VDD in Verbindung steht und andererseits über einen weiteren Schalttransistor 5 an Masse gelegt werden kann.
  • Das Gate des FET 2 ist mit dem XTAL-Eingang des Quarzoszillators (XTAL: Quarz) verbunden. Über das Gate des Schalttransistors 5 kann ein Signal xtal_on zum Einschalten des Oszillators angelegt werden. Der Schalttransistor 4 wird von einem Signal cteston angesteuert, welches den im Folgenden noch näher beschriebenen Kapazitätstest aktiviert.
  • Die Testschaltung umfasst eine Stromquelle 6, einen Spannungskomparator 7, einen Zähler 18, einen Demultiplexer 8, eine Logikeinheit 9, einen weiteren Komparator 10 sowie einen Speicher 11.
  • Der Ausgang der Stromquelle 6 ist über die Schalter S1[n] wahlweise mit den Kapazitäten Cn verbindbar. Ferner steht er über eine Leitung 12 mit dem nichtinvertierenden Eingang des Spannungskomparators 7 in Verbindung. Der invertierende Eingang des Spannungskomparators 7 liegt an einer vorgegebenen Referenzspannung Vref an. Das Ausgangssignal des Spannungskomparators 7 wird sowohl dem Zähler 18 als auch dem Signaleingang des Demultiplexers 8 zugeleitet. Die n Ausgangssignale des Demultiplexers 8 werden über eine Steuerdatenverbindung 13 der Wortbreite n dem Kapazitätsfeld 1 zugeleitet. Die einzelnen Bits bestimmen den Schaltzustand der Schalter S3[n] des Kapazitätsfeldes 1. Somit kann der Entladevorgang jeder einzelnen Kapazität Cn gezielt und unabhängig von den Schalterstellungen der Schalter S3[n] an anderen Kapazitäten eingeleitet und beendet werden.
  • Dem Zähler 18 wird eine hohe Zählfrequenz f0 zugeführt. An seinem Rücksetzeingang liegt ein Signal clkin an. Der Ausgang des Zählers 18 wird einem ersten Eingang des Komparators 10 zugeleitet. Der Komparator 10 kann über eine zweiten Eingang auf im Speicher 11 gespeicherte Spannungs-Sollwerte oder Sollwert-Intervalle zugreifen. Um eine hohe Flexibilität der Testschaltung zu ermöglichen, sollten die Sollwerte (bzw. Sollwert-Intervalle) programmierbar sein.
  • Das Test-Aktivierungssignal cteston wird über eine Steuerleitung 14 dem Spannungskomparator 7, dem Demultiplexer 13 und dem Komparator 10 über einen jeweiligen Eingang pwron zugeleitet. Bei cteston = 1 werden die genannten Einheiten eingeschaltet.
  • Der Logikschaltung 9 werden die Signale swtesten und ctestsw[n:0] zugeführt. Das Signal swtesten gibt an, ob ein Kapazitätstest (swtesten = 0) oder ein Test der Schalter S2[n] (swtesten = 1) durchgeführt werden soll. Über die Programmierung von ctestsw[n:0] werden die jeweiligen zu testenden Kapazitäten bzw. Schalter S2[n] ausgewählt.
  • Die Logikschaltung 9 stellt ein Steuersignal 15 der Wortbreite n für den Steuereingang des Demultiplexers 8 zur Verfügung, über welchen, wie bereits erwähnt, die Schalter S3[n] angesprochen werden. Damit der jeweils richtige (d.h. der aktuell getesteten Kapazität zugeordnete) Sollwert ausgelesen wird, ist auch der Adress-Decoder des Speichers 11 über eine Adressdatenverbindung 19 mit dem von der Logikschaltung 9 ausgegebenen Steuersignal 15 verbunden. Ferner erzeugt die Logikschaltung 9 ein Steuersignal 16 der Wortbreite n für die Steuerung der Schalter S2[n] sowie ein Steuersignal 17 der Wortbreite n für die Steuerung der Schalter S1[n].
  • Die Arbeitsweise der Testschaltung ist wie folgt:
    Während des BIST wird der FET 2 über das Signal xtal_on = 0 deaktiviert.
  • Der Testablauf wird wie bereits erwähnt mit dem Signal cteston = 1 aktiviert. Über das Steuersignal swtesten wird ausgewählt, ob ein Test der Kapazitäten Cn oder der Schalter S2[n] durchgeführt werden soll:
    • 1. Testen der Kapazitäten Cn (swtesten = 0). Um die Kapazitäten Cn zu überprüfen, wird an den XTAL-Eingang, d.h. an das Gate des FET 2, ein Takt clkin von beispielsweise 13 MHz angelegt. Der Takt clkin taktet (in nicht dargestellter Weise) ebenfalls die Logikschaltung 9, den Demultiplexer 8 und den Adress-Decoder des Speichers 11. Ferner setzt der Takt clkin den Zähler 18 zurück, d.h. er gibt das Zeitfenster an, in dem die Pulse am Ausgang des Spannungskomparators 7 gezählt werden. Während des Tests der Kapazitäten Cn werden die Schalter S1[n] und S3[n] von der Logikschaltung 9 selektiv angesteuert. Der Schalter S1[n] der zu testenden Kapazität Cn ist geschlossen, die Stellung des Schalters S3[n] wird durch die Steuerdatenverbindung 13 gesteuert. Die Stromquelle 6 ist aktiviert und gibt einen konstanten Strom I0 ab. Beispielsweise soll die Kapazität C0 getestet werden. In einer ersten Aufladephase ist der Schalter S1[0] geschlossen und der Schalter S3[0] geöffnet. Die Kapazität C0 wird nun solange durch die Stromquelle 6 geladen, bis die Lade spannung den Wert Vref erreicht. In diesem Moment erzeugt der Spannungskomparator 7 die ansteigende Flanke eines Zählpulses, welche den Zähler 18 inkrementiert und gleichzeitig über den Demultiplexer 8 den angewählten Schalter S3[0] schließt. Die Kapazität C0 wird entladen, wodurch die Spannung am nichtinvertierenden Eingang des Spannungskomparators 7 abfällt und der Signalwert am Ausgang des Spannungskomparators wechselt. Dieser Signalwertwechsel beendet den Zählpuls und öffnet den Schalter S3[0], woraufhin eine neue Aufladephase beginnt. Nach der durch den Rücksetztakt clkin vorgegebenen Zeitdauer vergleicht der Komparator 10 den Zählerstand mit dem entsprechenden Sollwert (bzw. Sollwert-Intervall) zu der Kapazität C0. Das am Ausgang 20 des Komparators 10 bereitstehende Vergleichssignal gibt an, ob der Zählerstand innerhalb der Toleranzgrenzen mit dem Sollwert übereinstimmt. Ist dies der Fall, hat die Kapazität C0 den Test bestanden, andernfalls wird die Kapazität C0 als fehlerhaft bzw. außerhalb des Toleranzbereichs liegend betrachtet. Gesteuert durch die Logikschaltung 9 können auf diese Weise im Multiplextakt clkin sämtliche (oder auch nur eine bestimmte Gruppe von) Kapazitäten Cn überprüft werden. Die Genauigkeit dieses Verfahrens hängt von der zeitlichen Konstanz des Wertes I0 des Aufladestroms ab. Mit einer Stromquelle 6, die z.B. durch Verwendung einer externen Referenz einen stabilen (temperaturunabhängigen, zeitlich konstanten) Ladestrom erzeugt, kann eine hohe Genauigkeit der Kapazitätsmessung erzielt werden.
    • 2. Testen der Schalter S2[n] (swtesten = 1): Für den Test der Schalter S2[n] wird die Stromquelle 6 deaktiviert. An den Eingang 3 für die Last wird ein externer Takt angelegt. Der zu testende Schalter S2[n] und der zugehörige Schalter S1[n] werden geschlossen, so dass der externe Takt über die Leitung 12 an den nichtinvertierenden Eingang des Spannungskomparators 7 geleitet wird. Bei korrekter Funktionalität des Schalters S2[n] sowie auch des Schalters S1[n] wechselt der Signalwert am Ausgang des Spannungskomparators 7 entsprechend dem externen Takt. Dies wird in der bereits beschriebenen Weise mittels des Zählers 18, des Komparators 10 sowie gegebenenfalls des Speichers 11 festgestellt und beispielsweise ebenfalls über den Komparatorausgang 20 mitgeteilt.

Claims (22)

  1. Schaltungsanordnung mit einem eine Mehrzahl von Kapazitäten umfassenden Kapazitätsfeld (1), einer Testschaltung zum Testen der Kapazitäten des Kapazitätsfeldes (1), wobei das Kapazitätsfeld und die Testschaltung in einem integrierten Schaltkreis ausgebildet sind, und einer das Kapazitätsfeld (1) nutzenden Schaltung, die mit Kapazitäten des Kapazitätsfeldes verbindbar ist, und wobei die Testschaltung – eine Leistungsversorgung (6), – ein von der Leistungsversorgung (6) gespeistes Mittel (S1[n], S3[n], 7, 8) zum zyklischen Auf- und Entladen zumindest einer der Kapazitäten (Cn), wobei die Zyklusfrequenz von dem Wert der Kapazität (Cn) abhängig ist, und – ein Mittel (18) zum Messen der Zyklusfrequenz oder einer von dieser beeinflussten Größe umfasst, dadurch gekennzeichnet, dass – das Mittel (S1[n], S3[n], 7, 8) zum zyklischen Auf- und Entladen der Kapazität (Cn) umfasst: – einen Komparator (7) zum Vergleichen einer Ladespannung einer zu testenden Kapazität mit einem Referenzwert (Vref), und – ein von dem Komparatorausgang gesteuertes erstes Schaltmittel (S3[n]) zum Entladen der Kapazität (Cn), wenn die Ladespannung den Referenzwert (Vref) erreicht hat; – jeder zu testenden Kapazität (Cn) des Kapazitätsfeldes (1) jeweils ein erstes Schaltmittel (S3[n]) zugeordnet ist; und – ein Demultiplexer (8) zwischen dem Komparatorausgang und den gesteuerten ersten Schaltmitteln (S3[n]) vorgesehen ist.
  2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Mittel (S1[n], S3[n], 7, 8) zum zyklischen Auf- und Entladen der Kapazität (Cn) ein zweites Schaltmittel (S1[n]) umfasst, über welches die Kapazität (Cn) mit der Leistungsver sorgung (6) elektrisch verbindbar und von dieser trennbar ist.
  3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass jeder zu testenden Kapazität (Cn) des Kapazitätsfeldes (1) jeweils ein zweites Schaltmittel (S1[n)) zugeordnet ist.
  4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Komparatorausgang mit einer Auswerteschaltung (18, 10, 11) in elektrischer Verbindung steht, welche eine Zähl- oder Frequenzauswertung des Signals am Komparatorausgang vornimmt.
  5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Auswerteschaltung (18, 10, 11) einen mit dem Komparatorausgang in elektrischer Verbindung stehenden Zähler (18) umfasst.
  6. Schaltungsanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass die Auswerteschaltung (18, 10, 11) – einen Speicher (11), in welchem für die zumindest eine zu testende Kapazität (Cn) ein Sollwert, insbesondere ein Soll-Zählwert, abgelegt ist, und – ein Vergleichsmittel (10) zum Vergleichen des Sollwertes mit dem bei der Zähl- oder Frequenzauswertung erhaltenen Auswerteergebnis umfasst.
  7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Testschaltung als BIST-Anordnung in dem integrierten Schaltkreis ausgeführt ist.
  8. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung über dritte Schaltmittel (S2[n]) mit den Kapazitäten (Cn) des Kapazitätsfeldes (1) verbindbar ist.
  9. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung ein Digital-Analog-Wandler ist.
  10. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Schaltung ein Oszillator ist.
  11. Verfahren zum Testen eines in einem integrierten Schaltkreis ausgebildeten, eine Mehrzahl von Kapazitäten umfassenden Kapazitätsfeldes (1), welches mit einer das Kapazitätsfeld nutzenden Schaltung verbindbar ist, mit den Schritten: – zyklisches Auf- und Entladen zumindest einer der Kapazitäten (Cn), wobei die Zyklusfrequenz von dem Wert der Kapazität (Cn) abhängig ist; und – Messen der Zyklusfrequenz oder einer von dieser beeinflussten Größe, dadurch gekennzeichnet, dass – das zyklische Auf- und Entladen die Schritte umfasst: – Vergleichen der Ladespannung einer zu testenden Kapazität mit einem Referenzwert (Vref) und – Schließen eines die Kapazität (Cn) im geschlossenen Zustand entladenden ersten Schaltmittels (S3[n]), wenn die Ladespannung den Referenzwert (Vref) erreicht hat; und – jeder zu testenden Kapazität (Cn) des Kapazitätsfeldes (1) jeweils ein erstes Schaltmittel (S3[n]) zugeordnet ist, wobei die ersten Schaltmittel (S3[n]) zeitgemultiplext angesteuert werden.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Kapazitäten (Cn) jeweils über zweite Schaltmittel (S1[n]) mit einer Leistungsversorgung (6) elektrisch verbindbar und von dieser trennbar sind, wobei das Verfahren den Schritt aufweist: – Ansteuern der zweiten Schaltmittel (S1[n]) im Multiplextakt der ersten Schaltmittel (S3[n]).
  13. Verfahren nach Anspruch 11 oder 12, gekennzeichnet durch den Schritt: – Auswerten des Vergleichssignals mit einer Zähl- oder Frequenzauswerteeinrichtung (18).
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass der Auswerteschritt die folgenden Schritte umfasst: – Aufrufen eines in eines Speicher (11) abgelegten Sollwerts, insbesondere Soll-Zählwert, für die zumindest eine zu testende Kapazität (Cn); und – Vergleichen (10) des Sollwertes mit dem bei der Zähl- oder Frequenzauswertung erhaltenen Auswerteergebnis.
  15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass das Verfahren ein BIST-Verfahren ist.
  16. Verfahren nach einem der Ansprüche 11 bis 15, wobei die das Kapazitätsfeld (1) nutzende Schaltung mit den Kapazitäten des Kapazitätsfelds über dritte Schaltmittel (S2[n]) verbindbar ist, gekennzeichnet durch die Schritte: – Schließen wenigstens eines der dritten Schaltmittel (S2[n]); – Schließen des zweiten Schaltmittels (S1[n]) an derselben Kapazität (Cn); – Öffnen des ersten Schaltmittels (S3 [n]) an derselben Kapa-zitat (Cn); – Anlegen einer Testfrequenz über das geschlossene dritte Schaltmittel (S2[n]) an die Kapazität (Cn); und – Auswerten des über das geschlossene zweite Schaltmittel (S1 [n]) bezogenen Signals (12).
  17. Schaltungsanordnung mit einem eine Mehrzahl von Kapazitäten umfassenden Kapazitätsfeld (1), einer BIST-Testschaltung zum Testen der Kapazitäten des Kapazitätsfeldes (1); wobei das Kapazitätsfeld und die BIST-Testschaltung in einem integrierten Schaltkreis ausgebildet sind, und einer das Kapazitätsfeld (1) nutzenden Schaltung, die mit Kapazitäten des Kapazitätsfeldes verbindbar ist, und wobei die BIST-Testschaltung – eine Konstantstromquelle (6), – ein von der Konstantstromquelle (6) gespeistes Mittel (S1[n], S3[n], 7, 8) zum zyklischen Auf- und Entladen zumindest einer der Kapazitäten (Cn), wobei die Zyklusfrequenz von dem Wert der Kapazität (Cn) abhängig ist, und – ein Mittel (18) zum Messen der Zyklusfrequenz oder einer von dieser beeinflussten Größe umfasst.
  18. Schaltungsanordnung nach Anspruch 17, bei der bei der die Schaltung über dritte Schaltmittel (S2[n]) mit den Kapazitäten (Cn) des Kapazitätsfeldes (1) verbindbar ist.
  19. Schaltungsanordnung nach Anspruch 17 oder 18, bei der die Schaltung ein Digital-Analog-Wandler ist.
  20. Schaltungsanordnung nach Anspruch 17 oder 18, bei der die Schaltung ein Oszillator ist.
  21. BIST-Verfahren zum Testen eines in einem integrierten Schaltkreis ausgebildeten, eine Mehrzahl von Kapazitäten umfassenden Kapazitätsfeldes (1), welches mit einer das Kapazitätsfeld nutzenden Schaltung verbindbar ist, mit den Schritten: – zyklisches Auf- und Entladen zumindest einer der Kapazitäten (Cn) durch ein von einer Konstantstromquelle (6) gespeistes Mittel (S1[n], S3[n], 7, 8), wobei die Zyklusfrequenz von dem Wert der Kapazität (Cn) abhängig ist; und – Messen der Zyklusfrequenz oder einer von dieser beeinflussten Größe.
  22. BIST-Verfahren nach Anspruch 21, wobei die das Kapazitätsfeld (1) nutzende Schaltung mit den Kapazitäten des Kapazitätsfelds über dritte Schaltmittel (S2[n]) verbindbar ist, mit dem Schritten: – Schließen wenigstens eines der dritten Schaltmittel (S2[n]); – Schließen des zweiten Schaltmittels (S1[n]) an derselben Kapazität (Cn); – Öffnen des ersten Schaltmittels (S3[n]) an derselben Kapazität (Cn); – Anlegen einer Testfrequenz über das geschlossene dritte Schaltmittel (S2[n] an die Kapazität (Cn); und – Auswerten des über das geschlossene zweite Schaltmittel (S1[n]) bezogenen Signals (12).
DE10342472A 2003-09-15 2003-09-15 Schaltungsanordnung und Verfahren zum Testen eines Kapazitätsfeldes in einer integrierten Schaltung Expired - Fee Related DE10342472B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10342472A DE10342472B4 (de) 2003-09-15 2003-09-15 Schaltungsanordnung und Verfahren zum Testen eines Kapazitätsfeldes in einer integrierten Schaltung
US10/941,428 US7385404B2 (en) 2003-09-15 2004-09-15 Arrangement and method for testing a capacitance array in an integrated circuit
CN200410078565.8A CN1598603B (zh) 2003-09-15 2004-09-15 集成电路中测试电容阵列的装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10342472A DE10342472B4 (de) 2003-09-15 2003-09-15 Schaltungsanordnung und Verfahren zum Testen eines Kapazitätsfeldes in einer integrierten Schaltung

Publications (2)

Publication Number Publication Date
DE10342472A1 DE10342472A1 (de) 2005-04-14
DE10342472B4 true DE10342472B4 (de) 2008-01-31

Family

ID=34305747

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10342472A Expired - Fee Related DE10342472B4 (de) 2003-09-15 2003-09-15 Schaltungsanordnung und Verfahren zum Testen eines Kapazitätsfeldes in einer integrierten Schaltung

Country Status (3)

Country Link
US (1) US7385404B2 (de)
CN (1) CN1598603B (de)
DE (1) DE10342472B4 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2885416B1 (fr) 2005-05-07 2016-06-10 Acam Messelectronic Gmbh Procede et dispositif de mesure de capacites.
DE102006020301B4 (de) * 2005-05-07 2014-07-31 Acam-Messelectronic Gmbh Verfahren und Vorrichtung zum Messen von Kapazitäten
DE102007042315B3 (de) * 2007-09-06 2009-04-09 Texas Instruments Deutschland Gmbh Messkreis mit geschalteten Kondensator zur Messung der Kapazität eines Eingangskondensators
US7786738B2 (en) * 2007-09-19 2010-08-31 Robert Bosch Gmbh Cancelling low frequency errors in MEMS systems
JP4968121B2 (ja) * 2008-03-10 2012-07-04 富士通セミコンダクター株式会社 容量センサー
CN104914325B (zh) * 2012-04-27 2017-07-11 上海三菱电梯有限公司 电容组内部连接方式辨识与参数设置方法
CN103180744B (zh) * 2012-10-17 2015-07-08 华为技术有限公司 一种检测超级电容的方法、装置和电路
DE102012112901A1 (de) * 2012-12-21 2014-06-26 Weidmüller Interface GmbH & Co. KG Elektrische Baugruppe und Messverfahren zur Überwachung von Bauteilen der elektrischen Baugruppe
CN103723673B (zh) * 2013-12-30 2015-12-16 杭州士兰微电子股份有限公司 微机电系统及检测电路
CN103969511A (zh) * 2014-05-27 2014-08-06 上海先进半导体制造股份有限公司 硅片上各芯片的电容参数的测量方法
US10079610B2 (en) * 2015-07-07 2018-09-18 Infineon Technologies Ag Built-in self-test for ADC
US10620261B2 (en) 2018-05-15 2020-04-14 Arm Limited Cambridge Built-in self-test method and apparatus for single-pin crystal oscillators
US10564217B2 (en) * 2018-05-15 2020-02-18 Arm Limited Built-in self-test method and apparatus for single-pin crystal oscillators
US10756693B1 (en) * 2019-10-08 2020-08-25 Nanya Technology Corporation Integrated circuit device
CN113793815B (zh) * 2021-09-26 2024-04-26 杭州广立测试设备有限公司 一种宽电压范围高速多级放电电路、测试系统和放电方法
CN115494307B (zh) * 2022-09-15 2025-04-01 苏州四方杰芯电子科技有限公司 一种高灵敏度电容变化检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4340472C1 (de) * 1993-11-27 1995-04-06 Grieshaber Vega Kg Verfahren und Schaltungsanordnung zur Messung einer Kapazität
US5461321A (en) * 1993-09-17 1995-10-24 Penberthy, Inc. Apparatus and method for measuring capacitance from the duration of a charge-discharge charge cycle

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585733A (en) * 1992-09-10 1996-12-17 David Sarnoff Research Center Capacitive sensor and method of measuring changes in capacitance
US5508700A (en) * 1994-03-17 1996-04-16 Tanisys Technology, Inc. Capacitance sensitive switch and switch array
US5502375A (en) * 1994-08-04 1996-03-26 Compaq Computer Corporation Method and apparatus for determining orientation of polarized capacitors
US6275047B1 (en) * 1999-03-12 2001-08-14 Fluke Corporation Capacitance measurement
US6191723B1 (en) * 1999-07-22 2001-02-20 Fluke Corporation Fast capacitance measurement
DE10010946C2 (de) * 2000-03-06 2002-06-20 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Bewerten von Kapazitäten
JP2001318111A (ja) * 2000-05-02 2001-11-16 Mitsubishi Electric Corp 静電容量測定回路、静電容量比較器、およびバッファ回路
DE10333154A1 (de) * 2003-07-22 2005-02-24 Vega Grieshaber Kg Verfahren und Schaltungsanordnung zum Auswerten einer Messkapazität
US7148697B2 (en) * 2004-06-04 2006-12-12 Doljack Frank A System and method for measuring electrical characteristics of a capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461321A (en) * 1993-09-17 1995-10-24 Penberthy, Inc. Apparatus and method for measuring capacitance from the duration of a charge-discharge charge cycle
DE4340472C1 (de) * 1993-11-27 1995-04-06 Grieshaber Vega Kg Verfahren und Schaltungsanordnung zur Messung einer Kapazität

Also Published As

Publication number Publication date
CN1598603A (zh) 2005-03-23
DE10342472A1 (de) 2005-04-14
CN1598603B (zh) 2010-05-26
US20050099198A1 (en) 2005-05-12
US7385404B2 (en) 2008-06-10

Similar Documents

Publication Publication Date Title
DE10342472B4 (de) Schaltungsanordnung und Verfahren zum Testen eines Kapazitätsfeldes in einer integrierten Schaltung
EP3701274B1 (de) Verfahren zum betrieb eines batteriesensors und batteriesensor
EP2347251B1 (de) Kapazitive Messschaltung für Garninspektion
DE69733789T2 (de) Hochauflösendes Stromversorgungsprüfsystem
DE10308527B4 (de) Abstimmschaltung und Verfahren zur Abstimmung einer Filterstufe
DE10134635C1 (de) Widerstandsmessschaltung
DE69733829T2 (de) Amplitudenkalibrierung eines messinstruments
DE10356259B4 (de) Verfahren und Schaltungsanordnung zum Vergrößern einer Funktionsreichweite bei einer aus einem elektromagnetischen Feld mit Energie versorgten Vorrichtung
DE3690624C2 (de)
DE60307297T2 (de) Verfahren und einrichtung zur ruhestrombestimmung
DE10010888B4 (de) Schaltungsanordnung und Verfahren zum Bewerten von Kapazitäten in Matrizen
EP1574847B1 (de) Schaltungsanordnung zur kapazitiven Feuchtemessung und Verfahren zum Betrieb derselben
DE3836813C2 (de)
DE10156026B4 (de) Komparatorschaltung sowie Verfahren zum Bestimmen eines Zeitintervalls
EP0836085A1 (de) Widerstandsmessschaltung und Widerstandsmessverfahren
DE10255665B4 (de) Schaltung und Verfahren zur Bestimmung wenigstens eines Spannungs-, Strom- und/oder Leistungswerts einer integrierten Schaltung
DE102008044908A1 (de) Anordnung zur Messung wenigstens eines Wertes einer an einer elektronischen Komponente anliegenden Spannung
EP1816743A1 (de) Verfahren und Schaltung zum Abgleichen eines RC-Gliedes
DE60025357T2 (de) Verfahren und vorrichtung zur detektion langsamer und kleiner änderungen elektrischer signale unter berücksichtigung des vorzeichens der änderungen
DE10126298A1 (de) Verfahren und Vorrichtung zur Messung der Phasenverschiebung zwischen einem periodischen Signal und einem Ausgangssignal an einem Ausgang eines elektronischen Bauelements
DE3639070A1 (de) Verfahren zur messung des verhaeltnisses einer messgroessenabhaengigen kapazitaet zu einer referenzkapazitaet und einrichtung zur durchfuehrung des verfahrens
DE19631972C2 (de) Verfahren zum Überwachen der Funktionsfähigkeit eines zur Digitalisierung von Analogsignalen ausgelegten Analog/-Digital Wandlers
DE10125022A1 (de) Dynamischer Speicher und Verfahren zum Testen eines dynamischen Speichers
DE102007009549B4 (de) Vorrichtung und Verfahren zur Messung der Stromaufnahme und der Kapazität eines Halbleiterbauelements
EP3936875B1 (de) Widerstandsmessschaltung, messeinrichtung und widerstandsmessverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee