-
Die
Erfindung betrifft eine Daten-Interface-Schaltung und ein Verfahren
zum Testen einer Daten-Interface-Schaltung, insbesondere einer Daten-Interface-Schaltung
eines Speicherbausteins.
-
Nach
der Herstellung von integrierten Schaltungen wird mittels Testverfahren überprüft, ob integrierte
Schaltungen bzw. Chips Produktionsfehler aufweisen. Bei derartigen
Testverfahren wird eine Vielzahl von hergestellten Chips in möglichst
kurzer Zeit getestet, um die Kosten der hergestellten integrierten
Schaltungen möglichst
gering zu halten.
-
1 zeigt schematisch eine
Schaltungsanordnung zum Testen einer Vielzahl von hergestellten integrierten
Schaltungen durch ein externes Testgerät. Die hergestellten Chips
A, B, C werden bei der in 1 dargestellten
Schaltungsanordnung parallel über
einen Datenbus, einen Adressbus und einen Steuerbus an ein externes
Testgerät
angeschlossen. Handelt es sich bei den zu testenden Chips um Speicherbausteine,
selektiert das externe Gerät
einen zu testenden Chip und legt die Adresse einer zu testenden
Speicherzelle innerhalb des Speicherbausteins über einen Adressbus an den
Chip an. Anschließend
erhält
der Chip ein Steuersignal „write" über den Steuerbus von dem externen
Testgerät
und empfängt über den
Datenbus Testdaten von dem Testgerät. Die Testdaten werden in
dem Testgerät entsprechend
einem Testdatenmuster generiert und über den Datenbus in die adressierte
Speicherzelle eingeschrieben. Anschließend selektiert das Testgerät entweder
einen weiteren Chip zum Einschreiben des Testmusters oder liest
die eingeschriebenen Testdaten von der adressierten Speicherzelle
des selektierten Chips wieder aus. So legt das Testgerät die Adresse
der ausgewählten
Speicherzelle des zu testenden Speicherbausteins über den
Adressbus an und gibt über
den Steuerbus ein „read"-Steuersignal an
den selektierten Chip ab. Aus der adressierten Speicherzelle werden
die darin eingeschriebenen Testdaten über den bidirektionalen Datenbus
an das Testgerät
ausgelesen. Innerhalb des externen Testgeräts werden anschließend die
in die Speicherzelle eingeschriebenen Testdaten mit den anschließend empfangenen
Testdaten verglichen und geprüft,
ob in der Speicherzelle des Speicherbausteins ein Herstellungsfehler
aufgetreten ist oder nicht.
-
2 zeigt den schaltungstechnischen
Aufbau eines herkömmlichen
Speicherbaustein-Chips nach dem Stand der Technik, der entsprechend 1 an ein externes Testgerät angeschlossen
ist. 2 zeigt den Datenpfad
des Speicherbausteins. Das externe Testgerät ist über den Datenbus mit Datenanschlüssen bzw.
Pads des Speicherbausteins verbunden. Das Testgerät tauscht über den
externen Datenbus mit dem Speicherbaustein Daten aus. Die Datenanschlüsse sind
jeweils mit einer Eingabe-/Ausgabe-Einheit (IO) verbunden, die Treiber
zur Signalverstärkung
enthält.
Durch die Treiber werden vordefinierte Signalpegel erzeugt. Dabei
weist jede Eingabe-/Ausgabe-Einheit
einen Sendedatentreiber und einen Empfangsdatentreiber auf. Die
parallel verschalteten Eingabe/Ausgabeeinheiten sind mit einer Datenprotokolleinheit
innerhalb des Speicherbausteins verbunden. Die Datenprotokolleinheit
ist ihrerseits an einen Hauptspeicher, beispielsweise an einen RAM-Speicher
angeschlossen. Der Hauptspeicher weist eine Vielzahl von adressierbaren
Speicherzellen auf. Die Größe des Hauptspeichers
beträgt
beispielsweise 256 Megabit. Die Speicherzellen sind über einen
externen Adressbus adressierbar. Die Datenprotokolleinheit ist zur
Aufbereitung derjenigen Daten entsprechend einem Datenübertragungsprotokoll
vorgesehen, die zwischen dem Hauptspeicher und der externen Schaltungsanordnung über die
Eingabe/Ausgabeeinheiten ausgetauscht werden. Die Datenprotokolleinheit
und die Eingabe/Ausgabeeinheiten bilden zusammen die Daten-Interface-Schaltung
der integrierten Schaltung.
-
Beim
Testen von Speicherbausteinen bzw. Chips unterscheidet man zwischen
Speicherzellentest und Schnittstellen- bzw. Daten-Interface-Tests. Bei
dem Speicherzellentest werden die Speicherzellen des Hauptspeichers
auf ihr Verhalten gegenüber angelegten
Testmustern untersucht. Dabei wird festgestellt, ob einzelne oder
mehrere Speicherzellen innerhalb des Hauptspeichers fehlerhaft sind.
In der Regel werden in den Hauptspeicher redundante Speicherzellen
eingebaut, die aktiviert werden, wenn fehlerhafte Speicherzellen
durch das externe Testgerät
festgestellt werden. Von dem Testen der Speicherzellen ist das Testen
der Daten-Interface-Schaltung zu unterscheiden. Bei diesem Testvorgang
wird untersucht, ob die Daten-Interface-Schaltung und insbesondere
die Dateneingabe/Ausgabeeinheit, die die Datenschnittstelle zu der
externen Schaltung bilden, fehlerfrei funktioniert. Es wird insbesondere überprüft, ob die
Daten-Interface-Schaltung bei verschiedenen Geschwindigkeitsanforderungen
bzw. Datenübertragungsraten
noch fehlerfrei funktioniert. Dazu werden Befehle und Adressen sowie
Daten bei einer zeitkritischen Messung an den zu testenden Chip
angelegt und die eingeschriebenen mit den ausgelesenen Daten zur
Feststellung von Herstellungsfehlern innerhalb der Daten-Interface-Schaltung durch
das externe Testgerät
verglichen.
-
Wie
man aus 1 erkennen kann,
ist die Anzahl der parallel testbaren Chips durch die vorhandenen
Anschlüsse
an dem Testgerät
limitiert. Jeder Tester stellt eine bestimmte Anzahl von Testerkanälen zur
Verfügung.
-
Die
Anzahl der zur Verfügung
stehenden Kanäle
ZT ergibt sich aus der Summe der Anzahl
der Datenleitungen ND, der Adressbusleitungen
NA und der Steuerbusleitungen NS. Z = ND +
NA + NS
-
Je
breiter der Datenbus, je mehr adressierbare Speicherzellen innerhalb
eines Chips und je mehr Chips parallel getestet werden, desto höher ist die
Anzahl der notwendigen Kanäle
ZT des externen Testgeräts.
-
Um
die Anzahl der testbaren Chips bei einer vorgegebenen Anzahl ZT der Testerkanäle zu erhöhen wurde dabei eine Testanordnung
vorgeschlagen, wie sie in 3 dargestellt
ist. Mit dieser Testanordnung ist es möglich, die Speicherzellen innerhalb
des Hauptspeichers mit nur einer Datenleitung DL zu testen. Die
Datenleitung DL verbindet einen Datenanschluss bzw. Pad einer Eingabe-/Ausgabe-Einheit (IO)
mit dem externen Testgerät.
Die übrigen
Datenpads bzw. Datenanschlüsse
der anderen Eingabe/Ausgabeeinheiten brauchen bei diesem Testvorgang
nicht an das externe Testgerät
angeschlossen werden. Um dies zu ermöglichen, wird bei dem zu testenden
Speicherbaustein zusätzliche
Hardware in Form eines Testdatenbuffers und einer Vergleichseinheit
eingebaut. Zum Testen des Hauptspeichers wird der Testdatenbuffer
durch das externe Testgerät über den
Adressbus mit Testdaten gefüllt.
Hierzu wird an den Testdatenbuffer ein Write-Befehl über eine R/W-Steuerleitung
des Steuerbusses angelegt und dem Speicherbaustein über ein
Steuersignal mitgeteilt, das in einem speziellen Betriebsmodus der
Testdatenbuffer nunmehr über
den Adressbus mit Testdaten gefüllt
wird. Anschließend
werden die in dem Testdatenbuffer zwischengespeicherten Testdaten über einen
internen Datenbus und die Datenprotokolleinheit in die Speicherzellen
des Hauptspeichers eingeschrieben. Hierzu werden die entsprechenden Speicherzellen
des Hauptspeichers über
den Adressbus von dem externen Testgerät adressiert und über eine
R/W-Steuerleitung
dem Hauptspeicher mitgeteilt, dass nunmehr Daten in den Hauptspeicher eingeschrieben
werden. Anschließend
werden die beschriebenen zu testenden Speicherzellen wieder aus
dem Hauptspeicher ausgelesen, indem man einen Read-Befehl an den
Hauptspeicher über
die R/W-Steuerleitung anlegt. Die Datenprotokolleinheit gibt die
ausgelesenen Testdaten an eine Vergleichseinheit bzw. Compare Unit,
die zusätzlich
in dem Speicherbaustein vorgesehen ist. Die Vergleichseinheit vergleicht
die aus dem Hauptspeicher ausgelesenen Testdaten mit den ursprünglich in
dem Testdatenbuffer zwischengespeicherten Testdaten und gibt das
Testergebnis über
eine Testergebnisleitung TEL an diejenige Eingabe-/Ausgabe-Einheit
ab, deren Datenanschluss bzw. Pad über die Datenleitung DL mit
dem externen Testgerät
verbunden ist. Das Testergebnis gelangt somit von der Vergleichseinheit über die
angeschlossene Eingabe-/Ausgabe-Einheit und die Datenleitung DL
an das externe Testgerät.
-
Die
in 3 dargestellte Schaltungsanordnung
stellt zwar eine Verbesserung gegenüber der in 2 dargestellten Schaltungsanordnung dar,
weil sie lediglich mit einer Datenleitung DL für jeden zu testenden Speicherchip
auskommt, jedoch weist die in 3 dargestellte
Schaltungsanordnung noch Nachteile auf. Ein Nachteil der in 3 dargestellten Schaltungsanordnung
besteht darin, dass immer noch eine Datenleitung für jeden
zu testenden Speicherchip notwendig ist und somit die Anzahl der
parallel testbaren Speicherchips aufgrund der limitierten Anzahl
von Testkanälen
ebenfalls relativ gering ist.
-
Ein
weiterer gravierender Nachteil der in 3 dargestellten
Schaltungsanordnung besteht darin, dass bei diesem Testvorgang lediglich
eine Eingabe-/Ausgabe-Einheit beim Testen des Hauptspeichers getestet
wird, nämlich
diejenige Eingabe/Ausgabeeinheit, deren Datenanschluss-Pads über die
Datenleitung DL mit dem Testgerät
verbunden ist. Die übrigen
Eingabe/Ausgabeeinheiten werden bei dieser Testanordnung nicht getestet.
Bei der in 3 dargestellten
Testschaltungsanordnung wird das Verhalten des Speicherzellenfeldes
innerhalb des Speicherbausteins bewertet und die Information bzw.
das Vergleichsergebnis anschließend
an das externe Testgerät
geschickt. Da bei diesem Testvorgang nur ein IO/PIN bzw. Datenanschluss
eingesetzt wird, ist zwar die Anzahl der parallel zu testenden Chips
wie bei der in 2 dargestellten
Schaltungsanordnung erhöht,
jedoch ermöglicht
die in 3 dargestellte
Schaltungsanordnung nicht, die Daten-Interface- Schaltung, die aus der Datenprotokolleinheit
und den parallel geschalteten Eingabe/Ausgabeeinheiten besteht,
auf ihre Funktionalität
hin zu testen.
-
Es
ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren
und eine Testanordnung zum Testen von Daten-Interface-Schaltungen zu schaffen,
die es erlauben, eine möglichst
große
Zahl von Speicherbausteinen durch ein externes Testgerät parallel
zu testen.
-
Diese
Aufgabe wird erfindungsgemäß durch eine
Daten-Interface-Schaltung
mit den im Patenanspruch 1 angegebenen Merkmalen und durch ein Verfahren
mit den im Patentanspruch 9 angegebenen Merkmalen gelöst.
-
Die
Erfindung schafft eine Daten-Interface-Schaltung zum Austausch von
Daten zwischen einer integrierten Schaltung und einer externen Schaltung,
mit
einer Datenprotokolleinheit zur Aufbereitung der auszutauschenden
Daten entsprechend einem Datenübertragungsprotokoll,
einem Testdatenbuffer zum Zwischenspeichern von Testdaten, die in
einem Testbetriebsmodus über
einen internen Datenbus an die Datenprotokolleinheit angelegt werden,
und
mehreren Eingabe/Ausgabe-Einheiten (IO), die über zugehörige Datenanschlüsse (Pads)
an die externe Schaltung anschließbar sind, wobei jede Eingabe-/Ausgabe-Einheit
(IO)
einen Sendedatentreiber zur Signalverstärkung der von
der Datenprotokolleinheit an den Datenanschluss abgegebenen Daten,
einen Empfangsdatentreiber zur Signalverstärkung der von dem Datenanschluss
an die Datenprotokolleinheit abgegebenen Daten und
eine Speichereinheit
aufweist, die in dem Testbetriebsmodus die von der Datenprotokolleinheit
an den Sendedatentreiber abgegebenen Daten zwischenspeichert und
zum Auslesen über
den Empfangsdatentreiber bereitstellt, und
mit einer Vergleichseinheit,
die die in der Speichereinheit zwischengespeicherten Daten ausliest
und mit der in dem Testdatenbuffer zwischengespeicherten Testdaten
vergleicht.
-
Die
Grundidee der erfindungsgemäßen Daten-Interface-Schaltung
besteht darin, in allen Eingabe/Ausgabe-Einheiten (IO) der Daten-Interface-Schaltung
zusätzlich
eine Speichereinheit vorzusehen, in die die durch die Eingabe-/Ausgabe-Einheit
empfangene Daten zwischenspeichert werden. Hierdurch ist es möglich, einen
Test der Daten-Interface-Schaltung zu ermöglichen, ohne dass irgendein Datenanschluss-Pad
der zu testenden integrierten Schaltung mit dem Testgerät verbunden
werden muss. Die Anzahl der durch das externe Testgerät parallel
gleichzeitig testbaren Speicherbausteine wird hierdurch maximiert.
Ein weiterer Vorteil der erfindungsgemäßen Daten-Interface-Schaltung besteht darin, dass
alle Eingabe/Ausgabe-Einheiten
der Daten-Interface-Schaltung auf ihre Funktionalität zeitkritisch
testbar sind.
-
Bei
einer bevorzugten Ausführungsform
der erfindungsgemäßen Daten-Interface-Schaltung
werden die Testdaten von einem externen Testgerät über mindestens eine Leitung,
die eine in einen normalen Betriebsmodus der integrierten Schaltung
eine Adress- oder Steuerleitung bildet, in den Testdatenbuffer eingeschrieben.
-
Bei
einer besonders bevorzugten Ausführungsform
der erfindungsgemäßen Daten-Interface-Schaltung
weist jede Eingabe-/Ausgabe-Einheit eine
dem Sendedatentreiber nachgeschalteten Demultiplexer und einen dem
Empfangsdatentreiber vorgeschalteten Multiplexer auf.
-
Dabei
schaltet der Demultiplexer in dem normalen Betriebsmodus der zu
testenden integrierten Schaltung die von dem Sendedatentreiber abgegebenen
Daten an den zugehörigen
Datenanschluss (Pad) durch, wohingegen in einem Testbetriebsmodus die
von dem Sendedatentreiber abgegebenen Daten an die vorgesehene Speichereinheit
durchschaltet werden.
-
Der
Multiplexer schaltet vorzugsweise in dem normalen Betriebsmodus
der zu testenden integrierten Schaltung die an dem zugehörigen Datenanschluss
anliegenden Daten an den Empfangsdatentreiber durch und in dem Testbetriebsmodus
schaltet der Multiplexer die in der Speichereinheit zwischengespeicherten
Daten an den Empfangsdatentreiber durch.
-
Bei
einer bevorzugten Ausführungsform
der erfindungsgemäßen Daten-Interface-Schaltung
ist eine Vergleichseinheit vorgesehen, die das Vergleichsergebnis über eine
Leitung, die in dem normalen Betriebsmodus der integrierten Schaltung
eine Adress- oder eine Steuerleitung bildet, an das externe Testgerät abgibt.
-
Bei
einer bevorzugten Ausführungsform
der erfindungsgemäßen Daten-Interface-Schaltung
ist die Datenprotokolleinheit an einen in der integrierten Schaltung
enthaltenen Hauptspeicher, der aus einer Vielzahl von adressierbaren
Speicherzellen besteht, angeschlossen.
-
Die
Erfindung schafft ferner eine Eingabe-/Ausgabe-Einheit zum Austausch
von Daten zwischen einer integrierten Schaltung und einer externen
Schaltung über
Datenanschlüsse
mit einem Sendedatentreiber zur Signalverstärkung von Daten, die von einer
Datenprotokolleinheit an einen zugehörigen Datenanschluss abgegeben
werden,
einem Empfangsdatentreiber zur Signalverstärkung der
von dem Datenanschluss an die Datenprotokolleinheit abgegebenen
Daten und mit
einer Speichereinheit, die in einem Testbetriebsmodus
der integrierten Schaltung, die von der Datenprotokolleinheit an
den Sendedatentreiber abgegebenen Daten zwischenspeichert und zum
Auslesen über den
Empfangsdatentreiber bereitstellt.
-
Die
Erfindung schafft ferner ein Verfahren zum Testen einer Daten-Interface-Schaltung
innerhalb einer integrierten Schaltung, wobei die Daten-Interface-Schaltung
in einem Normalbetriebsmodus der integrierten Schaltung zum Datenaustausch über Datenleitungen
vorgesehen ist, wobei das Verfahren die folgenden Schritte aufweist:
Umschalten
der integrierten Schaltung von einem normalen Betriebsmodus in einen
Testbetriebsmodus,
Einschreiben von Testdaten von einem externen Testgerät in einen
Testdatenbuffer der integrierten Schaltung über Signalleitungen, die in
dem normalen Betriebsmodus der integrierten Schaltung Adress- oder
Steuerleitungen bildet,
Kopieren der in dem Testdatenbuffer
zwischengespeicherten Testdaten für die zu testende Daten-Interface-Schaltung
in eine dafür
vorgesehene Speichereinheit,
Auslesen der in der Speichereinheit
zwischengespeicherten Testdaten über
die zu testende Daten-Interface-Schaltung in eine Vergleichseinheit,
Vergleichen
der aus der Speichereinheit ausgelesenen Testdaten mit den in dem
Testdatenbuffer zwischengespeicherten Testdaten,
Ausgeben eines
Vergleichsergebnisses an das externe Testgerät über eine Signalleitung, die
in dem normalen Betriebsmodus der integrierten Schaltung eine Adress-
oder Steuerleitung bildet, und
Umschalten der integrierten
Schaltung von dem Testbetriebsmodus in den normalen Betriebsmodus.
-
Im
weiteren werden bevorzugte Ausführungsformen
der erfindungsgemäßen Daten-Interface-Schaltung,
der erfindungsgemäßen Eingabe-/Ausgabe-Einheit
und des erfindungsgemäßen Verfahrens
zum Testen einer Daten-Interface-Schaltung unter Bezugnahme auf
die beigefügten
Figuren zur Erläuterung
erfindungswesentlicher Merkmale beschrieben.
-
Es
zeigen:
-
1 eine Testanordnung nach
dem Stand der Technik;
-
2 ein Blockschaltbild eines
zu testenden Chips gemäß der in 1 dargestellten Testanordnung;
-
3 eine weitere verbesserte
Testanordnung nach dem Stand der Technik;
-
4 ein Blockschaltbild der
zu testenden integrierten Schaltung, die die erfindungsgemäße Daten-Interface-Schaltung
enthält;
-
5 ein Ablaufdiagramm des
erfindungsgemäßen Testverfahrens;
-
6 eine Testanordnung gemäß der Erfindung.
-
4 zeigt ein Blockschaltbild
einer zu testenden integrierten Schaltung 1, die an ein
externes Testgerät 2 angeschlossen
ist. Die integrierte Schaltung 1 weist Datenanschlüsse 3-1, 3-2 ... 3-n auf.
Die Datenanschlüsse 3-i sind
bei der in 4 dargestellten
erfindungsgemäßen Testanordnung
nicht an das externe Testgerät 2 angeschlossen.
Im normalen Betrieb der zu testenden integrierten Schaltung 1,
d.h. nachdem der Testvorgang abgeschlossen ist, dienen die Datenanschlüsse 3-i dem
Datenaustausch der integrierten Schaltung 1 mit der externen
Beschattung über
einen anzuschließenden
Datenbus. Die Datenanschlüsse
bzw. Pads 3-i sind über
Leitungen 4-i jeweils mit einer zugehörigen Eingabe-/Ausgabe-Einheit 5-i verbunden.
Die Eingabe-/Ausgabe-Einheiten 5-i dienen zur Signalverstärkung und
Signalpegelanpassung. Hierzu weisen die Eingabe-/Ausgabe-Einheiten 5-i jeweils
einen Sendedatentreiber 6-i und einen Empfangsdatentreiber 7-i auf.
Der Sendedatentreiber 6-i der Eingabe-/Ausgabe-Einheit 5-i ist über eine
Leitung 8-i mit einem Ausgang 9-i einer Daten protokolleinheit 10 verbunden.
Die Datenprotokolleinheit 10 dient zur Aufbereitung von
auszutauschenden Daten der integrierten Schaltung 1 entsprechend
einem vorgegebenen Datenübertragungsprotokoll.
Der Sendedatentreiber 6-i ist zur Signalverstärkung der
von der Datenprotokolleinheit 10 an den entsprechenden
Datenanschluss 3 abgegebenen Daten vorgesehen. Die Datenprotokolleinheit 10 weist
Eingänge 11-i auf,
die über
Leitungen 12-i mit einem zugehörigen Empfangsdatentreiber 7-i der Daten-Eingabe-/Ausgabe-Einheit 5-i verbunden
ist. Der Empfangsdatentreiber 7-i dient zur Signalverstärkung der
von dem Datenanschluss 3-i an die Datenprotokolleinheit 10 abgegebenen
Daten, wenn sich die integrierte Schaltung 1 in einem normalen Betriebsmodus
befindet.
-
Der
Ausgang des Sendedatentreibers 6-i ist über eine Leitung 13-i mit
einem Eingang 14-i eines Demultiplexers 15-i verbunden.
Der Demultiplexer 15-i weist zwei Ausgänge auf. Der erste Ausgang 16-i des
Demultiplexers 15-i ist über eine Leitung 17-i und
eine Leitung 4-i mit dem Datenanschluss-Pad 3-i verbunden.
Der zweite Ausgang 18-i des Demultiplexers 15-i ist über eine
Leitung 19-i an einen Eingang 20-i einer Eingabe-/Ausgabe-Speichereinheit 21-i angeschlossen.
Der Demultiplexer 15-i weist einen Steuereingang 23-i auf,
der über
eine Steuerleitung 23-i an einen Knoten 24-i angeschlossen
ist. Der Knoten 24-i zweigt ein von dem externen Testgerät 2 stammendes
Steuersignal zur Ansteuerung des Demultiplexers 15-i ab.
-
Das
abgezweigte Steuersignal R/W wird über die Steuerleitung 23-i einem
Steuereingang 25-i eines Multiplexers 26-i zugeführt. Der
Multiplexer 26-i weist einen ersten Signaleingang 27-i und
einen zweiten Signaleingang 28-i auf. Der erste Signaleingang 26-i ist über eine
Leitung 29-i mit einem Ausgang 30-i der Eingabe-/Ausgabe-Speichereinheit 21-i verbunden.
Der zweite Signaleingang 28-i des Multiplexers 26-i ist über eine
Leitung 31-i und die Leitung 4-i mit dem Datenanschluss-Pad 3-i der
Eingabe-/Ausgabe-Einheit 5-i verbunden. Der Multiple xer 26-i weist
ferner einen Ausgang 3 auf, der über eine Leitung 3 an
den Eingang des nachgeschalteten Empfangsdatentreibers 7-i angeschlossen
ist.
-
Die
Datenprotokolleinheit 10 bildet zusammen mit den parallel
verschalteten Eingabe-/Ausgabe-Einheiten 5-1 bis 5-N eine
Daten-Interface-Schaltung der integrierten Schaltung 1.
Die Datenprotokolleinheit 10 ist über Leitungen 34 an
den Hauptspeicher 35 der integrierten Schaltung 1 angeschlossen. Der
Hauptspeicher 35 weist eine Vielzahl von adressierbaren
Speicherzellen auf. Hierzu ist der Hauptspeicher 35 über einen
internen Datenbus 36 der integrierten Schaltung 1 mit
Adress-Anschluss-Pads 37 der
integrierten Schaltung 1 verbunden. Über die Anschluss-Pads 37 ist
die zu testende integrierte Schaltung 1 über einen
externen Adressbus 38 zum Testen and das externe Testgerät 2 angeschlossen. Das
externe Testgerät 2 ist über eine
Steuerleitung 39 an einen weiteren Steueranschluss 40 angeschlossen, über welchen
die zu testende integrierte Schaltung 1 einen Lese-/Schreib-Steuerbefehl
R/W von dem externen Testgerät 2 empfängt. Der
Steranschluss 40 ist über
eine Steuerleitung 41 mit dem Hauptspeicher 35 verbunden.
-
Das
Schreib-/Lese-Steuersignal R/W für
den Hauptspeicher 35 wird an dem Verzweigungsknoten 24-i abgezweigt
und über
eine Leitung 41 einem in der integrierten Schaltung 1 zusätzlich vorgesehenen Testdatenbuffer 42 zugeführt. Der
Testdatenbuffer 42 ist in der integrierten Schaltung 1 zu
Testzwecken vorgesehen und dient zum Testen sowohl des Speicherzellenfeldes
innerhalb des Hauptspeichers 35 als auch zum Testen der
Daten-Interface-Schaltung, d.h. zum Testen der Funktionalität der Datenprotokolleinheit 10 sowie
der daran angeschlossenen Eingabe-/Ausgabe-Einheiten 5-i bis5-i.
Der Testdatenbuffer 42 ist mit dem internen Adressbus 36 der
integrierten Schaltung 1 verbunden. Darüber hinaus ist der Testdatenbuffer 42 über einen
internen Datenbus 43 an einen Dateneingang 44 der
Datenprotokolleinheit 10 angeschlossen. Die Datenprotokoll einheit 10 empfängt über eine
externe Steuerleitung 45 ebenfalls das an einem Knoten
abgezweigte Schreib-/Lese-Steuersignal
R/W. Zwischen der Datenprotokolleinheit 10 und dem Testdatenbuffer 42 ist
eine Vergleichseinheit bzw. Compare Unit 47 vorgesehen. Die
Vergleichseinheit 47 ist über Datenleitungen 48 an
die Datenprotokolleinheit 10 und über Datenleitungen 49 an
den Testdatenbuffer 42 angeschlossen. Die Vergleichseinheit 47 besitzt
einen Ausgang 50, der ein Vergleichsergebnis über eine
Anzeigeleitung 51 an eine Adressleitung des internen Adressbusses 36 abgibt.
-
Bei
der in 4 dargestellten
integrierten Schaltung 1 handelt es sich um einen Speicherbaustein
mit einem Hauptspeicher 35. Die integrierte Schaltung 1 weist
dabei eine zu testende Daten-Interface-Schaltung auf, die im wesentlichen
aus der Datenprotokolleinheit 10 und den parallel zu verschalteten
Eingabe-/Ausgabe-Einheiten 5-i besteht. Bei einer alternativen
Ausführungsform
kann die Daten-Interface-Schaltung
bei beliebigen integrierten Schaltungen eingesetzt werden, die Daten
mit einer externen Schaltung austauschen. Bei derartig integrierten
Schaltungen kann es sich beispielsweise um Berechnungsschaltungen
bzw. Prozessoren handeln, die über
eine Daten-Interface-Schaltung an einen externen Datenbus angeschlossen
sind. Der Demultiplexer 15, die Speichereinheit 21 und
der Multiplexer 26 innerhalb der Eingabe-/Ausgabe-Einheit sind
zusätzlich
in der integrierten Schaltung 1 vorgesehen, um ein Testen
der Daten-Interface-Schaltung zu
ermöglichen.
Als weitere zusätzliche
Bauelemente zum Testen sind die Vergleichseinheit 47 sowie
der Testdatenbuffer 42 vorgesehen. Die in 4 dargestellte Testanordnung ermöglicht das
Testen sowohl der Speicherzellen innerhalb des Hauptspeichers 35 als
auch der Daten-Interface-Schaltung,
ohne dass bei dem Testvorgang ein Anschluss der Datenpads 3-1 an
das externe Testgerät 2 notwendig
ist.
-
5 zeigt ein Ablaufdiagramm
zur Erläuterung
des erfindungsgemäßen Testverfahrens
bei der in 4 dargestellten Testanordnung.
Zum Testen der integrierten Schaltung 1 schaltet das externe Testgerät 2 zunächst in
einem Schritt S1 über
eine (nicht dargestellte) Steuerleitung die integrierte Schaltung 1 von
einem normalen Betriebsmodus in einen Testbetriebsmodus um. Ferner
legt das externe Testgerät 2 über die
Steuerleitung 39 ein Schreib-Steuersignal an den Testdatenbuffer 42 innerhalb
der integrierten Schaltung 1 an. Die an dem Testgerät 2 über den
externen Adressbus 38 und den internen Adressbus 36 an
den Testdatenbuffer 42 angelegten Daten werden in dem Testbetriebsmodus nicht
als Testdaten zum Adressieren von Speicherzellen innerhalb des Hauptspeichers 35 interpretiert, sondern
als Testdaten. Diese Testdaten werden in dem Schritt S2 an den Testdatenbuffer 42 über mindestens
eine Signalleitung des Adressbusses 36 eingeschrieben.
Der interne Adressbus 36 dient somit im Testbetriebsmodus
zur Datenübertragung
während
er im normalen Betriebsmodus zur Adressierung von Speicherzellen
dient.
-
Die
in dem Testdatenbuffer 42 eingeschriebenen Testdaten werden
anschließend
in einem Schritt S3 über
einen internen Datenbus 43 sowie die Datenprotokolleinheit 10 in
die Eingabe-/Ausgabe-Speicher 21-i der
Eingabe-/Ausgabe-Einheiten 5-i kopiert. Zu diesem Zweck
werden die Eingänge 1 der
Demultiplexer 15-i im Testbetriebsmodus von dem Ausgang 16-i zu
dem Ausgang 18-i zu dem an der Leitung 23 anliegenden
Steuersignal umgeschaltet. In gleicher Weise wird der Multiplexer 26-i und das
an der Leitung 23-i anliegende Steuersignal von dem Eingang 28-i an
den Eingang 27-i umgeschaltet. Durch das Umschalten des
Demultiplexers 15-i und des Multiplexers 26-i wird
eine Testschleife gebildet, die aus der Datenprotokolleinheit 10 und
dem Sendedatentreiber 6-i, der Speichereinheit 21-i und
dem Empfangsdatentreiber 7-i besteht. Durch Kopieren der
Testdaten aus dem Testdatenbuffer 42 gelangen die Testdaten über die
Datenprotokolleinheit 10 und den Sendedatentreiber 6-i sowie
dem Demultiplexer 15-i in die zugehörige Speichereinheit 21-i.
-
In
einem weiteren Schritt S4 werden die in die Speichereinheit 21-i hineinkopierten
Testdaten durch die Vergleichseinheit über den Multiplexer 26-i und
die Empfangsdatentreiber 27-i sowie die Datenprotokolleinheit 10 ausgelesen.
-
Die
Vergleichseinheit 47 vergleicht in einem Schritt S5 die
aus der Speichereinheit 21-i ausgelesenen Testdaten mit
den in dem Testdatenbuffer 42 ursprünglich zwischengespeicherten
Testdaten. Sind die Testdaten bzw. Testdatenmuster identisch, wird erkannt,
dass die Datenprotokolleinheit 10 sowie die Eingabe-/Ausgabe-Einheiten 5-i funktionsfähig sind. Das
Testen der Datenprotokolleinheit 10 sowie der parallel
angeschlossenen Eingabe-/Ausgabe-Einheiten 5-i erfolgt
vorzugsweise zeitkritisch.
-
In
einem Schritt S6 gibt die Vergleichseinheit 47 das Vergleichsergebnis über die
Leitung 51 und eine Adressleitung an das externe Testgerät 2 ab. Hierzu
erhält
die Vergleichseinheit 47 ein Lese-/Steuersignal von dem
externen Testgerät über eine
Steuerleitung 52.
-
In
einem Schritt S7 wird anschließend
die integrierte Schaltung 1 von dem Testbetriebsmodus zurück in den
normalen Betriebsmodus geschaltet.
-
Wie
man aus 4 erkennen kann,
sind die Datenanschluss-Pads 3-i zum
Testen der Daten-Interface-Schaltung nicht über Datenleitungen an das externe
Testgerät 2 angeschlossen.
Die Testdaten zum Testen der Daten-Interface-Schaltung werden erfindungsgemäß nicht über die
externen Datenanschlüsse 3-1 der
integrierten Schaltung 1, sondern über eine interne Testdatenschleife
einer integrierten Vergleichsschaltung 47 zugeführt. Hierdurch
ist es möglich,
die Anzahl der durch das externe Testgerät 2 parallel testbaren
integrierten Schaltungen 1 zu erhöhen, da keine Testkanäle für den Anschluss
an die Datenanschluss-Pads vorgesehen werden müssen.
-
Das
Testen der Daten-Interface-Schaltung erfolgt bei der erfindungsgemäßen Testanordnung, wie
sie in 4 dargestellt
ist, nicht durch Datenaustausch über
die Datenanschlüsse 3-i,
sondern über eine
interne Testdatenschleife. Die Testdaten werden über den internen Adressbus 36 in
den Testdatenbuffer 42 eingeschrieben. Das Anzeigesignal
bzw. Vergleichsergebnis (pass/FAIL) wird ebenfalls über die Adresssignalleitungen
dem Testgerät 2 zugeführt. Ein
Vorteil der erfindungsgemäßen Testanordnung gemäß 4 besteht darin, dass alle
Eingabe-/Ausgabe-Einheiten 5-i gleichzeitig
parallel testbar sind.
-
Die
Grundidee des erfindungsgemäßen Testverfahrens
besteht darin, beim Testen der Daten-Interface-Schaltung nicht Daten über die
Datenanschluss-Pads 3-i zuzuführen und somit Testdatenkanäle des Testgeräts 2 zu
belegen, sondern eine interne Testschleife mit einer darin enthaltenen
Daten-Interface-Speichereinheit 21 vorzusehen.
Die in der Daten-Interface-Schaltung
vorgesehene Speichereinheiten 21-i sind, am Ende des Datensignalpfades
vorgesehen, so dass keine Signalverfälschung auftritt, bevor die
Daten an die Datenanschluss-Pads 3-i angelegt werden. Werden
die von den Testdatenbuffer 42 abgegebenen Testdaten in dem
Datenpfad beispielsweise durch die Datenprotokolleinheit 10,
dem Sendedatentreiber 6-i bzw. dem Empfangsdatentreiber 7-i verfälscht, kommt
es zu Abweichungen der Daten, die durch die Vergleichseinheit 47 erkannt
werden. Die Bewertung, ob die Daten-Interface-Schaltung funktionsfähig ist,
erfolgt somit nicht durch das externe Testgerät 2, sondern durch
die in der integrierten Schaltung 1 enthaltene Vergleichseinheit 47.
Dem externen Testgerät 2 wird lediglich
das Vergleichsergebnis über
eine Leitung mitgeteilt, die im Normalbetrieb eine Adress- oder Steuerleitung
bildet. Der Vorteil des erfindungsgemäßen Testverfahren besteht darin,
dass die Daten-Interface-Parameter von der integrierten Schaltung 1 selbst
getestet und bewertet werden, so dass nur eine Leitung benötigt wird,
um anschließend
das Testergebnis dem externen Testgerät 2 mitzuteilen. Da bei
der erfindungsgemäßen Testanordnung
keinerlei Anschlüsse über Da tenanschluss-Pads 3-1 zum
Testen der Daten-Interface-Schaltung 1 benötigt werden, können mit
dem erfindungsgemäßen Testsystem mehr
integrierte Schaltungen 1 parallel getestet werden, als
bei herkömmlichen
Testanordnungen.
-
6 zeigt eine Testanordnung
gemäß der Erfindung,
bei der beispielsweise vier integrierte Bausteine parallel getestet
werden. Wie man aus 6 erkennen
kann, sind die zu testenden Schaltungen 1-i lediglich über den
Adressbus 38 und den Steuerbus 39 mit dem externen
Testgerät 2 verbunden.
-
Die
Eingabe-/Ausgabe-Einheit 5-i der erfindungsgemäßen Daten-Interface-Schaltung
ist zwischen zwei Betriebsmodi umschaltbar. Im normalen Betriebsmodus
gibt der Demultiplexer 15-i über seinen Datenausgang 16-i die
von der Datenprotokolleinheit 10 über den Sendedatentreiber 6-i empfangenen
Daten an das zugehörigen
nachgeschalteten Datenanschluss-Pad 3-i ab. In gleicher
Weise schaltet der Multiplexer 26-i im normalen Betriebsmodus die
von dem Pad 3-i empfangenen Daten über seinen Eingang 28-i an
den Empfangsdatentreiber 7-i und die Datenprotokolleinheit 10 durch.
-
Wird
der integrierte Baustein 1 durch ein Steuersignal in einen
Testbetriebsmodus zum Testen der Daten-Interface-Schaltung umgeschaltet, schaltet zunächst der
Demultiplexer 15-i um und leitet die von dem Sendedatentreiber 6-i empfangenen
Daten in den zugehörigen
nachgeschalteten Eingabe-/Ausgabe-Speicher 21-i um.
Die dort zwischengespeicherten Daten werden durch den ebenfalls
umgeschalteten Multiplexer 26-i dann über den Datentreiber 7-i und
die nachgeschaltete Datenprotokolleinheit 10 an die Vergleichseinheit 47 abgegeben.
Da der Zwischenspeicher bzw. die Eingabe-/Ausgabe-Speichereinheit 21 sich
am Ende des gesamten Signalpfades der zu untersuchenden integrierten Schaltung 1 befindet,
werden sämtliche
Signalmanipulationen bzw. Herstellungsfehler innerhalb der Daten-Interface-Schaltung
zuverlässig
erkannt.
-
Der
schaltungstechnische Zusatzaufwand in Form des Demultiplexers 15,
des Multiplexers 26 und der Speichereinheit 21 ist
gering. Die Vergleichseinheit 47 der Testdatenbuffer 42 dienen
neben der Testung der Daten-Interface-Schaltung auch zum Testen der
Speicherzellen innerhalb des Hauptspeichers 35, wie in 3 dargestellt, und stellen
somit keinen zusätzlichen
schaltungstechnischen Aufwand dar. Die Speichergröße des Hauptspeichers 35 kann
viele Megabit betragen, beispielsweise 256 Megabit. Die Speichergröße des Testdatenbuffers 42 liegt
typischerweise unter 1 Kilobit. Die Speichergröße der I/O-Speichereinheit 21 kann
sehr gering gewählt
werden und liegt vorzugsweise unter 10 Bit.
-
- 1
- integrierte
Schaltung
- 2
- externes
Testgerät
- 3
- Datenanschluss-Pads
- 4
- Leitung
- 5
- Eingabe-/Ausgabe-Einheit
- 6
- Sendedatentreiber
- 7
- Empfangsdatentreiber
- 8
- Leitungen
- 9
- Ausgänge
- 11
- Eingänge
- 12
- Leitungen
- 13
- Leitungen
- 14
- Demultiplexer-Eingang
- 15
- Demultiplexer
- 16
- Demultiplexer-Ausgang
- 17
- Leitung
- 18
- Demultiplexer-Ausgang
- 19
- Leitung
- 20
- Speichereinheit-Eingang
- 21
- Speichereinheit
- 22
- Demultiplexer-Steuereingang
- 23
- Steuerleitung
- 24
- Verzweigungsknoten
- 25
- Multiplexer-Eingang
- 26
- Multiplexer
- 27
- Multiplexer-Eingang
- 28
- Multiplexer-Eingang
- 29
- Leitung
- 30
- Speichereinheit-Ausgang
- 31
- Leitung
- 32
- Multiplexer-Ausgang
- 33
- Leitung
- 34
- Leitungen
- 35
- Hauptspeicher
- 36
- interner
Adressbus
- 37
- Adressbus-Anschlüsse
- 38
- externer
Adressbus
- 39
- Steuerleitung
- 40
- Steuereingang
- 41
- Steuerleitung
- 42
- Testdatenbuffer
- 43
- interner
Datenbus
- 44
- Dateneingang
- 45
- Steuerleitung
- 46
- Abzweigungsknoten
- 47
- Vergleichseinheit
- 48
- Leitungen
- 49
- Leitungen
- 50
- Ausgang
- 51
- Anzeigeleitung
- 52
- Steuerleitung