DE10238279B4 - Schieberegisterkette zur Trimmung von Generatoren einer integrierten Halbleitervorrichtung - Google Patents

Schieberegisterkette zur Trimmung von Generatoren einer integrierten Halbleitervorrichtung Download PDF

Info

Publication number
DE10238279B4
DE10238279B4 DE10238279A DE10238279A DE10238279B4 DE 10238279 B4 DE10238279 B4 DE 10238279B4 DE 10238279 A DE10238279 A DE 10238279A DE 10238279 A DE10238279 A DE 10238279A DE 10238279 B4 DE10238279 B4 DE 10238279B4
Authority
DE
Germany
Prior art keywords
trim
generators
trimming
trm
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10238279A
Other languages
English (en)
Other versions
DE10238279A1 (de
Inventor
Michael Hausmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10238279A priority Critical patent/DE10238279B4/de
Priority to US10/645,053 priority patent/US6876586B1/en
Publication of DE10238279A1 publication Critical patent/DE10238279A1/de
Application granted granted Critical
Publication of DE10238279B4 publication Critical patent/DE10238279B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Integrierte Halbleitervorrichtung mit
– einer Vielzahl von Generatoren (G_A, G_B, G_X) zur Erzeugung vorbestimmter Generatorsignale, wobei jeder der Generatoren (G_A, G_B, G_X) eine Trimmeinheit mit einem Trimmsignaleingang (22_A, 22_B, 22_X) zum Empfangen digitaler Trimmdaten (TRM<i>) aufweist und die Trimmeinheit zu einer Trimmung der erzeugten Generatorsignale in Abhängigkeit von den Trimmdaten (TRM<i>) ausgelegt ist;
– zumindest einer Fuseblockeinrichtung (10) mit
– einer Vielzahl von Sicherungen (12), welche zur nichtflüchtigen Speicherung der Trimmdaten (TRM<i>) zur Trimmung der Vielzahl der Generatoren (G_A, G_B, G_X) ausgelegt sind,
– einem Parallel-Seriel-Wandler (14), welcher mit den Sicherungen (12) und einem Taktgeber (16) in Signalverbindung steht und ausgelegt ist, die Trimmdaten (TRM<i>) aus den Sicherungen (12) parallel auszulesen und im Takt (CLK) des Taktgebers (16) seriell über einen Fuseblocktrimmausgang (14_Q) der Fuseblockeinrichtung (14) auszugeben;
wobei
– jeder der Generatoren (G_A, G_B, G_X) einen Trimmsignalausgang (28_A, 28_B, 28_X) und eine Vielzahl von...

Description

  • Die Erfindung betrifft eine integrierte Halbleitervorrichtung mit trimmbaren Generatoren gemäß Anspruch 1.
  • Integrierte Halbleitervorrichtungen weisen typischerweise eine Vielzahl von Generatoren auf, welche auf dem Chip "on-chip" integriert sind. Derartige Generatoren können beispielsweise zur Erzeugung einer internen Versorgungsspannung ausgelegt sein, welche intern im Chip, d.h. in der integrierten Halbleitervorrichtung, Verwendung findet. Insbesondere bei Halbleiterspeichern, beispielsweise DRAMs, werden "on-chip" Spannungen durch Spannungsgeneratoren erzeugt, welche in dem Speicher benötigt werden. Da die Anforderungen, welche an die Erzeugung derartiger interner Spannungsversorgungen an die Generatoren gestellt werden (minimale Abweichungen der ausgegebenen Ist-Spannung von einer gewünschten Soll-Spannung) ständig steigen, müssen derartige Generatorsignale "getrimmt" werden. Bei der Trimmung wird das Generatorsignal, d.h. das Ausgangssignal eines Generators, durch Trimmdaten möglichst nahe an ein gewünschtes Referenz- bzw. Sollsignal angeglichen. Eine Trimmung ist insbesondere dadurch notwendig, daß die Bauelemente, aus welchen derartige Generatoren aufgebaut sind, Parameterschwankungen unterliegen, welche auf Prozeßschwankungen des Herstellungsprozesses (beispielsweise des CMOS-Prozesses) zurückzuführen sind.
  • Bereits auf dem sogenannten "wafer-level" werden daher die Generatoren, welche getrimmt werden müssen, zur Festlegung der zur Trimmung notwendigen Trimmdaten vermessen. Die festgestellen Trimmdaten werden nachfolgend in einem nicht flüchtigen Speicher abgelegt, welcher in einerr Fuseblockeinrichtung untergebracht ist. Die Fuseblockeinrichtung enthält eine Vielzahl von nichtflüchtigen, programmierbaren Sicherungen ("fuses"), in welchen die Trimmdaten nichtflüchtig gespeichert werden können. Zur Übertragung der Trimmdaten von der Fuseblockeinrichtung zu den Generatoren, welche an unterschiedlichen Stellen im Chip verteilt sein können, müssen Leitungen vorgesehen werden, welche zum Teil quer durch den Chip verdrahtet werden müssen. Moderne DRAM-Speicher weisen eine große Anzahl von quer durch den Chip verlaufenden Trimmsignalen auf, welche zur gesamten Chipbreite beitragen.
  • O. Weinfurther et al. beschreibt in "Advanced Controlling Scheme for a DRAM Voltage Generator System" IEEE Journal on Solid State Circuits. Vol. 35 No. 4 April 2000, S.552-563 ein Beispiel eines universellen und flexiblen Steuer- und Regelschemas für das Spannung-Generator-System eines modernen DRAM-Chips. Ein wesentliches Konzept liegt dabei in der klaren Trennung der digitalen Steuer- und Regelfunktionen von der analogen Spannungserzeugung. Dabei werden beispielsweise in nichtflüchtigen, programmierbaren Sicherungen ("fuses") gespeicherte Konfigurationdaten für die Spannungsgeneratoren über einen seriellen Kontrollbus in eine aus einzelnen Kontrollbus-Zellen bestehende Schieberegisterkette übertragen. Jedem zu konfigurierenden Spannungsgenerator ist mindestens eine Kontrollbus-Zelle zugeordnet, über die der Spannungsgenerator die entsprechenden Konfigurationsdaten erhält. Die Schieberegisterkette wird dabei über ein "SHIFT"-Signal getriggert.
    •
  • Angesichts der obigen Nachteile ist es eine Aufgabe der Erfindung, eine integrierte Halbleitervorrichtung mit trimmbaren Generatoren anzugeben, bei welcher die Übertragung der Trimmsignale das Chiplayout nicht signifikant verkompliziert.
  • Diese Aufgabe wird durch eine integrierte Halbleitervorrichtung mit den in Anspruch 1 genannten Merkmalen gelöst. Bevorzugte Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
  • Erfindungsgemäß umfaßt eine integrierte Halbleitervorrichtung
    • – eine Vielzahl von Generatoren zur Erzeugung vorbestimmter Generatorsignale, wobei jeder der Generatoren eine Trimmeinheit mit einem Trimmsignaleingang zum Empfangen digitaler Trimmdaten aufweist und die Trimmeinheit zu einer Trimmung der erzeugten Generatorsignale in Abhängigkeit von den Trimmdaten ausgelegt ist;
    • – zumindest einer Fuseblockeinrichtung mit – einer Vielzahl von Sicherungen, welche zur nichtflüchtigen Speicherung der Trimmdaten zur Trimmung der Vielzahl der Generatoren ausgelegt sind, – einem Parallel-Seriel-Wandler, welcher mit den Sicherungen und einem Taktgeber in Signalverbindung steht und ausgelegt ist, die Trimmdaten aus den Sicherungen parallel auszulesen und im Takt des Taktgebers seriell über einen Fuseblocktrimmausgang der Fuseblockeinrichtung auszugeben; wobei
    • – jeder der Generatoren einen Trimmsignalausgang und eine Vielzahl von Speicher-Flip-Flops aufweist, welche den Trimmsignaleingang des Generators mit dessen Trimmsignalausgang verbinden,
    • – die Speicher-Flip-Flops der Trimmeinheiten mit dem Fuseblocktrimmausgang in Form einer Schieberegisterkette zur seriellen Übertragung der Trimmdaten von der Fuseblockeinrichtung zu den Generatoren verbunden sind, und
    • – der Parallel-Seriell-Wandler (14) zu einer pulsbreitenmodulierten Ausgabe der Trimmdaten (TRM<i>) ausgelegt ist.
  • Erfindungsgemäß kommt somit eine Schieberegisterkette zur seriellen Übertragung der Trimmdaten von der Fuseblockeinrichtung zu den einzelnen Generatoren zum Einsatz. Auf eine parallele Leitungsführung einer Vielzahl von Trimmleitungen quer durch den Chip kann somit verzichtet werden. Vorzugsweise ist lediglich eine einzige Trimmdatenleitung vorhanden, welche von dem Fuseblocktrimmausgang die Vielzahl der Generatoren kettenförmig durchläuft. Zu diesem Zweck weisen die Trimmeinheiten der Generatoren Speicher-Flip-Flops auf, welche zwischen einem Trimmsignaleingang und einem Trimmsignalausgang der Trimmeinheiten angeordnet sind. Die in den Sicherungen der Fuseblockeinrichtung abgelegten Trimmdaten werden durch den Parallel-Seriel-Wandler ausgelesen und in einen seriellen Datenstrom im Takt des Taktgebers über den Fuseblocktrimmausgang ausgegeben. Nach einer vorbestimmten Anzahl von Schiebezyklen der Schieberegisterkette stehen die korrekten Trimmdaten für die Trimmeinheiten der einzelnen Generatoren bereit, so daß eine ordnungsgemäße Trimmung der Generatorsignale erfolgen kann.
  • Die Generatorsignale sind vorzugsweise "on-chip" erzeugte und benötigte Signale, welche vom Generator über einen Generatorausgang ausgegeben werden. Unter der Trimmung dieser Signale ist eine Anpassung der (ungetrimmten) Ist-Spannung zu einer gewünschten (getrimmten) Soll-Spannung zu verstehen. Der am Ende der Schieberegisterkette vorgesehene letzte Generator braucht nicht notwendigerweise einen Trimmsignalausgang aufzuweisen, da er nicht mit einem weiteren Generator verbunden werden muß.
  • Vorzugsweise ist der Trimmsignaleingang von einem der Generatoren mit dem Fuseblocktrimmausgang und die Trimmsignaleingänge der übrigen Generatoren jeweils mit genau einem der Trimmsignalausgänge kettenförmig verbunden. Vorzugsweise weist jede Trimmeinheit genau einen Trimmsignaleingang auf. Ein Trimmsignaleingang von einem der Generatoren ist mit dem Fuseblocktrimmausgang verbunden. Der Trimmsignalausgang dieses Generators ist mit einem signalabwärts angeordneten Trimmsignaleingang des nächsten Generators verbunden, so daß die Generatoren kettenförmig mit der Fuseblockeinrichtung verbunden sind.
  • Vorzugsweise sind die Generatoren Spannungsgeneratoren und die Generatorsignale Ausgabespannungen, wobei die Trimmeinheiten zu einer Trimmung der Ausgabespannung in Abhängigkeit von den Trimmdaten ausgelegt sind. Bei den Generatoren kann es sich beispielsweise um sogenannte Ladungspumpen ("charge pumps") handeln, welche im Chip benötigte Versorgungsspannungen durch "Pumpen" extern angelegter Spannungen erzeugen. Derartige Spannungsgeneratoren geben als Generatorsignale Ausgabespannungen aus, welchen strengen Spezifikationen genügen müssen. Bei der Trimmung derartiger Ausgabespannungen werden digitale (binäre) Trimmdaten den Trimmeinheiten derartiger Spannungsgeneratoren zugeführt, welche beispielsweise mittels einer in den Trimmeinheiten hinterlegten Tabelle die binären Trimmdaten einer vorbestimmten Spannungskorrektur zuordnen können.
  • Alternativ sind die Generatoren Delaygeneratoren und die Generatorsignale sind gegenüber einem Referenzsignal zeitverzögerte Signale, wobei die Trimmeinheiten zu einer Trimmung der Zeitverzögerung des zeitverzögerten Signals in Abhängigkeit von den Trimmdaten ausgelegt sind. Beispielsweise handelt es sich bei dem Referenzsignal um ein Takt- bzw. Clocksignal und bei dem zeitverzögerten Signal um ein Generatorsignal, welches gegenüber diesem Taktsignal in bestimmter Weise zeitverzögert ist. Die Größe bzw. der Betrag der Zeitverzögerung des zeitverzögerten Signals gegenüber dem Referenzsignal muß für zahlreiche Anwendungen ebenfalls strengen Spezifikationen genügen, so daß es mittels einer Trimmeinheit getrimmt werden muß. Die Größe der Zeitverzögerung ist über binäre Trimmdaten, welche der Trimmeinheit zugeführt werden, mittels einer in der Trimmeinheit hinterlegten Tabelle einstellbar. Das Referenzsignal wird hierzu in den Generator eingespeist.
  • Erfindungsgemäß ist der Parallel-Seriell-Wandler zu einer pulsbreitenmodulierten Ausgabe der Trimmdaten ausgelegt. Der serielle Datenstrom, welcher von dem Parallel-Seriell-Wandler über den Fuseblocktrimmausgang ausgegeben wird, ist somit pulsbreitenmoduliert (pulsdauermoduliert). Bei der Pulsdauermodulation werden die zu übermittelnden binären Daten über das Tastverhältnis der Zeitdauern zwischen einem hohen Spannungswert ("high") und einem niedrigen Spannungswert ("low") bei konstanter Pulsperiodendauer kodiert. Somit kann in bekannter Weise aus dem pulsdauermodulierten Signal das Taktsignal abgeleitet werden, so daß es nicht gesondert an die Trimmeinheiten übertragen werden muß. Dies ermöglicht eine Verringerung des Verdrahtungsaufwandes zwischen der Fuseblockeinrichtung und den einzelnen Generatoren, da vorzugsweise lediglich eine einzige Trimmleitung (Datenleitung) zur Übertragung der Trimmsignale vorgesehen sein muß.
  • Vorzugsweise sind die Sicherungen der Fuseblockeinrichtung elektrisch oder Laser-programmierbar.
  • Bevorzugt ist die integrierte Halbleitervorrichtung ein integrierter Halbleiterspeicher, insbesondere ein DRAM-Speicher.
  • Gleichermaßen kann die Erfindung auch bei integrierten Logikschaltungen Verwendung finden, beispielsweise bei Prozessoren.
    •
  • Die Erfindung wird nachfolgend mit Bezug auf eine begleitende Zeichnung einer bevorzugten Ausführungsform beispielhaft beschrieben. Es zeigt:
  • 1 ein schematisches Blockschaltbild einer bevorzugten Ausführungsform einer integrierten Halbleitervorrichtung mit einer Schieberegisterkette zum Generatortrimming.
  • In 1 sind in einem stark vereinfachten Blockschaltbild eine Fuseblockeinrichtung 10 sowie Generatoren G_A, G_B, ..., G_X dargestellt. Die Fuseblockeinrichtung 10 weist eine Vielzahl von Sicherungen 12 auf, welche in 1 in Form eines Sicherungskastens angedeutet sind. Die Vielzahl der Sicherungen 12 sind parallel mit einem Paralleleingang 14_D eines Parallel-Seriell-Wandlers 14 verbunden. Der Parallel-Seriel-Wandler 14 empfängt ein Taktsignal CLK von einem Taktgeber 16, welcher ebenfalls in der Fuseblockeinrichtung 10 angeordnet ist. Der Parallel-Seriell-Wandler 14 wird durch eine Steuerungeinrichtung 18 angesteuert, welche Steuerungseingänge 20 aufweist, die beispielsweise Start und Ende eines Trimzyklusses signalisieren. Der Parallel-Seriell-Wandler 14 lädt die in den Sicherungen 12 abgelegten Trimmdaten über seinen Eingang 14_D und wandelt diese in einen seriellen binären Trimmdatenstrom mit dem Takt CLK des Taktgebers 16. Das serielle Trimmdatensignal TRM wird über den Fuseblocktrimmausgang 14_Q aus der Fuseblockeinrichtung 10 ausgegeben.
  • Die Generatoren G_A, G_B, ..., G_X sind mit dem Fuseblocktrimmausgang 14_Q in Form einer Schieberegisterkette verbunden. Ein Schieberegister ist eine Kette aus Speicher-Flip-Flops, welche es ermöglichen, eine am Eingang angelegte Information mit jedem Takt um einen Speicher-Flip-Flop weiterzuschieben. Nach dem Durchlaufen der Kette steht die Information am Ausgang verzögert, aber sonst unverändert zur Verfügung. In diesem Zusammenhang wird auf die Beschreibung von Schieberegistern in "Halbleiter-Schaltungstechnik" von U. Titze und Ch. Schenk, 12. Auflage, Springer-Verlag, Kapitel 9.5 verwiesen, dessen Erläuterungen hinsichtlich Schieberegistern integraler Bestandteil der vorliegenden Anmeldung ist. Über eine einzige Trimmleitung ist der Fuseblocktrimmausgang 14_Q mit einem Trimmsignaleingang 22_A des Generators G_A verbunden. Innerhalb des Generators G_A befindet sich eine nicht näher dargestellte Trimmeinheit, welche ein m-Bit-Schieberegister mit den Trimmsignalen TRM<0>, TRM<1>, ..., TRM<m> aufweist. Das m-Bit-Schieberegister des Generators G_A (sowie der übrigen Generatoren) ist in dem Inset in 1 vergrößert in Teilansicht dargestellt.
  • Das serielle Trimmsignal TRM liegt an einem Eingangsanschluß D eines Speicher-Flip-Flops 24 an. Ferner wird dem Speicher-Flip-Flop 24 der Takt CLK des Taktgebers 16 extern über einen Takteingang 26_A des Generators G_A zugeführt. Der Generator G_A weist ferner einen Trimmsignalausgang 28_A auf, welcher mit dem Trimmsignaleingang 22_B des Generators G_B verbunden ist. Die in dem Generator G_B vorgesehene Schieberegisterkette weist n-Bit auf. Der Trimmausgang 28_B des Generators G_B ist mit dem Trimmsignaleingang 22_X des nächsten (nicht näher dargestellten) Generators verbunden. Auf diese Weise wird die Schieberegisterkette bis zu dem Generator G_X fortgesetzt, welcher den letzten Generator in der Schieberegisterkette bildet und nicht notwendigerweise einen Trimmsignalausgang 28_X aufzuweisen braucht.
  • Im Zyklus des Taktes CLK des Taktgeber 16 wird im Betrieb das binäre, serielle Trimmsignal TRM taktweise durch die Speicher-Flip-Flops 24 durch sämtliche Generatoren G_A, G_B, ..., G_X durchgeschoben. Nach einer Anzahl von Takten, welche der Gesamtanzahl von Speicher-Flip-Flops 24 sämtlicher Generatoren entspricht, liegt an dem letzten Datenausgang TRM<o> des letzten Generators G_X das zuerst ausgegebene Trimmsignalbit an, so daß sämtliche Trimmsignale ordnungsgemäß in die Trimmeinheiten übertragen wurden.
  • Da die Übertragungsrate bzw. der Takt CLK typischerweise einige 10 MHz betragen wird, die Zeitkonstanten für Änderungen der Generatorsignale jedoch einige Mikrosekunden betragen, können die Generatoren während der einmaligen Übertragung der Trimmdaten beim "Hochfahren" des Chips nicht folgen. Erst nach erfolgreicher Übertragung der Trimmdaten werden ordnungsgemäß getrimmte Generatorsignale ausgegeben.
  • Während bei herkömmlichen Trimmkonzepten typischerweise 40 bis 50 Trimmsignale quer durch den Chip zu routen sind (jede Trimmeinheit hat typischerweise 3 bis 6 binäre Eingänge und typischerweise sind 10 Generatoren in jedem Speicherchip vorhanden), ermöglicht das Generatortrimmung mit der Schieberegisterkette eine wesentliche Designvereinfachung.
    • 10
    Fuseblockeinrichtung
    12
    Sicherungen (fuses)
    14
    Parallel-Seriell-Wandler
    16
    Taktgeber
    18
    Steuerungseinrichtung
    20
    Steuerungseingänge
    22_A
    Trimmsignaleingang des Generators A
    22_B
    Trimmsignaleingang des Generators B
    22_X
    Trimmsignaleingang des Generators X
    24
    Speicher-Flip-Flop
    26_A
    Takteingang des Generators A
    26_B
    Takteingang des Generators B
    26_X
    Takteingang des Generators X
    28_A
    Trimsignalausgang des Generators A
    28_B
    Trimsignalausgang des Generators B
    28_X
    Trimsignalausgang des Generators X
    CLK
    Taktsignal
    G_A
    Generator A
    G_B
    Generator B
    G_X
    Generator X
    TRM
    Trimmsignal
    TRM<i>
    Trimmdaten

Claims (7)

  1. Integrierte Halbleitervorrichtung mit – einer Vielzahl von Generatoren (G_A, G_B, G_X) zur Erzeugung vorbestimmter Generatorsignale, wobei jeder der Generatoren (G_A, G_B, G_X) eine Trimmeinheit mit einem Trimmsignaleingang (22_A, 22_B, 22_X) zum Empfangen digitaler Trimmdaten (TRM<i>) aufweist und die Trimmeinheit zu einer Trimmung der erzeugten Generatorsignale in Abhängigkeit von den Trimmdaten (TRM<i>) ausgelegt ist; – zumindest einer Fuseblockeinrichtung (10) mit – einer Vielzahl von Sicherungen (12), welche zur nichtflüchtigen Speicherung der Trimmdaten (TRM<i>) zur Trimmung der Vielzahl der Generatoren (G_A, G_B, G_X) ausgelegt sind, – einem Parallel-Seriel-Wandler (14), welcher mit den Sicherungen (12) und einem Taktgeber (16) in Signalverbindung steht und ausgelegt ist, die Trimmdaten (TRM<i>) aus den Sicherungen (12) parallel auszulesen und im Takt (CLK) des Taktgebers (16) seriell über einen Fuseblocktrimmausgang (14_Q) der Fuseblockeinrichtung (14) auszugeben; wobei – jeder der Generatoren (G_A, G_B, G_X) einen Trimmsignalausgang (28_A, 28_B, 28_X) und eine Vielzahl von Speicher-Flip-Flops (24) aufweist, welche den Trimmsignaleingang (22_A, 22_B, 22_X) des Generators (G_A, G_B, G_X) mit dessen Trimmsignalausgang (28_A, 28_B, 28_X) verbinden, – die Speicher-Flip-Flops (24) der Trimmeinheiten mit dem Fuseblocktrimmausgang (14_Q) in Form einer Schieberegisterkette zur seriellen Übertragung der Trimmdaten (TRM<i>) von der Fuseblockeinrichtung (10) zu den Generatoren (G_A, G_B, G_X) verbunden sind, und – der Parallel-Seriell-Wandler (14) zu einer pulsbreitenmodulierten Ausgabe der Trimmdaten (TRM<i>) ausgelegt ist.
  2. Integrierte Halbleitervorrichtung nach Anspruch 1, wobei der Trimmsignaleingang (22_A) von einem der Generatoren (G_A) mit dem Fuseblocktrimmausgang (14_Q) und die Trimmsignaleingänge (22_B, 22_X) der übrigen Generatoren (G_B, G_X) jeweils mit genau einem der Trimmsignalausgänge (28_A, 28_B) kettenförmig verbunden sind.
  3. Integrierte Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Generatoren (G_A, G_B, G_X) Spannungsgeneratoren und die Generatorsignale Ausgabespannungen sind und die Trimmeinheiten zu einer Trimmung der Ausgabespannung in Abhängigkeit von den Trimmdaten (TRM<i>) ausgelegt sind.
  4. Integrierte Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Generatoren (G_A, G_B, G_X) Delaygeneratoren und die Generatorsignale gegenüber einem Referenzsignal zeitverzögerte Signale sind und die Trimmeinheiten zu einer Trimmung der Zeitverzögerung des zeitverzögerten Signals in Abhängigkeit von den Trimmdaten (TRM<i>) ausgelegt sind.
  5. Integrierte Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, wobei die Sicherungen (12) elektrisch oder Laser-programmierbar sind.
  6. Integrierte Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, wobei die Halbleitervorrichtung ein integrierter Halbleiterspeicher ist.
  7. Integrierte Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, wobei die Halbleitervorrichtung eine integrierte Logikschaltung ist.
DE10238279A 2002-08-21 2002-08-21 Schieberegisterkette zur Trimmung von Generatoren einer integrierten Halbleitervorrichtung Expired - Fee Related DE10238279B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10238279A DE10238279B4 (de) 2002-08-21 2002-08-21 Schieberegisterkette zur Trimmung von Generatoren einer integrierten Halbleitervorrichtung
US10/645,053 US6876586B1 (en) 2002-08-21 2003-08-21 Shift register chain for trimming generators for an integrated semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10238279A DE10238279B4 (de) 2002-08-21 2002-08-21 Schieberegisterkette zur Trimmung von Generatoren einer integrierten Halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE10238279A1 DE10238279A1 (de) 2004-03-11
DE10238279B4 true DE10238279B4 (de) 2005-05-25

Family

ID=31501838

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10238279A Expired - Fee Related DE10238279B4 (de) 2002-08-21 2002-08-21 Schieberegisterkette zur Trimmung von Generatoren einer integrierten Halbleitervorrichtung

Country Status (2)

Country Link
US (1) US6876586B1 (de)
DE (1) DE10238279B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048394A (ja) * 2005-08-11 2007-02-22 Matsushita Electric Ind Co Ltd 電気ヒューズモジュールを備えた半導体記憶装置
US7580287B2 (en) 2005-09-01 2009-08-25 Micron Technology, Inc. Program and read trim setting
US20070285105A1 (en) * 2006-06-02 2007-12-13 Steven Wayne Bergstedt Methods and Apparatuses for Trimming Circuits
KR101718458B1 (ko) * 2010-11-15 2017-03-22 삼성전자 주식회사 퓨즈 어레이를 갖는 반도체 장치 및 그 동작방법
US11144214B2 (en) 2019-07-25 2021-10-12 Micron Technology, Inc. Memory authentication

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11353893A (ja) * 1998-06-08 1999-12-24 Mitsubishi Electric Corp 半導体記憶装置
DE10022767C2 (de) * 2000-05-10 2002-03-28 Infineon Technologies Ag Adressgenerator zur Erzeugung von Adressen für eine On-Chip Trimmschaltung
JP4413406B2 (ja) * 2000-10-03 2010-02-10 株式会社東芝 不揮発性半導体メモリ及びそのテスト方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Weinfurtner,O. et al: "Advanced controlling scheme for a DRAM voltage generator system" IEEE Journal on Solid State Circuits. Vol.35, No.4, 4 April 2000, S.552-563.
Weinfurtner,O. et al: "Advanced controlling schemefor a DRAM voltage generator system" IEEE Journal on Solid State Circuits. Vol.35, No.4, 4 April 2000, S.552-563. *

Also Published As

Publication number Publication date
US6876586B1 (en) 2005-04-05
DE10238279A1 (de) 2004-03-11

Similar Documents

Publication Publication Date Title
EP1311933B1 (de) Taktgenerator, insbesondere für usb-geräte
DE10302128B3 (de) Pufferverstärkeranordnung
DE3520003C2 (de)
DE102004013042A1 (de) Spannungsregler und zugehöriger Halbleiterspeicherbaustein
DE2947100C2 (de) Speichervorrichtung
DE10141939B4 (de) Flip-Flop-Schaltung zur taktsignalabhängigen Datenpufferung und diese enthaltender Signalhöhenkomparator
DE102006050103A1 (de) ZQ-Eichschaltung und Halbleitervorrichtung
DE19912967B4 (de) Verzögerungsregelkreisschaltung und Steuerverfahren hierfür
DE10205685B4 (de) Halbleiterspeicherbauelement und Speichersystem
DE3621533A1 (de) Integrierte halbleiterschaltungsanordnung
DE102004055122A1 (de) Generator für hohe Spannung mit Ladungspumpe
DE4336887C2 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Treiben einer integrierten Halbleiterschaltungsvorrichtung
DE10238279B4 (de) Schieberegisterkette zur Trimmung von Generatoren einer integrierten Halbleitervorrichtung
DE19809405C2 (de) Konstantspannungserzeugungsschaltung
DE3541343A1 (de) Schaltungsanordnung zur intermittierenden selbsttaetigen ueberwachung mehrerer analoger elektrischer signale
DE4131237A1 (de) Ausgangspufferschaltung und betriebsverfahren fuer dieselbe
DE102005061573B3 (de) Schaltungsanordnung und Verfahren zum Betreiben einer Schaltungsanordnung
DE10051937C2 (de) Schaltungsanordnung zur Programmierung einer Verzögerungszeit eines Signalpfads
DE10022767C2 (de) Adressgenerator zur Erzeugung von Adressen für eine On-Chip Trimmschaltung
DE102006008028A1 (de) Lastschwankungs-Korrekturschaltung, elektronische Vorrichtung, Prüfvorrichtung und Zeiterzeugungsschaltung
WO2004059847A1 (de) Digital steuerbarer oszillator
EP1625663B1 (de) Integrierte schaltungsanordnung und verfahren zur programmierung einer integrierten schaltungsanordnung
DE112005002545T5 (de) Taktgenerator und Prüfvorrichtung
WO2002007313A1 (de) Verfahren und vorrichtung zur beurteilung der stärke eines treibers
DE10220354B4 (de) Speicherschaltung mit mehreren Spannungsgeneratoren, Verfahren zur Herstellung und Verfahren zum Betreiben derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee