DE10225373A1 - Integrated circuit component encased in carrier material has contacts which are connected by channels through a thinned under layer - Google Patents

Integrated circuit component encased in carrier material has contacts which are connected by channels through a thinned under layer

Info

Publication number
DE10225373A1
DE10225373A1 DE10225373A DE10225373A DE10225373A1 DE 10225373 A1 DE10225373 A1 DE 10225373A1 DE 10225373 A DE10225373 A DE 10225373A DE 10225373 A DE10225373 A DE 10225373A DE 10225373 A1 DE10225373 A1 DE 10225373A1
Authority
DE
Germany
Prior art keywords
contact
carrier material
surface area
cover
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10225373A
Other languages
German (de)
Inventor
Florian Bieck
Juergen Leib
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott Glaswerke AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schott Glaswerke AG filed Critical Schott Glaswerke AG
Priority to DE10225373A priority Critical patent/DE10225373A1/en
Priority to IL16018902A priority patent/IL160189A0/en
Priority to AU2002356147A priority patent/AU2002356147A1/en
Priority to EP02796172A priority patent/EP1419534A2/en
Priority to JP2003523003A priority patent/JP4499412B2/en
Priority to CN200910225232A priority patent/CN101714516A/en
Priority to KR1020047002747A priority patent/KR100638379B1/en
Priority to EP10011997A priority patent/EP2287916A3/en
Priority to PCT/EP2002/009498 priority patent/WO2003019653A2/en
Priority to US10/228,699 priority patent/US6911392B2/en
Priority to CN02816578A priority patent/CN100578816C/en
Publication of DE10225373A1 publication Critical patent/DE10225373A1/en
Priority to IL160189A priority patent/IL160189A/en
Priority to US10/947,974 priority patent/US7700957B2/en
Priority to US12/042,108 priority patent/US7821106B2/en
Priority to JP2009012968A priority patent/JP5329996B2/en
Priority to US12/623,323 priority patent/US7880179B2/en
Priority to US12/894,378 priority patent/US8349707B2/en
Priority to US13/736,365 priority patent/US20130137259A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

An integrated circuit component (11) encased in carrier material has connections (12) in an upper surface of the carrier for each integrated circuit. This surface is then covered and the carrier thinned from below. Contact points in the lower face are directly connected to the connections by channels.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von elektrischen Kontaktverbindungen für wenigsten ein in einem Trägermaterial integriertes Bauelement gemäß den Merkmalen des Anspruchs 1, einem Verfahren zur Montage mindestens eines Bauelements in ein Gehäuse gemäß den Merkmalen des Anspruchs 33 und eine Vorrichtung mit Kontaktverbindungen, welche wenigsten ein in einem Trägermaterial integriertes Bauelement umfasst nach den Merkmalen nach Anspruch 44. The invention relates to a method for producing electrical contact connections for at least one in one Carrier material integrated component according to the characteristics of claim 1, a method for assembling at least one Component in a housing according to the features of the claim 33 and a device with contact connections, which at least one component integrated in a carrier material comprises according to the features of claim 44.

Es sind Verfahren bekannt bei denen Bauelemente oder integrierte Schaltungen auf einem Halbleiterchip oder noch im Verbund einer Halbleiterscheibe bzw. Wafers mit einem Gehäuse und mit elektrischen Anschlusskontakten versehen werden. Findet die Montage des Chips bzw. der integrierten Schaltung und die Verbindung der Kontaktgebiete des Chips mit den nach außen geführten Kontakten des Gehäuses noch im Waferverbund statt, so wird ein solches Montageverfahren im allgemeinen als "Wafer Level Package-Verfahren" bezeichnet. Methods are known in which components or integrated circuits on a semiconductor chip or still in Composite of a semiconductor wafer or wafer with a housing and be provided with electrical connection contacts. Finds the assembly of the chip or the integrated circuit and the connection of the contact areas of the chip with the after contacts on the outside of the housing still in the wafer assembly such an assembly process in general referred to as the "wafer level package process".

Dem Stand der Technik sind eine Reihe solcher Verfahren zu entnehmen. Diese Verfahren gehen in der Regel davon aus, dass, wie es problemlos zum Beispiel bei Speicherchips der Fall ist, die Verbindungen zu den Kontaktgebieten auf den Chips bzw. bei den integrierten Schaltungen direkt hergestellt werden können. A number of such methods are known in the art refer to. These procedures usually assume that, as is easy with memory chips, for example Case is the connections to the contact areas on the Chips or directly with the integrated circuits can be produced.

Dabei bleibt allerdings unberücksichtigt, dass wie zum Beispiel bei Chips mit einem integrierten sensorischen oder optischen Bauelement, die optisch aktive Fläche im montierten Zustand, zum Beispiel auf einer Leiterplatte, frei liegen muss. However, it does not take into account that how to Example for chips with an integrated sensory or optical component, the optically active surface in the assembled Condition, for example on a circuit board, is exposed got to.

Aus der WO 99/40624 ist insoweit ein Verfahren bekannt, bei dem versucht wird, die oben dargestellte Problematik dadurch zu beheben, dass die beim aktiven Bauelement liegenden Anschlusskontakte von der aktiven Seite auf die ihr gegenüberliegende Unterseite des Wafers bzw. des Chips geführt werden. Die weitere Kontaktierung der nach unten geführten Anschlusskontakte kann dann auf bekannte Art und Weise erfolgen. To this extent, a method is known from WO 99/40624 trying to solve the problem outlined above to fix that the active component lying connection contacts from the active side to you opposite underside of the wafer or chip be performed. Further contacting the down guided connection contacts can then in a known manner and Way.

Das erwähnte Verfahren zeichnet sich dadurch aus, dass nach dem Aufbringen einer Glasabdeckung auf die optisch aktive Vorderseite eines Wafers entlang der Unterseite des Wafers Gräben erzeugt werden, die den Wafer in einzelne Chipbereiche unterteilen. Im Rahmen der Erzeugung der Gräben werden die auf der aktiven Seite des Wafers jeweils auf dem Übergangsbereich zwischen zwei Chips befindlichen Anschlusskontaktstellen geteilt und somit in den Gräben freigelegt. Zur vollständigen Gehäusung des Wafers bzw. der Chips wird nach dem Herstellen der Gräben über dieselben eine Glasscheibe geklebt, die in entsprechender Weise so eingeschnitten wird, dass die Gräben im Wafer als auch die Anschlusskontaktstellen wiederum frei zugänglich sind. Daran anschließend erfolgt ein Abscheiden von Kontaktbahnen in die erzeugten Gräben, wodurch ein Kontaktieren der Anschlusskontaktstellen und ein Verlegen der Kontaktstelle auf die Rückseite des gehäusten Chips erfolgen soll. The method mentioned is characterized in that after applying a glass cover to the optically active front of a wafer along the bottom of the Wafers trenches are created that separate the wafer Subdivide chip areas. As part of the creation of the trenches on the active side of the wafer Transition area between two chips Connection contact points divided and thus in the trenches exposed. For the complete packaging of the wafer or the Chips become one after making the trenches over them Glass pane glued in a similar way is cut that the trenches in the wafer as well as the Connection contact points are again freely accessible. it then a separation of contact paths into the generated trenches, thereby contacting the Connection contact points and relocation of the contact point to be done on the back of the packaged chip.

Das vorgestellte Verfahren führt zwar zu einem sogenannten Durchkontaktieren der Anschlusskontakte von der aktiven Vorderseite des Chips bzw. des Wafers auf die passive Rückseite, jedoch treten hierbei einige wesentliche Nachteile auf, so dass Chips, die nach dem besprochenen Verfahren hergestellt wurden, unverhältnismäßig teuer sind. Dies begründet sich unter anderem aus der Tatsache, dass die im bekannten Verfahren zu erzeugenden Gräben deutlich breiter sind als sie für gewöhnlich beim normalen Zerteilen bzw. Dicing eines Wafers anzutreffen wären. Im Ergebnis führt diese dazu, dass die Abstände zwischen den Chips oder den Integriertenschaltungen relativ groß sein müssen, so dass weniger Chips auf einem Wafer Platz haben. Bereits deshalb liefert das bekannte Verfahren nur eine relativ geringe Chip-Ausbeute aus einem Wafer oder Halbleiterscheibe. Darüber hinaus verläuft der Herstellungsprozess nach dem vorgestellten Verfahren auch relativ langsam. Dies hat zum einen insbesondere damit zu tun, dass die Gräben sequentiell eingeschliffen werden müssen und zum anderen dass beim Erzeugen der Gräben die sogenannte Dicing-Säge nur bei einem Vorschub von maximal 3 Millimetern pro Minute arbeiten kann. Davon abgesehen sind auch die einzusetzenden Dicing-Sägen sehr teuer. Eine wesentliche Problematik des Verfahrens nach der WO 99/40624 ist auch darin zu sehen, dass das Freilegen der Anschlusskontakte beim Aufschleifen der Gräben durch ein Zerteilen derselben erfolgt. Ein solches Zerteilen der Anschlusskontakte bedarf höchster Maßhaltigkeit, da es ansonsten zur Zerstörung von zumindest eines Teils des Kontakts kommen kann. Aber selbst wenn ein genaues Zerschneiden des Anschlusskontakts gelingt, ist es nicht einfach, mit den so freigelegten Anschlusskontakten eine Kontaktverbindung herzustellen. Die Ursachen hierfür liegen insbesondere darin begründet, dass das Kontaktieren nach dem Stand der Technik über ein Abscheiden von Kontaktbahnen auf den im Wafer schräg liegenden Wandungen der Gräben erfolgen soll, ein gleichmäßiges und damit zielgerichtetes Abscheiden jedoch nur senkrecht zur Abscheidungsrichtung möglich ist. The method presented leads to one so-called through-contacting the connection contacts of the active front of the chip or wafer on the passive Back, however, there are some major disadvantages on so that chips made according to the procedure discussed were manufactured, are disproportionately expensive. This is partly due to the fact that the im known trenches to be produced significantly wider than they are usually in normal cutting or Dicing of a wafer would be encountered. The result is this means that the distances between the chips or the Integrated circuits must be relatively large, so that have less chips on a wafer. For that reason alone provides the known method only a relatively small Chip yield from a wafer or semiconductor wafer. About that In addition, the manufacturing process follows the presented method also relatively slow. This has to one particularly to do with the trenches being sequential must be ground in and on the other hand that with Generate the trenches the so-called dicing saw only at one Feed of a maximum of 3 millimeters per minute can work. Apart from that, the dicing saws to be used are also very expensive. An essential problem of the procedure after WO 99/40624 can also be seen in the fact that the exposure of the connection contacts when grinding the trenches through The same is divided. Such a division of the Connection contacts require the highest degree of dimensional accuracy because it otherwise to destroy at least part of the Contact can come. But even if an exact one It is not possible to cut the connection contact simple, with the exposed contacts one Establish contact connection. The reasons for this lie in particular because the contact after the State of the art on the deposition of contact tracks the sloping walls of the trenches in the wafer should be an even and therefore targeted separation however only perpendicular to the direction of deposition is possible.

Auf diesem Hintergrund liegt der vorliegenden Erfindung die Aufgabe zugrunde, die oben genannten Nachteile des Standes der Technik zu vermeiden, um auf diese Weise ein kostengünstigeres und einfacheres Verfahren zum Herstellen von elektrischen Kontaktverbindungen bereitzustellen. The present invention is based on this background the task underlying the disadvantages of the above Avoid prior art in this way less expensive and simpler method of manufacture to provide electrical contact connections.

Gelöst wird diese Aufgabe auf höchst überraschende Weise bereits durch ein Verfahren zum Herstellen von elektrischen Kontaktverbindungen gemäß den Merkmalen des Anspruchs 1. This task is solved in a most surprising way already through a method of manufacturing electrical Contact connections according to the features of claim 1.

Ferner wird nach der Erfindung auch ein Verfahren zur Montage mindestens eines Bauelements in ein Gehäuse gemäß den Merkmalen nach Anspruch 33 beansprucht und im unabhängigen Anspruch 44 eine Vorrichtung definiert, welche insbesondere nach einem der erfindungsgemäßen Verfahren herstellbar ist. Furthermore, according to the invention, a method for Assembly of at least one component in a housing according to the Features claimed in claim 33 and independent Claim 44 defines a device, which in particular can be produced by one of the methods according to the invention.

Vorteilhafte Weiterbildungen finden sich insbesondere in den jeweils zugeordneten Unteransprüchen. Advantageous further developments can be found in particular in the assigned subclaims.

Nach der Erfindung wird mit Vorteil ein Verfahren zum Herstellen von elektrischen Kontaktverbindungen für wenigstens einen einem Trägermaterial integriertes Bauelement, wobei das Trägermaterial einen ersten Oberflächenbereich aufweist und wobei wenigstens ein Anschlusskontakt wenigstens teilweise im ersten Oberflächenbereich für jedes Bauelement angeordnet ist, vorgeschlagen, das sich insbesondere durch ein Aufbringen einer Abdeckung auf dem ersten Oberflächenbereich und einem erzeugen wenigstens einem Kontaktkanal, der im Trägermaterial quer zum ersten Oberflächenbereich verläuft, auszeichnet, wobei zum Ausbilden wenigstens einer Kontaktstelle in einem bereitzustellenden zweiten Oberflächenbereich über die jeweiligen Kontaktkanäle wenigstens eine elektrische Kontaktverbindung von der Kontaktstelle zu wenigstens einem der Anschlusskontakte hergestellt wird. According to the invention, a method for Establishing electrical contact connections for at least one integrated with a carrier material Component, the carrier material a first Has surface area and at least one Connection contact at least partially in the first Surface area is arranged for each component, proposed that in particular by an application a cover on the first surface area and one generate at least one contact channel in the carrier material runs across the first surface area, wherein to form at least one contact point in one to be provided second surface area over the respective contact channels at least one electrical Contact connection from the contact point to at least one the connection contacts are made.

Auf höchst vorteilhafter Weise kann so eine Kontaktstelle auf der zum Anschlusskontakt und damit auf der der aktiven Oberfläche abgewandten Seite des Trägermaterials eine mit dem Anschlusskontakt in elektrischer Verbindung stehende Kontaktstelle erzeugt werden. Wobei sowohl auf Gräben, die entlang des Trägermaterials verlaufen und auf eine seitliche um das Bauelement geführte Kontaktierung nach dem Stand der Technik verzichtet werden kann. In a most advantageous way, such a Contact point on the connection contact and thus on the side of the carrier material facing away from the active surface one with the connection contact in electrical connection standing contact point are generated. Whereby both on Trenches that run along the carrier material and on a lateral contact made around the component the prior art can be dispensed with.

Nach einer vorteilhaften Weiterbildung des Verfahrens wird das Trägermaterial, in welchem die Bauelemente integriert sind bezogen auf die Anordnung der Bauelemente in zu definierende Chipbereiche aufgeteilt. Die für die Kontaktverbindung vorgesehenen Kontaktkanäle können nach der Erfindung auf verschiedene Art und Weise in das Trägermaterial eingebracht werden. Zum einen ist vorgesehen Kontaktkanäle im Trägermaterial derart anzuordnen, dass sie im wesentlichen in Nachbarschaft zu den Anschlusskontakten in das Trägermaterial eingebracht werden. Zum anderen sieht die Erfindung aber auch vor, die Kontaktkanäle in das Trägermaterial derart einzubringen, dass sie insbesondere vom zweiten Oberflächenbereich ausgehend im wesentlichen unmittelbar an die Anschlusskontakte anschließen. Letztere Variante bietet insbesondere den Vorteil, dass sich ein umverlegen der Anschlusskontakte auf dem ersten Oberflächenbereich erübrigt. Umverlegen heißt in diesem Zusammenhang, dass auf dem ersten Oberflächenbereich eine Kontaktbahn erzeugt wird, die eine elektrische Verbindung zwischen dem Anschlusskontakt und dem Kontaktkanal herstellt. Ein Einbringen des Kontaktkanals neben dem Anschlusskontakt kann insbesondere dann von Vorteil sein, wenn sich zum Beispiel unterhalb des Anschlusskontaktes Teile von aktiven Bereichen des im Trägermaterial integrierten Bauelements befinden. After an advantageous development of the method becomes the carrier material in which the components are integrated in relation to the arrangement of the components divided chip areas to be defined. The for the Contact channels provided for contact can be made according to the Invention in various ways in that Carrier material are introduced. Firstly, it is planned Arrange contact channels in the carrier material so that they essentially in the vicinity of the contacts in the carrier material can be introduced. On the other hand she sees But invention also before, the contact channels in that To bring carrier material in such a way that it in particular from second surface area essentially Connect directly to the connection contacts. Latter Variant offers the particular advantage that a relocate the contacts on the first No need for surface area. Relocating means in this Context that a on the first surface area Contact path is generated, which is an electrical connection between the connection contact and the contact channel. An insertion of the contact channel next to the connection contact can be particularly advantageous if Example below the connection contact parts of active Areas of the component integrated in the carrier material are located.

Nach einer weiteren vorteilhaften Ausführungsform der Erfindung werden die Kontaktkanäle oder zumindest Teile davon dort in das Trägermaterial eingebracht, wo in einem späteren Verfahrensschritt das Trägermaterial in verschiedene Chipbereiche zerschnitten wird. Da es nach der Erfindung möglich ist, durch einen Kontaktkanal mehr als nur eine elektrische Kontaktverbindung herzustellen, besteht so die Möglichkeit, auf einfache Art und Weise über die einzelnen Kontaktkanäle eine Kontaktverbindung zu mehreren Anschlusskontakten auf zum Beispiel verschiedenen Chipbereichen bzw. für verschiedene Bauelemente aufzubauen. According to a further advantageous embodiment of the Invention are the contact channels or at least parts thereof introduced into the substrate where in a later Process step the carrier material in different Chip areas is cut. Since it is according to the invention is possible through a contact channel more than just one To establish electrical contact connection, there is Possibility to easily on the individual Contact channels one contact connection to several Connection contacts on, for example, different To build chip areas or for different components.

Höchst vorteilhaft besteht nach der Erfindung die Möglichkeit die Kontaktkanäle auf unterschiedliche Weise zu erzeugen. Nach einer Ausführungsform der Erfindung wird beispielsweise der Kontaktkanal über ein Dotieren des Trägermaterials bereitgestellt. Hierbei werden vorzugsweise chemische Elemente der dritten und fünften Hauptgruppe des Periodensystems eingesetzt. Wobei als Verfahren zum Dotieren vorzugsweise das Ionenimplantieren oder thermische Defundieren der Elemente in das Trägermaterial zur Erzeugung der Kontaktkanäle zum Einsatz kommen. According to the invention, this is highly advantageous Possibility of closing the contact channels in different ways produce. According to one embodiment of the invention for example the contact channel by doping the Carrier material provided. Here are preferred chemical elements of the third and fifth main group of the Periodic table used. Whereby as a method for doping preferably ion implantation or thermal Defuse the elements into the backing material for generation of the contact channels are used.

Nach einer weiteren bevorzugten Ausführungsform der Erfindung umfasst das Erzeugen der Kontaktkanäle insbesondere das Bereitstellen von Lochöffnungen. Löcher bieten insbesondere den Vorteil, dass durch sie hindurch nicht nur eine Kontaktverbindung verlegt werden kann sondern selbstverständlich in Abhängigkeit von der Größe der Lochöffnung mehrere Kontaktbahnen in der Öffnung verlegbar sind. Mit Vorteil werden bei der Erzeugung, aber auch generell bei der Kontakkanalerzeugung, die Lochöffnungen bzw. die Kontaktkanäle lateral gegenüber dem Trägermaterial insbesondere elektrisch isoliert. According to a further preferred embodiment of the In particular, the invention includes the production of the contact channels the provision of hole openings. Offer holes in particular the advantage that not only through them a contact connection can be relocated instead of course depending on the size of the Hole opening several contact tracks can be laid in the opening are. Be advantageous in the generation, however, too generally when generating contact channels, the hole openings or the contact channels laterally opposite the carrier material in particular electrically insulated.

Im Rahmen der Erfindung können mit Vorteil zur Herstellung der Kontaktkanäle bzw. der Lochöffnungen verschiedenste Verfahren eingesetzt werden. So können die Kanäle zur Durchführung der Kontakte durch das Halbleitermaterial oder Trägermaterial vorzugsweise entweder mit Hilfe eines Trockenätzprozesses und/oder eines Nassätzprozesses erzeugt werden. In the context of the invention can advantageously Production of the contact channels or the hole openings various processes can be used. So they can Channels for making contacts through the Semiconductor material or carrier material preferably either with the help of a dry etching process and / or one Wet etching process are generated.

Der Trockenätzprozess umfasst nach der Erfindung regelmäßig ein fotolithographisches Strukturieren der zu bearbeitenden Oberfläche und ein anisotropes Trockenätzen. Vorzugsweise kommt der auf SF6-radikalen basierende "ASE(Advanced Silicon Etching)-Prozess" bzw. "Bosch-Prozess" zum Einsatz. Als Nassätzverfahren kommt das Ätzen vermittels KOH-Lauge in Betracht. Letzter Prozess bietet insbesondere Kostenvorteile. According to the invention, the dry etching process regularly includes a photolithographic structuring of the surface to be processed and an anisotropic dry etching. The "ASE (Advanced Silicon Etching) Process" or "Bosch Process" based on SF 6 radicals is preferably used. Etching using KOH lye can be considered as the wet etching method. The last process in particular offers cost advantages.

Wie ausgeführt können im Rahmen der Erfindung die Kontaktkanäle, die einen kontaktierenden Durchgriff von einem Oberflächenbereich zum anderen Oberflächenbereich des Trägermaterials bzw. des Wafers erzeugen sollen, an unterschiedlichen Stellen im Trägermaterial oder im Chip oder im Wafer angeordnet werden. Dem Entsprechen kann es nach der Erfindung notwendig werden, dass zum Herstellen der elektrischen Kontaktverbindung bzw. Kontaktverbindungen die im Oberflächenbereich gelegenen Anschlusskontakte zu den jeweils zugeordneten Kontaktkanälen umverlegt werden. Das Umverlegen kann dabei durch übliche fotolithographische Strukturierung und entsprechendes Ätzen und dem Abscheiden von elektrisch leitfähigem Material erfolgen. Mit Vorteil sind nach der Erfindung die verschiedensten bekannten Abscheidungs- bzw. Beschichtungsverfahren einsetzbar. Dies sind z. B. das Sputtern, das CVD- und/oder PVC-Abscheiden und/oder das stromlose Abscheiden von vorzugsweise Aluminium, Kupfer oder Nickel. As stated in the scope of the invention Contact channels that a contacting penetration of one Surface area to the other surface area of the Carrier material or the wafer should produce different places in the carrier material or in the chip or be arranged in the wafer. According to the can it Invention may be necessary to manufacture the electrical contact connection or contact connections Connection contacts in the surface area to the assigned contact channels are relocated. The It can be relocated using conventional photolithographic Structuring and corresponding etching and deposition of electrically conductive material. With advantage are the most diverse known according to the invention Deposition or coating processes can be used. This are z. B. sputtering, CVD and / or PVC deposition and / or the electroless deposition of preferably aluminum, Copper or nickel.

Werden die erfindungsgemäßen Kontaktkanäle beispielsweise durch Lochöffnungen erzeugt, so können diese mit den erwähnten Verfahren auch mit elektrisch leitfähigen Materialien wie z. B. Aluminium und/oder Kupfer und/oder Nickel und/oder vergleichbaren Metallen aufgefüllt werden, um auf diese Weise eine Kontaktverbindung von dem ersten Oberflächenbereich zum zweiten Oberflächenbereich herzustellen. Über das Herstellen der von Kontaktkanälen werden gleichzeitig Kontaktstellen im zweiten Oberflächenbereich erzeugt. Wobei zum Herstellen insbesondere von externen, d. h. nach außen gerichtete Kontaktverbindung auf die Kontaktstelle wenigstens eine Lötperle aufgebracht werden können. Hierdurch wird auf einfache Art und Weise zum Beispiel ein Anschlusskontakt für eine Leiterplatte hergestellt. Will the contact channels of the invention generated for example by hole openings, so these can with the mentioned methods also with electrically conductive Materials such as B. aluminum and / or copper and / or Nickel and / or comparable metals can be replenished to in this way a contact connection from the first Surface area to the second surface area manufacture. About creating contact channels become contact points in the second Surface area created. In particular to manufacture from external, d. H. outward contact connection at least one solder bead applied to the contact point can be. This is a simple way to Example of a connection contact for a printed circuit board manufactured.

Je nach den Anschlussstellen der besagten Leiterplatte oder ähnlichem kann mit Vorteil auch auf dem zweiten Oberflächenbereich ein Umverlegen der geschaffenen Kontaktstelle vorgesehen werden. Depending on the connection points of said circuit board or the like can also be advantageous on the second Surface area a relocation of the created Contact point can be provided.

Insbesondere dann, wenn mehrere Leiterbahnen durch nur einen Kontaktkanal verlegt werden, bietet das erfindungsgemäße Verfahren die Möglichkeit zur gegenseitigen Isolierung der Kontakte den Kontaktkanal oder die mit Leiterbahnen versehenen Lochöffnungen im übrigen mit Isolierstoff auszufüllen. Werden später die so befüllten Lochöffnungen im Rahmen der Zerlegung des Wafers in einzelne Chips geteilt, so kann auf diese Weise bereits eine laterale Isolierung der vereinzelten Chips sichergestellt werden. Especially when multiple conductor tracks through only that provides a contact channel inventive method the possibility of mutual Isolation of the contacts using the contact channel or Hole openings provided with conductor tracks in the rest Fill in the insulating material. Will be filled like this later Hole openings as part of the dismantling of the wafer into individual Chips divided, so a lateral can already Isolation of the isolated chips can be ensured.

In vorteilhafter Weiterbildung des erfindungsgemäßen Verfahrens wird die Abdeckung vorzugsweise in Form eines Glases oder eines vergleichbaren Kunststoffes bereitgestellt. Ein Glas oder ein Kunststoff bietet sich insbesondere dann an, wenn optisch aktive Bauelemente abzudecken sind. Die Verbindung zwischen der Abdeckung und dem ersten und/oder zweiten Oberflächenbereich erfolgt nach einer Ausführungsform der Erfindung mit Hilfe eines Haftvermittlers. In an advantageous development of the invention The method is preferably in the form of a cover Glass or a comparable plastic provided. A glass or a plastic is particularly suitable when optically active components are to be covered. The Connection between the cover and the first and / or second surface area takes place according to one embodiment the invention with the help of an adhesion promoter.

Unter Oberflächenbereich ist nach der Erfindung eine im wesentlichen ebene Oberfläche oder ein Bereich des Trägermaterials zu verstehen, die oder der die Anschlusskontakte umfasst, die auf dem Halbleitermaterial des Trägermaterials angeordnet sind oder aus diesem herausragen können und die auf der u. a. eine Passivierungsschicht zumindest teilweise liegen kann, welche sich an das Substrat oder Halbleitermaterial des Trägermaterials anschließt. Under surface area according to the invention is a essential flat surface or area of the Understand carrier material, the or the Includes connection contacts on the semiconductor material of the Carrier material are arranged or protrude from this can and on the u. a. a passivation layer can be at least partially, which is on the substrate or semiconductor material of the carrier material connects.

Als Haftvermittler können vorzugsweise Epoxidharze und/oder Wachse und/oder Sol Gele verwendet werden. Der Einsatz von Wachs bietet insbesondere den Vorteil, dass die so geschaffene Verbindung ohne Zerstörung des Trägermaterials wieder gelöst werden kann. Das Herstellen einer Verbindung zwischen der Abdeckung aus vorzugsweise Glas und dem Trägermaterial auf der Basis eines Sol Gels erweist sich insbesondere insofern als vorteilhaft, als dass das Gel eine vergleichsweise große Transparenz besitzt und darüber hinaus eine sehr temperaturbeständige Verbindung mit insbesondere Glas eingeht. Da das Sol Gel selbst glasartig, sozusagen selbst Glas ist, hat es insbesondere in bezug auf Glas auch besonders gute Anpassungs- bzw. Übergangseigenschaften. Epoxy resins can preferably be used as adhesion promoters and / or waxes and / or sol gels can be used. The The use of wax offers the particular advantage that the connection thus created without destroying the carrier material can be solved again. Establishing a connection between the cover of preferably glass and the Backing material based on a sol gel has proven to be particularly advantageous in that the gel has a has comparatively great transparency and beyond a very temperature-resistant connection with in particular Glass comes in. Because the sol gel itself is glassy, so to speak itself is glass, it also has glass in particular particularly good adaptation or transition properties.

Eine weitere in diesem Zusammenhang stehende vorteilhafte Ausführungsform der Erfindung besteht auch darin, den Haftvermittler zum Verbinden der Abdeckung mit dem Trägermaterial durch ein sogenanntes Bonden zu ersetzen. Es kommen mit Vorteil vorzugsweise ein anodisches Bonden in Betracht. Im allgemeinen setzt das Bonden eine im wesentliche planare Oberfläche bzw. einen planaren Oberflächenbereich des Trägermaterials voraus. Von daher bietet es sich mit Vorteil an, falls die topographischen Unterschiede auf dem Trägermaterial oder Wafer zu groß sind, zunächst eine Oxidschicht auf der Waferoberfläche oder den Oberflächenbereichen des Trägermaterials abzuscheiden. Hierzu einsetzbare Verfahren sind zum Beispiel das "LTO(Low Temperature Oxid)-" und das "TEOS(Tetra-Ethyl-Ortho-Silicat)- Verfahren". Des weiteren wird im Rahmen des Bondens der Abdeckung auf das Trägermaterial die abgeschiedene Oxidschicht mit Hilfe eines chemisch-mechanischen Polierprozesses derart planarisiert, dass die Mikro- und Makroplanarität für das Bonden bereitgestellt wird. Another related one advantageous embodiment of the invention also exists therein the bonding agent to connect the cover to the To replace carrier material with a so-called bonding. It anodic bonding is preferred Consideration. In general, bonding essentially sets one planar surface or a planar surface area of the Substrate in advance. Therefore, it is advantageous if the topographical differences on the Backing material or wafers are too large, initially one Oxide layer on the wafer surface or To deposit surface areas of the carrier material. For this Methods that can be used are, for example, the "LTO (Low Temperature Oxide) - "and the" TEOS (Tetra-Ethyl-Orthosilicate) - Procedure ". Furthermore, within the framework of the bonding of the Cover on the carrier material the deposited Oxide layer using a chemical mechanical Polishing process so planarized that the micro and Macro planarity for the bonding is provided.

Abhängig davon, ob die Kontaktkanäle ausgehend von dem ersten Oberflächenbereich oder von dem zweiten bereitzustellenden Oberflächenbereich erzeugt werden variiert die Reihenfolge der Verfahrensschritte "Aufbringen einer Abdeckung" und "Erzeugen von wenigstens einem Kontaktkanals" nach der Erfindung. Depending on whether the contact channels based on the first surface area or from the second surface area to be provided varies the order of the process steps "applying a Cover "and" Creation of at least one contact channel " according to the invention.

Bei einer vorteilhaften Ausführungsvariante des erfindungsgemäßen Verfahrens wird bevor die Kontaktkanäle in das Trägermaterial eingebracht werden zunächst die Abdeckung auf den ersten Oberflächenbereich des Trägermaterials aufgebracht. Wobei sich im ersten Oberflächenbereich vorzugsweise die aktiven Bausteine befinden. Das Aufbringen der Abdeckung bietet den Vorteil, dass die im Trägermaterial befindlichen Bauelemente geschützt werden und die Anordnung zusätzlich an Stabilität gewinnt. Das Trägermaterial oder der Wafer oder die Halbleiterscheibe kann danach auf der Rückseite beispielsweise mechanisch durch einen Abschleifprozess aufgedünnt werden, ohne dabei seine mechanische Stabilität, die durch die Abdeckung gewährleistet wird, zu verlieren. Das Durchkontaktieren, d. h. das Erzeugen von wenigstens einem Kontaktkanal in dem ausgedünnten Trägermaterial, erfolgt dann nach einer der oben beschriebenen Möglichkeiten auf der Basis der Erzeugung von Dotierungskanälen oder mit Hilfe von mit leitfähigem Material versehenen Lochöffnungen. Es sei darauf verwiesen, dass insbesondere bei der vorhergehend beschriebenen Vorgehensweise die auf der aktiven Oberseite liegenden Anschlusskontakte direkt ausgehend vom bereitgestellten zweiten Oberflächenbereich über die jeweiligen Kontaktkanäle, sozusagen von hinten, durchkontaktiert werden können. In an advantageous embodiment of the inventive method before the contact channels in the backing material is first introduced into the cover on the first surface area of the carrier material applied. Whereby in the first surface area preferably the active building blocks. The application The cover offers the advantage that the in the carrier material components are protected and the arrangement gaining additional stability. The carrier material or the Wafers or the semiconductor wafer can then on the Back mechanically, for example, by a Grinding process can be thinned without losing its mechanical stability guaranteed by the cover is going to lose. Through-contacting, i.e. H. generating of at least one contact channel in the thinned out Backing material, then takes place according to one of the above described possibilities on the basis of the generation of Doping channels or with the help of conductive material provided hole openings. It should be noted that especially the one described above Procedure that are on the active top Connection contacts directly starting from the provided second surface area via the respective contact channels, so to speak, can be contacted from behind.

Eine weiteren Ausführungsvariante des erfindungsgemäßen Herstellungsprozesses von Kontaktkanälen bzw. Kontaktverbindungen besteht darin, dass das noch vor dem Aufbringen der Abdeckung und einem rückseitigen Ausdünnen des Trägermaterials oder Wafers ausgehend von der Vorderseite oder von dem ersten Oberflächenbereich. Sackkanäle im Trägermaterial erzeugt werden. Die Bezeichnung Sackkanäle wurde deshalb gewählt, da diese Kanäle in der Regel noch nicht bis zum zweiten Oberflächenbereich hindurch reichen. Werden die Sackkanäle in Form von Sacklochöffnungen ausgebildet, d. h. in Form von Öffnungen deren Tiefe zunächst geringer ist als die Dicke des Trägermaterials, so wird auf die Sacklochwandungen im allgemeinen ein Isolator zur elektrischen Isolation des Lochs zum Trägermaterial aufgebracht und auf diese Kontaktbahnen verlegt oder abgeschieden und/oder danach die Sacklöcher mit einem leitfähigen Material ausgefüllt. Im Anschluss daran wird auf dem ersten Oberflächenbereich des Wafers oder Trägermaterials eine Abdeckung aufgebracht. Aufgrund der insbesondere stabilisierenden Wirkung der Abdeckung in bezug auf das Trägermaterial, ist es nun möglich ausgehend von der passiven Seite des Trägermaterials mit Hilfe eines vorzugsweise mechanischen Schleifprozesses das Trägermaterial auszudünnen. Das Ausdünnen erfolgt dabei solange bis zumindest im Bereich des Sacklochs, die darin eingebrachten Leiterbahnen oder leitfähigen Materialien freigelegt sind, so dass ein Durchkontaktieren des Trägermaterials oder Wafers oder Chip oder Substrat entsteht. Another embodiment variant of the invention Manufacturing process of contact channels or Contact connections is that before the Apply the cover and a back thinning of the carrier material or wafer starting from the front or from the first surface area. Blind channels in the Carrier material are generated. The designation blind channels was chosen because these channels are usually still do not reach through to the second surface area. The blind channels are in the form of blind holes trained, d. H. in the form of openings whose depth initially is less than the thickness of the carrier material, so is on the blind hole walls are generally an insulator electrical insulation of the hole from the substrate applied and laid on these contact tracks or separated and / or afterwards the blind holes with a filled in conductive material. Subsequently, is on the first surface area of the wafer or carrier material applied a cover. Because of the particular stabilizing effect of the cover in relation to the Carrier material, it is now possible starting from the passive Side of the carrier material using a preferably mechanical grinding process to thin out the carrier material. The thinning takes place until at least in the area of the blind hole, the conductor tracks or therein conductive materials are exposed, so that a Through-contacting the carrier material or wafer or chip or substrate is formed.

Eine entsprechende Vorgehensweise wird auch dann verfolgt, wenn die Kontaktkanäle auf der Basis von das Trägermaterial zunächst nicht durchdringenden Dotierkanälen erzeugt werden. A corresponding procedure will then also be followed tracked when the contact channels based on that Carrier material initially not penetrating doping channels be generated.

Wie bereits eingangs ausgeführt, liegt im Rahmen der Erfindung auch ein Verfahren zur Montage mindestens eines Bauelements in einem Gehäuse. Bei diesem Verfahren wird zunächst wenigstens ein Halbleiterbauelement in einem Trägermaterial, welches einen ersten Oberflächenbereich, der einem zweiten Oberflächenbereich gegenüberliegt umfasst, her- oder bereitgestellt, wobei wenigstens ein Anschlusskontakt wenigstens teilweise im ersten Oberflächenbereich für jede integrierte Schaltung angeordnet ist. Ferner wird unter Einsatz des oben vorgestellten Verfahrens ein mit einer ersten Abdeckung auf dem ersten Oberflächenbereich versehenes Trägermaterial mit wenigstens einer Kontaktstelle im zweiten Oberflächenbereich hergestellt und dann auf dem zweiten Oberflächenbereich eine zweite Abdeckung aufgebracht. Mit Hilfe der zweiten Abdeckung ist es mit Vorteil möglich, das Halbleiterbauelement gegen Beschädigung von außen zu schützen. Ferner begründet die zweite Abdeckung die Möglichkeit, dass falls die erste Abdeckung auf dem ersten Oberflächenbereich mit z. B. einem Wachs aufgebracht wurde, das diese für weitere Verarbeitungsschritte wieder abgenommen werden kann, ohne dass dabei der womöglich ausgedünnte Wafer oder Chip an Stabilität verlieren würde. As already stated at the beginning, it is within the Invention also a method for assembling at least one Component in a housing. With this procedure initially at least one semiconductor component in one Backing material which has a first surface area which comprises a second surface area, or provided, with at least one connection contact at least partially in the first surface area for each integrated circuit is arranged. Furthermore, under Use of the method presented above with one provided first cover on the first surface area Carrier material with at least one contact point in the second Surface area made and then on the second Surface area applied a second cover. With With the help of the second cover, it is advantageously possible that Semiconductor component against external damage protect. Furthermore, the second cover establishes the Possibility that if the first cover on the first Surface area with e.g. B. a wax was applied, that this is removed again for further processing steps without the possibly thinned wafer or chip would lose stability.

In vorteilhafter Weiterbildung des Erfindungsgegenstands werden in die zweite Abdeckung insbesondere dort Lochöffnungen eingebracht, wo sich die auf den zweiten Oberflächenbereich verlegten Anschlusskontakte des Halbleiterbauelements befinden. Es steht natürlich frei, die die Abdeckung durchdringenden Lochöffnungen noch vor dem eigentlichen aufbringen in die Abdeckungsschicht einzubringen. In vergleichbarer Art und Weise wie die Lochöffnungen im Trägermaterial können auch die Abdeckungsöffnungen mit leitfähigem Material wie z. B. Aluminium, Kupfer oder Nickel ausgefüllt werden, um auf diese Weise eine Verbindung der verlegten Anschlusskontakte nach außen herzustellen. In an advantageous development of the subject matter of the invention be in the second cover especially there Hole openings introduced where the second Surface area of the installed contacts of the Are semiconductor device. It is of course free that the cover penetrating holes before the actual application in the cover layer contribute. In a similar way to that Hole openings in the carrier material can also Cover openings with conductive material such. B. Aluminum, copper or nickel can be filled in on this Evidence of a connection of the routed contacts manufacture outside.

Mit Vorteil ist es erfindungsgemäß natürlich auch möglich, durch geeignete Maßnahmen, die auf dem zweiten Oberflächenbereich befindlichen Kontaktstellen so zu verlegen, dass eine Anpassung an die Lage der Lochöffnungen durch die zweite Abdeckung erfolgt. In entsprechender Weise können die durch die Abdeckungsöffnungen verlegten Kontaktstellen auf der freiliegenden Seite der Abdeckung weiterverlegt werden. It is of course also advantageous according to the invention possible by taking appropriate action on the second Contact points located on the surface area relocate that an adjustment to the location of the hole openings through the second cover. In a similar way can be routed through the cover openings Contact points on the exposed side of the cover be relocated.

Ferner betrifft eine Weiterentwicklung des erfindungsgemäßen Verfahrens soweit das Trägermaterial oder die Halbleiterscheibe mehrere Bauelemente oder integrierte Schaltungen umfasst das Ausbilden von Trenngräben zwischen den Bauelementen oder integrierten Schaltungen. Diese Gräben dienen vorzugsweise zur elektrischen Entkopplung oder Isolierung der einzelnen Bauelementen auf den verschiedenen Chipbereichen. Hierzu können die geschaffenen Gräben ferner mit einem Isolierstoff aufgefüllt werden. Ein möglicher Isolierstoff ist z. B. Epoxidharz oder BCB (Benzocyclobuten). Die Trenngräben werden im Rahmen des Verfahrens auf dem Wafer oder auf der Halbleiterscheibe derart angeordnet, dass über ein im wesentlichen symmetrisches Zerteilen der Trenngräben der Wafer in verschiedene im wesentlichen gleich große Chipbereiche zerlegt wird. Höchst vorteilhaft können auf diese Weise die auf den Chips liegenden Bauelemente auch lateral abgedichtet oder nach außen isoliert werden. Furthermore concerns a further development of the method according to the invention as far as the carrier material or the semiconductor wafer several components or integrated Circuits involves forming trenches between them the components or integrated circuits. These trenches are preferably used for electrical decoupling or Isolation of the individual components on the different Chip areas. The trenches created can also be used for this purpose be filled with an insulating material. A possible one Insulating material is e.g. B. epoxy or BCB (benzocyclobutene). The separation trenches are placed on the wafer during the process or arranged on the semiconductor wafer such that over an essentially symmetrical division of the separating trenches the wafer in different essentially the same size Chip areas is disassembled. Can be highly beneficial on this also applies to the components on the chips laterally sealed or isolated from the outside.

Wie bereits aus der obigen Beschreibung ersichtlich kann sowohl das Verlegen der Anschlusskontakte als auch die Montage der Bauelemente in ein Gehäuse nach der Erfindung im Waferverbund stattfinden. As can already be seen from the description above both the laying of the connection contacts and the Assembly of the components in a housing according to the invention in Wafer bond take place.

Entsprechend den erfindungsgemäßen Verfahren liegt im Rahmen der Erfindung auch eine Vorrichtung, die vorzugsweise ein sensorisch oder optisch oder ein entsprechendes nach außen wirkendes aktives Bauelement beinhaltet, wobei das Bauelement über zwei Abdeckungen auf dessen erster und zweiter Oberfläche und einer lateralen Isolierung nach außen hin isoliert bzw. geschützt ist. According to the method of the invention Within the scope of the invention also a device that is preferred a sensory or optical or a corresponding after contains active component, which Component over two covers on the first and second surface and lateral insulation to the outside is isolated or protected.

Die vorliegende Erfindung wird nachfolgend anhand einzelner Ausführungsbeispiele im einzelnen beschrieben. Hierzu wird auf die beigefügten Zeichnungen Bezug genommen, wobei sich in den einzelnen Zeichnungen gleiche Bezugszeichen auf gleiche Teile beziehen. The present invention is described below of individual embodiments described in detail. For this purpose, reference is made to the attached drawings, the same reference numerals in the individual drawings refer to the same parts.

Es zeigen: Show it:

Fig. 1A bis 1E den Verlauf einer ersten Variante des erfindungsgemäßen Verfahrens zum Herstellen von elektrischen Kontaktverbindungen anhand verschiedener Querschnittsansichten eines Halbleiterchips oder Halbleiterscheibe. Figs. 1A to 1E the course of a first variant of the inventive method for the manufacture of electrical contact connections using various cross-sectional views of a semiconductor chip or semiconductor wafer.

Fig. 2A bis 2C eine zu den Fig. 1 entsprechende Darstellung von möglichen weiteren Verfahrensschritten im Zusammenhang mit den erfindungsgemäßen Verfahren nach Fig. 1. Figs. 2A to 2C corresponding to the Fig. 1 representation of possible further process steps in connection with the inventive method according to Fig. 1.

Fig. 4A bis 4C eine zu den vorhergehenden Darstellungen entsprechende Querschnittsansicht einer weiteren Variante des erfindungsgemäßen Kontaktverbindungsverfahrens. FIGS. 4A to 4C corresponding to the previous representations cross-sectional view of a further variant of the contact connection method.

Fig. 5A und 5B ein weiteres Ausführungsbeispiel der Erfindung bei der zwischen den Chipbereichen auf dem Wafer von der passiven Seite aus Trenngräben eingebracht wurden. Fig. 5A and 5B, a further embodiment of the invention have been introduced in between the chip regions on the wafer of the passive side of isolation trenches.

Fig. 6A und 6B eine Ausführungsform nach der Erfindung bei der entlang der Trennlinien zwischen den Chips auf dem Wafer Durchkontakierungsstellen für wenigstens zwei Bondpads erzeugt wurden. FIGS. 6A and 6B, an embodiment according to the invention in the generated along the dividing lines between the chips on the wafer Durchkontakierungsstellen for at least two bond pads.

Die Fig. 1A bis 1E zeigen die Verfahrensschritte einer ersten Variante des erfindungsgemäßen Verfahrens zum Herstellen von elektrischen Kontaktverbindungen anhand verschiedener Querschnittsansichten eines Wafers bzw. Halbleiterscheibe 10 oder Halbleiterchips 10. Es soll sich hierbei vorzugsweise um einen sensorischen Chip und hierbei beispielsweise um einen optischen oder druckempfindlichen oder feuchtigkeitsempfindlichen etc. Chip handeln, bei dem insbesondere von Wichtigkeit ist, dass nach einem Kontaktieren oder Befestigen oder Kontaktverbinden des Chips auf z. B. einem Board oder mit sonstigen Geräten oder Einrichtungen, die aktive sensorische Seite frei liegen kann oder soll. Figs. 1A to 1E show the steps of a first variant of the inventive method for the manufacture of electrical contact connections using various cross-sectional views of a wafer or semiconductor wafer 10 or the semiconductor chip 10. It should preferably be a sensory chip and, for example, an optical or pressure-sensitive or moisture-sensitive etc. chip, in which it is particularly important that after contacting or attaching or connecting the chip to e.g. B. a board or with other devices or facilities, the active sensory side can or should be exposed.

Der sensorische Chip nach Fig. 1A ist im Waferverbund 10 angeordnet und besteht entsprechend der Halbleiterscheibe 10 aus einem Substrat 1, an dessen Oberseite 14 sich eine optisch aktive Schicht 11, wie etwa die Sensorschicht eines CCD-Chips befindet. Die Oberseite 14 des Chip ist zusätzlich mit eine Passivierungsschicht 13 überdeckt. Auf der Oberfläche befinden sich außerdem Kontaktierungsflächen oder Bondpads 12, die zum Anschluß des Chip verwendet werden und über Leiterbahnen mit der optisch sensitiven Schicht 11 verbunden sind. The sensor chip according to FIG. 1A is arranged in the wafer assembly 10 and, corresponding to the semiconductor wafer 10, consists of a substrate 1 , on the top 14 of which there is an optically active layer 11 , such as the sensor layer of a CCD chip. The top 14 of the chip is additionally covered with a passivation layer 13 . There are also contacting surfaces or bond pads 12 on the surface, which are used to connect the chip and are connected to the optically sensitive layer 11 via conductor tracks.

Nach dem Bereitstellen des Wafers wird zunächst in einem nächsten Schritt des Verfahrens, wie anhand von Fig. 1B gezeigt ist, an den für die Durchkontaktierungen vorgesehenen Stellen Öffnungen 16 in die Passivierungsschicht gemacht und das Substrat freigelegt. Dieser Schritt kann beispielsweise durch photolithographisches Strukturieren und nachfolgendes Ionenstrahlätzen durchgeführt werden. In einer nachfolgenden Ätzprozedur werden Ätzgruben bzw. Sacklochöffnungen 17 in das Substrat geätzt, wobei die Passivierungsschicht 13 das Substrat außerhalb der Öffnungen 16 vor einem Anätzen schützt. Zur weiteren Verarbeitung reicht für die Sacklochöffnungen ein Tiefe im Bereich von ca. 50 bis 200 µm bei einer Gesamtstärke des Substrats von ca. 500 µm. Für die Herstellung der Ätzgruben ist unter anderem anisotropes Ätzen eines Si(100)-Substrats mit KOH geeignet, wobei sich Ätzgruben mit einem Öffnungswinkel von etwa 70° bilden, deren Durchmesser oder Querschnitts auf der aktiven Oberfläche einen von der Ätztiefe und/oder dem Öffnungswinkel abhängt. After the wafer has been provided, in a next step of the method, as shown in FIG. 1B, openings 16 are made in the passivation layer at the locations provided for the plated-through holes and the substrate is exposed. This step can be carried out, for example, by photolithographic structuring and subsequent ion beam etching. In a subsequent etching procedure, etching pits or blind hole openings 17 are etched into the substrate, the passivation layer 13 protecting the substrate outside the openings 16 from being etched. For further processing, a depth in the range of approximately 50 to 200 μm with a total substrate thickness of approximately 500 μm is sufficient for the blind hole openings. Anisotropic etching of an Si ( 100 ) substrate with KOH is suitable for the production of the etching pits, etching pits being formed with an opening angle of approximately 70 °, the diameter or cross section of which on the active surface is one of the etching depth and / or the opening angle depends.

Anschließend werden die Ätzgruben mit den Bondpads kontaktiert. Fig. 1C zeigt eine Querschnittsansicht des Chips nach diesen Fertigungsschritten. Zur Herstellung der Kontaktierungen werden die Ätzgruben 17, sowie Bereiche der Oberseite 14 zwischen den Ätzgruben mit einem Metall beschichtet. Dadurch wird eine Metallschicht 18 gebildet, die sich auf den Wänden der Ätzgruben und auf leiterförmigen Bereichen zwischen den Ätzgruben befindet, wobei die Schicht die Bondpads zumindest teilweise überdeckt, um eine sichere Kontaktierung herzustellen. Als kontaktierendes Metall ist dabei beispielsweise Aluminium, Kupfer oder Nickel geeignet. Die metallbeschichteten Ätzgruben werden als nächstes mit einem Metall aufgefüllt, so daß die Gruben mit einer massiven leitenden Struktur 19 ausgefüllt sind. The etching pits are then contacted with the bond pads. Fig. 1C shows a cross-sectional view of the chip after these manufacturing steps. To produce the contacts, the etching pits 17 and regions of the upper side 14 between the etching pits are coated with a metal. As a result, a metal layer 18 is formed, which is located on the walls of the etching pits and on ladder-shaped regions between the etching pits, the layer at least partially covering the bond pads in order to produce a reliable contact. Aluminum, copper or nickel, for example, are suitable as the contacting metal. The metal-coated etching pits are next filled with a metal, so that the pits are filled with a solid conductive structure 19 .

Anders als anhand von Fig. 1C dargestellt, kann jedoch auch zuerst die Grube mit einem leitenden Material aufgefüllt werden und dann eine Leiterbahn von der Kontaktfläche 25 zur Auffüllung 19 gelegt werden, um einen elektrischen Kontakt herzustellen. In contrast to that shown in FIG. 1C, however, the pit can also be filled with a conductive material first and then a conductor track can be laid from the contact surface 25 to the fill 19 in order to make an electrical contact.

Als nächster Schritt wird die Oberseite 14 des Chip 1 zum Schutz der optisch sensitiven Schicht 11 mit einer optisch transparenten Abdeckung 20 versehen. Das Ergebnis dieser Herstellungsphase ist in Fig. 1D gezeigt. Neben dem Schutz der Halbleiterschaltkreise an der Chipoberseite 14 hat die Abdeckung außerdem die Funktion, den gesamten Aufbau mechanisch zu stabilisieren, was für die nachfolgenden Verfahrenschritte, insbesondere für das noch zu beschreibende Ausdünnen des Wafers, ausgehend von der passiven Seite, von Bedeutung ist. Die Abdeckung 20 wird bevorzugt mittels einer Epoxidharzschicht 21 auf den Chip aufgeklebt. Als Abdeckung ist beispielsweise eine Scheibe aus Glas oder vergleichbar transparentem Kunststoff geeignet. As the next step, the top 14 of the chip 1 is provided with an optically transparent cover 20 to protect the optically sensitive layer 11 . The result of this manufacturing phase is shown in Fig. 1D. In addition to the protection of the semiconductor circuits on the chip top 14 , the cover also has the function of mechanically stabilizing the entire structure, which is important for the subsequent process steps, in particular for the thinning of the wafer to be described, starting from the passive side. The cover 20 is preferably glued onto the chip by means of an epoxy resin layer 21 . A pane of glass or comparable transparent plastic is suitable as a cover, for example.

Um eine Durchkontaktierung durch den Chip herzustellen, wird die Unterseite oder inaktive Seite 22 des Chips abgeschliffen, bis die leitenden Auffüllungen 19 der Ätzgruben 17 erreicht werden und sich dadurch Kontaktstellen bzw. Kontaktflächen 23 auf der Unterseite 22 des Chips bilden. Die Kontaktstelle kann hierbei nach einer von vielen möglichen Ausführungsformen beispielsweise eine Breite von ca. 50 µm aufweisen. Hierbei wird davon ausgegangen, dass der Wafer eine Gesamtstärke von beispielsweise ca. 500 µm hat, die Sacklochöffnung eine Eindringtiefe von etwas mehr als 200 µm besitzt, so dass nach einem Ausdünnen des Substrats die Sacklochspitze bis auf eine Breit von 590 µm freigelegt wird. In order to establish a plated-through hole through the chip, the underside or inactive side 22 of the chip is ground down until the conductive fillings 19 of the etching pits 17 are reached and contact points or contact areas 23 are thereby formed on the underside 22 of the chip. According to one of many possible embodiments, the contact point can have a width of approximately 50 μm, for example. It is assumed here that the wafer has a total thickness of, for example, approximately 500 μm, the blind hole opening has a penetration depth of somewhat more than 200 μm, so that after the substrate has been thinned out, the blind hole tip is exposed to a width of 590 μm.

Dieser Fertigungszustand ist in Fig. 1E abgebildet. In diesem Zusammenhang sei hervorgehoben, dass es von Vorteil ist, wenn der Wafer so dünn wie möglich, insbesondere noch dünner als im obigen Beispiel, ausgedünnt wird, da hierdurch insbesondere der Lochöffnungsquerschnitt und die Lochtiefe sehr klein gehalten werden kann. Wobei die Stabilität des Wafers durch die Abdeckung bzw. dem Glas 20 gewährleistet wird. This manufacturing state is shown in Fig. 1E. In this context, it should be emphasized that it is advantageous if the wafer is thinned out as thinly as possible, in particular even thinner than in the example above, since in this way in particular the hole opening cross section and the hole depth can be kept very small. The stability of the wafer is ensured by the cover or the glass 20 .

Der Wafer liegt nun in einer Form vor, dass die Bondpads auf der passiven Seite des Wafers liegen. Er kann nun so weiter verarbeitet werden wie ein nicht-sensorischer Chip, z. B. mit allen bekannten Wafer Level Packaging (WLP) Verfahren. The wafer is now in a form that the bond pads lie on the passive side of the wafer. He can do it now processed like a non-sensory chip, z. B. with all known wafer level packaging (WLP) Method.

Mit diesem Verfahren kann also die Palette der WLP für nicht sensorische Chips beachtlich erweitert werden. Die so mit verlegten Kontaktstellen (23) versehenen Chips können dann im gehäusten oder offen Zustand mit konventioneller SMT (Surface Mounted Technology) auf einem Board bzw. auf einer Leiterplatte kontaktiert werden. With this method, the range of WLP for non-sensory chips can be expanded considerably. The chips thus provided with laid contact points ( 23 ) can then be contacted in a packaged or open state with conventional SMT (Surface Mounted Technology) on a board or on a printed circuit board.

Insoweit sind aus den Fig. 2A bis 2E weitere mögliche Verfahrensschritte, die an den Verfahrensschritt nach den Fig. 13 anschließen können zu entnehmen. In this respect, further possible method steps that can follow the method step according to FIG. 13 can be seen from FIGS. 2A to 2E.

Für ein mögliches Zusammenfügen des Chips mit einem darunterliegenden weiteren Baustein ist das Anbringen von Lötperlen zum Beispiel zweckmäßig, die mit den Kontaktflächen verbunden sind. In der einfachsten Form, die in Fig. 1A gezeigt ist, werden die Lötperlen 24 direkt auf die Kontaktflächen 22 aufgebracht. Eventuell kann auch eine Umverteilung oder Redistribution der Anschlußstellen auf der Unterseite des Chip vorgenommen werden. Dies kann beispielsweise dann notwendig werden, wenn der weitere Baustein, mit dem der Chip verbunden werden soll, die Kontaktflächen an Orten aufweist, die nicht mit den Kontaktflächen des Chips zusammenpassen. Eine Möglichkeit, umverteilte Kontakte an der passiven Seite des Chips anzubringen, ist in Fig. 2B gezeigt. Bei dieser Ausführung werden auf die Rückseite des Chip zunächst Bondpads 25 an den erwünschten Positionen angebracht. Anschließend werden Leiterbahnen von den Bondpads 25 zu den durch das Abschleifen und/oder Ätzen der Rückseite an den Auffüllungen 19 entstandenen Kontaktflächen 23 aufgetragen und Lötperlen 24 auf den Bondpads 25 aufgebracht. For a possible joining of the chip with a further component underneath, it is expedient, for example, to attach soldering beads which are connected to the contact areas. In the simplest form, which is shown in FIG. 1A, the solder bumps 24 are applied directly to the contact areas 22 . A redistribution or redistribution of the connection points on the underside of the chip can also be carried out. This can be necessary, for example, if the further component to which the chip is to be connected has the contact areas at locations which do not match the contact areas of the chip. One way to attach redistributed contacts to the passive side of the chip is shown in Fig. 2B. In this embodiment, bond pads 25 are first attached to the desired positions on the back of the chip. Subsequently, conductor tracks are applied from the bond pads 25 to the contact surfaces 23 created by the grinding and / or etching of the back on the fillings 19 , and soldering beads 24 are applied to the bond pads 25 .

Um dem Gehäusen des Chips bzw. der Montage des Chips in einem Gehäuse im Waferverband einen Schritt näher zu kommen wird auf der Unterseite 22 des Chips eine weitere Abdeckung 27 aufgebracht. Ein solcher zwischen zwei Abdeckungen 20 und 27 "gesandwichter" Chip ist aus Fig. 2C zu entnehmen. Da die Wärmeausdehnungskoeffizienten vom Deckglas 20 und zum Beispiel Halbleitermaterials des Chips oder Substrats 1 unterschiedlich sein können, kann es bei Erwärmung bzw. Abkühlung des Chips zu einem Bi-Metalleffekt kommen, so dass sich der Chip leicht biegt. In diesem Fall muss das unterseitige Material 27 (BCB, Plastik, Glas etc.) mechanisch dem oberen Material angepasst sein, und möglichst so, dass sich die Steifigkeit der Materialien, bestehend aus Dicke, E-Modul und Wärmeausdehnungskoeffizient gegenseitig kompensieren. Es ist also keinesfalls nötig, dass das obere Material 20 identisch mit dem unteren 27 sein muss. In order to come one step closer to the housing of the chip or the mounting of the chip in a housing in the wafer assembly, a further cover 27 is applied to the underside 22 of the chip. Such a "sand-weighted" chip between two covers 20 and 27 can be seen from FIG. 2C. Since the thermal expansion coefficients of the cover glass 20 and, for example, the semiconductor material of the chip or substrate 1 can be different, a bimetallic effect can occur when the chip is heated or cooled, so that the chip bends slightly. In this case, the underside material 27 (BCB, plastic, glass, etc.) must be mechanically adapted to the upper material, and if possible in such a way that the stiffness of the materials, consisting of thickness, modulus of elasticity and coefficient of thermal expansion, compensate each other. It is therefore not necessary that the upper material 20 must be identical to the lower 27.

Bei der in Fig. 2C gezeigten flexiblen Abdeckung wird nach Vollendung des Verfahrensschritts gemäß Fig. 1E zunächst die Zwischenschicht 27 auf die Unterseite oder passive Seite 22 des Chips aufgeklebt, wobei die Schicht 25 Kanäle 28 aufweist, die in ihrer Anordnung in der Abdeckung mit den Kontaktflächen 23 zusammenpassen. Die Kanäle können ähnlich wie die Ätzgruben 17 mit einem Leiter 29 aufgefüllt werden. Ein geeignetes Verfahren besteht beispielsweise in einer galvanischen Abscheidung von Cu oder Ni. Alternativ kann auch ein leitendes Epoxid in die Ätzgruben gedrückt werden. Das Herstellen der Kontaktierungen mit Lötperlen 24 kann davon ausgehend dann in gleicher Weise erfolgen, wie im vorhergehenden Ausführungsbeispiel. In the flexible cover shown in FIG. 2C, after completion of the method step according to FIG. 1E, the intermediate layer 27 is first glued onto the underside or passive side 22 of the chip, the layer 25 having channels 28 , which are arranged in the cover with the Fit contact surfaces 23 together. The channels can be filled with a conductor 29 in a manner similar to the etching pits 17 . A suitable method is, for example, galvanic deposition of Cu or Ni. Alternatively, a conductive epoxy can also be pressed into the etching pits. The making of the contacts with soldering beads 24 can then proceed in the same way as in the previous exemplary embodiment.

Die Fig. 3A bis 3E zeigen ebenfalls anhand von Querschnittsansichten eines Chip-Bereich einer Halbleiterscheibe die Verfahrensschritte nach einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens. FIGS. 3A-3E also based on cross-sectional views of a chip area of a semiconductor wafer the method steps of a further embodiment of the inventive method.

Demnach wird die Oberseite 14 des wie in Fig. 1A vorbereiteten Chips 1 zunächst über eine Klebstoffschicht 21 mit einer dünnen transparenten Abdeckung 20 verklebt. Diese Zwischenstufe des Verfahrens zeigt Fig. 3A. Der so präparierte Chip oder Wafer kann daraufhin wie anhand von Fig. 3B gezeigt ist, an seiner Unterseite 22 gefahrlos ausgedünnt werden, da der Aufbau durch den Verbund mit der Abdeckung ausreichende Stabilität gewonnen hat. Die Dicke des Wafers sollte, wie bereits erwähnt, nach dem Ätzen und/oder Abschleifen so gering wie möglich sein. Gemäß Fig. 3C werden danach in den Chip Ätzgruben 30 eingefügt, wobei im Gegensatz zum vorhergehenden Ausführungsbeispiel aber nun von der Unterseite 22 ausgehend geätzt wird, bis die Ätzgruben auf die auf der Oberseite 14 des Chips befindlichen Bondpads 12 stoßen. Die Metallschicht der Bondpads 12 wirkt dabei als Ätzstopp. Der Ätzprozess bzw. die Tiefenätzung erfolgt dabei vorzugsweise im Zusammenhang mit einer photolithographischen Strukturierung und einem anisotropen Trockenätzverfahren, z. B. dem sogenannten "ASE-Prozess" mit SF6. In der Regel verjüngen sich die so erzeugten Löcher nach innen oder weiten sich nach außen auf. Ferner verrundet ein so erzeugtes Sackloch am Sacklochende bzw. hier an den Bondpads. Accordingly, the upper side 14 of the chip 1 prepared as in FIG. 1A is first glued to a thin transparent cover 20 via an adhesive layer 21 . This intermediate stage of the process is shown in FIG. 3A. The chip or wafer prepared in this way can then be thinned out safely on its underside 22 , as shown with reference to FIG. 3B, since the structure has gained sufficient stability through the combination with the cover. As already mentioned, the thickness of the wafer should be as small as possible after the etching and / or grinding. According to FIG. 3C, etching pits 30 are then inserted into the chip, but in contrast to the previous exemplary embodiment etching is now started from the underside 22 until the etching pits encounter the bond pads 12 located on the top side 14 of the chip. The metal layer of the bond pads 12 acts as an etch stop. The etching process or deep etching is preferably carried out in connection with a photolithographic structuring and an anisotropic dry etching process, e.g. B. the so-called "ASE process" with SF 6 . As a rule, the holes produced in this way taper inwards or expand outwards. Furthermore, a blind hole produced in this way rounds off at the end of the blind hole or here on the bond pads.

Die Kanten oder Wandungen der Ätzgruben oder Lochöffnungen 30 werden anschließend über eine konforme Plasmaoxidabscheidung gegenüber dem Substrat 1 isoliert. Die Isolierschicht ist mit 32 gekennzeichnet. Eine solche Isolierung 32 ist grundsätzlich fakultativ. Sie ist jedoch dann vielfach notwendig, wenn das Substrat hoch dotiert ist, um Kurzschlüsse zu vermeiden. Als Verfahren kommen insoweit das auf SiH4 basierende LTO (Low Temperature Oxide)-Verfahren oder ein auf TEOS-Oxide (TEOS, Tetra-Ethylen-Ortho-Silikat) beruhende Verfahren in Betracht. Die Plasmaoxidabscheidung ist in der Regel gefolgt von einem Rückätzschritt, um unter anderem die Rückseite der Bondpads 12 wiederum freizulegen. Im Anschluss daran wird, wie aus Fig. 3D zu entnehmen ist, die Lochöffnung 30 mit einem leitfähigen Material aufgefüllt. Die Füllungen 31 kann wiederum durch galvanisches Abscheiden von Metall in der Ätzgrube durchgeführt werden oder durch ein Auffüllen der Öffnungen mit einem Leitkleber (Leit-Epoxid) vermittels der Siebdruck/Rakeltechnik. The edges or walls of the etching pits or hole openings 30 are then isolated from the substrate 1 via a conformal plasma oxide deposition. The insulating layer is marked with 32. Such insulation 32 is in principle optional. However, it is often necessary when the substrate is highly doped to avoid short circuits. In this respect, the methods that can be used are the SiH 4- based LTO (Low Temperature Oxide) method or a method based on TEOS oxides (TEOS, tetra-ethylene-orthosilicate). The plasma oxide deposition is generally followed by an etch back step, in order to expose the back of the bond pads 12 , among other things. Following this, as can be seen from FIG. 3D, the hole opening 30 is filled with a conductive material. The fillings 31 can in turn be carried out by electrodeposition of metal in the etching pit or by filling the openings with a conductive adhesive (conductive epoxy) by means of screen printing / doctor blade technology.

Mit den so hergestellten Füllungen 31 im Substrat kann nun analog zum vorhergehenden Ausführungsbeispiel weiter verfahren werden. So können die Lötperlen 24 wie in Fig. 2A gezeigt, direkt auf die Auffüllungen 31 aufgebracht werden und in Analogie zu Fig. 2B mit einer Redistribution versetzt werden. Ferner ist es möglich entsprechend zu Fig. 2C auf der Rückseite 22 eine weitere Abdeckung aufzubringen und die über die Füllungen 31 geschaffenen Kontaktstellen durch die Abdeckung hindurch nach außen zu kontaktieren. With the fillings 31 produced in this way in the substrate, the procedure can now be continued analogously to the previous exemplary embodiment. Thus, as shown in FIG. 2A, the solder bumps 24 can be applied directly to the fillings 31 and a redistribution can be added in analogy to FIG. 2B. It is also possible, as shown in FIG. 2C, to apply a further cover on the rear side 22 and to contact the contact points created via the fillings 31 through the cover.

Aus den Fig. 4A bis 4C ist im Hinblick auf ein vollständiges Gehäusen der Chips 1a und 1b im Waferverband 1 mögliche weiter Verfahrensschritte aufgezeigt. Hierzu werden zum einen die bereits oben dargestellten Verfahrensschritte zur Durchkontaktierung und Herstellung der Kontaktflächen 23 vorgenommen. Darüber hinaus werden allerdings noch zusätzlich durch geeignete Ätzprozesse Gräben entlang der Trennlinien auf dem Wafer benachbarter Chips erzeugt. Durch ein solches Erzeugung von Gräben zwischen den Chips ergibt sich die Möglichkeit zur lateralen Versiegelung der Chips mit z. B. Epoxidharz, so dass kein blankes Silizium mehr vorliegt. Die aktive Vorder und die passive Rückseite des Wafers 1 bzw. der Chips 1a und 1b werden wie gehabt mit Abdeckungen beschichtet. Die auf der Vorderseite vorzugsweise mit einem Glas 20 und die auf der Rückseite vorzugsweise auch mit einem Glas oder einer photostrukturierbaren Schicht 27 (z. B. BCB oder Benzocyclobuten) beschichtet, wobei letzteres auch in die Gräben 35 fließt. Hierzu sei beispielhaft auch auf die Fig. 5A und 5B verwiesen. Nach dieser Ausführungsform wurden die durch Schleifen oder Ätzen die Gräben 35 entsprechend den Lochöffnungen von der Rückseite des Wafers 1 her in das Substrat 1 eingebracht (Fig. 5A). Wird nun wie besprochen und wie in Fig. 5B dargestellt auf die Rückseite eine BCB-Schicht aufgebracht, so werden in isolierender Form auch die Gräben 35 mit BCB befüllt und eine laterale Abdichtung bewirkt. An den Gräben 35 erfolgt später das Dicing, d. h. das Zertrennen des Wafers in einzelne Chips. FIGS. 4A to 4C show possible further method steps with regard to a complete packaging of the chips 1 a and 1 b in the wafer assembly 1 . For this purpose, on the one hand, the method steps for through-plating and production of the contact surfaces 23 already described above are carried out. In addition, however, trenches along the dividing lines on the wafer of adjacent chips are additionally produced by suitable etching processes. Such a generation of trenches between the chips results in the possibility of lateral sealing of the chips with e.g. B. epoxy resin, so that there is no more bare silicon. The active front and passive back of the wafer 1 or the chips 1 a and 1 b are coated with covers as before. The one on the front is preferably coated with a glass 20 and the one on the back is preferably also coated with a glass or a photostructurable layer 27 (e.g. BCB or benzocyclobutene), the latter also flowing into the trenches 35 . For this purpose, reference is also made to FIGS. 5A and 5B by way of example. According to this embodiment, the trenches 35 were introduced into the substrate 1 from the rear side of the wafer 1 by grinding or etching ( FIG. 5A). If, as discussed and as shown in FIG. 5B, a BCB layer is applied to the back, the trenches 35 are also filled with BCB in an insulating form and a lateral seal is brought about. Dicing, ie the cutting of the wafer into individual chips, takes place later on the trenches 35 .

Aus den Fig. 6A und 6B ist eine weitere Ausführungsmöglichkeit für eine erfindungsgemäße Durchkontaktierung zu erkennen. Fig. 68 zeigt hierzu den Querschnitt in A-Richtung. Die Durchkontaktierungskanäle 17 bzw. 19 liegen hier entlang der Chip-Trennlinien 36 auf dem Wafer. Auf diese Weise ist es einfach möglich über eine Ätzgrube 17 gleich zwei oder mehrere Bondpads 12a und 12b von benachbarten Chips 1a und 1b durch geeignete Redistribution der Kontaktstellen zur Durchkonktierungsstelle 19 zu kontaktieren. Hierzu wurden nach einer elektrischen Isolierung der Wandungen der Sacklochöffnung in diese Kontaktbahnen 18 verlegt. Jedoch wurden im Gegensatz zum Prozess nach den Figs 1A bis 1E die Sacklochöffnung nicht zusätzlich noch mit einem leitfähigen Material ausgegossen, sondern mit einem Isolierstoff 37. Dies hat den positiven Effekt, dass nach dem Zertrennen des Wafers entlang der Trennlinie bzw. entlang der Durchkontaktierungsstellen die vereinzelten Chips lateral nach außen isoliert sind. From FIGS. 6A and 6B is to detect a further possible embodiment of an inventive via. Fig. 68 shows this cross-section in the A-direction. The via channels 17 and 19 lie here along the chip separation lines 36 on the wafer. In this way, it is easily possible to contact two or more bond pads 12 a and 12 b from adjacent chips 1 a and 1 b via an etching pit 17 by suitable redistribution of the contact points to the through contact point 19 . For this purpose, after electrical insulation of the walls of the blind hole opening, these contact tracks 18 were laid. However, in contrast to 1 A process according to Figs were not poured to 1 E, the blind hole opening additionally with a conductive material, but with an insulating 37th This has the positive effect that after the wafer has been cut along the dividing line or along the via locations, the individual chips are laterally isolated from the outside.

Claims (47)

1. Verfahren zum Herstellen von elektrischen Kontaktverbindungen für wenigstens ein in einem Trägermaterial (1, 10) integriertes Bauelement, wobei das Trägermaterial (1, 10) einen ersten Oberflächenbereich (13) aufweist, und wobei a) wenigstens ein Anschlusskontakt (12) wenigstens teilweise im ersten Oberflächenbereich für jedes Bauelement angeordnet wird, gekennzeichnet durch a) ein Aufbringen einer Abdeckung (20) auf dem ersten Oberflächenbereich und b) einem Erzeugen von wenigstens einem Kontaktkanal (31), der im Trägermaterial quer zum ersten Oberflächenbereich verläuft, wobei zum c) Ausbilden wenigstens einer Kontaktstelle (24) in einem bereitzustellenden zweiten Oberflächenbereich d) über die jeweiligen Kontaktkanäle (31) wenigstens eine elektrische Kontaktverbindung von der Kontaktstelle (24) zu wenigstens einem der Anschlusskontakte (12) hergestellt wird. 1. A method for producing electrical contact connections for at least one component integrated in a carrier material ( 1 , 10 ), the carrier material ( 1 , 10 ) having a first surface area ( 13 ), and wherein a) at least one connection contact ( 12 ) is arranged at least partially in the first surface area for each component, marked by a) applying a cover ( 20 ) on the first surface area and b) creating at least one contact channel ( 31 ) which runs in the carrier material transversely to the first surface area, with the c) forming at least one contact point ( 24 ) in a second surface area to be provided d) at least one electrical contact connection from the contact point ( 24 ) to at least one of the connection contacts ( 12 ) is established via the respective contact channels ( 31 ). 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Trägermaterial (1, 10) Bauelemente bezogen in zu definierende Chip-Bereiche (1a, 1b) aufgeteilt wird, und die Kontaktkanäle (31) neben den Anschlusskontakten (12) in den jeweiligen Chip-Bereichen des Trägermaterials eingebracht werden. 2. The method according to claim 1, characterized in that the carrier material ( 1 , 10 ) components related to the chip areas to be defined ( 1 a, 1 b) is divided, and the contact channels ( 31 ) in addition to the connection contacts ( 12 ) in the respective chip areas of the carrier material are introduced. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Kontaktkanäle (31) in das Trägermaterial (1, 10) derart eingebracht werden, dass sie an den Anschlusskontakt anschließen. 3. The method according to claim 1 or 2, characterized in that the contact channels ( 31 ) in the carrier material ( 1 , 10 ) are introduced such that they connect to the connection contact. 4. Verfahren nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass zumindest manche der Kontaktkanäle (31) auf zu definierenden Teilungslinien (36) der Chip-Bereiche (1a, 1b) liegen. 4. The method according to any one of the preceding claims, characterized in that at least some of the contact channels ( 31 ) are on dividing lines ( 36 ) to be defined of the chip areas ( 1 a, 1 b). 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Erzeugen der Kontaktkanäle (31) das laterale Isolieren (32) der Kontaktkanäle zum Trägermaterial (1, 10) hin umfasst. 5. The method according to any one of the preceding claims, characterized in that the generation of the contact channels ( 31 ) comprises the lateral isolation ( 32 ) of the contact channels to the carrier material ( 1 , 10 ). 6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Erzeugen von Kontaktkanälen (31) das Dotieren des Trägermaterials mit chemischen Elementen der dritten oder fünften Hauptgruppe des Periodensystems der Elemente umfasst. 6. The method according to any one of the preceding claims, characterized in that the production of contact channels ( 31 ) comprises doping the carrier material with chemical elements of the third or fifth main group of the periodic table of the elements. 7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Erzeugen der Kontaktkanäle (31) das Dotieren das Ionenimplantieren der Elemente beinhaltet. 7. The method according to any one of the preceding claims, characterized in that the production of the contact channels ( 31 ) includes the doping the ion implantation of the elements. 8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Erzeugen der Kontaktkanäle (31) das Dotieren das Thermische- Diffundieren der Elemente beinhaltet. 8. The method according to any one of the preceding claims, characterized in that the production of the contact channels ( 31 ) includes the doping, the thermal diffusion of the elements. 9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Erzeugen von Kontaktkanälen (31) das Bereitstellen von Lochöffnungen (17, 30) umfasst. 9. The method according to any one of the preceding claims, characterized in that the production of contact channels ( 31 ) comprises the provision of hole openings ( 17 , 30 ). 10. Verfahren nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass die Kontaktkanäle (19, 31) mit Hilfe eines Trockenätzensprozesses und/oder eines Nassätzensprozesses erzeugt werden. 10. The method according to any one of the preceding claims, characterized in that the contact channels ( 19 , 31 ) are generated with the aid of a dry etching process and / or a wet etching process. 11. Verfahren nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass das Trockenätzen der Lochöffnungen (17, 30) ein photolithographisches Strukturieren und/oder ein anisotropes Trockenätzen, vorzugsweise vermittels SF6-Radikalen, beinhaltet. 11. The method according to any one of the preceding claims, characterized in that the dry etching of the hole openings ( 17 , 30 ) includes photolithographic structuring and / or anisotropic dry etching, preferably by means of SF 6 radicals. 12. Verfahren nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass das Nassätzen der Lochöffnungen (17, 30) ein photolithographisches Strukturieren und/oder ein anisotropes Nassätzen, vorzugsweise vermittels KOH-Lauge, beinhaltet. 12. The method according to any one of the preceding claims, characterized in that the wet etching of the hole openings ( 17 , 30 ) includes photolithographic structuring and / or anisotropic wet etching, preferably by means of KOH lye. 13. Verfahren nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass das Herstellen der elektrischen Kontaktverbindungen (19, 31) das Umverlegen (18) der Anschlusskontakte (12) auf dem ersten Oberflächenbereich umfasst. 13. The method according to any one of the preceding claims, characterized in that the production of the electrical contact connections ( 19 , 31 ) comprises relocating ( 18 ) the connection contacts ( 12 ) on the first surface area. 14. Verfahren nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass das Herstellen der elektrischen Kontaktverbindungen (19, 31) durch das Aufdampfen und/oder Sputtern und/oder CVD- und/oder PVC- Abscheiden von vorzugsweise Aluminium, Kupfer oder Nickel, mit anschließender Strukturierung erfolgt. 14. The method according to any one of the preceding claims, characterized in that the production of the electrical contact connections ( 19 , 31 ) by vapor deposition and / or sputtering and / or CVD and / or PVC deposition of preferably aluminum, copper or nickel, with subsequent structuring takes place. 15. Verfahren nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass das Herstellen der elektrischen Kontaktverbindungen (19, 31) das stromlose Abscheiden von vorzugsweise Aluminium, Kupfer oder Nickel beinhaltet. 15. The method according to any one of the preceding claims, characterized in that the production of the electrical contact connections ( 19 , 31 ) includes the electroless deposition of preferably aluminum, copper or nickel. 16. Verfahren nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass das Herstellen der elektrischen Kontaktverbindungen (19, 31) das Auffüllen der Kontaktkanäle oder Lochöffnungen (17, 30) umfasst. 16. The method according to any one of the preceding claims, characterized in that the production of the electrical contact connections ( 19 , 31 ) comprises filling the contact channels or hole openings ( 17 , 30 ). 17. Verfahren nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass durch die jeweiligen Kontaktkanäle (19, 31) oder Lochöffnungen (17, 30) mehrere elektrische Kontaktverbindungen zu verschiedenen Anschlusskontakten verlegt werden. 17. The method according to any one of the preceding claims, characterized in that several electrical contact connections to different connection contacts are laid through the respective contact channels ( 19 , 31 ) or hole openings ( 17 , 30 ). 18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren das Auffüllen der Kontaktkanäle (19, 31) oder Lochöffnungen (17, 30) mit Isolierstoff nach dem Verlegen der elektrischen Kontaktverbindungen erfolgt. 18. The method according to any one of the preceding claims, characterized in that the method of filling the contact channels ( 19 , 31 ) or hole openings ( 17 , 30 ) with insulating material after laying the electrical contact connections. 19. Verfahren nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass die durch die jeweiligen Kontaktkanäle (19, 31) oder Lochöffnungen (17, 30) verlegten elektrischen Kontaktverbindungen zu Anschlusskontakten in unterschiedlichen Chip-Bereichen (1a, 1b) geführt werden. 19. The method according to any one of the preceding claims, characterized in that the electrical contact connections laid through the respective contact channels ( 19 , 31 ) or hole openings ( 17 , 30 ) are led to connection contacts in different chip areas ( 1 a, 1 b). 20. Verfahren nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass das Herstellen der elektrischen Kontaktverbindungen das Aufbringen von Lötperlen (24) in den Bereich der Kontaktkanäle (19, 31) auf dem zweiten Oberflächenbereich beinhaltet. 20. The method according to any one of the preceding claims, characterized in that the production of the electrical contact connections includes the application of solder bumps ( 24 ) in the area of the contact channels ( 19 , 31 ) on the second surface area. 21. Verfahren nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass das Herstellen der elektrischen Kontaktverbindungen das Umverlegen (26) der Verlegten elektrischen Kontaktverbindung auf dem zweiten Oberflächenbereich umfasst. 21. The method according to any one of the preceding claims, characterized in that the making of the electrical contact connections comprises relocating ( 26 ) the laid electrical contact connection on the second surface area. 22. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abdeckung (20) aus einem Glas oder einem Kunststoff bereitgestellt wird. 22. The method according to any one of the preceding claims, characterized in that the cover ( 20 ) is provided from a glass or a plastic. 23. Verfahren nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass die Abdeckung mit einem Haftvermittel (21) aufgebracht wird. 23. The method according to any one of the preceding claims, characterized in that the cover is applied with an adhesive ( 21 ). 24. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Haftvermittel (21) einen Klebstoff, vorzugsweise Epoxidharz, und/oder ein Wachs und/oder ein Sol Gel umfasst. 24. The method according to any one of the preceding claims, characterized in that the adhesive ( 21 ) comprises an adhesive, preferably epoxy resin, and / or a wax and / or a sol gel. 25. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abdeckung (20) mit Hilfe eines thermischen oder anodischen Bondens aufgebracht wird. 25. The method according to any one of the preceding claims, characterized in that the cover ( 20 ) is applied with the aid of thermal or anodic bonding. 26. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Aufbringen einer Abdeckung oder das Bonden der Abdeckung (20) das Abscheiden einer Oxid-Schicht auf dem Trägermaterial (1, 10) umfasst. 26. The method according to any one of the preceding claims, characterized in that the application of a cover or the bonding of the cover ( 20 ) comprises the deposition of an oxide layer on the carrier material ( 1 , 10 ). 27. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Aufbringen einer Abdeckung oder das Bonden das Planarisieren mit Hilfe eines chemisch-mechanischen Polierprozesses umfasst. 27. The method according to any one of the preceding claims, characterized in that the application of a Covering or bonding planarizing with the help of a chemical mechanical polishing process. 28. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor dem Erzeugen des wenigstens einen Kontaktkanals (30) oder der wenigstens einen Kontaktstellen (24) das Aufbringen der Abdeckung (20) erfolgt. 28. The method according to claim 1, characterized in that before the at least one contact channel ( 30 ) or the at least one contact points ( 24 ) is produced, the cover ( 20 ) is applied. 29. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bereitstellen des zweiten Oberflächenbereichs den Schritt des Ausdünnens des Trägermaterials umfasst. 29. The method according to any one of the preceding claims, characterized in that providing the second surface area the step of thinning of the carrier material comprises. 30. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Ausdünnen das Ätzen und/oder Abschleifen des Trägermaterials umfasst. 30. The method according to any one of the preceding claims, characterized in that the thinning out the etching and / or grinding the carrier material. 31. Verfahren nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass das Erzeugen der Kontaktkanäle (19) das Erzeugen von Sackkanälen (17) in dem ersten Oberflächenbereich vor dem Aufbringer der Abdeckung (20) umfasst. 31. The method according to any one of the preceding claims, characterized in that the production of the contact channels ( 19 ) comprises the production of sack channels ( 17 ) in the first surface area before the application of the cover ( 20 ). 32. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass im Anschluss an das Erzeugen der Sackkanäle (17) die Abdeckung (20) aufgebracht wird und durch das anschließende Ausdünnen des Trägermaterials (1. 10) der wenigstens eine Sackkanal (17) im zweiten Oberflächenbereich freigelegt wird. 32. The method according to claim 22, characterized in that the cover ( 20 ) is applied after the production of the sack channels ( 17 ) and by the subsequent thinning out of the carrier material (1. 10) the at least one sack channel ( 17 ) in the second surface area is exposed. 33. Verfahren insbesondere zur Montage mindestens eines Bauelements in ein Gehäuse folgende Schritte umfassend: a) Herstellen von wenigstens eines Halbleiterbauelements in einem Trägermaterial (1, 10), welches einen ersten Oberflächenbereich, der einem zweiten Oberflächenbereich gegenüberliegt umfasst, wobei wenigstens ein Anschlusskontakt (12) wenigstens teilweise im ersten Oberflächenbereich für jede integrierte Schaltung (11) angeordnet ist, b) Durchführen eines Verfahrens nach einem der vorhergehenden Ansprüche zum Herstellen eines mit einer ersten Abdeckung auf dem ersten Oberflächenbereich versehenen Trägermaterials mit wenigstens einer Kontaktstelle (23, 24) im zweiten Oberflächenbereich, c) Aufbringen einer zweiten Abdeckung (27) auf den zweiten Oberflächenbereich. 33. Method, in particular for assembling at least one component in a housing, comprising the following steps: a) producing at least one semiconductor component in a carrier material ( 1 , 10 ), which comprises a first surface area which lies opposite a second surface area, at least one connection contact ( 12 ) being arranged at least partially in the first surface area for each integrated circuit ( 11 ), b) performing a method according to one of the preceding claims for producing a carrier material provided with a first cover on the first surface area and having at least one contact point ( 23 , 24 ) in the second surface area, c) applying a second cover ( 27 ) to the second surface area. 34. Verfahren nach Anspruch 33, dadurch gekennzeichnet, dass das Aufbringen der Abdeckung (27) das Einbringen von durch die Abdeckung durchgehende Lochöffnungen (28) umfasst. 34. The method according to claim 33, characterized in that the application of the cover ( 27 ) comprises the introduction of through openings through the cover ( 28 ). 35. Verfahren nach einem der Ansprüche 33 oder 34, dadurch gekennzeichnet, dass das Verlegen ein Ausfüllen der Durchgangsöffnungen (28) umfasst. 35. The method according to any one of claims 33 or 34, characterized in that the laying comprises filling the through openings ( 28 ). 36. Verfahren nach einem der Ansprüche 33 bis 35, dadurch gekennzeichnet, dass das Verfahren ein Verlegen von wenigstens einer elektrischen Verbindung durch die Abdeckungsöffnungen zu den Kontaktstellen und/oder umverlegten Kontaktstellen umfasst, wobei durch das Verlegen auf der dem Trägermaterial abgewandten Seite der zweiten Abdeckung wenigstens eine Gehäusekontaktstelle (38) ausgebildet wird. 36. The method according to any one of claims 33 to 35, characterized in that the method comprises laying at least one electrical connection through the cover openings to the contact points and / or rerouted contact points, with the laying on the side of the second cover facing away from the carrier material at least one housing contact point ( 38 ) is formed. 37. Verfahren nach einem der Ansprüche 33 bis 36, dadurch gekennzeichnet, dass das Verfahren das Umverlegen der Kontaktstellen (23) auf dem zweiten Oberflächenbereich umfasst. 37. The method according to any one of claims 33 to 36, characterized in that the method comprises relocating the contact points ( 23 ) on the second surface area. 38. Verfahren nach einem der Ansprüche 33 bis 37, dadurch gekennzeichnet, dass das Verlegen ein Umverlegen der Gehäusekontaktstellen (38) auf der dem Trägermaterial abgewandten Seite der zweiten Abdeckung umfasst. 38. The method according to any one of claims 33 to 37, characterized in that the laying comprises moving the housing contact points ( 38 ) on the side of the second cover facing away from the carrier material. 39. Verfahren nach einem der Ansprüch 33 bis 38 dadurch gekennzeichnet, dass das Trägermaterial wenigstens zwei Bauelemente oder integrierte Schaltung (1a, 1b) umfasst, wobei zwischen den Bauelementen oder integrierten Schaltungen wenigstens ein Trenngrab (35) ausgebildet wird. 39. Method according to one of claims 33 to 38, characterized in that the carrier material comprises at least two components or integrated circuit ( 1 a, 1 b), at least one separating grave ( 35 ) being formed between the components or integrated circuits. 40. Verfahren nach einem der Ansprüche 33 bis 39, dadurch gekennzeichnet, dass die Trenngräben (35) derart ausgebildet werden, dass es zu einer elektrischen Trennung zwischen den zum Trenngraben benachbarten Trägermaterialbereichen kommt. 40. The method according to any one of claims 33 to 39, characterized in that the separating trenches ( 35 ) are formed such that there is an electrical separation between the carrier material regions adjacent to the separating trench. 41. Verfahren nach einem der Ansprüche 33 bis 40, dadurch gekennzeichnet, dass das Verfahren ein Auffüllen der Trenngräben (35) mit einem Isolierstoff umfasst. 41. The method according to any one of claims 33 to 40, characterized in that the method comprises filling the trenches ( 35 ) with an insulating material. 42. Verfahren nach einem der Ansprüche 33 bis 41, dadurch gekennzeichnet, dass als Trägermaterial (1, 10) eine mit Bauelementen (11) oder integrierten Schaltungen bestückte Halbleiterscheibe bereitgestellt wird. 42. The method according to any one of claims 33 to 41, characterized in that a semiconductor wafer equipped with components ( 11 ) or integrated circuits is provided as the carrier material ( 1 , 10 ). 43. Verfahren nach einem der Ansprüche 33 bis 42, dadurch gekennzeichnet, dass die Trenngräben (35) im Trägermaterial so angeordnet sind, dass entlang der Trenngräben ein Zerteilen des Trägermaterials in wenigstens ein ein Bauelement enthaltende Chip-Bereiche erfolgen kann. 43. The method according to any one of claims 33 to 42, characterized in that the separating trenches ( 35 ) are arranged in the carrier material such that the separating trenches can be divided along the separating trenches into at least one chip region containing a component. 44. Vorrichtung, insbesondere herstellbar nach einem Verfahren gemäß einem der vorhergehenden Ansprüche, welche wenigstens ein in einem Trägermaterial integriertes Bauelement umfasst, wobei das Trägermaterial (1) einen ersten Oberflächenbereich (13), der einem zweiten Oberflächenbereich gegenüberliegt, umfasst, und wobei wenigstens ein Anschlusskontakt (12) wenigstens teilweise im ersten Oberflächenbereich für jede integrierte Schaltung angeordnet ist, dadurch gekennzeichnet, dass die Vorrichtung wenigstens eine weitere Kontaktstelle in dem zweiten Oberflächenbereich aufweist, die mit den Anschlusskontakten über wenigstens eine elektrische Kontaktverbindung verbunden ist, wobei die Kontaktverbindung über in das Trägermaterial eingebrachte quer zum ersten Oberflächenbereich liegende Kontaktkanäle hergestellt wird. 44. Device, in particular producible according to a method according to one of the preceding claims, which comprises at least one component integrated in a carrier material, the carrier material ( 1 ) comprising a first surface region ( 13 ) which is opposite a second surface region, and at least one Connection contact ( 12 ) is at least partially arranged in the first surface area for each integrated circuit, characterized in that the device has at least one further contact point in the second surface area, which is connected to the connection contacts via at least one electrical contact connection, the contact connection via the Carrier material introduced transverse to the first surface area is produced. 45. Vorrichtung nach Anspruch 44, dadurch gekennzeichnet, dass die Vorrichtung ein sensorisch oder optisch aktives Bauelement im ersten Oberflächenbereich umfasst. 45. Device according to claim 44, characterized in that that the device is a sensor or optically active Component includes in the first surface area. 46. Vorrichtung nach Anspruch 44 oder 45, dadurch gekennzeichnet, dass die Vorrichtung eine Abdeckung (20, 27) auf dem ersten und/oder zweiten Oberflächenbereich aufweist. 46. Device according to claim 44 or 45, characterized in that the device has a cover ( 20 , 27 ) on the first and / or second surface area. 47. Vorrichtung nach einem der Ansprüch 44 bis 46, dadurch gekennzeichnet, dass die Vorrichtung zwischen den Bauelementen mit Isolierstoff befüllte Trenngräben (35) aufweist. 47. Device according to one of claims 44 to 46, characterized in that the device has separating trenches ( 35 ) filled with insulating material between the components.
DE10225373A 2001-08-24 2002-06-06 Integrated circuit component encased in carrier material has contacts which are connected by channels through a thinned under layer Ceased DE10225373A1 (en)

Priority Applications (18)

Application Number Priority Date Filing Date Title
DE10225373A DE10225373A1 (en) 2001-08-24 2002-06-06 Integrated circuit component encased in carrier material has contacts which are connected by channels through a thinned under layer
US10/228,699 US6911392B2 (en) 2001-08-24 2002-08-26 Process for making contact with and housing integrated circuits
CN02816578A CN100578816C (en) 2001-08-24 2002-08-26 Method for forming contact and packaged integrated circuit component
EP02796172A EP1419534A2 (en) 2001-08-24 2002-08-26 Method for producing contacts and printed circuit packages
JP2003523003A JP4499412B2 (en) 2001-08-24 2002-08-26 Method and printed circuit package for forming contacts
CN200910225232A CN101714516A (en) 2001-08-24 2002-08-26 Process for making contact with and housing integrated circuits
KR1020047002747A KR100638379B1 (en) 2001-08-24 2002-08-26 Process for making contact with and housing integrated circuits
EP10011997A EP2287916A3 (en) 2001-08-24 2002-08-26 Method of contacting and housing integrated circuits
PCT/EP2002/009498 WO2003019653A2 (en) 2001-08-24 2002-08-26 Method for producing contacts and printed circuit packages
IL16018902A IL160189A0 (en) 2001-08-24 2002-08-26 Method for producing contacts and printed circuit packages
AU2002356147A AU2002356147A1 (en) 2001-08-24 2002-08-26 Method for producing contacts and printed circuit packages
IL160189A IL160189A (en) 2001-08-24 2004-02-03 Method for producing contacts and printed circuit packages
US10/947,974 US7700957B2 (en) 2001-08-24 2004-09-22 Process for making contact with and housing integrated circuits
US12/042,108 US7821106B2 (en) 2001-08-24 2008-03-04 Process for making contact with and housing integrated circuits
JP2009012968A JP5329996B2 (en) 2001-08-24 2009-01-23 Method and printed circuit package for forming contacts
US12/623,323 US7880179B2 (en) 2001-08-24 2009-11-20 Process for making contact with and housing integrated circuits
US12/894,378 US8349707B2 (en) 2001-08-24 2010-09-30 Process for making contact with and housing integrated circuits
US13/736,365 US20130137259A1 (en) 2001-08-24 2013-01-08 Process for Making Contact with and Housing Integrated Circuits

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10141558 2001-08-24
DE10225373A DE10225373A1 (en) 2001-08-24 2002-06-06 Integrated circuit component encased in carrier material has contacts which are connected by channels through a thinned under layer

Publications (1)

Publication Number Publication Date
DE10225373A1 true DE10225373A1 (en) 2003-04-30

Family

ID=7696509

Family Applications (3)

Application Number Title Priority Date Filing Date
DE10153176A Withdrawn DE10153176A1 (en) 2001-08-24 2001-10-27 Integrated circuit component encased in carrier material has contacts which are connected by channels through a thinned under layer
DE10225373A Ceased DE10225373A1 (en) 2001-08-24 2002-06-06 Integrated circuit component encased in carrier material has contacts which are connected by channels through a thinned under layer
DE20208866U Expired - Lifetime DE20208866U1 (en) 2001-08-24 2002-06-06 Contacted and packaged integrated circuit

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE10153176A Withdrawn DE10153176A1 (en) 2001-08-24 2001-10-27 Integrated circuit component encased in carrier material has contacts which are connected by channels through a thinned under layer

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE20208866U Expired - Lifetime DE20208866U1 (en) 2001-08-24 2002-06-06 Contacted and packaged integrated circuit

Country Status (1)

Country Link
DE (3) DE10153176A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007014800A1 (en) * 2005-08-04 2007-02-08 Siemens Aktiengesellschaft Chip module for installing in sensor chip cards for fluidic applications and method for producing a chip module of this type
EP1906441A1 (en) * 2006-09-29 2008-04-02 Schott Advanced Packaging Singapore Pte. Ldt. Wafer with semiconductor devices and method of manufacturing the same
EP2657691A1 (en) * 2012-04-25 2013-10-30 E+E Elektronik Ges.m.b.H. Moisture sensor assembly
US9165792B2 (en) 2012-09-25 2015-10-20 Infineon Technologies Ag Integrated circuit, a chip package and a method for manufacturing an integrated circuit
US9177893B2 (en) 2011-05-17 2015-11-03 Infineon Technologies Ag Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10308048A1 (en) * 2003-02-26 2004-09-09 Abb Research Ltd. Producing carrier elements from a network unit, by partitioning network unit along designated breaking points such that the unit is cut from these points towards a defined distance until reaching the channels within the unit
DE10321954A1 (en) * 2003-05-15 2004-12-02 Vishay Semiconductor Gmbh Single semiconductor element in flip-chip design
DE102004015403A1 (en) 2004-03-26 2005-11-03 Infineon Technologies Ag Use of nanoscale particles for the production of scratch-resistant protective coatings on semiconductor chips
DE102004016145A1 (en) * 2004-04-01 2005-10-20 Infineon Technologies Ag Semiconductor chip, has connection contacts electrically connected with its surfaces at back side or top side of redistribution layer utilizing press contacts, where layer is located on main side
DE102008015551A1 (en) * 2008-03-25 2009-10-01 Osram Opto Semiconductors Gmbh Optoelectronic component has support body, which has conductive paths structured for electrically contacting semiconductor chip, where semiconductor chip has active layer suitable for generating electromagnetic radiation
DE102016116499B4 (en) 2016-09-02 2022-06-15 Infineon Technologies Ag Process for forming semiconductor devices and semiconductor devices
DE102016121732A1 (en) 2016-10-28 2018-05-03 First Sensor Lewicki GmbH Method for removing an electronic component from a housing and device for this purpose

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936430B2 (en) * 1980-01-17 1984-09-04 株式会社東芝 semiconductor equipment
JP2565317B2 (en) * 1986-12-03 1996-12-18 富士通株式会社 Method for manufacturing semiconductor device
JP2518435B2 (en) * 1990-01-29 1996-07-24 ヤマハ株式会社 Multilayer wiring formation method
US5202754A (en) * 1991-09-13 1993-04-13 International Business Machines Corporation Three-dimensional multichip packages and methods of fabrication
KR940009599B1 (en) * 1991-10-30 1994-10-15 삼성전자 주식회사 Forming method of inter-dielectric film for semiconductor device
US5271955A (en) * 1992-04-06 1993-12-21 Motorola, Inc. Method for making a semiconductor device having an anhydrous ferroelectric thin film
US5426072A (en) 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
DE4314907C1 (en) 1993-05-05 1994-08-25 Siemens Ag Method for producing semiconductor components making electrically conducting contact with one another vertically
US5627106A (en) 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
US5965933A (en) 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
US6043481A (en) * 1997-04-30 2000-03-28 Hewlett-Packard Company Optoelectronic array device having a light transmissive spacer layer with a ridged pattern and method of making same
DE19958486A1 (en) 1999-05-27 2000-12-07 Fraunhofer Ges Forschung Method for vertical integration of electrical components by means of back contact

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007014800A1 (en) * 2005-08-04 2007-02-08 Siemens Aktiengesellschaft Chip module for installing in sensor chip cards for fluidic applications and method for producing a chip module of this type
EP1906441A1 (en) * 2006-09-29 2008-04-02 Schott Advanced Packaging Singapore Pte. Ldt. Wafer with semiconductor devices and method of manufacturing the same
US9177893B2 (en) 2011-05-17 2015-11-03 Infineon Technologies Ag Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof
DE102012104270B4 (en) 2011-05-17 2019-07-25 Infineon Technologies Ag Semiconductor component, semiconductor component assembly, and method of manufacturing a semiconductor component
EP2657691A1 (en) * 2012-04-25 2013-10-30 E+E Elektronik Ges.m.b.H. Moisture sensor assembly
US9846135B2 (en) 2012-04-25 2017-12-19 E+E Elektronik Ges.M.B.H Moisture sensor arrangement
US9165792B2 (en) 2012-09-25 2015-10-20 Infineon Technologies Ag Integrated circuit, a chip package and a method for manufacturing an integrated circuit

Also Published As

Publication number Publication date
DE10153176A1 (en) 2003-03-13
DE20208866U1 (en) 2003-01-09

Similar Documents

Publication Publication Date Title
EP2287916A2 (en) Method of contacting and housing integrated circuits
DE19813239C1 (en) Wiring method for manufacturing a vertical integrated circuit structure and vertical integrated circuit structure
DE102012208033B4 (en) Hybrid integrated component and method for its production
DE102008033395B3 (en) Method for producing a semiconductor component and semiconductor component
DE10224775A1 (en) Semiconductor device has opening with bottom defined by bonding pad connected to interconnection layer made of aluminum alloy, is formed on insulating films and buffer coat film
EP1240529B1 (en) Method for producing micromechanical structures
EP2576429B1 (en) Component with a via and method for producing it
DE10356885B4 (en) Method of housing components and housed component
WO2003067646A2 (en) Semiconductor substrate comprising an electrically isolated region, in particular for vertical integration
DE102004052921A1 (en) Process for the production of semiconductor devices with external contacts
DE10225373A1 (en) Integrated circuit component encased in carrier material has contacts which are connected by channels through a thinned under layer
DE102007030284A1 (en) Process for packaging semiconductor devices and product made according to the method
EP1522095B1 (en) Method for producing a component having submerged connecting areas
DE10141571A1 (en) Making electronic component comprising semiconductor elements with device for sensing or emitting
DE102017109670B4 (en) Manufacturing process for a chip package with side wall metallization
DE102016109950B3 (en) Integrated circuit having a component applied by a transfer pressure and method for producing the integrated circuit
DE102004060365A1 (en) Semiconductor junction device and method of manufacture
EP1111671B1 (en) Process for fabricating a semiconductor device
DE10244077A1 (en) Production of a semiconductor component used in microelectronics comprises dry etching a hole in the substrate of a component, lining the hole with an insulating layer, removing the insulating layer, and producing an electrical connection
DE102014118340B4 (en) Method for producing a wafer level package for a MEMS microphone
EP3774640A1 (en) Bond structures on mems element and asic element
DE102022200343B3 (en) Method for producing a bond pad for a micromechanical sensor element
DE102011116409B3 (en) Method for producing thin semiconductor components
EP1114457B1 (en) Method for producing integrated circuits
DE19806819A1 (en) Dielectric insulated (DI)semiconductor device

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: SCHOTT AG, 55122 MAINZ, DE

8131 Rejection
R003 Refusal decision now final

Effective date: 20110301