DE10220396A1 - Structure for a semiconductor component has a semiconductor area with a comparatively high heat conductivity and a Schottky contact area - Google Patents

Structure for a semiconductor component has a semiconductor area with a comparatively high heat conductivity and a Schottky contact area

Info

Publication number
DE10220396A1
DE10220396A1 DE10220396A DE10220396A DE10220396A1 DE 10220396 A1 DE10220396 A1 DE 10220396A1 DE 10220396 A DE10220396 A DE 10220396A DE 10220396 A DE10220396 A DE 10220396A DE 10220396 A1 DE10220396 A1 DE 10220396A1
Authority
DE
Germany
Prior art keywords
region
semiconductor component
contact
arrangement according
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10220396A
Other languages
German (de)
Other versions
DE10220396B4 (en
Inventor
Holger Kapels
Roland Rupp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10220396A priority Critical patent/DE10220396B4/en
Publication of DE10220396A1 publication Critical patent/DE10220396A1/en
Application granted granted Critical
Publication of DE10220396B4 publication Critical patent/DE10220396B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Semiconductor component (10) has a semiconductor area (20) with a comparatively high heat conductivity and a Schottky contact area (30) and connects to a contact/heat-extractor element (40). The Schottky contact area makes a direct electrical and mechanical contact with the contact/heat extractor element.

Description

Die Erfindung betrifft eine Halbleiterbauelementanordnung gemäß dem Oberbegriff von Anspruch 1. The invention relates to a semiconductor component arrangement according to the preamble of claim 1.

Bei Halbleiterbauelementanordnungen und insbesondere bei diskreten Hochspannungshalbleiterbauelementen ist mindestens ein Halbleiterbauelement vorgesehen, welches mit einem Halbleiterbereich ausgebildet ist, der seinerseits mindestens einen Oberflächenbereich aufweist. Häufig wird zur Realisierung des Halbleiterbauelements an dem Oberflächenbereich ein Schottkykontaktbereich oder Schottkykontakt ausgebildet. Der in Rede stehende Oberflächenbereich ist dabei derjenige Bereich der Oberfläche des Halbleiterbereichs, auf welchem ein Metallisierungsbereich derart vorgesehen ist, so dass dann an der Grenzfläche zwischem dem Metall und dem Halbleitermaterial des Halbleiterbereichs die Struktur eines Schottkykontakts und mithin der Schottkykontaktbereich ausgebildet ist. Ferner werden häufig bestimmte Maßnahmen getroffen, um eine Entwärmung des Halbleiterbauelements und somit der gesamten Halbleiterbauelementanordnung im Betrieb zu gewährleisten. In semiconductor device arrangements and in particular in discrete high-voltage semiconductor components is at least one Semiconductor component provided, which with a Is formed semiconductor region, which in turn at least one Has surface area. Often, the realization of the Semiconductor device at the surface area Schottky contact area or Schottky contact formed. The one in question standing surface area is the area of the Surface of the semiconductor area on which a Metallization area is provided such that then at the Interface between the metal and the semiconductor material the structure of a Schottky contact of the semiconductor area and consequently the Schottky contact area is formed. Further certain measures are often taken to achieve a Cooling of the semiconductor device and thus the entire Ensure semiconductor device arrangement in operation.

Dies betrifft zum einen das Material des Halbleiterbereichs selbst, welches dann mit einer hohen Wärmeleitfähigkeit ausgebildet ist. Zur Wärmefortleitung aus dem Bereich des Halbleiterbauelements heraus ist dann ein Kontakt- und Entwärmungselement ausgebildet, an welchem das Halbleiterbauelement zum Kontaktieren und Entwärmen thermisch und elektrisch verbunden ist. On the one hand, this concerns the material of the semiconductor area itself, which then has a high thermal conductivity is trained. For heat dissipation from the area of Semiconductor component is then a contact and Cooling element formed on which the semiconductor device for contacting and warming thermally and electrically connected is.

Obwohl diese Maßnahmen zur Entwärmung des Halbleiterbauelements im stationären Lastbetrieb ausreichen mögen, sind es jedoch die Last- oder Leistungsspitzen, welche im dynamischen Betrieb ein lokales Überhitzen des Halbleiterbauelements, gerade nämlich im Bereich des Schottkykontakts, verursachen, so dass die Eigenschaften des Metall-Halbleiterübergangs, also des Schottkykontakts oder Schottkykontaktbereichs aufgrund der thermischen Spitzenlasten verschlechtert werden. Although these measures to cool the Semiconductor components in stationary load operation may be sufficient however, the load or power peaks, which in dynamic Operation of local overheating of the semiconductor component, especially in the area of Schottky contact that the properties of the metal-semiconductor junction, so due to the Schottky contact or Schottky contact area the thermal peak loads are deteriorated.

Dabei spielen auch thermische Rückkopplungseffekte eine Rolle, wenn der Ohmsche Widerstand des dem Halbleiterbereich zugrunde liegenden Materials ansteigt und dieses Material gleichzeitig zwar eine hohe Wärmeleitfähigkeit besitzt, diese aber in Abhängigkeit von der Dotierstoffkonzentration mit steigender Temperatur absinkt. Thermal feedback effects also play a role here Role when the ohmic resistance of the semiconductor area underlying material increases and this material at the same time has a high thermal conductivity, this but depending on the dopant concentration rising temperature drops.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiterbauelementanordnung der eingangs erwähnten Art zu schaffen, bei welcher im dynamischen Betrieb eine thermische Überlastung des Halbleiterbereichs und insbesondere des Schottkykontaktbereichs weitestgehend vermieden werden kann. The invention has for its object a To create semiconductor device arrangement of the type mentioned, which is a thermal overload in dynamic operation the semiconductor area and in particular the Schottky contact area can be largely avoided.

Die Aufgabe wird bei einer Halbleiterbauelementanordnung der eingangs erwähnten Art erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen Halbleiterbauelementanordnung sind Gegenstand der abhängigen Unteransprüche. The task is in a semiconductor device arrangement initially mentioned type according to the invention by the characterizing features of claim 1 solved. advantageous Developments of the semiconductor component arrangement according to the invention are the subject of the dependent subclaims.

Die gattungsgemäße Halbleiterbauelementanordnung weist mindestens ein Halbleiterbauelement auf, welches mit einem Halbleiterbereich mit einer vergleichsweise hohen Wärmeleitfähigkeit ausgebildet ist und welches an oder in einem Oberflächenbereich mindestens einen Schottkykontaktbereich oder Schottkykontakt aufweist. Ferner ist mindestens ein Kontakt- und Entwärmungselement vorgesehen, an welchem das Halbleiterbauelement zu Kontaktierung und Entwärmen thermisch und elektrisch verbunden ist. The generic semiconductor component arrangement has at least one semiconductor component, which with a Semiconductor area with a comparatively high Thermal conductivity is formed and which on or in one Surface area at least one Schottky contact area or Has Schottky contact. Furthermore, at least one contact and provided a heat sink on which the Semiconductor component for contacting and heat dissipation is electrically connected.

Die erfindungsgemäße Halbleiterbauelementanordnung ist dadurch gekennzeichnet, dass der Schottkykontaktbereich oder Schottkykontakt in direktem elektrischen und mechanischen Kontakt steht mit dem Kontakt- und Entwärmungselement. The semiconductor component arrangement according to the invention is characterized in that the Schottky contact area or Schottky contact in direct electrical and mechanical Contact is with the contact and heat dissipation element.

Es ist somit eine Kernidee der vorliegenden Erfindung, das Halbleiterbauelement in Bezug auf das vorgesehene Kontakt- und Entwärmungselement so auszubilden und anzuordnen, dass der Schottkykontaktbereich, welcher ja im Betrieb der Halbleiterbauelementanordnung aufgrund dynamischer Beanspruchungen temporär besonders hohen thermischen Lasten ausgesetzt ist, direkt auf elektrische und mechanische Art und Weise mit dem Kontakt- und Entwärmungselement verbunden ist. It is thus a core idea of the present invention that Semiconductor component in relation to the intended contact and to form and arrange the cooling element in such a way that the Schottky contact area, which is in operation of the Semiconductor device arrangement due to dynamic Temporary exposure to particularly high thermal loads is, directly in an electrical and mechanical way the contact and heat dissipation element is connected.

Der elektrische Kontakt dient der Beaufschlagung des Schottkykontaktbereichs oder Schottkykontakts mit einem Potenzial. Der mechanische Kontakt dient der Entwärmung des am Oberflächenbereich ausgebildeten Schottkykontaktbereichs oder Schottkykontakts. The electrical contact serves to act upon the Schottky contact area or Schottky contact with a potential. The mechanical contact serves to cool the am Surface area formed Schottky contact area or Schottky.

Durch das mechanische Kontaktieren und das somit bessere Entwärmen des Oberflächenbereichs und mithin des Schottkykontaktbereichs kann dort die maximale Temperatur bei dynamischen Lastspitzen im Vergleich zum Stand der Technik, bei welchem die dem Schottkykontaktbereich abgewandte oder gegenüberliegende Seite des Halbleiterbereichs direkt mit dem Kontakt- und Entwärmungselement kontaktiert ist, maßgeblich gesenkt werden. Dadurch wird eine Verschlechterung der Grenzflächeneigenschaften des Übergangs zwischen Halbleiter und Metall im Schottkykontaktbereich oder Schottkykontakt reduziert oder verhindert. By mechanical contact and thus the better Warming the surface area and therefore the Schottky contact area can be the maximum temperature there dynamic load peaks compared to the prior art, at which is facing away from the Schottky contact area or opposite side of the semiconductor area directly with the Contact and cooling element is contacted, decisive be lowered. This will worsen the Interface properties of the transition between semiconductor and Metal in the Schottky contact area or Schottky contact reduced or prevented.

Vorteilhafterweise wird das Halbleiterbauelement am Kontakt- und Entwärmungselement angebracht. Dies wird insbesondere in hinsichtlich auf den an oder im Oberflächenbereich ausgebildeten Schottkykontaktbereich oder Schottkykontakt groß- oder ganzflächiger Form realisiert. Dadurch wird erreicht, dass ein besonders inniger Kontakt und damit effektiver Entwärmungsprozess zwischen dem Kontakt- und Entwärmungselement und dem gegen Überhitzungen empfindlichen Schottkykontaktbereich erfolgen kann. The semiconductor component is advantageously connected to the contact and heat sink attached. This is particularly true in with regard to the on or in the surface area trained Schottky contact area or Schottky contact large or all-over shape realized. This ensures that a particularly intimate contact and therefore more effective Cooling process between the contact and cooling element and the Schottky contact area, which is sensitive to overheating can be done.

Bei einer besonders bevorzugten Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung ist es vorgesehen, dass der Schottkykontaktbereich aufweist oder gebildet ist durch ein an oder im Oberflächenbereich des Halbleiterbereichs vorgesehenes und vergleichsweise niedrig dotiertes erstes Dotiergebiet eines vorbestimmten Leitfähigkeitstyps und durch ein sich daran anschließendes und auf dem Oberflächenbereich des Halbleiterbereichs liegendes Metallisierungsgebiet. Durch diese Maßnahme wird der Metall-Halbleiterübergang des Schottkykontaktbereichs oder Schottkykontakts definiert. Das niedrig dotierte Gebiet hat dabei vorzugsweise eine Dotierstoffkonzentration im Bereich von etwa 1015 cm-3 bis etwa 1017 cm-3. In a particularly preferred embodiment of the semiconductor component arrangement according to the invention, it is provided that the Schottky contact region has or is formed by a first doping region of a predetermined conductivity type, which is provided on or in the surface region of the semiconductor region and is comparatively lightly doped, and by an adjoining region lying on the surface region of the semiconductor region metallization area. This measure defines the metal-semiconductor transition of the Schottky contact area or Schottky contact. The low-doped region preferably has a dopant concentration in the range from approximately 10 15 cm -3 to approximately 10 17 cm -3 .

Es ist bei einer weiteren Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung vorgesehen, dass auf der vom Metallisierungsbereich abgewandten Seite des ersten Dotiergebiets ein sich direkt anschließendes zweites Dotiergebiet mit einer vergleichsweise hohen Dotierung des vorbestimmten Leitfähigkeitstyps vorgesehen ist. Das hoch dotierte Gebiet hat dabei vorzugsweise eine Dotierstoffkonzentration im Bereich von etwa 1017 cm-3 bis etwa 1020 cm-3. In a further embodiment of the semiconductor component arrangement according to the invention, it is provided that a directly adjoining second doping region with a comparatively high doping of the predetermined conductivity type is provided on the side of the first doping region facing away from the metallization region. The highly doped region preferably has a dopant concentration in the range from approximately 10 17 cm -3 to approximately 10 20 cm -3 .

Zur Realisierung der verschieden hohen Dotierungen können unterschiedliche Dotierstoffe vorgesehen sein. Es ist jedoch auch gemäß einer weiter bevorzugten Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung möglich und denkbar, denselben Dotierstoff zur Erzeugung der ersten und zweiten Dotiergebiete zu verwenden. Als Dotierstoffe sind denkbar Stickstoff N, Phosphor P und/oder Kombinationen davon. To realize the different levels of doping different dopants can be provided. However, it is also according to a further preferred embodiment of the Semiconductor component arrangement according to the invention possible and conceivable, the same dopant for producing the first and to use second doping regions. As are dopants conceivable nitrogen N, phosphorus P and / or combinations from that.

Das erste Dotiergebiet besitzt zur Realisierung des Schottkykontaktbereichs eine vergleichsweise geringe Materialstärke, insbesondere im Bereich von etwa 3 µm bis etwa 20 µm. Alternativ oder zusätzlich besitzt das zweite Dotiergebiet eine vergleichsweise hohe Materialstärke, insbesondere im Bereich von etwa 100 µm bis etwa 500 µm. Bei einer Weiterbildung verhalten sich die Materialstärken des ersten Dotiergebiets und des zweiten Dotiergebiets wie etwa 1 : 78. The first doping area has to realize the Schottky contact area a comparatively low material thickness, in particular in the range from approximately 3 μm to approximately 20 μm. Alternatively or additionally, the second doping region has one comparatively high material thickness, especially in the area from about 100 µm to about 500 µm. With further training the material thicknesses of the first doping region and of the second doping region, such as 1:78.

Der Halbleiterbereich kann Siliziumkarbid SiC, Galliumnitrid GaN, Aluminiumnitrid, Diamant und/oder eine Mischung und/oder eine Verbindung davon aufweisen oder daraus bestehen. The semiconductor area can be silicon carbide SiC, gallium nitride GaN, aluminum nitride, diamond and / or a mixture and / or have or consist of a connection thereof.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung ist das Bauelement als Schottkydiode, MOSFET, Junction-Barrierediode, Merged-PIN-Diode ausgebildet. Es ist aber eine Mehrzahl oder Kombination dieser Bauelemente denkbar. In a preferred embodiment of the invention Semiconductor component arrangement is the component as Schottky diode, MOSFET, junction barrier diode, merged PIN diode educated. But it is a plurality or a combination of these components conceivable.

Der Halbleiterbereich und/oder das Halbleiterbauelement selbst können als Chip ausgebildet sein. The semiconductor region and / or the semiconductor component themselves can be designed as a chip.

Es ist ferner in vorteilhafter Weise vorgesehen, dass als Kontakt- und Entwärmungselement oder als Teil davon mindestens ein Gehäusegrundelement, eine Gehäusegrundplatte und insbesondere ein Leadframe ausgebildet ist. It is also advantageously provided that as Contact and heat dissipation element or as part of it at least one basic housing element, a basic housing plate and in particular a lead frame is formed.

Ferner ist zur Verbindung des Halbleiterbauelements mit dem Kontakt- und Entwärmungselement ein Verbindungselement vorgesehen, insbesondere ein Lot und/oder insbesondere als Teil des Gehäusegrundelements, der Gehäusegrundplatte und insbesondere des Leadframes. Furthermore, for connecting the semiconductor component to the Contact and heat dissipation element a connecting element provided, in particular a solder and / or in particular as part of the basic housing element, the basic housing plate and especially the lead frame.

Ferner ist gegebenenfalls eine Gehäuseeinrichtung vorgesehen, insbesondere in Form oder mit einer Vergussmasse, welches das Halbleiterbauelement und das Kontakt- und Entwärmungselement zumindest zum Teil umschließt und/oder einbettet. Furthermore, a housing device is optionally provided, in particular in the form or with a casting compound, which the Semiconductor component and the contact and heat dissipation element at least partially encloses and / or embeds.

Vorzugsweise ist die erfindungsgemäße Halbleiterbauelementanordnung für den Betrieb im Hochspannungsbereich und/oder im Hochleistungsbereich ausgebildet. The one according to the invention is preferred Semiconductor component arrangement for operation in the high voltage range and / or in High performance area trained.

Im Sinne der Erfindung ist es vorgesehen, dass das Material des Halbleiterbereichs eine hohe Wärmeleitfähigkeit im Bereich oberhalb von etwa

2 W/K.cm

aufweist, insbesondere bei Raumtemperatur. For the purposes of the invention, it is provided that the material of the semiconductor region has a high thermal conductivity in the region above approximately

2 W / K.cm

has, especially at room temperature.

Anstelle eines separaten Kontakt- und Entwärmungselements im Sinne eines Gehäusegrundelements, einer Gehäusegrundplatte oder eines Leadframes kann in vorteilhafter Weise als Kontakt- und Entwärmungselement auch eine Platine vorgesehen sein, wobei die Oberfläche des Metallisierungsbereichs des Schottkykontaktbereichs in dem gegebenenfalls vorgesehenen Gehäuseelement oder der gegebenenfalls vorgesehenen Gehäuseeinrichtung als freibleibende Oberfläche für eine Kontaktierung auf der Platine in SMD-Technik vorliegt. Dies hat den Vorteil, dass die bei thermischen und elektrischen Wechsellasten auftretenden hohen thermo-mechanischen Spannungen, insbesondere aufgrund der hohen thermischen Gradienten oder Temperaturgradienten, erfindungsgemäß reduziert werden können. Instead of a separate contact and heat dissipation element in the The meaning of a basic housing element, a basic housing plate or a leadframe can advantageously be used as Contact and heat dissipation element also provided a circuit board be, the surface of the metallization of the Schottky contact area in the possibly provided Housing element or the optional provided Housing device as a free surface for a There is contact on the board in SMD technology. This has the Advantage that the thermal and electrical Alternating loads of high thermo-mechanical stresses especially due to the high thermal gradients or Temperature gradients can be reduced according to the invention can.

Zur besseren Verbindbarkeit des Schottkykontaktbereiches mit dem Kontakt- und Entwärmungselement, insbesondere zum besseren Löten, weist das Material des Metallisierungsgebiets oder des Schottkykontaktbereichs Nickel auf oder ist aus Nickel gebildet. For better connectivity of the Schottky contact area with the contact and heat dissipation element, especially for better soldering, exhibits the material of the metallization area or of the Schottky contact area is nickel or is made of nickel educated.

Alternativ oder zusätzlich kann der Metallisierungsbereich oder das Material des Schottkykontaktbereichs ein Gold-Zinn- Eutektikum aufweisen, insbesondere im Sinne eines eutektischen Bonds. Diese Metallisierung dient dann direkt als Verbindungselement zum Kontakt- und Entwärmungselement. Alternatively or additionally, the metallization area or the material of the Schottky contact area is a gold-tin Have eutectic, especially in the sense of a eutectic bonds. This metallization then serves directly as Connection element to the contact and heat dissipation element.

Weiter alternativ oder zusätzlich weist das Metallisierungsgebiet oder das Material des Schottkykontaktsbereichs Wolfram, Tantal, Titan oder eine Kombination auf, wobei vorzugsweise eine mehrschichtige Kontaktverstärkung vorgesehen ist, die weiter vorzugsweise Nickel enthält. Further alternatively or additionally, that Metallization area or the material of the Schottky contact area Tungsten, Tantalum, Titanium or a combination, where preferably a multilayer contact reinforcement is provided, which further preferably contains nickel.

Diese und weitere Aspekte der vorliegenden Erfindung werden auch durch die nachstehenden Bemerkungen weiter erläutert:
Werden vertikale Hochspannungs-Halbleiterbauelemente mit kurzen Strompulsen belastet, so entsteht die abzuführende Verlustwärme im Allgemeinen nicht gleichmäßig über den Chip verteilt, sondern an der Halbleiteroberfläche, wo sich die niedrig dotierte Schicht befindet, die die geforderte Sperrspannung aufnimmt. These and other aspects of the present invention are further illustrated by the following comments:
If vertical high-voltage semiconductor components are loaded with short current pulses, the dissipated heat to be dissipated is generally not distributed evenly over the chip, but on the semiconductor surface, where the low-doped layer is located, which absorbs the required reverse voltage.

Werden dicke Substrate verwendet, so muss die Verlustwärme über einen weiten Bereich zur Chiprückseite transportiert werden, von wo sie dann ins Gehäuse abgeführt wird. Gerade bei Bauelementen mit grosser Durchbruchfeldstärke wie z. B. Dioden aus Siliziumkarbid oder Galliumnitrid ist das Verhältnis der Dicke der aktiven Schicht als Wärmequelle zur gesamten Chipdicke besonders klein. Besonders im Fall unipolarer Bauelemente führt dies bei Belastung mit kurzen Strompulsen zu einer starken Überhöhung der Oberflächentemperatur und reduziert damit die Überstrombelastbarkeit der Struktur. In diesem Fall steigt der elektrische Widerstand der niedrig n- dotierten Driftzone mit zunehmender Temperatur bei gleichzeitig sinkender Wärmeleitfähigkeit stark an, wobei ersterer proportional zu T2,5 steigt. Damit kann es bei Überstrombelastung zu einer Zerstörung des Bauelements durch thermisches Rückkoppeln oder thermisches Feedback kommen. If thick substrates are used, the heat loss must be transported over a wide area to the back of the chip, from where it is then dissipated into the housing. Especially for components with a large breakthrough field strength such as B. diodes made of silicon carbide or gallium nitride, the ratio of the thickness of the active layer as a heat source to the total chip thickness is particularly small. Particularly in the case of unipolar components, this leads to a strong increase in the surface temperature when exposed to short current pulses and thus reduces the overcurrent capability of the structure. In this case, the electrical resistance of the low n-doped drift zone increases sharply with increasing temperature and at the same time with decreasing thermal conductivity, the former increasing in proportion to T 2.5 . This can lead to destruction of the component due to thermal feedback or thermal feedback in the event of an overcurrent load.

Bisher konnten eine ausreichende Entwärmung und damit eine höhere Überstromtragfähigkeit bei SiC-Bauelementen nur durch eine größere Chipfläche gewährleistet werden. Da dieses aufgrund hoher Grundmaterialkosten jedoch gerade bei Bauelementen aus Siliziumkarbid nicht erwünscht ist, muss das Bauelement konventionell durch externe Beschaltung bzw. Änderungen in der Ansteuerung vor hohen Überströmen geschützt werden. Dies ist bei vielen Anwendungen nur begrenzt möglich und schränkt die Designfreiheit ein. So far, adequate cooling and thus one higher overcurrent carrying capacity with SiC components only through a larger chip area can be guaranteed. Since this due to high raw material costs Silicon carbide components are not desired, it must Conventional component through external wiring or changes protected against high overcurrents in the control. This is only possible to a limited extent in many applications limits the freedom of design.

Bei der vorliegenden Erfindung wird unter anderem eine geänderte Montagetechnik vorgeschlagen, bei der das Bauelement mit der Bauelementoberseite und nicht wie bisher mit der Chiprückseite montiert wird. Damit wird der kürzest mögliche Abstand der Wärmequelle zur Gehäusegrundplatte als Wärmesenke erreicht und die Überstromtragfähigkeit der Bauelemente durch verbesserte Kühlbedingungen massiv erhöht. Hierzu ist der Einsatz einer lötbaren Chipvorderseite notwendig. In the present invention, among others, one Modified assembly technology proposed, in which the component with the top of the component and not as before with Chip back is mounted. This will be the shortest possible Distance of the heat source to the housing base plate as a heat sink reached and the overcurrent carrying capacity of the components improved cooling conditions massively increased. For this is the Use of a solderable chip front is necessary.

Bei einem Bauelement mit der in dieser Erfindung vorgeschlagenen Montage und unter ansonsten identischer elektrischer Belastung ergibt sich, dass gegenüber der herrkömmlichen Montagetechnik die Maximaltemperatur des Bauelements deutlich abgesenkt ist. Der Ort der Maximaltemperatur verlagert sich dabei von der Oberfläche in das Volumen. Diese Verlagerung ist besonders vorteilhaft, weil der Metall-Halbleiterübergang bei Schottkydioden oder die Oxidschicht bei MOS-Bauelementen bereits bei vergleichsweise niedrigen Temperaturen degradieren können. Im Halbleitervolumen jedoch kann SiC problemlos Temperaturen im Bereich von 600°C verkraften, ohne beschädigt zu werden. In a device with the in this invention proposed assembly and under otherwise identical electrical Stress arises that compared to the traditional Assembly technology the maximum temperature of the component clearly is lowered. The location of the maximum temperature is shifting doing so from the surface into the volume. This shift is particularly advantageous because of the metal-semiconductor junction with Schottky diodes or the oxide layer with MOS components even at comparatively low temperatures can degrade. In the semiconductor volume, however, SiC can easily Can handle temperatures in the range of 600 ° C without being damaged to become.

Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsformen der Erfindung näher erläutert. The invention is described below on the basis of a schematic Drawing based on preferred embodiments of the Invention explained in more detail.

Fig. 1 zeigt in geschnittener Seitenansicht eine bevorzugte Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung. Fig. 1 shows in a sectional side view of a preferred embodiment of the semiconductor component arrangement according to the invention.

Fig. 2 zeigt in geschnittener Seitenansicht eine herkömmliche Halbleiterbauelementanordnung. 2 shows a conventional semiconductor component arrangement in a sectional side view.

Fig. 3 zeigt einen Graphen, in welchem verschiedene Temperaturverläufe dargestellt sind, welche beim Betrieb einer erfindungsgemäßen Halbleiterbauelementanordnung erhalten werden. FIG. 3 shows a graph in which various temperature profiles are shown which are obtained when operating a semiconductor component arrangement according to the invention.

Fig. 4 zeigt einen Graphen, welcher Temperaturverläufe bei herkömmlichen Bauelementanordnungen darstellt. FIG. 4 shows a graph which shows temperature profiles in the case of conventional component arrangements.

Fig. 5 zeigt einen Graphen, welcher die Tiefenabhängigkeit der Gittertemperatur bei einer herkömmlichen Halbleiterbauelementanordnung darstellt. FIG. 5 shows a graph which shows the depth dependence of the lattice temperature in a conventional semiconductor component arrangement.

Fig. 1 zeigt in geschnittener Seitenansicht eine erste Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung 1. Fig. 1 shows in a sectional side view of a first embodiment of the semiconductor device assembly 1 according to the invention.

Im Bereich eines Gehäuseelements 50, welches in der Ausführungsform der Fig. 1 schematisch als Vergussmasse angedeutet ist, sind ein Halbleiterbauelement 10 sowie ein Kontakt- und Entwärmungselement 40 vorgesehen. Das Halbleiterbauelement 10 besteht aus einem Halbleiterbereich 20, welcher in der in Fig. 1 dargestellten Ausführungsform aus Siliziumkarbid SiC besteht und sich in ein erstes Dotiergebiet 22 mit einer vergleichsweise niedrigen n-Dotierstoffkonzentration, also mit n--Dotierung von vergleichsweise geringer Schichtdicke und in ein zweites Dotiergebiet 21 mit vergleichsweise hoher n- Dotierstoffkonzentration, also mit n+-Dotierung von vergleichsweise hoher Schichtdicke untergliedert, so dass das erste Dotiergebiet 22 im Oberflächenbereich 20a des Halbleiterbereichs 20 ausgebildet ist. Auf der vom zweiten Dotiergebiet 21 abgewandten Oberfläche des ersten Dotiergebiets 22 ist eine Metallisierungsschicht 23 oder ein Metallisierungsgebiet 23 vorgesehen. Durch den Übergang von der Metallisierungsschicht 23 zum ersten oder n--Dotierungsgebiet 22 wird der erfindungsgemäß vorgesehene Schottkykontaktbereich 30 Oder Schottkykontakt 30 realisiert. A semiconductor component 10 and a contact and heat dissipation element 40 are provided in the region of a housing element 50 , which is indicated schematically as a potting compound in the embodiment in FIG. 1. The semiconductor component 10 consists of a semiconductor region 20 , which in the embodiment shown in FIG. 1 consists of silicon carbide SiC and is in a first doping region 22 with a comparatively low n-dopant concentration, i.e. with n - -doping of a comparatively small layer thickness and in one second doping region 21 with a comparatively high n-dopant concentration, ie with n + doping of a comparatively high layer thickness, so that the first doping region 22 is formed in the surface region 20 a of the semiconductor region 20 . A metallization layer 23 or a metallization region 23 is provided on the surface of the first doping region 22 facing away from the second doping region 21 . The transition from the metallization layer 23 to the first or n - -Dotierungsgebiet 22 of the inventively provided Schottkykontaktbereich 30 or Schottky contact 30 is realized.

Zur elektrischen Kontaktierung und zur möglichst effektiven Entwärmung über mechanischen Kontakt ist die vom sonstigen Halbleiterbereich 20 abgewandte Oberfläche 30a des Metallisierungsgebiets 23 des Schottkykontaktbereichs 30 flächenartig über ein Verbindungselement oder Verbindungsbereich 42, zum Beispiel über ein Lot, direkt an das Kontakt- und Entwärmungselement 40 angebunden, so dass im Betrieb die im Übergangsbereich zwischen Metallisierungsgebiet 23 und erstem Dotierungsgebiet 22 anfallende Wärme direkt an das Kontakt- und Entwärmungselement 40 und mithin an das einbettende Gehäuseelement 50 abgegeben werden kann, so dass der Schottkykontaktbereich 30 im Hinblick auf thermische Spitzenlasten im dynamischen Betrieb entlastet wird. For electrical contacting and most effective heat dissipation through mechanical contact the side facing away from the other semiconductor region 20 surface is the Schottkykontaktbereichs 30 connected 30 a of the Metallisierungsgebiets 23 areally by a connecting element or connecting region 42, for example via a solder directly to the contact and Entwärmungselement 40 , so that during operation the heat accumulating in the transition region between the metallization region 23 and the first doping region 22 can be given off directly to the contact and heat dissipation element 40 and thus to the embedding housing element 50 , so that the Schottky contact region 30 relieves thermal loads in dynamic operation becomes.

Zur abschließenden Kontaktierung ist auf der dem Metallisierungsgebiet 23 gegenüberliegenden Oberfläche 20b des Halbleiterbereichs 20 ein weiterer Anschluss 60 vorgesehen, so dass in der in Fig. 1 gezeigten Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung 1 eine in einem Gehäuseelement 50 vorgesehene Schottkydiode ausgebildet ist. For the final contact is provided on the the metallization area 23 opposite surface 20 of the semiconductor region 20 b, a further port 60, so that 1 is formed an opening provided in a housing member 50 Schottky diode in the manner shown in Fig. 1 embodiment, the semiconductor component arrangement according to the invention.

Im Gegensatz zu dem in Fig. 1 gezeigten erfindungsgemäßen Vorgehen zeigt Fig. 2 praktisch das gleiche Bauelement, nämlich eine in einem Gehäuseelement 50 vorgesehene Schottkydiode, aber in herkömmlicher Bauweise, bei welcher der Schottkykontaktbereich 30, welcher auch hier gebildet wird von einem Übergang zwischen einem Metallisierungsgebiet 23 und einem ersten Dotierungsgebiet 22 niedriger Dotierung, nicht in direktem Kontakt steht mit dem auch hier vorgesehenen Kontakt- und Entwärmungselement 40, sondern mit dem weiteren Kontakt 60. Im Betrieb der herkömmlichen Anordnung gemäß Fig. 2 muss zur Entwärmung des Schottkykontaktbereichs 30 daher die Wärme über die gesamte Schichtdicke des Halbleiterbereichs 20 an das Kontakt- und Entwärmungselement 40 übertragen werden. Im stationären Betrieb und bei mäßiger Last ist dies aufgrund der Ausgestaltung des Halbleiterbereichs 20 mit einem Material hoher Wärmeleitfähigkeit, zum Beispiel aus Siliziumkarbid SiC, unproblematisch. Im dynamischen Betrieb jedoch treten elektrische und mithin thermische Spitzenlasten lokal und in sehr kurzen Zeiträumen auf, so dass selbst die hohe Wärmeleitfähigkeit des dem Halbleiterbereich 20 zugrunde liegenden Materials nicht ausreichend ist, eine thermische Überlastung des Schottkykontaktbereichs 30 zu verhindern. In contrast to the procedure according to the invention shown in FIG. 1, FIG. 2 shows practically the same component, namely a Schottky diode provided in a housing element 50 , but in a conventional construction in which the Schottky contact region 30 , which is also formed here by a transition between one Metallization region 23 and a first doping region 22 with low doping, not in direct contact with the contact and heat dissipation element 40 also provided here, but with the further contact 60 . Must, therefore, the heat over the entire layer thickness of the semiconductor region are transmitted to the contact and Entwärmungselement 40 20 In the operation of the conventional arrangement shown in FIG. 2 for the cooling of the Schottkykontaktbereichs 30th In stationary operation and with moderate load, this is unproblematic due to the configuration of the semiconductor region 20 with a material with high thermal conductivity, for example made of silicon carbide SiC. In dynamic operation, however, electrical and therefore thermal peak loads occur locally and in very short periods of time, so that even the high thermal conductivity of the material on which the semiconductor region 20 is based is not sufficient to prevent thermal overloading of the Schottky contact region 30 .

Dabei spielt auch die Problematik des sogenannten thermischen Feedback oder der thermischen Rückkopplung eine maßgebliche Rolle. Mit steigender Temperatur T, hier und im Folgenden in Kelvin angegeben, verhält sich nämlich die elektrische Leitfähigkeit wie 1/T2,5, das heißt, die elektrische Leitfähigkeit sinkt mehr als reziprok quadratisch mit steigender Temperatur T. Gleichzeitig sinkt mit steigender Temperatur aber auch die Wärmeleitfähigkeit, so dass hier auch die produzierte Wärme verbleibt, was wiederum eine Temperaturerhöhung und mithin ein weiteres Absenken der Wärmeleitfähigkeit erzwingt. Insgesamt gesehen schaukelt sich somit im dynamischen Betrieb bei einer herkömmlichen Halbleiterbauelementanordnung die thermische Belastung im Bereich des Schottkykontakts 30 auf und führt gegebenenfalls zu dessen Verschlechterung oder gar Zerstörung. The problem of so-called thermal feedback or thermal feedback also plays an important role. With increasing temperature T, given here and below in Kelvin, the electrical conductivity behaves like 1 / T 2.5 , which means that the electrical conductivity decreases more than reciprocally quadratically with increasing temperature T. At the same time, however, it also decreases with increasing temperature the thermal conductivity, so that the heat produced also remains here, which in turn forces the temperature to be raised and, consequently, the thermal conductivity to decrease further. Seen overall, the dynamic load in the area of the Schottky contact 30 in dynamic operation in a conventional semiconductor component arrangement thus builds up and possibly leads to its deterioration or even destruction.

Zum besseren Vergleich zeigen die Fig. 3 und 4 Graphen der Temperatur im Bereich des Schottkykontakts 30 in Abhängigkeit von der Stromstärke des applizierten Strompulses. Dargestellt sind jeweils die für den Temperaturverlauf maßgeblichen minimalen Temperaturen Tmin, maximalen Temperaturen Tmax sowie mittleren Temperaturen Tave. Deutlich zu erkennen ist, dass insbesondere die maximal auftretenden Temperaturen Tmax bei der erfindungsgemäßen Halbleiterbauelementanordnung der Fig.1 gegenüber der herkömmlichen Halbleiterbauelementanordnung gemäß Fig. 2 stark abgesenkt sind, wie das in den Fig. 3 und 4 dargestellt ist. Ein ähnliches, wenn auch nicht so drastisches Verhalten ergibt sich für die gemittelten Temperaturen Tave und für die minimalen Temperaturen Tmin. Im Endergebnis ergeben sich also eine bessere Entwärmung und somit eine weniger starke thermische Belastung des Schottkykontaktbereichs 30 bei der erfindungsgemäßen Halbleiterbauelementanordnung im Vergleich zur herkömmlichen Halbleiterbauelementanordnung. For better comparison, FIGS. 3 and 4 show graphs of the temperature in the region of the Schottky contact 30 as a function of the current strength of the applied current pulse. The minimum temperatures T min , maximum temperatures T max and mean temperatures T ave which are relevant for the temperature profile are shown in each case. It can be clearly seen that, in particular, the maximum temperatures T max that occur in the semiconductor component arrangement according to the invention in FIG. 1 are greatly reduced compared to the conventional semiconductor component arrangement in accordance with FIG. 2, as is shown in FIGS. 3 and 4. A similar, if not so drastic, behavior results for the averaged temperatures T ave and for the minimum temperatures T min . The end result is better heat dissipation and thus less thermal stress on the Schottky contact area 30 in the semiconductor component arrangement according to the invention compared to the conventional semiconductor component arrangement.

Fig. 5 zeigt in Form eines weiteren Graphen die Abhängigkeit der Gittertemperatur des Materials des Halbleiterbereichs 20 der in Fig. 2 dargestellten herkömmlichen Halbleiterbauelementanordnung 100 als Funktion der Tiefe im Halbleiterbereich 20. Es wird deutlich, dass im Bereich der Oberfläche 20a des Halbleiterbereichs 20 und somit direkt im Bereich des Übergangs zwischen dem Metallisierungsgebiet 23 und dem niedrig dotierten Gebiet 22 Temperaturen von über 700 Kelvin, also von über 400°C auftreten können. FIG. 5 shows in the form of a further graph the dependence of the lattice temperature of the material of the semiconductor region 20 of the conventional semiconductor component arrangement 100 shown in FIG. 2 as a function of the depth in the semiconductor region 20 . It becomes clear that in the area of the surface 20 a of the semiconductor area 20 and thus directly in the area of the transition between the metallization area 23 and the low-doped area 22, temperatures of over 700 Kelvin, that is to say of over 400 ° C., can occur.

Die Erfindung findet insbesondere Anwendung bei Hochspannungs- und/oder Hochleistungshalbleiterbauelementanordnungen. Bezugszeichenliste 1 erfindungsgemäße Halbleiterbauelementanordnung
10 Halbleiterbauelement
20 Halbleiterbereich
20a Oberflächenbereich
20b Oberflächenbereich
21 zweites Dotiergebiet, hochdotiertes Dotiergebiet, n+-Dotiergebiet
22 erstes Dotiergebiet, niedrigdotiertes Dotiergebiet, n--Dotiergebiet
23 Metallisierungsschicht, Metallisierungsgebiet, -bereich
30 Schottkykontaktbereich, Schottkykontakt
30a Oberflächenbereich
40 Kontakt- und Entwärmungselement
41 Kontaktbereich, Leadframe, Gehäusegrundplattenelement
42 Verbindungsbereich, Verbindungselement, Lot
50 Gehäuseelement, Gehäuse, Vergussmasse
60 Kontakt
100 herkömmliche Halbleiterbauelementanordnung
The invention finds particular application in high-voltage and / or high-power semiconductor component arrangements. 1 a semiconductor component arrangement according to the invention
10 semiconductor device
20 semiconductor area
20 a surface area
20 b surface area
21 second doping region, highly doped doping region, n + doping region
22 first doping region, lightly doped doping region, n - doping region
23 Metallization layer, metallization area, area
30 Schottky contact area, Schottky contact
30 a surface area
40 contact and heat dissipation element
41 Contact area, leadframe, housing base plate element
42 connecting area, connecting element, solder
50 housing element, housing, sealing compound
60 contact
100 conventional semiconductor device arrangement

Claims (18)

1. Halbleiterbauelementanordnung, - mit mindestens einem Halbleiterbauelement (10), welches mit einem Halbleiterbereich (20) mit einer vergleichsweise hohen Wärmeleitfähigkeit ausgebildet ist und welches an oder in einem Oberflächenbereich (20a) mindestens einen Schottkykontaktbereich (30) aufweist, und - mit mindestens einem Kontakt- und Entwärmungselement (40), an welchem das Halbleiterbauelement (10) zum Kontaktieren und Entwärmen thermisch und elektrisch kontaktiert ist, dadurch gekennzeichnet, dass der Schottkykontaktbereich (30) in direktem elektrischen und mechanischen Kontakt steht mit dem Kontakt- und Entwärmungselement (40). 1. semiconductor component arrangement, - With at least one semiconductor component ( 10 ) which is formed with a semiconductor region ( 20 ) with a comparatively high thermal conductivity and which has at least one Schottky contact region ( 30 ) on or in a surface region ( 20 a), and - With at least one contact and heat dissipation element ( 40 ), on which the semiconductor component ( 10 ) for contacting and heat dissipation is thermally and electrically contacted, characterized in that the Schottky contact area ( 30 ) is in direct electrical and mechanical contact with the contact and heat dissipation element ( 40 ). 2. Halbleiterbauelementanordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleiterbauelement (10) am Kontakt- und Entwärmungselement (40) angebracht ist, insbesondere in in Bezug auf den an oder im Oberflächenbereich (20a) ausgebildeten Schottkykontaktbereich (30) groß- oder ganzflächiger Form. 2. The semiconductor component arrangement according to claim 1, characterized in that the semiconductor component ( 10 ) is attached to the contact and heat dissipation element ( 40 ), in particular in relation to the Schottky contact region ( 30 ) formed on or in the surface region ( 20 a) over a large area or over the entire surface Shape. 3. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Schottkykontaktbereich (30) aufweist oder gebildet wird durch ein an oder im Oberflächenbereich (20a) des Halbleiterbereichs (20) vorgesehenes vergleichsweise niedrig dotiertes erstes Dotiergebiet (22) eines vorbestimmten Leitfähigkeitstyps und durch ein sich daran anschließendes und auf dem Oberflächenbereich (20a) liegendes Metallisierungsgebiet (23), insbesondere im Bereich von etwa 1015 cm-3 bis etwa 1017 cm-3. 3. Semiconductor component arrangement according to one of the preceding claims, characterized in that the Schottky contact region ( 30 ) has or is formed by a comparatively low-doped first doping region ( 22 ) of a predetermined conductivity type and provided on or in the surface region ( 20 a) of the semiconductor region ( 20 ) by means of a metallization region ( 23 ) adjoining it and lying on the surface region ( 20 a), in particular in the range from approximately 10 15 cm -3 to approximately 10 17 cm -3 . 4. Halbleiterbauelementanordnung nach Anspruch 3, dadurch gekennzeichnet, dass auf der vom Metallisierungsbereich (23) abgewandten Seite des ersten Dotiergebiets (22) ein sich direkt anschließendes zweites Dotiergebiet (21) mit einer vergleichsweise hohen Dotierstoffkonzentration des vorbestimmten Leitfähigkeitstyps (n+, p+) vorgesehen ist, insbesondere im Bereich von etwa 1017 cm-3 bis etwa 1020 cm-3. 4. Semiconductor component arrangement according to claim 3, characterized in that on the side of the first doping region ( 22 ) facing away from the metallization region ( 23 ) a directly adjoining second doping region ( 21 ) with a comparatively high dopant concentration of the predetermined conductivity type (n + , p + ) is provided, in particular in the range from about 10 17 cm -3 to about 10 20 cm -3 . 5. Halbleiterbauelementanordnung nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, dass zur Dotierung des ersten und des zweiten Dotiergebiets (22, 21) derselbe Dotierstoff oder unterschiedliche Dotierstoffe verwendet werden, insbesondere Stickstoff, Phosphor und/oder eine Kombination davon. 5. Semiconductor component arrangement according to one of claims 3 or 4, characterized in that for doping the first and the second doping region ( 22 , 21 ) the same dopant or different dopants are used, in particular nitrogen, phosphorus and / or a combination thereof. 6. Halbleiterbauelementanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, - dass das erste Dotiergebiet (22) oder Driftzonengebiet (22) eine vergleichsweise geringe Materialstärke aufweist, insbesondere im Bereich von etwa 3 µm bis etwa 20 µm, und/oder - dass das zweite Dotiergebiet (21) eine vergleichsweise hohe Materialstärke aufweist, insbesondere im Bereich von etwa 100 µm bis etwa 500 µm. 6. Semiconductor component arrangement according to one of claims 3 to 5, characterized in that - That the first doping region ( 22 ) or drift zone region ( 22 ) has a comparatively low material thickness, in particular in the range from approximately 3 μm to approximately 20 μm, and / or - That the second doping region ( 21 ) has a comparatively high material thickness, in particular in the range from about 100 microns to about 500 microns. 7. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterbereich (20) Siliziumcarbit (SiC), Galliumnitrid (GaN), Aluminiumnitrid, Diamant und/oder eine Mischung und/oder Verbindung davon aufweist oder daraus besteht. 7. Semiconductor component arrangement according to one of the preceding claims, characterized in that the semiconductor region ( 20 ) has silicon carbide (SiC), gallium nitride (GaN), aluminum nitride, diamond and / or a mixture and / or compound thereof or consists thereof. 8. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauelement (10) mindestens eine Schottkydiode, einen MOSFET, eine Junction-Barrierendiode, eine Merged-PIN-Diode oder eine Mehrzahl oder Kombination davon aufweist oder bildet. 8. Semiconductor component arrangement according to one of the preceding claims, characterized in that the semiconductor component ( 10 ) has or forms at least one Schottky diode, a MOSFET, a junction barrier diode, a merged PIN diode or a plurality or a combination thereof. 9. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterbereich (20) und/oder das Halbleiterbauelement als Chip ausgebildet ist. 9. Semiconductor component arrangement according to one of the preceding claims, characterized in that the semiconductor region ( 20 ) and / or the semiconductor component is designed as a chip. 10. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als Kontakt- und Entwärmungselement (40) und/oder als Teil davon mindestens ein Gehäusegrundplattenelement (41), insbesondere ein Leadframe (41), vorgesehen ist. 10. Semiconductor component arrangement according to one of the preceding claims, characterized in that at least one housing base plate element ( 41 ), in particular a lead frame ( 41 ), is provided as the contact and heat dissipation element ( 40 ) and / or as part thereof. 11. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zur Verbindung des Halbleiterbauelements (10) mit dem Kontakt- und Entwärmungselement (40) mindestens ein Verbindungselement (42) vorgesehen ist, insbesondere ein Lot oder eine Lötverbindung und/oder insbesondere als Teil des Gehäusegrundplattenelements (41), insbesondere des Leadframes (41). 11. Semiconductor component arrangement according to one of the preceding claims, characterized in that for connecting the semiconductor component ( 10 ) to the contact and heat dissipation element ( 40 ) at least one connecting element ( 42 ) is provided, in particular a solder or a soldered connection and / or in particular as part the housing base plate element ( 41 ), in particular the lead frame ( 41 ). 12. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass eine Gehäuseeinrichtung (50) vorgesehen ist, insbesondere in Form oder mit einer Vergussmasse, welches das Halbleiterbauelement (10) und das Kontakt- und Entwärmungselement (40) zumindest zum Teil umschließt und/oder einbettet. 12. Semiconductor component arrangement according to one of the preceding claims, characterized in that a housing device ( 50 ) is provided, in particular in the form or with a casting compound, which at least partially encloses the semiconductor component ( 10 ) and the contact and heat dissipation element ( 40 ) and / or embeds. 13. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, welche für den Hochspannungs- und/oder Hochleistungsbetrieb ausgebildet ist. 13. Semiconductor component arrangement according to one of the preceding claims, which for the high voltage and / or High performance operation is trained. 14. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Material des Halbleiterbereichs (20) eine hohe Wärmeleitfähigkeit im Bereich oberhalb von etwa
2 W/K.cm
aufweist, insbesondere bei Raumtemperatur. 14. Semiconductor component arrangement according to one of the preceding claims, characterized in that the material of the semiconductor region ( 20 ) has a high thermal conductivity in the region above approximately
2 W / K.cm
has, especially at room temperature. 15. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche 1 bis 10 oder 11 bis 14, sofern nicht auf Anspruch 10 rückbezogen, dadurch gekennzeichnet, dass das Kontakt- und Entwärmungselement (40) als Platine oder als Teil davon ausgebildet ist, wobei insbesondere die Oberfläche (30a) des Schottkykontaktbereichs (30) oder des Metallisierungsbereichs (23) in einer gegebenenfalls vorgesehenen Gehäuseeinrichtung (50) freiliegend ausgebildet ist und wobei weiter vorzugsweise der Oberflächenbereich (30a) des Schottkykontaktsbereiches (30) an der Platine als Kontakt- und Entwärmungselement (40) in SMD-Technik angebracht und kontaktiert ist. 15. Semiconductor component arrangement according to one of the preceding claims 1 to 10 or 11 to 14, if not related to claim 10, characterized in that the contact and heat dissipation element ( 40 ) is designed as a circuit board or as part thereof, in particular the surface ( 30 a) the Schottky contact area ( 30 ) or the metallization area ( 23 ) is exposed in an optionally provided housing device ( 50 ) and further preferably the surface area ( 30 a) of the Schottky contact area ( 30 ) on the circuit board as a contact and heat dissipation element ( 40 ) attached and contacted using SMD technology. 16. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Metallisierungsbereich (23) Nickel aufweist oder daraus gebildet ist, um eine verbesserte Lotverbindung zwischen dem Oberflächenbereich (30a) des Schottkykontaktbereiches (30) mit dem Kontakt- und Entwärmungselement (40) auszubilden. 16. Semiconductor component arrangement according to one of the preceding claims, characterized in that the metallization region ( 23 ) has nickel or is formed therefrom in order to provide an improved solder connection between the surface region ( 30 a) of the Schottky contact region ( 30 ) with the contact and heat dissipation element ( 40 ) train. 17. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche 1 bis 10 oder 12 bis 16, sofern nicht auf Anspruch 11 rückbezogen, dadurch gekennzeichnet, dass der Metallisierungsbereich (23) des Schottkykontaktbereiches (30) ein Gold-Zinn-Eutektikum aufweist oder bildet, um einen eutektischen Bond zu bilden, welches insbesondere als Verbindungselement zum Kontakt- und Entwärmungselement dient. 17. The semiconductor component arrangement according to one of the preceding claims 1 to 10 or 12 to 16, if not related to claim 11, characterized in that the metallization region ( 23 ) of the Schottky contact region ( 30 ) has or forms a gold-tin eutectic to form a eutectic Form bond, which serves in particular as a connecting element to the contact and heat dissipation element. 18. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Metallisierungsbereich (23) des Schottkykontaktbereiches (30) Wolfram, Tantal, Titan und/oder eine Kombination davon aufweist oder bildet, vorzugsweise mit einer mehrschichtigen Kontaktverstärkung, welche weiter vorzugsweise Nickel enthält. 18. Semiconductor component arrangement according to one of the preceding claims, characterized in that the metallization region ( 23 ) of the Schottky contact region ( 30 ) has or forms tungsten, tantalum, titanium and / or a combination thereof, preferably with a multilayer contact reinforcement, which further preferably contains nickel.
DE10220396A 2002-05-07 2002-05-07 Power semiconductor component arrangement Expired - Fee Related DE10220396B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10220396A DE10220396B4 (en) 2002-05-07 2002-05-07 Power semiconductor component arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10220396A DE10220396B4 (en) 2002-05-07 2002-05-07 Power semiconductor component arrangement

Publications (2)

Publication Number Publication Date
DE10220396A1 true DE10220396A1 (en) 2003-11-27
DE10220396B4 DE10220396B4 (en) 2007-08-23

Family

ID=29285177

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10220396A Expired - Fee Related DE10220396B4 (en) 2002-05-07 2002-05-07 Power semiconductor component arrangement

Country Status (1)

Country Link
DE (1) DE10220396B4 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724579A (en) * 1980-07-22 1982-02-09 Mitsubishi Electric Corp Infrared detector
JPS5732676A (en) * 1980-08-06 1982-02-22 Mitsubishi Electric Corp High power gaas field effect transistor
JPS61161760A (en) * 1985-01-10 1986-07-22 Matsushita Electronics Corp Manufacture of semiconductor device
DE69109525T2 (en) * 1990-03-09 1995-09-21 Thomson Csf Semiconducteurs Power semiconductor arrangement.
EP0726642A1 (en) * 1995-02-08 1996-08-14 AT&T Corp. High frequency surface mount transformer-diode power module
DE19811046A1 (en) * 1997-05-13 1998-11-19 Kohn Erhard Prof Dr Ing Electronic device with Schottky contact

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724579A (en) * 1980-07-22 1982-02-09 Mitsubishi Electric Corp Infrared detector
JPS5732676A (en) * 1980-08-06 1982-02-22 Mitsubishi Electric Corp High power gaas field effect transistor
JPS61161760A (en) * 1985-01-10 1986-07-22 Matsushita Electronics Corp Manufacture of semiconductor device
DE69109525T2 (en) * 1990-03-09 1995-09-21 Thomson Csf Semiconducteurs Power semiconductor arrangement.
EP0726642A1 (en) * 1995-02-08 1996-08-14 AT&T Corp. High frequency surface mount transformer-diode power module
DE19811046A1 (en) * 1997-05-13 1998-11-19 Kohn Erhard Prof Dr Ing Electronic device with Schottky contact

Also Published As

Publication number Publication date
DE10220396B4 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
DE102011086943B4 (en) Semiconductor device
EP1817799B1 (en) Semiconductor device and rectifier arrangement
DE102012200329B4 (en) Semiconductor arrangement with a heatspreader and method for producing a semiconductor device
DE112013007447B4 (en) semiconductor device
DE102016201071B4 (en) semiconductor device
DE10262345B4 (en) Semiconductor device having a silicon carbide layer of a predetermined conductivity type
EP2596532A1 (en) Optoelectronic component
CH663491A5 (en) Electronic circuit module
WO2012107135A1 (en) Trench schottky diode
DE112019001086T5 (en) SEMI-CONDUCTOR DEVICE
DE112016007464B4 (en) Semiconductor device
DE102016115822A1 (en) SEMICONDUCTOR DEVICE WITH A STRUCTURE FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGE
DE112020000206T5 (en) Semiconductor module circuit structure
DE102017209119B4 (en) Semiconductor module and power converter
DE10204438A1 (en) Semiconductor device
DE102020122125A1 (en) Semiconductor module
DE19902462B4 (en) Semiconductor component with chip-on-chip structure
DE10220396B4 (en) Power semiconductor component arrangement
DE102015111479B4 (en) SEMI-CONDUCTOR DEVICE WITH A CLAMPING STRUCTURE
DE112020007026T5 (en) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE
DE112020000717T5 (en) SEMICONDUCTOR COMPONENT
DE112015007185B4 (en) Semiconductor device and method of manufacturing the same
EP1203410B1 (en) Product with semiconductor comprising a schottky contact
DE102021207739A1 (en) METHOD OF PACKAGING A RECTIFIER ARRANGEMENT AND A RECTIFIER ARRANGEMENT
DE102023120097A1 (en) semiconductor device

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee