DE10220396B4 - Power semiconductor component arrangement - Google Patents

Power semiconductor component arrangement Download PDF

Info

Publication number
DE10220396B4
DE10220396B4 DE10220396A DE10220396A DE10220396B4 DE 10220396 B4 DE10220396 B4 DE 10220396B4 DE 10220396 A DE10220396 A DE 10220396A DE 10220396 A DE10220396 A DE 10220396A DE 10220396 B4 DE10220396 B4 DE 10220396B4
Authority
DE
Germany
Prior art keywords
region
power semiconductor
semiconductor component
contact
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10220396A
Other languages
German (de)
Other versions
DE10220396A1 (en
Inventor
Holger Kapels
Roland Dr. Rupp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10220396A priority Critical patent/DE10220396B4/en
Publication of DE10220396A1 publication Critical patent/DE10220396A1/en
Application granted granted Critical
Publication of DE10220396B4 publication Critical patent/DE10220396B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Leistungshalbleiterbauelementanordnung,
– mit mindestens einem Leistungshalbleiterbauelement (10), welches mit einem Halbleiterbereich (20) mit einer vergleichsweise hohen Wärmeleitfähigkeit im Bereich oberhalb von 2 W/K·cm aus Siliziumcarbit (SiC), Galliumnitrid (GaN), Aluminiumnitrid, Diamant, einer Mischung oder einer Verbindung davon ausgebildet ist und welches an oder in einem Oberflächenbereich (20a) mindestens einen Schottkykontaktbereich (30) aufweist, und
– mit mindestens einem Kontakt- und Entwärmungselement (40), an welchem das Leistungshalbleiterbauelement (10) zum Kontaktieren und Entwärmen thermisch und elektrisch kontaktiert ist,
– wobei der Schottkykontaktbereich (30) in direktem elektrischen und mechanischen Kontakt steht mit dem Kontakt- und Entwärmungselement (40) und
– wobei der Metallisierungsbereich (23) des Schottkykontaktbereiches (30) ein Gold-Zinn-Eutektikum aufweist und einen eutektischen Bond bildet, welcher als Verbindungselement (42) zum Kontakt- und Entwärmungselement (40) dient.
Power semiconductor component arrangement,
- With at least one power semiconductor device (10), which with a semiconductor region (20) having a comparatively high thermal conductivity in the range above 2 W / K · cm of silicon carbide (SiC), gallium nitride (GaN), aluminum nitride, diamond, a mixture or a Compound thereof is formed and which on or in a surface region (20a) has at least one Schottky contact region (30), and
- With at least one contact and Entwärmungselement (40) to which the power semiconductor device (10) for contacting and Entwärmmen is thermally and electrically contacted,
- wherein the Schottky contact region (30) is in direct electrical and mechanical contact with the contact and Entwärmungselement (40) and
- wherein the metallization region (23) of the Schottky contact region (30) has a gold-tin eutectic and forms a eutectic bond, which serves as a connecting element (42) to the contact and Entwärmungselement (40).

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft eine Leistungshalbleiterbauelementanordnung.The The invention relates to a power semiconductor device arrangement.

Bei Leistungshalbleiterbauelementanordnungen und insbesondere bei diskreten Hochspannungshalbleiterbauelementen ist mindestens ein Halbleiterbauelement vorgesehen, welches mit einem Halbleiterbereich ausgebildet ist, der seinerseits mindestens einen Oberflächenbereich aufweist. Häufig wird zur Realisierung des Halbleiterbauelements an dem Oberflächenbereich ein Schottkykontaktbereich oder Schottkykontakt ausgebildet. Der in Rede stehende Oberflächenbereich ist dabei derjenige Bereich der Oberfläche des Halbleiterbereichs, auf welchem ein Metallisierungsbereich derart vorgesehen ist, so dass dann an der Grenzfläche zwischem dem Metall und dem Halbleitermaterial des Halbleiterbereichs die Struktur eines Schottkykontakts und mithin der Schottkykontaktbereich ausgebildet ist. Ferner werden häufig bestimmte Maßnahmen getroffen, um eine Entwärmung des Halbleiterbauelements und somit der gesamten Halbleiterbauelementanordnung im Betrieb zu gewährleisten.at Power semiconductor device arrangements and in particular in discrete High voltage semiconductor devices is at least one semiconductor device provided, which is formed with a semiconductor region, which in turn has at least one surface area. Frequently becomes for the realization of the semiconductor device on the surface area a Schottky contact region or Schottky contact is formed. Of the in question surface area is that area of the surface of the semiconductor region, on which a metallization region is provided in such a way that then at the interface between the metal and the semiconductor material of the semiconductor region the structure of a Schottky contact and hence the Schottky contact area is trained. Furthermore, they become common certain measures taken to a heat dissipation the semiconductor device and thus the entire semiconductor device arrangement in To ensure operation.

Dies betrifft zum einen das Material des Halbleiterbereichs selbst, welches dann mit einer hohen Wärmeleitfähigkeit ausgebildet ist. Zur Wärmefortleitung aus dem Bereich des Halbleiterbauelements heraus ist dann ein Kontakt- und Entwärmungselement ausgebildet, an welchem das Halbleiterbauelement zum Kontaktieren und Entwärmen thermisch und elektrisch verbunden ist.This on the one hand relates to the material of the semiconductor region itself, which then with a high thermal conductivity is trained. For heat transfer out of the range of the semiconductor device is then a contact and cooling element formed on which the semiconductor device for contacting and thermally thermally and is electrically connected.

Obwohl diese Maßnahmen zur Entwärmung des Halbleiterbauelements im stationären Lastbetrieb ausreichen mögen, sind es jedoch die Last- oder Leistungsspitzen, welche im dynamischen Betrieb ein lokales Überhitzen des Halbleiterbauelements, gerade nämlich im Bereich des Schottkykontakts, verursachen, so dass die Eigenschaften des Metall-Halbleiterübergangs, also des Schottkykontakts oder Schottkykontaktbereichs aufgrund der thermischen Spitzenlasten verschlechtert werden.Even though these measures for the cooling of the Semiconductor device in the stationary Like load operation, However, there are the load or power peaks, which in dynamic operation local overheating of the semiconductor device, namely in the region of the Schottky contact, so that the properties of the metal-semiconductor junction, so the Schottky contact or Schottky contact area deteriorated due to thermal peak loads become.

Dabei spielen auch thermische Rückkopplungseffekte eine Rolle, wenn der Ohmsche Widerstand des dem Halbleiterbereich zugrunde liegenden Materials ansteigt und dieses Material gleichzeitig zwar eine hohe Wärmeleitfähigkeit besitzt, diese aber in Abhängigkeit von der Dotierstoffkonzentration mit steigender Temperatur absinkt.there also play thermal feedback effects a role when the ohmic resistance of the semiconductor region underlying material and this material at the same time a high thermal conductivity owns, but in dependence decreases from the dopant concentration with increasing temperature.

Die Druckschrift JP 57032676 A betrifft einen Hochleistungs-Galliumarsenidfeldeffekttransistor, der dazu ausgelegt sein soll, bei hohen Frequenzen zu arbeiten. Es ist dabei vorgesehen, Oberflächen von Drain- und Gateelektroden, die mit einem dielektrischen Material versehen sind, zu metallisieren und dann die metallisierten Bereiche zusammen mit einer Sourceelektrode an eine Wärmesenke gleichzeitig anzudrücken. Neben der Sourceelektrode und der Drainelektrode ist dabei die Gateelektrode vom Schottkytyp. Zwischen dem Schottkykontakt und der Wärmesenke ist jedoch ausschließlich ein indirekter mechanischer Anschluss vorgesehen, nämlich über so genannte Anschlusspads.The publication JP 57032676 A relates to a high performance gallium arsenide field effect transistor designed to operate at high frequencies. It is intended to metallize surfaces of drain and gate electrodes provided with a dielectric material, and then to simultaneously press the metallized areas together with a source electrode to a heat sink. Besides the source electrode and the drain electrode, the gate electrode is of the Schottky type. Between the Schottky contact and the heat sink, however, only an indirect mechanical connection is provided, namely via so-called connection pads.

Aus der DE 691 09 525 T2 ist eine Leistungshalbleiteranordnung bekannt, welche durch einen Halbleiterchip und einen Kühlkörper gebildet wird, wobei eine Halbleitervorrichtung, welche von einer ersten Fläche des Chips getragen wird, wenigstens eine Elektrodenmetallisierung enthält, die in Interdigitation mit wenigstens zwei Zähnen angeordnet ist, welche über wenigstens eine metallische Brücke miteinander vereinigt und über deren Luftspalt von der ersten Fläche des Halbleiterchips getrennt sind. Der Chip ist über eine als thermische Senke dienende metallische Brücke zur Entwärmung auf dem Kühlkörper durch Löten angebracht. Die mechanische Befestigung des Chips am Kühlkörper wird durch mehrere Metallisierungen gewährleistet, die sich im äußeren Umfangsbereich des Chips befinden und ihrerseits am Kühlkörper angelötet sind.From the DE 691 09 525 T2 a power semiconductor device is known, which is formed by a semiconductor chip and a heat sink, wherein a semiconductor device, which is supported by a first surface of the chip, at least one electrode metallization, which is arranged in interdigitation with at least two teeth, which at least one metallic bridge united and separated via the air gap of the first surface of the semiconductor chip. The chip is mounted on the heatsink by soldering via a metallic bridge serving as a thermal sink. The mechanical attachment of the chip to the heat sink is ensured by a plurality of metallizations, which are located in the outer peripheral region of the chip and in turn are soldered to the heat sink.

Die DE 198 11 046 A1 betrifft ein elektronisches Bauelement sowie ein Verfahren zur Herstellung dieses elektronischen Bauelements. Das elektronische Bauelement weist eine aktive Schicht aus einem Halbleitermaterial auf, auf welchem eine Schottkykontaktierung aufgebracht ist, die ihrerseits eine aktive Schicht mit einer Grenzflächenschicht aus Silizium besitzt, in welches mindestens eines der Materialien Stickstoff, Kohlenstoff oder Sauerstoff eingebracht ist. Auf der Grenzflächenschicht ist des Weiteren eine dotierte Kontaktschicht vorgesehen.The DE 198 11 046 A1 relates to an electronic component and a method for producing this electronic component. The electronic component has an active layer of a semiconductor material on which a Schottky contact is applied, which in turn has an active layer with an interface layer of silicon, in which at least one of the materials nitrogen, carbon or oxygen is introduced. Furthermore, a doped contact layer is provided on the interface layer.

Der Erfindung liegt die Aufgabe zugrunde, eine Leistungshalbleiterbauelementanordnung zu schaffen, bei welcher im dynamischen Betrieb eine thermische Überlastung des Halbleiterbereichs und des Schottkykontaktbereichs bei besonders hoher mechanisch-thermischer Stabilität weitestgehend vermieden werden kann.Of the Invention is based on the object, a power semiconductor device arrangement to create, in which in thermal operation, a thermal overload of the semiconductor region and the Schottky contact region in particular high mechanical and thermal stability are largely avoided can.

Die Aufgabe wird bei einer Leistungshalbleiterbauelementanordnung erfindungsgemäß durch die Merkmale des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen Leistungshalbleiterbauelementanordnung sind Gegenstand der abhängigen Unteransprüche.The Task is in a power semiconductor device according to the invention by the Characteristics of claim 1 solved. Advantageous developments of the power semiconductor component arrangement according to the invention are the subject of the dependent Dependent claims.

Es wird erfindungsgemäß eine Leistungshalbleiterbauelementanordnung, mit mindestens einem Leistungshalbleiterbauelement, welches mit einem Halbleiterbereich mit einer vergleichsweise hohen Wärmeleitfähigkeit im Bereich oberhalb von 2 W/K·cm aus Siliziumcarbit (SiC), Galliumnitrid (GaN), Aluminiumnit rid, Diamant, einer Mischung oder einer Verbindung davon ausgebildet ist und welches an oder in einem Oberflächenbereich mindestens einen Schottkykontaktbereich aufweist, und mit mindestens einem Kontakt- und Entwärmungselement, an welchem das Leistungshalbleiterbauelement zum Kontaktieren und Entwärmen thermisch und elektrisch kontaktiert ist, wobei der Schottkykontaktbereich in direktem elektrischen und mechanischen Kontakt steht mit dem Kontakt- und Entwärmungselement und wobei der Metallisierungsbereich des Schottkykontaktbereiches ein Gold-Zinn-Eutektikum aufweist und einen eutektischen Bond bildet, welcher als Verbindungselement zum Kontakt- und Entwärmungselement dient, vorgeschlagen.According to the invention, a power semiconductor component arrangement comprising at least one power semiconductor component which has a semiconductor region with a comparatively high thermal conductivity in the range above 2 W / K · cm of silicon carbide (SiC), gallium nitride (GaN), Aluminum nitride, diamond, a mixture or a compound thereof is formed and which has at least one Schottky contact area on or in a surface region, and with at least one contact and Entwärmungselement to which the power semiconductor device for contacting and Entwärmmen is thermally and electrically contacted, wherein the Schottky contact region in direct electrical and mechanical contact with the contact and Entwärmungselement and wherein the metallization region of the Schottky contact region has a gold-tin eutectic and forms a eutectic bond, which serves as a connecting element to the contact and Entwärmungselement proposed.

Der elektrische Kontakt dient der Beaufschlagung des Schottkykontaktbereichs oder Schottkykontakts mit einem Potenzial. Der mechanische Kontakt dient der Entwärmung des am Oberflächenbereich ausgebildeten Schottkykontaktbereichs oder Schottkykontakts.Of the electrical contact serves to act on the Schottky contact area or Schottky contacts with a potential. The mechanical contact serves the heat dissipation of the surface area formed Schottky contact area or Schottky contact.

Durch das mechanische Kontaktieren und das somit bessere Entwärmen des Oberflächenbereichs und mithin des Schottkykontaktbereichs kann dort die maximale Temperatur bei dynamischen Lastspitzen im Vergleich zum Stand der Technik, bei welchem die dem Schottkykontaktbereich abgewandte oder gegenüberliegende Seite des Halbleiterbereichs direkt mit dem Kontakt- und Entwärmungselement kontaktiert ist, maßgeblich gesenkt werden. Dadurch wird eine Verschlechterung der Grenzflächeneigenschaften des Übergangs zwischen Halbleiter und Metall im Schottkykontaktbereich oder Schottkykontakt reduziert oder verhindert.By the mechanical contacting and thus better warming of the surface area and hence the Schottky contact area can there the maximum temperature at dynamic load peaks compared to the prior art, in which the Schottky contact area facing away or opposite Side of the semiconductor region directly with the contact and Entwärmungselement contacted, authoritative be lowered. This will cause deterioration of the interface properties of the transition between semiconductor and metal in the Schottky contact region or Schottky contact reduced or prevented.

Vorteilhafterweise wird das Halbleiterbauelement am Kontakt- und Entwärmungselement angebracht. Dies wird insbesondere in hinsichtlich auf den an oder im Oberflächenbereich ausgebildeten Schottkykontaktbereich oder Schottkykontakt groß- oder ganzflächiger Form realisiert. Dadurch wird erreicht, dass ein besonders inniger Kontakt und damit effektiver Entwärmungsprozess zwischen dem Kontakt- und Entwärmungselement und dem gegen Überhitzungen empfindlichen Schottkykontaktbereich erfolgen kann.advantageously, the semiconductor device is attached to the contact and Entwärmungselement. This is especially in terms of on or at the surface area formed Schottky contact area or Schottky contact large or full-surface shape realized. This ensures that a particularly intimate contact and thus effective cooling process between the contact and Entwärmungselement and against overheating sensitive Schottky contact area can be done.

Bei einer besonders bevorzugten Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung ist es vorgesehen, dass der Schottkykontaktbereich aufweist oder gebildet ist durch ein an oder im Oberflächenbereich des Halbleiterbereichs vorgesehenes und vergleichsweise niedrig dotiertes erstes Dotiergebiet eines vorbestimmten Leitfähigkeitstyps und durch ein sich daran anschließendes und auf dem Oberflächenbereich des Halbleiterbereichs liegendes Metallisierungsgebiet. Durch diese Maßnahme wird der Metall-Halbleiterübergang des Schottkykontaktbereichs oder Schottkykontakts definiert. Das niedrig dotierte Gebiet hat dabei vorzugsweise eine Dotierstoffkonzentration im Bereich von etwa 1015 cm-3 bis etwa 1017 cm-3.In a particularly preferred embodiment of the semiconductor device arrangement according to the invention, it is provided that the Schottky contact region comprises or is formed by a first doping region of a predetermined conductivity type provided at or in the surface region of the semiconductor region and comparatively low doped and by a subsequent and lying on the surface region of the semiconductor region metallization area. By this measure, the metal-semiconductor junction of the Schottky contact region or Schottky contact is defined. The low-doped region preferably has a dopant concentration in the range from about 10 15 cm -3 to about 10 17 cm -3 .

Es ist bei einer weiteren Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung vorgesehen, dass auf der vom Metallisierungsbereich abgewandten Seite des ersten Dotiergebiets ein sich direkt anschließendes zweites Dotiergebiet mit einer vergleichsweise hohen Dotierung des vorbestimmten Leitfähigkeitstyps vorgesehen ist. Das hoch dotierte Gebiet hat dabei vorzugsweise eine Dotierstoffkonzentration im Bereich von etwa 1017 cm-3 bis etwa 1020 cm-3.It is provided in a further embodiment of the semiconductor device arrangement according to the invention that on the side facing away from the metallization region side of the first doping region, a directly adjacent second doping region is provided with a comparatively high doping of the predetermined conductivity type. The highly doped region preferably has a dopant concentration in the range of about 10 17 cm -3 to about 10 20 cm -3 .

Zur Realisierung der verschieden hohen Dotierungen können unterschiedliche Dotierstoffe vorgesehen sein. Es ist jedoch auch gemäß einer weiter bevorzugten Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung möglich und denkbar, denselben Dotierstoff zur Erzeugung der ersten und zweiten Dotiergebiete zu verwenden. Als Dotierstoffe sind denkbar Stickstoff N, Phosphor P oder Kombinationen davon.to Realization of the different levels of doping can be different dopants be provided. However, it is also in accordance with a further preferred embodiment the semiconductor device arrangement according to the invention possible and conceivable, the same dopant for producing the first and to use second doping regions. As dopants are conceivable Nitrogen N, phosphorus P or combinations thereof.

Das erste Dotiergebiet besitzt zur Realisierung des Schottkykontaktbereichs eine vergleichsweise geringe Materialstärke, insbesondere im Bereich von etwa 3 μm bis etwa 20 μm. Alternativ oder zusätzlich besitzt das zweite Dotiergebiet eine vergleichsweise hohe Materialstärke, insbesondere im Bereich von etwa 100 μm bis etwa 500 μm. Bei einer Weiterbildung verhalten sich die Materialstärken des ersten Dotiergebiets und des zweiten Dotiergebiets wie etwa 1:78.The first doping region has to realize the Schottky contact region a comparatively low material thickness, in particular in the area of about 3 microns to about 20 microns. Alternatively or in addition the second doping region has a comparatively high material thickness, in particular in the range of about 100 microns to about 500 microns. In a further development, the material thicknesses of the first behave Doping region and the second doping region such as 1:78.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung ist das Bauelement als Schottkydiode, MOSFET, Junction-Barrierediode, Merged-PIN-Diode ausgebildet. Es ist aber eine Mehrzahl oder Kombination dieser Bauelemente denkbar.at a preferred embodiment the semiconductor device arrangement according to the invention is the device as a Schottky diode, MOSFET, junction barrier diode, Merged PIN diode formed. But it is a plural or combination these components conceivable.

Der Halbleiterbereich und/oder das Halbleiterbauelement selbst können als Chip ausgebildet sein.Of the Semiconductor region and / or the semiconductor device itself can as Chip be formed.

Es ist ferner in vorteilhafter Weise vorgesehen, dass als Kontakt- und Entwärmungselement oder als Teil davon mindestens ein Gehäusegrundelement, eine Gehäusegrundplatte und insbesondere ein Leadframe ausgebildet ist.It Furthermore, it is advantageously provided that as contact and Entwärmungselement or as part of at least one housing base element, a housing base plate and in particular a leadframe is formed.

Ferner ist zur Verbindung des Halbleiterbauelements mit dem Kontakt- und Entwärmungselement ein Verbindungselement vorgesehen, insbesondere ein Lot und/oder insbesondere als Teil des Gehäusegrundelements, der Gehäusegrundplatte und insbesondere des Leadframes.Further is for connecting the semiconductor device with the contact and Entwärmungselement a connecting element provided, in particular a solder and / or in particular as part of the housing base element, the housing base plate and especially the leadframe.

Ferner ist gegebenenfalls eine Gehäuseeinrichtung vorgesehen, insbesondere in Form oder mit einer Vergussmasse, welches das Halbleiterbauelement und das Kontakt- und Entwärmungselement zumindest zum Teil umschließt und/oder einbettet.Further is optionally a housing device provided, in particular in the form or with a potting compound, which the semiconductor device and the contact and Entwärmungselement at least partially encloses and / or embeds.

Vorzugsweise ist die erfindungsgemäße Halbleiterbauelementanordnung für den Betrieb im Hochspannungsbereich und/oder im Hochleistungsbereich ausgebildet.Preferably is the semiconductor device arrangement according to the invention for the Operation in the high voltage range and / or in the high power range educated.

Im Sinne der Erfindung ist es vorgesehen, dass das Material des Halbleiterbereichs eine hohe Wärmeleitfähigkeit im Bereich oberhalb von etwa 2 W/K·cmaufweist, insbesondere bei Raumtemperatur.For the purposes of the invention, it is provided that the material of the semiconductor region has a high thermal conductivity in the range above approximately 2 W / K · cm especially at room temperature.

Anstelle eines separaten Kontakt- und Entwärmungselements im Sinne eines Gehäusegrundelements, einer Gehäusegrundplatte oder eines Leadframes kann in vorteilhafter Weise als Kontakt- und Entwärmungselement auch eine Platine vorgesehen sein, wobei die Oberfläche des Metallisierungsbereichs des Schottkykontaktbereichs in dem gegebenenfalls vorgesehenen Gehäuseelement oder der gegebenenfalls vorgesehenen Gehäuseeinrichtung als freibleibende Oberfläche für eine Kontaktierung auf der Platine in SMD-Technik vorliegt. Dies hat den Vorteil, dass die bei thermischen und elektrischen Wechsellasten auftretenden hohen thermo-mechanischen Spannungen, insbesondere aufgrund der hohen thermischen Gradienten oder Temperaturgradienten, erfindungsgemäß reduziert werden können.Instead of a separate contact and Entwärmungselements in the sense of Housing base element, a housing base plate or a leadframe can advantageously as a contact and Entwärmungselement also be provided a board, the surface of the Metallization region of Schottkykontaktbereichs in the optionally provided housing element or the optionally provided housing device as a non-binding surface for one Contacting on the board in SMD technology is present. this has the advantage that with thermal and electrical alternating loads occurring high thermo-mechanical stresses, in particular due to high thermal gradients or temperature gradients, reduced according to the invention can be.

Diese und weitere Aspekte der vorliegenden Erfindung werden auch durch die nachstehenden Bemerkungen weiter erläutert:
Werden vertikale Hochspannungs-Halbleiterbauelemente mit kurzen Strompulsen belastet, so entsteht die abzuführende Verlustwärme im Allgemeinen nicht gleichmäßig über den Chip verteilt, sondern an der Halbleiteroberfläche, wo sich die niedrig dotierte Schicht befindet, die die geforderte Sperrspannung aufnimmt.
These and other aspects of the present invention are further illustrated by the following remarks:
If vertical high-voltage semiconductor components are loaded with short current pulses, the dissipated heat loss is generally not distributed uniformly over the chip, but rather on the semiconductor surface, where the low-doped layer is located, which receives the required blocking voltage.

Werden dicke Substrate verwendet, so muss die Verlustwärme über einen weiten Bereich zur Chiprückseite transportiert werden, von wo sie dann ins Gehäuse abgeführt wird. Gerade bei Bauelementen mit grosser Durchbruchfeldstärke wie z.B. Dioden aus Siliziumkarbid oder Galliumnitrid ist das Verhältnis der Dicke der aktiven Schicht als Wärmequelle zur gesamten Chipdicke besonders klein. Besonders im Fall unipolarer Bauelemente führt dies bei Belastung mit kurzen Strompulsen zu einer starken Überhöhung der Oberflächentemperatur und reduziert damit die Überstrombelastbarkeit der Struktur. In diesem Fall steigt der elektrische Widerstand der niedrig n-dotierten Driftzone mit zunehmender Temperatur bei gleichzeitig sinkender Wärmeleitfähigkeit stark an, wobei ersterer proportional zu T2'5 steigt. Damit kann es bei Überstrombelastung zu einer Zerstörung des Bauelements durch thermisches Rückkoppeln oder thermisches Feedback kommen.If thick substrates are used, the heat loss must be transported over a wide area to the back of the chip, from where it is then led away into the housing. Especially in devices with a large breakdown field strength, such as diodes of silicon carbide or gallium nitride, the ratio of the thickness of the active layer as a heat source to the total chip thickness is particularly small. Especially in the case of unipolar components, this leads to a strong increase in the surface temperature under load with short current pulses and thus reduces the over-current capability of the structure. In this case, the electrical resistance of the low n-doped drift zone increases sharply with increasing temperature with simultaneously decreasing thermal conductivity, the former increasing in proportion to T 2 ' 5 . This can lead to destruction of the device by thermal feedback or thermal feedback at overcurrent load.

Bisher konnten eine ausreichende Entwärmung und damit eine höhere Überstromtragfähigkeit bei SiC-Bauelementen nur durch eine größere Chipfläche gewährleistet werden. Da dieses aufgrund hoher Grundmaterialkosten jedoch gerade bei Bauelementen aus Siliziumkarbid nicht erwünscht ist, muss das Bauelement konventionell durch externe Beschaltung bzw. Änderungen in der Ansteuerung vor hohen Oberströmen geschützt werden. Dies ist bei vielen Anwendungen nur begrenzt möglich und schränkt die Designfreiheit ein.So far could have a sufficient heat dissipation and thus a higher overcurrent carrying capacity SiC components are guaranteed only by a larger chip area. Because of this due to high base material costs but especially for components made of silicon carbide not desired is, the device must be conventional by external wiring or changes be protected in the control against high currents. This is with many Applications only limited possible and limits the design freedom.

Bei der vorliegenden Erfindung wird unter anderem eine geänderte Montagetechnik vorgeschlagen, bei der das Bauelement mit der Bauelementoberseite und nicht wie bisher mit der Chiprückseite montiert wird. Damit wird der kürzest mögliche Abstand der Wärmequelle zur Gehäusegrundplatte als Wärmesenke erreicht und die Überstromtragfähigkeit der Bauelemente durch verbesserte Kühlbedingungen massiv erhöht. Hierzu ist der Einsatz einer lötbaren Chipvorderseite notwendig.at The present invention is, inter alia, a modified assembly technique proposed in which the device with the component top and not as previously mounted with the back of the chip. In order to will be the shortest possible distance the heat source to the housing base plate as heat sink reached and the overcurrent carrying capacity the components massively increased by improved cooling conditions. For this is the use of a solderable Chip front necessary.

Bei einem Bauelement mit der in dieser Erfindung vorgeschlagenen Montage und unter ansonsten identischer elektrischer Belastung ergibt sich, dass gegenüber der herrkömmlichen Montagetechnik die Maximaltemperatur des Bauelements deutlich abgesenkt ist. Der Ort der Maximaltemperatur verlagert sich dabei von der Oberfläche in das Volumen. Diese Verlagerung ist besonders vorteilhaft, weil der Metall-Halbleiterübergang bei Schottkydioden oder die Oxidschicht bei MOS-Bauelementen bereits bei vergleichsweise niedrigen Temperaturen degradieren können. Im Halbleitervolumen jedoch kann SiC problemlos Temperaturen im Bereich von 600°C verkraften, ohne beschädigt zu werden.at a component with the assembly proposed in this invention and under otherwise identical electrical load results that across from the traditional man Assembly technology significantly lowered the maximum temperature of the device is. The location of the maximum temperature shifts from the surface in the volume. This shift is particularly beneficial because the metal-semiconductor junction in Schottky diodes or the oxide layer in MOS devices already can degrade at relatively low temperatures. in the Semiconductor volume, however, can easily handle SiC temperatures in the range of 600 ° C cope without being damaged to become.

Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsformen der Erfindung näher erläutert.following the invention with reference to a schematic drawing on the Basis of preferred embodiments the invention explained in more detail.

1 zeigt in geschnittener Seitenansicht eine bevorzugte Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung. 1 shows a sectional side view of a preferred embodiment of the semiconductor device arrangement according to the invention.

2 zeigt in geschnittener Seitenansicht eine herkömmliche Halbleiterbauelementanordnung. 2 shows a sectional side view of a conventional semiconductor device arrangement.

3 zeigt einen Graphen, in welchem verschiedene Temperaturverläufe dargestellt sind, welche beim Betrieb einer erfindungsgemäßen Halbleiterbauelementanordnung erhalten werden. 3 shows a graph in which various temperature curves are shown, which in the operation of a Halblei invention terbauelementanordnung be obtained.

4 zeigt einen Graphen, welcher Temperaturverläufe bei herkömmlichen Bauelementanordnungen darstellt. 4 shows a graph illustrating temperature profiles in conventional device arrangements.

5 zeigt einen Graphen, welcher die Tiefenabhängigkeit der Gittertemperatur bei einer herkömmlichen Halbleiterbauelementanordnung darstellt. 5 FIG. 10 is a graph showing the depth dependence of the grating temperature in a conventional semiconductor device arrangement. FIG.

1 zeigt in geschnittener Seitenansicht eine erste Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung 1. 1 shows a sectional side view of a first embodiment of the semiconductor device arrangement according to the invention 1 ,

Im Bereich eines Gehäuseelements 50, welches in der Ausführungsform der 1 schematisch als Vergussmasse angedeutet ist, sind ein Halbleiterbauelement 10 sowie ein Kontakt- und Entwärmungselement 40 vorgesehen. Das Halbleiterbauelement 10 besteht aus einem Halbleiterbereich 20, welcher in der in 1 dargestellten Ausführungsform aus Siliziumkarbid SiC besteht und sich in ein erstes Dotiergebiet 22 mit einer vergleichsweise niedrigen n-Dotierstoffkonzentration, also mit n--Dotierung von vergleichsweise geringer Schichtdicke und in ein zweites Dotiergebiet 21 mit vergleichsweise hoher n-Dotierstoffkonzentration, also mit n+-Dotierung von vergleichsweise hoher Schichtdicke untergliedert, so dass das erste Dotiergebiet 22 im Oberflächenbereich 20a des Halbleiterbereichs 20 ausgebildet ist. Auf der vom zweiten Dotiergebiet 21 abgewandten Oberfläche des ersten Dotiergebiets 22 ist eine Metallisierungsschicht 23 oder ein Metallisierungsgebiet 23 vorgesehen. Durch den Übergang von der Metallisierungsschicht 23 zum ersten oder n--Dotierungsgebiet 22 wird der erfindungsgemäß vorgesehene Schottkykontaktbereich 30 oder Schottkykontakt 30 realisiert.In the area of a housing element 50 , which in the embodiment of the 1 is schematically indicated as potting compound, are a semiconductor device 10 and a contact and Entwärmungselement 40 intended. The semiconductor device 10 consists of a semiconductor region 20 , which in the in 1 illustrated embodiment of silicon carbide SiC and is in a first doping region 22 with a comparatively low n-dopant concentration, ie with n - doping of comparatively small layer thickness and in a second doping region 21 with comparatively high n-dopant concentration, that is to say with n + doping of comparatively high layer thickness, so that the first doping region 22 in the surface area 20a of the semiconductor region 20 is trained. On the second doping area 21 remote surface of the first doping region 22 is a metallization layer 23 or a metallization area 23 intended. Through the transition from the metallization layer 23 to the first or n - doping area 22 is the inventively provided Schottky contact area 30 or Schottky contact 30 realized.

Zur elektrischen Kontaktierung und zur möglichst effektiven Entwärmung übermechanischen Kontakt ist die vom sonstigen Halbleiterbereich 20 abgewandte Oberfläche 30a des Metallisierungsgebiets 23 des Schottkykontaktbereichs 30 flächenartig über ein Verbindungselement oder Verbindungsbereich 42 direkt an das Kontakt- und Entwärmungselement 40 angebunden, so dass im Betrieb die im Übergangsbereich zwischen Metallisierungsgebiet 23 und erstem Dotierungsgebiet 22 anfallende Wärme direkt an das Kontakt- und Entwärmungselement 40 und mithin an das einbettende Gehäuseelement 50 abgegeben werden kann, so dass der Schottkykontaktbereich 30 im Hinblick auf thermische Spitzenlasten im dynamischen Betrieb entlastet wird.For electrical contacting and the most effective possible cooling heat-mechanical contact is that of the other semiconductor sector 20 remote surface 30a of the metallization area 23 of the Schottky contact area 30 planar over a connecting element or connection area 42 directly to the contact and cooling element 40 Tied, so that in the operation in the transition area between metallization 23 and first doping area 22 accumulating heat directly to the contact and Entwärmungselement 40 and consequently to the embedding housing element 50 can be discharged, so that the Schottky contact area 30 is relieved in terms of thermal peak loads in dynamic operation.

Zur abschließenden Kontaktierung ist auf der dem Metallisierungsgebiet 23 gegenüberliegenden Oberfläche 20b des Halbleiterbereichs 20 ein weiterer Anschluss 60 vorgesehen, so dass in der in 1 gezeigten Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung 1 eine in einem Gehäuseelement 50 vorgesehene Schottkydiode ausgebildet ist.For final contact is on the metallization 23 opposite surface 20b of the semiconductor region 20 another connection 60 provided so that in the in 1 shown embodiment of the semiconductor device arrangement according to the invention 1 one in a housing element 50 provided Schottky diode is formed.

Im Gegensatz zu dem in 1 gezeigten erfindungsgemäßen Vorgehen zeigt 2 praktisch das gleiche Bauelement, nämlich eine in einem Gehäuseelement 50 vorgesehene Schottkydiode, aber in herkömmlicher Bauweise, bei welcher der Schottkykontaktbereich 30, welcher auch hier gebildet wird von einem Übergang zwischen einem Metallisierungsgebiet 23 und einem ersten Dotierungsgebiet 22 niedriger Dotierung, nicht in direktem Kontakt steht mit dem auch hier vorgesehenen Kontakt- und Entwärmungselement 40, sondern mit dem weiteren Kontakt 60. Im Betrieb der herkömmlichen Anordnung gemäß 2 muss zur Entwärmung des Schottkykontaktbereichs 30 daher die Wärme über die gesamte Schichtdicke des Halbleiterbereichs 20 an das Kontakt- und Entwärmungselement 40 übertragen werden. Im stationären Betrieb und bei mäßiger Last ist dies aufgrund der Ausgestaltung des Halbleiterbereichs 20 mit einem Material hoher Wärmeleitfähigkeit, zum Beispiel aus Siliziumkarbid SiC, unproblematisch. Im dynamischen Betrieb jedoch treten elektrische und mithin thermische Spitzenlasten lokal und in sehr kurzen Zeiträumen auf, so dass selbst die hohe Wärmeleitfähigkeit des dem Halbleiterbereich 20 zugrunde liegenden Materials nicht ausreichend ist, eine thermische Überlastung des Schottkykontaktbereichs 30 zu verhindern.Unlike the in 1 shows inventive approach shown 2 practically the same component, namely one in a housing element 50 provided Schottky diode, but in a conventional construction, in which the Schottky contact area 30 which is also formed here by a transition between a metallization region 23 and a first doping region 22 low doping, not in direct contact with the contact and Entwärmungselement also provided here 40 but with further contact 60 , In operation of the conventional arrangement according to 2 must be used to heat the Schottky contact area 30 therefore the heat over the entire layer thickness of the semiconductor region 20 to the contact and Entwärmungselement 40 be transmitted. In stationary operation and under moderate load, this is due to the design of the semiconductor region 20 with a material of high thermal conductivity, for example of silicon carbide SiC, unproblematic. In dynamic operation, however, electrical and thus thermal peak loads occur locally and in very short periods, so that even the high thermal conductivity of the semiconductor region 20 Underlying material is insufficient, a thermal overload of the Schottky contact area 30 to prevent.

Dabei spielt auch die Problematik des sogenannten thermischen Feedback oder der thermischen Rückkopplung eine maßgebliche Rolle. Mit steigender Temperatur T, hier und im Folgenden in Kelvin angegeben, verhält sich nämlich die elektrische Leitfähigkeit wie 1/T2'5, das heißt, die elektrische Leitfähigkeit sinkt mehr als reziprok quadratisch mit steigender Temperatur T. Gleichzeitig sinkt mit steigender Temperatur aber auch die Wärmeleitfähigkeit, so dass hier auch die produzierte Wärme verbleibt, was wiederum eine Temperaturerhöhung und mithin ein weiteres Absenken der Wärmeleitfähigkeit erzwingt. Insgesamt gesehen schaukelt sich somit im dynamischen Betrieb bei einer herkömmlichen Halbleiterbauelementanordnung die thermische Belastung im Bereich des Schottkykontakts 30 auf und führt gegebenenfalls zu dessen Verschlechterung oder gar Zerstörung.The problem of so-called thermal feedback or thermal feedback also plays a decisive role. With rising temperature T, here and in the following in Kelvin given, behaves namely the electrical conductivity as 1 / T 2 ' 5 , that is, the electrical conductivity decreases more than reciprocally quadratic with increasing temperature T. At the same time sinks with increasing temperature but also the thermal conductivity, so that here also the heat produced remains, which in turn forces an increase in temperature and thus a further lowering of the thermal conductivity. Overall, therefore, the dynamic load in the region of the Schottky contact rocks during dynamic operation in a conventional semiconductor device arrangement 30 and possibly leads to its deterioration or even destruction.

Zum besseren Vergleich zeigen die 3 und 4 Graphen der Temperatur im Bereich des Schottkykontakts 30 in Abhängigkeit von der Stromstärke des applizierten Strompulses. Dargestellt sind jeweils die für den Temperaturverlauf maßgeblichen minimalen Temperaturen Tmin, maximalen Temperaturen Tmax sowie mittleren Temperaturen Tave. Deutlich zu erkennen ist, dass insbesondere die maximal auftretenden Temperaturen Tmax bei der erfindungsgemäßen Halbleiterbauelementanordnung der 1 gegenüber der herkömmlichen Halbleiterbauelementanordnung gemäß 2 stark abgesenkt sind, wie das in den 3 und 4 dargestellt ist. Ein ähnliches, wenn auch nicht so drastisches Verhalten ergibt sich für die gemittelten Temperaturen Tave und für die minimalen Temperaturen Tmin. Im Endergebnis ergeben sich also eine bessere Entwärmung und somit eine weniger starke thermische Belastung des Schottkykontaktbereichs 30 bei der erfindungsgemäßen Halbleiterbauelementanordnung im Vergleich zur herkömmlichen Halbleiterbauelementanordnung.For a better comparison show the 3 and 4 Graphene of the temperature in the Schottky contact area 30 depending on the current intensity of the applied current pulse. In each case, the minimum temperatures T min , maximum temperatures T max and average temperatures T ave relevant for the temperature profile are shown. It can be clearly seen that in particular the maximum occurring temperatures T max in the semiconductor device arrangement of the invention 1 compared to the conventional semiconductor device arrangement according to 2 are greatly lowered, like that in the 3 and 4 is shown. A similar, although not so drastic behavior results for the averaged temperatures T ave and for the minimum temperatures T min . The final result is a better heat dissipation and thus a lower thermal load of the Schottky contact area 30 in the semiconductor device arrangement according to the invention in comparison to the conventional semiconductor device arrangement.

5 zeigt in Form eines weiteren Graphen die Abhängigkeit der Gittertemperatur des Materials des Halbleiterbereichs 20 der in 2 dargestellten herkömmlichen Halbleiterbauelementanordnung 100 als Funktion der Tiefe im Halbleiterbereich 20. Es wird deutlich, dass im Bereich der Oberfläche 20a des Halbleiterbereichs 20 und somit direkt im Bereich des Über gangs zwischen dem Metallisierungsgebiet 23 und dem niedrig dotierten Gebiet 22 Temperaturen von über 700 Kelvin, also von über 400°C auftreten können. 5 shows in the form of another graph, the dependence of the grating temperature of the material of the semiconductor region 20 the in 2 illustrated conventional semiconductor device arrangement 100 as a function of depth in the semiconductor region 20 , It becomes clear that in the area of the surface 20a of the semiconductor region 20 and thus directly in the region of the transition between the metallization area 23 and the low-doped area 22 Temperatures of over 700 Kelvin, so can occur from over 400 ° C.

Die Erfindung findet insbesondere Anwendung bei Hochspannungs- und/oder Hochleistungshalbleiterbauelementanordnungen.The Invention finds particular application in high voltage and / or High power semiconductor component arrangements.

Claims (9)

Leistungshalbleiterbauelementanordnung, – mit mindestens einem Leistungshalbleiterbauelement (10), welches mit einem Halbleiterbereich (20) mit einer vergleichsweise hohen Wärmeleitfähigkeit im Bereich oberhalb von 2 W/K·cm aus Siliziumcarbit (SiC), Galliumnitrid (GaN), Aluminiumnitrid, Diamant, einer Mischung oder einer Verbindung davon ausgebildet ist und welches an oder in einem Oberflächenbereich (20a) mindestens einen Schottkykontaktbereich (30) aufweist, und – mit mindestens einem Kontakt- und Entwärmungselement (40), an welchem das Leistungshalbleiterbauelement (10) zum Kontaktieren und Entwärmen thermisch und elektrisch kontaktiert ist, – wobei der Schottkykontaktbereich (30) in direktem elektrischen und mechanischen Kontakt steht mit dem Kontakt- und Entwärmungselement (40) und – wobei der Metallisierungsbereich (23) des Schottkykontaktbereiches (30) ein Gold-Zinn-Eutektikum aufweist und einen eutektischen Bond bildet, welcher als Verbindungselement (42) zum Kontakt- und Entwärmungselement (40) dient.Power semiconductor component arrangement, - with at least one power semiconductor component ( 10 ), which is provided with a semiconductor region ( 20 ) is formed with a comparatively high thermal conductivity in the range above 2 W / K · cm of silicon carbide (SiC), gallium nitride (GaN), aluminum nitride, diamond, a mixture or a compound thereof and which on or in a surface region ( 20a ) at least one Schottky contact area ( 30 ), and - with at least one contact and Entwärmungselement ( 40 ) on which the power semiconductor component ( 10 ) is thermally and electrically contacted for contacting and de-heating, - the Schottky contact region ( 30 ) in direct electrical and mechanical contact with the contact and Entwärmungselement ( 40 ) and - the metallization region ( 23 ) of the Schottky contact area ( 30 ) has a gold-tin eutectic and forms a eutectic bond, which serves as a connecting element ( 42 ) to contact and Entwärmungselement ( 40 ) serves. Leistungshalbleiterbauelementanordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Leistungshalbleiterbauelement (10) am Kontakt- und Entwärmungselement (40) angebracht ist, und zwar in in Bezug auf den an oder im Oberflächenbereich (20a) ausgebildeten Schottkykontaktbereich (30) ganzflächiger Form.Power semiconductor component arrangement according to claim 1, characterized in that the power semiconductor component ( 10 ) on the contact and Entwärmungselement ( 40 ), in relation to the surface or at the surface ( 20a ) formed Schottky contact area ( 30 ) full-surface shape. Leistungshalbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Schottkykontaktbereich (30) aufweist oder gebildet wird durch ein am oder im Oberflächenbereich (20a) des Halbleiterbereichs (20) vorgesehenes vergleichsweise niedrig dotiertes erstes Dotiergebiet (22) mit einer Dotierkonzentrati on im Bereich von etwa 1015 cm-3 bis etwa 1017 cm-3 eines vorbestimmten Leitfähigkeitstyps und durch ein sich daran anschließendes und auf dem Oberflächenbereich (20a) liegendes Metallisierungsgebiet (23).Power semiconductor component arrangement according to one of the preceding claims, characterized in that the Schottky contact region ( 30 ) or is formed by a on or in the surface area ( 20a ) of the semiconductor region ( 20 ) provided comparatively low doped first doping region ( 22 ) having a doping concentration in the range of about 10 15 cm -3 to about 10 17 cm -3 of a predetermined conductivity type and by a subsequent and on the surface area ( 20a ) lying metallization area ( 23 ). Leistungshalbleiterbauelementanordnung nach Anspruch 3, dadurch gekennzeichnet, dass auf der vom Metallisierungsbereich (23) abgewandten Seite des ersten Dotiergebiets (22) ein sich direkt anschließendes zweites Dotiergebiet (21) mit einer vergleichsweise hohen Dotierstoffkonzentration des vorbestimmten Leitfähigkeitstyps (n+, p+) vorgesehen ist mit einer Dotierkonzentration im Bereich von etwa 1017 cm-3 bis etwa 1020 cm-3.Power semiconductor component arrangement according to claim 3, characterized in that on the metallization region ( 23 ) facing away from the first doping region ( 22 ) a directly adjoining second doping region ( 21 ) having a comparatively high dopant concentration of the predetermined conductivity type (n + , p + ) is provided with a doping concentration in the range of about 10 17 cm -3 to about 10 20 cm -3 . Leistungshalbleiterbauelementanordnung nach Anspruch 4, dadurch gekennzeichnet, dass zur Dotierung des ersten und des zweiten Dotiergebiets (22, 21) derselbe Dotierstoff oder unterschiedliche Dotierstoffe vorgesehen sind, insbesondere Stickstoff, Phosphor oder eine Kombination davon.Power semiconductor component arrangement according to claim 4, characterized in that for doping the first and the second doping region ( 22 . 21 ) the same dopant or different dopants are provided, in particular nitrogen, phosphorus or a combination thereof. Leistungshalbleiterbauelementanordnung nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, – dass das erste Dotiergebiet (22) als Driftzonengebiet (22) eine vergleichsweise geringe Materialstärke aufweist im Bereich von etwa 3 μm bis etwa 20 μm und – dass das zweite Dotiergebiet (21) eine vergleichsweise hohe Materialstärke aufweist im Bereich von etwa 100 μm bis etwa 500 μm.Power semiconductor component arrangement according to one of claims 4 or 5, characterized in that - the first doping region ( 22 ) as a drift zone area ( 22 ) has a comparatively low material thickness in the range from about 3 μm to about 20 μm and that the second doping region ( 21 ) has a comparatively high material thickness in the range of about 100 microns to about 500 microns. Leistungshalbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Leistungshalbleiterbauelement (10) mindestens eine Schottkydiode, einen MOSFET, eine Junction-Barrierendiode, eine Merged-PIN-Diode oder eine Mehrzahl oder Kombination davon aufweist oder bildet.Power semiconductor component arrangement according to one of the preceding claims, characterized in that the power semiconductor component ( 10 ) comprises or forms at least one Schottky diode, a MOSFET, a junction barrier diode, a merged PIN diode or a plurality or combination thereof. Leistungshalbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Leistungshalbleiterbauelement (10) als Chip ausgebildet ist.Power semiconductor component arrangement according to one of the preceding claims, characterized in that the power semiconductor component ( 10 ) is designed as a chip. Leistungshalbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zur Verbindung des Leistungshalbleiterbauelements (10) mit dem Kontakt- und Entwärmungselement (40) mindestens ein Verbindungselement (42) vorgesehen ist in Form eines Lots.Power semiconductor component arrangement according to one of the preceding claims, characterized in that for the connection of the power semiconductor device ( 10 ) with the contact and Entwärmungselement ( 40 ) at least one connecting element ( 42 ) is provided in the form of a lot.
DE10220396A 2002-05-07 2002-05-07 Power semiconductor component arrangement Expired - Fee Related DE10220396B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10220396A DE10220396B4 (en) 2002-05-07 2002-05-07 Power semiconductor component arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10220396A DE10220396B4 (en) 2002-05-07 2002-05-07 Power semiconductor component arrangement

Publications (2)

Publication Number Publication Date
DE10220396A1 DE10220396A1 (en) 2003-11-27
DE10220396B4 true DE10220396B4 (en) 2007-08-23

Family

ID=29285177

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10220396A Expired - Fee Related DE10220396B4 (en) 2002-05-07 2002-05-07 Power semiconductor component arrangement

Country Status (1)

Country Link
DE (1) DE10220396B4 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724579A (en) * 1980-07-22 1982-02-09 Mitsubishi Electric Corp Infrared detector
JPS5732676A (en) * 1980-08-06 1982-02-22 Mitsubishi Electric Corp High power gaas field effect transistor
JPS61161760A (en) * 1985-01-10 1986-07-22 Matsushita Electronics Corp Manufacture of semiconductor device
DE69109525T2 (en) * 1990-03-09 1995-09-21 Thomson Csf Semiconducteurs Power semiconductor arrangement.
EP0726642A1 (en) * 1995-02-08 1996-08-14 AT&T Corp. High frequency surface mount transformer-diode power module
DE19811046A1 (en) * 1997-05-13 1998-11-19 Kohn Erhard Prof Dr Ing Electronic device with Schottky contact

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724579A (en) * 1980-07-22 1982-02-09 Mitsubishi Electric Corp Infrared detector
JPS5732676A (en) * 1980-08-06 1982-02-22 Mitsubishi Electric Corp High power gaas field effect transistor
JPS61161760A (en) * 1985-01-10 1986-07-22 Matsushita Electronics Corp Manufacture of semiconductor device
DE69109525T2 (en) * 1990-03-09 1995-09-21 Thomson Csf Semiconducteurs Power semiconductor arrangement.
EP0726642A1 (en) * 1995-02-08 1996-08-14 AT&T Corp. High frequency surface mount transformer-diode power module
DE19811046A1 (en) * 1997-05-13 1998-11-19 Kohn Erhard Prof Dr Ing Electronic device with Schottky contact

Also Published As

Publication number Publication date
DE10220396A1 (en) 2003-11-27

Similar Documents

Publication Publication Date Title
EP1817799B1 (en) Semiconductor device and rectifier arrangement
DE102016104256B3 (en) Wide band gap semiconductor device having transistor cells and compensation structure
DE102012200329B4 (en) Semiconductor arrangement with a heatspreader and method for producing a semiconductor device
DE102016201071B4 (en) semiconductor device
DE10262345B4 (en) Semiconductor device having a silicon carbide layer of a predetermined conductivity type
DE102018114591B4 (en) TRANSISTOR COMPONENT
DE102010027679A1 (en) Optoelectronic component
DE102016115822A1 (en) SEMICONDUCTOR DEVICE WITH A STRUCTURE FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGE
CH663491A5 (en) Electronic circuit module
DE102014101591A1 (en) Power transistor assembly and thus provided assembly
DE102011014584A1 (en) Connection carrier for semiconductor chips and semiconductor device
DE102014105790B4 (en) Semiconductor device with electrostatic discharge protection structure
DE112020000206T5 (en) Semiconductor module circuit structure
DE112020000717T5 (en) SEMICONDUCTOR COMPONENT
DE112019002922T5 (en) SEMI-CONDUCTOR DEVICE
DE10324751B4 (en) Method for producing a semiconductor structure with a semiconductor substrate and semiconductor structure produced by this method
DE112020002845T5 (en) SEMICONDUCTOR DEVICE
DE19902462B4 (en) Semiconductor component with chip-on-chip structure
DE102015111479B4 (en) SEMI-CONDUCTOR DEVICE WITH A CLAMPING STRUCTURE
DE10220396B4 (en) Power semiconductor component arrangement
DE112022000183T5 (en) SEMICONDUCTOR COMPONENT
DE102016115821B4 (en) SEMICONDUCTOR DEVICE HAVING AN ELECTROSTATIC DISCHARGE PROTECTION STRUCTURE
DE19835265B4 (en) Power component in a housing
WO2016142372A1 (en) Power semiconductor module with improved bonding connection structure
DE19732439B4 (en) Power semiconductor component on heat sink

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee