DE10220396B4 - Power semiconductor component arrangement - Google Patents
Power semiconductor component arrangement Download PDFInfo
- Publication number
- DE10220396B4 DE10220396B4 DE10220396A DE10220396A DE10220396B4 DE 10220396 B4 DE10220396 B4 DE 10220396B4 DE 10220396 A DE10220396 A DE 10220396A DE 10220396 A DE10220396 A DE 10220396A DE 10220396 B4 DE10220396 B4 DE 10220396B4
- Authority
- DE
- Germany
- Prior art keywords
- region
- power semiconductor
- semiconductor component
- contact
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Leistungshalbleiterbauelementanordnung,
– mit mindestens
einem Leistungshalbleiterbauelement (10), welches mit einem Halbleiterbereich
(20) mit einer vergleichsweise hohen Wärmeleitfähigkeit im Bereich oberhalb
von 2 W/K·cm
aus Siliziumcarbit (SiC), Galliumnitrid (GaN), Aluminiumnitrid,
Diamant, einer Mischung oder einer Verbindung davon ausgebildet
ist und welches an oder in einem Oberflächenbereich (20a) mindestens
einen Schottkykontaktbereich (30) aufweist, und
– mit mindestens
einem Kontakt- und Entwärmungselement
(40), an welchem das Leistungshalbleiterbauelement (10) zum Kontaktieren
und Entwärmen
thermisch und elektrisch kontaktiert ist,
– wobei der Schottkykontaktbereich
(30) in direktem elektrischen und mechanischen Kontakt steht mit
dem Kontakt- und Entwärmungselement
(40) und
– wobei
der Metallisierungsbereich (23) des Schottkykontaktbereiches (30)
ein Gold-Zinn-Eutektikum aufweist und einen eutektischen Bond bildet,
welcher als Verbindungselement (42) zum Kontakt- und Entwärmungselement
(40) dient.Power semiconductor component arrangement,
- With at least one power semiconductor device (10), which with a semiconductor region (20) having a comparatively high thermal conductivity in the range above 2 W / K · cm of silicon carbide (SiC), gallium nitride (GaN), aluminum nitride, diamond, a mixture or a Compound thereof is formed and which on or in a surface region (20a) has at least one Schottky contact region (30), and
- With at least one contact and Entwärmungselement (40) to which the power semiconductor device (10) for contacting and Entwärmmen is thermally and electrically contacted,
- wherein the Schottky contact region (30) is in direct electrical and mechanical contact with the contact and Entwärmungselement (40) and
- wherein the metallization region (23) of the Schottky contact region (30) has a gold-tin eutectic and forms a eutectic bond, which serves as a connecting element (42) to the contact and Entwärmungselement (40).
Description
Die Erfindung betrifft eine Leistungshalbleiterbauelementanordnung.The The invention relates to a power semiconductor device arrangement.
Bei Leistungshalbleiterbauelementanordnungen und insbesondere bei diskreten Hochspannungshalbleiterbauelementen ist mindestens ein Halbleiterbauelement vorgesehen, welches mit einem Halbleiterbereich ausgebildet ist, der seinerseits mindestens einen Oberflächenbereich aufweist. Häufig wird zur Realisierung des Halbleiterbauelements an dem Oberflächenbereich ein Schottkykontaktbereich oder Schottkykontakt ausgebildet. Der in Rede stehende Oberflächenbereich ist dabei derjenige Bereich der Oberfläche des Halbleiterbereichs, auf welchem ein Metallisierungsbereich derart vorgesehen ist, so dass dann an der Grenzfläche zwischem dem Metall und dem Halbleitermaterial des Halbleiterbereichs die Struktur eines Schottkykontakts und mithin der Schottkykontaktbereich ausgebildet ist. Ferner werden häufig bestimmte Maßnahmen getroffen, um eine Entwärmung des Halbleiterbauelements und somit der gesamten Halbleiterbauelementanordnung im Betrieb zu gewährleisten.at Power semiconductor device arrangements and in particular in discrete High voltage semiconductor devices is at least one semiconductor device provided, which is formed with a semiconductor region, which in turn has at least one surface area. Frequently becomes for the realization of the semiconductor device on the surface area a Schottky contact region or Schottky contact is formed. Of the in question surface area is that area of the surface of the semiconductor region, on which a metallization region is provided in such a way that then at the interface between the metal and the semiconductor material of the semiconductor region the structure of a Schottky contact and hence the Schottky contact area is trained. Furthermore, they become common certain measures taken to a heat dissipation the semiconductor device and thus the entire semiconductor device arrangement in To ensure operation.
Dies betrifft zum einen das Material des Halbleiterbereichs selbst, welches dann mit einer hohen Wärmeleitfähigkeit ausgebildet ist. Zur Wärmefortleitung aus dem Bereich des Halbleiterbauelements heraus ist dann ein Kontakt- und Entwärmungselement ausgebildet, an welchem das Halbleiterbauelement zum Kontaktieren und Entwärmen thermisch und elektrisch verbunden ist.This on the one hand relates to the material of the semiconductor region itself, which then with a high thermal conductivity is trained. For heat transfer out of the range of the semiconductor device is then a contact and cooling element formed on which the semiconductor device for contacting and thermally thermally and is electrically connected.
Obwohl diese Maßnahmen zur Entwärmung des Halbleiterbauelements im stationären Lastbetrieb ausreichen mögen, sind es jedoch die Last- oder Leistungsspitzen, welche im dynamischen Betrieb ein lokales Überhitzen des Halbleiterbauelements, gerade nämlich im Bereich des Schottkykontakts, verursachen, so dass die Eigenschaften des Metall-Halbleiterübergangs, also des Schottkykontakts oder Schottkykontaktbereichs aufgrund der thermischen Spitzenlasten verschlechtert werden.Even though these measures for the cooling of the Semiconductor device in the stationary Like load operation, However, there are the load or power peaks, which in dynamic operation local overheating of the semiconductor device, namely in the region of the Schottky contact, so that the properties of the metal-semiconductor junction, so the Schottky contact or Schottky contact area deteriorated due to thermal peak loads become.
Dabei spielen auch thermische Rückkopplungseffekte eine Rolle, wenn der Ohmsche Widerstand des dem Halbleiterbereich zugrunde liegenden Materials ansteigt und dieses Material gleichzeitig zwar eine hohe Wärmeleitfähigkeit besitzt, diese aber in Abhängigkeit von der Dotierstoffkonzentration mit steigender Temperatur absinkt.there also play thermal feedback effects a role when the ohmic resistance of the semiconductor region underlying material and this material at the same time a high thermal conductivity owns, but in dependence decreases from the dopant concentration with increasing temperature.
Die
Druckschrift
Aus
der
Die
Der Erfindung liegt die Aufgabe zugrunde, eine Leistungshalbleiterbauelementanordnung zu schaffen, bei welcher im dynamischen Betrieb eine thermische Überlastung des Halbleiterbereichs und des Schottkykontaktbereichs bei besonders hoher mechanisch-thermischer Stabilität weitestgehend vermieden werden kann.Of the Invention is based on the object, a power semiconductor device arrangement to create, in which in thermal operation, a thermal overload of the semiconductor region and the Schottky contact region in particular high mechanical and thermal stability are largely avoided can.
Die Aufgabe wird bei einer Leistungshalbleiterbauelementanordnung erfindungsgemäß durch die Merkmale des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen Leistungshalbleiterbauelementanordnung sind Gegenstand der abhängigen Unteransprüche.The Task is in a power semiconductor device according to the invention by the Characteristics of claim 1 solved. Advantageous developments of the power semiconductor component arrangement according to the invention are the subject of the dependent Dependent claims.
Es wird erfindungsgemäß eine Leistungshalbleiterbauelementanordnung, mit mindestens einem Leistungshalbleiterbauelement, welches mit einem Halbleiterbereich mit einer vergleichsweise hohen Wärmeleitfähigkeit im Bereich oberhalb von 2 W/K·cm aus Siliziumcarbit (SiC), Galliumnitrid (GaN), Aluminiumnit rid, Diamant, einer Mischung oder einer Verbindung davon ausgebildet ist und welches an oder in einem Oberflächenbereich mindestens einen Schottkykontaktbereich aufweist, und mit mindestens einem Kontakt- und Entwärmungselement, an welchem das Leistungshalbleiterbauelement zum Kontaktieren und Entwärmen thermisch und elektrisch kontaktiert ist, wobei der Schottkykontaktbereich in direktem elektrischen und mechanischen Kontakt steht mit dem Kontakt- und Entwärmungselement und wobei der Metallisierungsbereich des Schottkykontaktbereiches ein Gold-Zinn-Eutektikum aufweist und einen eutektischen Bond bildet, welcher als Verbindungselement zum Kontakt- und Entwärmungselement dient, vorgeschlagen.According to the invention, a power semiconductor component arrangement comprising at least one power semiconductor component which has a semiconductor region with a comparatively high thermal conductivity in the range above 2 W / K · cm of silicon carbide (SiC), gallium nitride (GaN), Aluminum nitride, diamond, a mixture or a compound thereof is formed and which has at least one Schottky contact area on or in a surface region, and with at least one contact and Entwärmungselement to which the power semiconductor device for contacting and Entwärmmen is thermally and electrically contacted, wherein the Schottky contact region in direct electrical and mechanical contact with the contact and Entwärmungselement and wherein the metallization region of the Schottky contact region has a gold-tin eutectic and forms a eutectic bond, which serves as a connecting element to the contact and Entwärmungselement proposed.
Der elektrische Kontakt dient der Beaufschlagung des Schottkykontaktbereichs oder Schottkykontakts mit einem Potenzial. Der mechanische Kontakt dient der Entwärmung des am Oberflächenbereich ausgebildeten Schottkykontaktbereichs oder Schottkykontakts.Of the electrical contact serves to act on the Schottky contact area or Schottky contacts with a potential. The mechanical contact serves the heat dissipation of the surface area formed Schottky contact area or Schottky contact.
Durch das mechanische Kontaktieren und das somit bessere Entwärmen des Oberflächenbereichs und mithin des Schottkykontaktbereichs kann dort die maximale Temperatur bei dynamischen Lastspitzen im Vergleich zum Stand der Technik, bei welchem die dem Schottkykontaktbereich abgewandte oder gegenüberliegende Seite des Halbleiterbereichs direkt mit dem Kontakt- und Entwärmungselement kontaktiert ist, maßgeblich gesenkt werden. Dadurch wird eine Verschlechterung der Grenzflächeneigenschaften des Übergangs zwischen Halbleiter und Metall im Schottkykontaktbereich oder Schottkykontakt reduziert oder verhindert.By the mechanical contacting and thus better warming of the surface area and hence the Schottky contact area can there the maximum temperature at dynamic load peaks compared to the prior art, in which the Schottky contact area facing away or opposite Side of the semiconductor region directly with the contact and Entwärmungselement contacted, authoritative be lowered. This will cause deterioration of the interface properties of the transition between semiconductor and metal in the Schottky contact region or Schottky contact reduced or prevented.
Vorteilhafterweise wird das Halbleiterbauelement am Kontakt- und Entwärmungselement angebracht. Dies wird insbesondere in hinsichtlich auf den an oder im Oberflächenbereich ausgebildeten Schottkykontaktbereich oder Schottkykontakt groß- oder ganzflächiger Form realisiert. Dadurch wird erreicht, dass ein besonders inniger Kontakt und damit effektiver Entwärmungsprozess zwischen dem Kontakt- und Entwärmungselement und dem gegen Überhitzungen empfindlichen Schottkykontaktbereich erfolgen kann.advantageously, the semiconductor device is attached to the contact and Entwärmungselement. This is especially in terms of on or at the surface area formed Schottky contact area or Schottky contact large or full-surface shape realized. This ensures that a particularly intimate contact and thus effective cooling process between the contact and Entwärmungselement and against overheating sensitive Schottky contact area can be done.
Bei einer besonders bevorzugten Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung ist es vorgesehen, dass der Schottkykontaktbereich aufweist oder gebildet ist durch ein an oder im Oberflächenbereich des Halbleiterbereichs vorgesehenes und vergleichsweise niedrig dotiertes erstes Dotiergebiet eines vorbestimmten Leitfähigkeitstyps und durch ein sich daran anschließendes und auf dem Oberflächenbereich des Halbleiterbereichs liegendes Metallisierungsgebiet. Durch diese Maßnahme wird der Metall-Halbleiterübergang des Schottkykontaktbereichs oder Schottkykontakts definiert. Das niedrig dotierte Gebiet hat dabei vorzugsweise eine Dotierstoffkonzentration im Bereich von etwa 1015 cm-3 bis etwa 1017 cm-3.In a particularly preferred embodiment of the semiconductor device arrangement according to the invention, it is provided that the Schottky contact region comprises or is formed by a first doping region of a predetermined conductivity type provided at or in the surface region of the semiconductor region and comparatively low doped and by a subsequent and lying on the surface region of the semiconductor region metallization area. By this measure, the metal-semiconductor junction of the Schottky contact region or Schottky contact is defined. The low-doped region preferably has a dopant concentration in the range from about 10 15 cm -3 to about 10 17 cm -3 .
Es ist bei einer weiteren Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung vorgesehen, dass auf der vom Metallisierungsbereich abgewandten Seite des ersten Dotiergebiets ein sich direkt anschließendes zweites Dotiergebiet mit einer vergleichsweise hohen Dotierung des vorbestimmten Leitfähigkeitstyps vorgesehen ist. Das hoch dotierte Gebiet hat dabei vorzugsweise eine Dotierstoffkonzentration im Bereich von etwa 1017 cm-3 bis etwa 1020 cm-3.It is provided in a further embodiment of the semiconductor device arrangement according to the invention that on the side facing away from the metallization region side of the first doping region, a directly adjacent second doping region is provided with a comparatively high doping of the predetermined conductivity type. The highly doped region preferably has a dopant concentration in the range of about 10 17 cm -3 to about 10 20 cm -3 .
Zur Realisierung der verschieden hohen Dotierungen können unterschiedliche Dotierstoffe vorgesehen sein. Es ist jedoch auch gemäß einer weiter bevorzugten Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung möglich und denkbar, denselben Dotierstoff zur Erzeugung der ersten und zweiten Dotiergebiete zu verwenden. Als Dotierstoffe sind denkbar Stickstoff N, Phosphor P oder Kombinationen davon.to Realization of the different levels of doping can be different dopants be provided. However, it is also in accordance with a further preferred embodiment the semiconductor device arrangement according to the invention possible and conceivable, the same dopant for producing the first and to use second doping regions. As dopants are conceivable Nitrogen N, phosphorus P or combinations thereof.
Das erste Dotiergebiet besitzt zur Realisierung des Schottkykontaktbereichs eine vergleichsweise geringe Materialstärke, insbesondere im Bereich von etwa 3 μm bis etwa 20 μm. Alternativ oder zusätzlich besitzt das zweite Dotiergebiet eine vergleichsweise hohe Materialstärke, insbesondere im Bereich von etwa 100 μm bis etwa 500 μm. Bei einer Weiterbildung verhalten sich die Materialstärken des ersten Dotiergebiets und des zweiten Dotiergebiets wie etwa 1:78.The first doping region has to realize the Schottky contact region a comparatively low material thickness, in particular in the area of about 3 microns to about 20 microns. Alternatively or in addition the second doping region has a comparatively high material thickness, in particular in the range of about 100 microns to about 500 microns. In a further development, the material thicknesses of the first behave Doping region and the second doping region such as 1:78.
Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung ist das Bauelement als Schottkydiode, MOSFET, Junction-Barrierediode, Merged-PIN-Diode ausgebildet. Es ist aber eine Mehrzahl oder Kombination dieser Bauelemente denkbar.at a preferred embodiment the semiconductor device arrangement according to the invention is the device as a Schottky diode, MOSFET, junction barrier diode, Merged PIN diode formed. But it is a plural or combination these components conceivable.
Der Halbleiterbereich und/oder das Halbleiterbauelement selbst können als Chip ausgebildet sein.Of the Semiconductor region and / or the semiconductor device itself can as Chip be formed.
Es ist ferner in vorteilhafter Weise vorgesehen, dass als Kontakt- und Entwärmungselement oder als Teil davon mindestens ein Gehäusegrundelement, eine Gehäusegrundplatte und insbesondere ein Leadframe ausgebildet ist.It Furthermore, it is advantageously provided that as contact and Entwärmungselement or as part of at least one housing base element, a housing base plate and in particular a leadframe is formed.
Ferner ist zur Verbindung des Halbleiterbauelements mit dem Kontakt- und Entwärmungselement ein Verbindungselement vorgesehen, insbesondere ein Lot und/oder insbesondere als Teil des Gehäusegrundelements, der Gehäusegrundplatte und insbesondere des Leadframes.Further is for connecting the semiconductor device with the contact and Entwärmungselement a connecting element provided, in particular a solder and / or in particular as part of the housing base element, the housing base plate and especially the leadframe.
Ferner ist gegebenenfalls eine Gehäuseeinrichtung vorgesehen, insbesondere in Form oder mit einer Vergussmasse, welches das Halbleiterbauelement und das Kontakt- und Entwärmungselement zumindest zum Teil umschließt und/oder einbettet.Further is optionally a housing device provided, in particular in the form or with a potting compound, which the semiconductor device and the contact and Entwärmungselement at least partially encloses and / or embeds.
Vorzugsweise ist die erfindungsgemäße Halbleiterbauelementanordnung für den Betrieb im Hochspannungsbereich und/oder im Hochleistungsbereich ausgebildet.Preferably is the semiconductor device arrangement according to the invention for the Operation in the high voltage range and / or in the high power range educated.
Im
Sinne der Erfindung ist es vorgesehen, dass das Material des Halbleiterbereichs
eine hohe Wärmeleitfähigkeit
im Bereich oberhalb von etwa
Anstelle eines separaten Kontakt- und Entwärmungselements im Sinne eines Gehäusegrundelements, einer Gehäusegrundplatte oder eines Leadframes kann in vorteilhafter Weise als Kontakt- und Entwärmungselement auch eine Platine vorgesehen sein, wobei die Oberfläche des Metallisierungsbereichs des Schottkykontaktbereichs in dem gegebenenfalls vorgesehenen Gehäuseelement oder der gegebenenfalls vorgesehenen Gehäuseeinrichtung als freibleibende Oberfläche für eine Kontaktierung auf der Platine in SMD-Technik vorliegt. Dies hat den Vorteil, dass die bei thermischen und elektrischen Wechsellasten auftretenden hohen thermo-mechanischen Spannungen, insbesondere aufgrund der hohen thermischen Gradienten oder Temperaturgradienten, erfindungsgemäß reduziert werden können.Instead of a separate contact and Entwärmungselements in the sense of Housing base element, a housing base plate or a leadframe can advantageously as a contact and Entwärmungselement also be provided a board, the surface of the Metallization region of Schottkykontaktbereichs in the optionally provided housing element or the optionally provided housing device as a non-binding surface for one Contacting on the board in SMD technology is present. this has the advantage that with thermal and electrical alternating loads occurring high thermo-mechanical stresses, in particular due to high thermal gradients or temperature gradients, reduced according to the invention can be.
Diese
und weitere Aspekte der vorliegenden Erfindung werden auch durch
die nachstehenden Bemerkungen weiter erläutert:
Werden vertikale
Hochspannungs-Halbleiterbauelemente mit kurzen Strompulsen belastet,
so entsteht die abzuführende
Verlustwärme
im Allgemeinen nicht gleichmäßig über den
Chip verteilt, sondern an der Halbleiteroberfläche, wo sich die niedrig dotierte Schicht
befindet, die die geforderte Sperrspannung aufnimmt.These and other aspects of the present invention are further illustrated by the following remarks:
If vertical high-voltage semiconductor components are loaded with short current pulses, the dissipated heat loss is generally not distributed uniformly over the chip, but rather on the semiconductor surface, where the low-doped layer is located, which receives the required blocking voltage.
Werden dicke Substrate verwendet, so muss die Verlustwärme über einen weiten Bereich zur Chiprückseite transportiert werden, von wo sie dann ins Gehäuse abgeführt wird. Gerade bei Bauelementen mit grosser Durchbruchfeldstärke wie z.B. Dioden aus Siliziumkarbid oder Galliumnitrid ist das Verhältnis der Dicke der aktiven Schicht als Wärmequelle zur gesamten Chipdicke besonders klein. Besonders im Fall unipolarer Bauelemente führt dies bei Belastung mit kurzen Strompulsen zu einer starken Überhöhung der Oberflächentemperatur und reduziert damit die Überstrombelastbarkeit der Struktur. In diesem Fall steigt der elektrische Widerstand der niedrig n-dotierten Driftzone mit zunehmender Temperatur bei gleichzeitig sinkender Wärmeleitfähigkeit stark an, wobei ersterer proportional zu T2'5 steigt. Damit kann es bei Überstrombelastung zu einer Zerstörung des Bauelements durch thermisches Rückkoppeln oder thermisches Feedback kommen.If thick substrates are used, the heat loss must be transported over a wide area to the back of the chip, from where it is then led away into the housing. Especially in devices with a large breakdown field strength, such as diodes of silicon carbide or gallium nitride, the ratio of the thickness of the active layer as a heat source to the total chip thickness is particularly small. Especially in the case of unipolar components, this leads to a strong increase in the surface temperature under load with short current pulses and thus reduces the over-current capability of the structure. In this case, the electrical resistance of the low n-doped drift zone increases sharply with increasing temperature with simultaneously decreasing thermal conductivity, the former increasing in proportion to T 2 ' 5 . This can lead to destruction of the device by thermal feedback or thermal feedback at overcurrent load.
Bisher konnten eine ausreichende Entwärmung und damit eine höhere Überstromtragfähigkeit bei SiC-Bauelementen nur durch eine größere Chipfläche gewährleistet werden. Da dieses aufgrund hoher Grundmaterialkosten jedoch gerade bei Bauelementen aus Siliziumkarbid nicht erwünscht ist, muss das Bauelement konventionell durch externe Beschaltung bzw. Änderungen in der Ansteuerung vor hohen Oberströmen geschützt werden. Dies ist bei vielen Anwendungen nur begrenzt möglich und schränkt die Designfreiheit ein.So far could have a sufficient heat dissipation and thus a higher overcurrent carrying capacity SiC components are guaranteed only by a larger chip area. Because of this due to high base material costs but especially for components made of silicon carbide not desired is, the device must be conventional by external wiring or changes be protected in the control against high currents. This is with many Applications only limited possible and limits the design freedom.
Bei der vorliegenden Erfindung wird unter anderem eine geänderte Montagetechnik vorgeschlagen, bei der das Bauelement mit der Bauelementoberseite und nicht wie bisher mit der Chiprückseite montiert wird. Damit wird der kürzest mögliche Abstand der Wärmequelle zur Gehäusegrundplatte als Wärmesenke erreicht und die Überstromtragfähigkeit der Bauelemente durch verbesserte Kühlbedingungen massiv erhöht. Hierzu ist der Einsatz einer lötbaren Chipvorderseite notwendig.at The present invention is, inter alia, a modified assembly technique proposed in which the device with the component top and not as previously mounted with the back of the chip. In order to will be the shortest possible distance the heat source to the housing base plate as heat sink reached and the overcurrent carrying capacity the components massively increased by improved cooling conditions. For this is the use of a solderable Chip front necessary.
Bei einem Bauelement mit der in dieser Erfindung vorgeschlagenen Montage und unter ansonsten identischer elektrischer Belastung ergibt sich, dass gegenüber der herrkömmlichen Montagetechnik die Maximaltemperatur des Bauelements deutlich abgesenkt ist. Der Ort der Maximaltemperatur verlagert sich dabei von der Oberfläche in das Volumen. Diese Verlagerung ist besonders vorteilhaft, weil der Metall-Halbleiterübergang bei Schottkydioden oder die Oxidschicht bei MOS-Bauelementen bereits bei vergleichsweise niedrigen Temperaturen degradieren können. Im Halbleitervolumen jedoch kann SiC problemlos Temperaturen im Bereich von 600°C verkraften, ohne beschädigt zu werden.at a component with the assembly proposed in this invention and under otherwise identical electrical load results that across from the traditional man Assembly technology significantly lowered the maximum temperature of the device is. The location of the maximum temperature shifts from the surface in the volume. This shift is particularly beneficial because the metal-semiconductor junction in Schottky diodes or the oxide layer in MOS devices already can degrade at relatively low temperatures. in the Semiconductor volume, however, can easily handle SiC temperatures in the range of 600 ° C cope without being damaged to become.
Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsformen der Erfindung näher erläutert.following the invention with reference to a schematic drawing on the Basis of preferred embodiments the invention explained in more detail.
Im
Bereich eines Gehäuseelements
Zur
elektrischen Kontaktierung und zur möglichst effektiven Entwärmung übermechanischen Kontakt
ist die vom sonstigen Halbleiterbereich
Zur
abschließenden
Kontaktierung ist auf der dem Metallisierungsgebiet
Im
Gegensatz zu dem in
Dabei
spielt auch die Problematik des sogenannten thermischen Feedback
oder der thermischen Rückkopplung
eine maßgebliche
Rolle. Mit steigender Temperatur T, hier und im Folgenden in Kelvin
angegeben, verhält
sich nämlich
die elektrische Leitfähigkeit
wie 1/T2'5, das heißt, die elektrische Leitfähigkeit sinkt
mehr als reziprok quadratisch mit steigender Temperatur T. Gleichzeitig
sinkt mit steigender Temperatur aber auch die Wärmeleitfähigkeit, so dass hier auch
die produzierte Wärme
verbleibt, was wiederum eine Temperaturerhöhung und mithin ein weiteres
Absenken der Wärmeleitfähigkeit
erzwingt. Insgesamt gesehen schaukelt sich somit im dynamischen
Betrieb bei einer herkömmlichen
Halbleiterbauelementanordnung die thermische Belastung im Bereich
des Schottkykontakts
Zum
besseren Vergleich zeigen die
Die Erfindung findet insbesondere Anwendung bei Hochspannungs- und/oder Hochleistungshalbleiterbauelementanordnungen.The Invention finds particular application in high voltage and / or High power semiconductor component arrangements.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10220396A DE10220396B4 (en) | 2002-05-07 | 2002-05-07 | Power semiconductor component arrangement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10220396A DE10220396B4 (en) | 2002-05-07 | 2002-05-07 | Power semiconductor component arrangement |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10220396A1 DE10220396A1 (en) | 2003-11-27 |
DE10220396B4 true DE10220396B4 (en) | 2007-08-23 |
Family
ID=29285177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10220396A Expired - Fee Related DE10220396B4 (en) | 2002-05-07 | 2002-05-07 | Power semiconductor component arrangement |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10220396B4 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5724579A (en) * | 1980-07-22 | 1982-02-09 | Mitsubishi Electric Corp | Infrared detector |
JPS5732676A (en) * | 1980-08-06 | 1982-02-22 | Mitsubishi Electric Corp | High power gaas field effect transistor |
JPS61161760A (en) * | 1985-01-10 | 1986-07-22 | Matsushita Electronics Corp | Manufacture of semiconductor device |
DE69109525T2 (en) * | 1990-03-09 | 1995-09-21 | Thomson Csf Semiconducteurs | Power semiconductor arrangement. |
EP0726642A1 (en) * | 1995-02-08 | 1996-08-14 | AT&T Corp. | High frequency surface mount transformer-diode power module |
DE19811046A1 (en) * | 1997-05-13 | 1998-11-19 | Kohn Erhard Prof Dr Ing | Electronic device with Schottky contact |
-
2002
- 2002-05-07 DE DE10220396A patent/DE10220396B4/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5724579A (en) * | 1980-07-22 | 1982-02-09 | Mitsubishi Electric Corp | Infrared detector |
JPS5732676A (en) * | 1980-08-06 | 1982-02-22 | Mitsubishi Electric Corp | High power gaas field effect transistor |
JPS61161760A (en) * | 1985-01-10 | 1986-07-22 | Matsushita Electronics Corp | Manufacture of semiconductor device |
DE69109525T2 (en) * | 1990-03-09 | 1995-09-21 | Thomson Csf Semiconducteurs | Power semiconductor arrangement. |
EP0726642A1 (en) * | 1995-02-08 | 1996-08-14 | AT&T Corp. | High frequency surface mount transformer-diode power module |
DE19811046A1 (en) * | 1997-05-13 | 1998-11-19 | Kohn Erhard Prof Dr Ing | Electronic device with Schottky contact |
Also Published As
Publication number | Publication date |
---|---|
DE10220396A1 (en) | 2003-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1817799B1 (en) | Semiconductor device and rectifier arrangement | |
DE102016104256B3 (en) | Wide band gap semiconductor device having transistor cells and compensation structure | |
DE102012200329B4 (en) | Semiconductor arrangement with a heatspreader and method for producing a semiconductor device | |
DE102016201071B4 (en) | semiconductor device | |
DE10262345B4 (en) | Semiconductor device having a silicon carbide layer of a predetermined conductivity type | |
DE102018114591B4 (en) | TRANSISTOR COMPONENT | |
DE102010027679A1 (en) | Optoelectronic component | |
DE102016115822A1 (en) | SEMICONDUCTOR DEVICE WITH A STRUCTURE FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGE | |
CH663491A5 (en) | Electronic circuit module | |
DE102014101591A1 (en) | Power transistor assembly and thus provided assembly | |
DE102011014584A1 (en) | Connection carrier for semiconductor chips and semiconductor device | |
DE102014105790B4 (en) | Semiconductor device with electrostatic discharge protection structure | |
DE112020000206T5 (en) | Semiconductor module circuit structure | |
DE112020000717T5 (en) | SEMICONDUCTOR COMPONENT | |
DE112019002922T5 (en) | SEMI-CONDUCTOR DEVICE | |
DE10324751B4 (en) | Method for producing a semiconductor structure with a semiconductor substrate and semiconductor structure produced by this method | |
DE112020002845T5 (en) | SEMICONDUCTOR DEVICE | |
DE19902462B4 (en) | Semiconductor component with chip-on-chip structure | |
DE102015111479B4 (en) | SEMI-CONDUCTOR DEVICE WITH A CLAMPING STRUCTURE | |
DE10220396B4 (en) | Power semiconductor component arrangement | |
DE112022000183T5 (en) | SEMICONDUCTOR COMPONENT | |
DE102016115821B4 (en) | SEMICONDUCTOR DEVICE HAVING AN ELECTROSTATIC DISCHARGE PROTECTION STRUCTURE | |
DE19835265B4 (en) | Power component in a housing | |
WO2016142372A1 (en) | Power semiconductor module with improved bonding connection structure | |
DE19732439B4 (en) | Power semiconductor component on heat sink |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |