DE102023100009A1 - Kanalstrukturdesign zum verbessern der trägertransporteffizienz - Google Patents

Kanalstrukturdesign zum verbessern der trägertransporteffizienz Download PDF

Info

Publication number
DE102023100009A1
DE102023100009A1 DE102023100009.8A DE102023100009A DE102023100009A1 DE 102023100009 A1 DE102023100009 A1 DE 102023100009A1 DE 102023100009 A DE102023100009 A DE 102023100009A DE 102023100009 A1 DE102023100009 A1 DE 102023100009A1
Authority
DE
Germany
Prior art keywords
region
doped
semiconductor material
substrate
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023100009.8A
Other languages
English (en)
Inventor
Yung-Chang Chang
Shih-wei Lin
Te-Hsien Hsieh
Jung-I Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102023100009A1 publication Critical patent/DE102023100009A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Die vorliegende Offenbarung betrifft einen integrierten Bildsensorchip. Der integrierte Bildsensorchip weist einen Fotodiodenbereich auf, der in einem Substrat mit einem ersten Halbleitermaterialbereich angeordnet ist. Auf dem Substrat ist ein zweiter Halbleitermaterialbereich angeordnet. Zwischen dem Substrat und dem zweiten Halbleitermaterialbereich ist eine strukturierte dotierte Schicht angeordnet. Der zweite Halbleitermaterialbereich weist eine Seitenwand auf, die mit einer Unterseite des zweiten Halbleitermaterialbereichs verbunden ist. Die Seitenwand erstreckt sich durch die strukturierte dotierte Schicht. Eine Unterseite des zweiten Halbleitermaterialbereichs befindet sich direkt über dem Fotodiodenbereich.

Description

  • Verweis auf verwandte Anmeldung
  • Die vorliegende Anmeldung beansprucht die Priorität der am 8. Februar 2022 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 63/307.663, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen ist.
  • Hintergrund
  • Bildsensoren sind Festkörpervorrichtungen, die so konfiguriert sind, dass sie einfallendes Licht in ein elektrisches Signal umwandeln. Bildsensoren funktionieren entsprechend dem Fotoeffekt, einem Phänomen, bei dem Elektron-Loch-Paare erzeugt werden, wenn einfallendes Licht auf ein Atom in einem Halbleiterkörper trifft. Die Elektronen und Löcher werden in unterschiedlichen Richtungen bewegt, um ein elektrisches Signal zu erzeugen, das für einen Prozessor bereitgestellt werden kann, der das elektrische Signal in Daten umwandelt. Integrierte Chips (ICs) mit Bildsensoren werden in einer breiten Palette von modernen elektronischen Geräten verwendet, wie etwa Mobiltelefonen, Überwachungskameras, medizinischen Geräten, Fahrerassistenzsystemen [z. B. Vorwärtsaufprallwarnung (FCW), autonome Notbremsung (AEB), Fußgängererkennung oder dergleichen] usw.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • Die 1A bis 1C zeigen einige Ausführungsformen eines integrierten Bildsensorchips mit einer strukturierten dotierten Schicht, die zwischen unterschiedlichen Halbleitermaterialien angeordnet ist.
    • Die 2A bis 2C zeigen einige Ausführungsformen von Energiebarrieren, die mit integrierten Bildsensorchips assoziiert sind, die unterschiedliche dotierte Schichten aufweisen.
    • Die 3A bis 3C zeigen Draufsichten einiger Ausführungsformen von integrierten Bildsensorchips mit strukturierten dotierten Schichten.
    • Die 4A und 4B zeigen einige weitere Ausführungsformen eines integrierten Bildsensorchips mit einer strukturierten dotierten Schicht.
    • 5 zeigt eine Schnittansicht einiger alternativer Ausführungsformen eines integrierten Bildsensorchips mit einer strukturierten dotierten Schicht.
    • Die 6A und 6B zeigen Schnittansichten einiger Ausführungsformen von mehrdimensionalen integrierten Chipstrukturen mit strukturierten dotierten Schichten.
    • 7 zeigt eine Schnittansicht einer integrierten Chipstruktur, die einen Kurzwelleninfrarot-Direktlaufzeitsensor (SWIR-dToF-Sensor) mit einer strukturierten dotierten Schicht aufweist.
    • Die 8 bis 20 zeigen einige Ausführungsformen eines Verfahrens zum Herstellen eines integrierten Bildsensorchips mit einer strukturierten dotierten Schicht.
    • Die 21 bis 31 zeigen einige alternative Ausführungsformen eines Verfahrens zum Herstellen eines integrierten Bildsensorchips mit einer strukturierten dotierten Schicht.
    • 32 zeigt ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens zum Herstellen eines integrierten Bildsensorchips mit einer strukturierten dotierten Schicht.
  • Detaillierte Beschreibung
  • Die nachstehende Offenbarung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90° gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden.
  • Ein Einzelphoton-Avalanche-Detektor (SPAD) ist ein Festkörper-Fotodetektor, der mit einfallender Strahlung bestrahlt werden kann, die einen breiten Bereich des elektromagnetischen Spektrums umfasst, z. B. Gammastrahlung, Röntgenstrahlung, Beta- und Alphateilchen, Ultraviolettstrahlung (UV-Strahlung), sichtbares Licht, Infrarotstrahlung (IR-Strahlung) usw. Ein SPAD weist normalerweise einen ersten dotierten Bereich (z. B. einen p-dotierten Bereich) und einen zweiten dotierten Bereich (z. B. einen n-dotierten Bereich) auf, die in einem Halbleitersubstrat angeordnet sind. Bei Betrieb trifft ein einfallendes Photon auf das Substrat und erzeugt ein Elektron-Loch-Paar. Der erste und der zweite dotierte Bereich werden einer hohen Vorspannung ausgesetzt, die ein elektrisches Feld quer über einen Verarmungsbereich verstärkt. Die hohe Vorspannung liegt über der Durchbruchspannung, um den SPAD zu veranlassen, im Geiger-Modus zu arbeiten und einen autarken Avalanche-Strom (der z. B. mehr als 106 Elektronen hat) mit einem Multiplikationsbereich aus dem einzelnen einfallenden Photon zu erzeugen.
  • Zwar wird in CMOS-Prozessen (CMOS: komplementärer Metalloxidhalbleiter) häufig Silizium verwendet, aber andere Halbleitermaterialien können Bandabstände haben, die photonische Vorrichtungen mit einer besseren Leistung als Silizium für Wellenlängen ermöglichen, die außerhalb des sichtbaren Spektrums liegen. Daher kann bei der Herstellung eines SPAD ein Halbleitersubstrat geätzt werden, um eine Aussparung zu erzeugen, die anschließend mit einem zweiten Halbleitermaterial gefüllt wird. Bei diesen Vorrichtungen kann bei Betrieb ein einfallendes Photon auf das zweite Halbleitermaterial treffen und ein Elektron-Loch-Paar erzeugen. Das Elektron wird dann in das Halbleitersubstrat bewegt, wo ein autarker Avalanche-Strom in einem Multiplikationsbereich erzeugt wird.
  • Es ist jedoch festgestellt worden, dass die zum Erzeugen der Aussparung verwendeten Ätzprozesse das Halbleitersubstrat beschädigen können, sodass Defekte (z. B. Grenzflächendefekte, Baumelbindungen usw.) entlang einer Grenzfläche zwischen dem Halbleitersubstrat und dem zweiten Halbleitermaterial entstehen. Die Defekte können Ladungsträger (z. B. Elektronen) einfangen und unerwünschte Leckströme verursachen, die zu Problemen mit Dunkelstrom und/oder weißen Pixeln in dem SPAD führen. Um diese Probleme zu vermeiden, kann ein Implantationsprozess zum Implantieren von Dotanden entlang Rändern der Aussparung durchgeführt werden. Die Dotanden werden so gewählt, dass sie eine Dotierungsart haben, mit der eine Bewegung von Ladungsträgern verhindert wird, wodurch der Leckstrom abgeschwächt wird. Diese Dotanden vergrößern jedoch eine Barrierenhöhe zwischen dem Halbleitermaterial und dem Multiplikationsbereich, wodurch eine Leistung (z. B. eine Fotodiodeneffizienz) des SPAD sinkt.
  • Die vorliegende Offenbarung betrifft einen integrierten Bildsensorchip. Der integrierte Bildsensorchip weist ein Substrat mit einem ersten Halbleitermaterial auf. Auf dem Substrat ist ein zweites Halbleitermaterial angeordnet. Das zweite Halbleitermaterial ist durch eine strukturierte dotierte Schicht von dem Substrat getrennt. Ein Fotodiodenbereich ist in dem Substrat unter dem zweiten Halbleitermaterial angeordnet. Die strukturierte dotierte Schicht weist Seitenwände auf, die eine Kanalöffnung direkt über dem Fotodiodenbereich definieren. Das zweite Halbleitermaterial erstreckt sich durch die Kanalöffnung, um das Substrat zu kontaktieren. Bei Betrieb kann in dem zweiten Halbleitermaterial ein Elektron-Loch-Paar erzeugt werden. Da jedoch das zweite Halbleitermaterial das erste Halbleitermaterial kontaktiert, besteht eine relativ kleine Barriere zwischen dem zweiten Halbleitermaterial und dem Fotodiodenbereich. Durch die relativ kleine Barriere steigt die Leistung des integrierten Bildsensorchips, während die strukturierte dotierte Schicht Leckströme verringert, wodurch der offenbarte integrierte Bildsensorchip eine gute Leistung und einen niedrigen Dunkelstrom hat.
  • 1A zeigt eine Schnittansicht einiger Ausführungsformen eines integrierten Bildsensorchips 100 mit einer strukturierten dotierten Schicht, die zwischen unterschiedlichen Halbleitermaterialien angeordnet ist.
  • Der integrierte Bildsensorchip 100 weist ein Substrat 102 auf, das ein erstes Halbleitermaterial (z. B. einen ersten Halbleitermaterialbereich) aufweist oder ist. Auf dem Substrat 102 ist ein zweites Halbleitermaterial 108 (z. B. ein zweiter Halbleitermaterialbereich) angeordnet. Bei einigen Ausführungsformen hat das Substrat 102 Seitenwände und eine sich horizontal erstreckende Fläche, die eine Aussparung 105 definieren, die in einer Oberseite 102u des Substrats 102 angeordnet ist. Bei diesen Ausführungsformen kann das zweite Halbleitermaterial 108 in der Aussparung 105 angeordnet werden. Das zweite Halbleitermaterial 108 ist ein anderes Material als das erste Halbleitermaterial. Zum Beispiel kann das erste Halbleitermaterial Silizium sein, und das zweite Halbleitermaterial 108 kann Germanium aufweisen oder sein. Bei einigen Ausführungsformen ist ein erster dotierter Kontaktbereich 110 entlang einer Oberseite des zweiten Halbleitermaterials 108 angeordnet.
  • Zwischen dem Substrat 102 und dem zweiten Halbleitermaterial 108 ist eine strukturierte dotierte Schicht 106 angeordnet. Die strukturierte dotierte Schicht 106 ist so konfiguriert, dass sie Defekte (z. B. Haftstellen) passiviert, die entlang einer oder mehreren Flächen des Substrats 102 angeordnet sind. Durch das Passivieren von Defekten entlang der einen oder den mehreren Flächen des Substrats 102 kann ein Leckverlust entlang der einen oder den mehreren Flächen abgeschwächt werden. Die strukturierte dotierte Schicht 106 weist Seitenwände auf, die eine oder mehrere Kanalöffnungen 107 definieren, die sich durch die strukturierte dotierte Schicht 106 erstrecken. Das zweite Halbleitermaterial 108 weist einen Vorsprung 109 auf, der sich nach außen von einer Unterseite des zweiten Halbleitermaterials 108 bis zu einem Bereich direkt zwischen den Seitenwänden der strukturierten dotierten Schicht 106 erstreckt. Bei einigen Ausführungsformen wird der Vorsprung 109 von Seitenwänden definiert, die mit einer Unterseite des zweiten Halbleitermaterials 108 verbunden sind. Der Vorsprung 109 kontaktiert das Substrat 102 direkt.
  • Bei einigen Ausführungsformen weisen das Substrat 102 und die strukturierte dotierte Schicht 106 dasselbe Halbleitermaterial auf. Das Substrat 102 kann zum Beispiel ein Siliziumsubstrat sein, und die strukturierte dotierte Schicht 106 kann eine strukturierte dotierte Siliziumschicht sein. Bei einigen Ausführungsformen kann die strukturierte dotierte Schicht 106 eine Epitaxialschicht sein, die dasselbe Material wie das Substrat 102 ist. Bei anderen Ausführungsformen kann die strukturierte dotierte Schicht 106 einen dotierten Bereich aufweisen, der sich in dem Substrat 102 befindet. Bei einigen Ausführungsformen ist die strukturierte dotierte Schicht 106 entlang den Seitenwänden und der sich horizontal erstreckenden Fläche des Substrats 102 angeordnet, die die Aussparung 105 definieren. Bei diesen Ausführungsformen erstreckt sich die strukturierte dotierte Schicht 106 vertikal und lateral zwischen dem Substrat 102 und dem zweiten Halbleitermaterial 108.
  • In dem Substrat 102 direkt unter der einen oder den mehreren Kanalöffnungen 107 ist ein Fotodiodenbereich 101 angeordnet. Bei einigen Ausführungsformen kann der Fotodiodenbereich 101 einen SPAD aufweisen oder ein Teil davon sein. Bei einigen Ausführungsformen weist der Fotodiodenbereich 101 einen ersten dotierten Bereich 104 mit einer ersten Dotierungsart (der z. B. p-Dotanden enthält) und einen zweiten dotierten Bereich 112 mit einer zweiten Dotierungsart (der z. B. n-Dotanden enthält) auf. Bei einigen Ausführungsformen erstreckt sich der zweite dotierte Bereich 112 zusammenhängend von der Oberseite 102u des Substrats 102 bis unter den ersten dotierten Bereich 104. Bei diesen Ausführungsformen bildet ein erster Teil 112a des zweiten dotierten Bereichs 112, der sich direkt unter dem ersten dotierten Bereich 104 befindet, einen pn-Übergang des Fotodiodenbereichs 101, während ein zweiter Teil 112b des zweiten dotierten Bereichs 112, der sich lateral außerhalb des ersten dotierten Bereichs 104 befindet, eine elektrische Verbindung herstellt.
  • Bei einigen Ausführungsformen sind eine erste Mehrzahl von Interconnects 116 und eine zweite Mehrzahl von Interconnects 118 in einer dielektrischen Struktur 114 über der Oberseite 102u des Substrats 102 angeordnet. Die erste Mehrzahl von Interconnects 116 ist mit dem zweiten dotierten Bereich 112 verbunden, und die zweite Mehrzahl von Interconnects 118 ist mit dem ersten dotierten Kontaktbereich 110 verbunden.
  • Die erste Mehrzahl von Interconnects 116 ist so konfiguriert, dass sie bei Betrieb eine erste Vorspannung (z. B. eine positive Vorspannung) an den zweiten dotierten Bereich 112 anlegt, und die zweite Mehrzahl von Interconnects 118 ist so konfiguriert, dass sie bei Betrieb eine zweite Vorspannung (z. B. eine negative Vorspannung) an den ersten Kontaktbereich 110 anlegt. Eine Differenz zwischen den Vorspannungen kann etwa 10 V bis etwa 30 V oder etwa 15 V bis etwa 20 V oder etwa 7 V betragen oder andere ähnliche Werte haben. Wenn ein einfallendes Photon 120 auf ein Atom in dem zweiten Halbleitermaterial 108 trifft, kann das Atom ein Elektron freisetzen, um ein Elektron-Loch-Paar 121 zu bilden. Die Vorspannungen bewirken, dass sich das Elektron und das Loch in entgegengesetzten Richtungen bewegen. Wenn das Elektron das zweite Halbleitermaterial 108 verlässt, bewegt es sich in den ersten dotierten Bereich 104 (z. B. einen Multiplikationsbereich) des Substrats 102. Durch die hohe Sperrspannung kommt es in dem ersten dotierten Bereich 104 zu einer Stoßionisation, und dadurch entsteht eine Lawinenmultiplikation, und es werden weitere Elektronen erzeugt. Die weiteren Elektronen werden als ein Fotostrom für den zweiten dotierten Bereich 112 bereitgestellt.
  • Normalerweise kann eine nicht-strukturierte dotierte Schicht eine Energiebarriere für den Strom von Elektronen und/oder Löchern von dem zweiten Halbleitermaterial 108 zu dem Substrat 102 bereitstellen, wodurch ein Fotostrom, der von dem integrierten Bildsensorchip 100 erzeugt wird, verringert wird. Die eine oder die mehreren Kanalöffnungen 107 in der strukturierten dotierten Schicht 106 schwächen jedoch einer Barriere für den Strom von Elektronen und/oder Löchern ab, und sie verbessern eine Leistung des integrierten Bildsensorchips 100 (z. B. eine Fotodiodeneffizienz). Und da die strukturierte dotierte Schicht 106 zwischen dem Substrat 102 und dem zweiten Halbleitermaterial 108 bestehen bleibt, wird auch der Leckverlust in dem integrierten Bildsensorchip 100 abgeschwächt, wodurch ein Dunkelstrom und/oder eine Dunkelstromrate, ein Jitter usw. reduziert werden.
  • 1B zeigt eine Draufsicht 122 einiger Ausführungsformen des integrierten Bildsensorchips 100 von 1A entlang einer Schnittlinie A - A'. 1C zeigt eine Draufsicht 128 einiger Ausführungsformen des integrierten Bildsensorchips 100 von 1A entlang einer Schnittlinie B - B'. Bei einigen Ausführungsformen kann die Schnittansicht von 1A entlang einer Schnittlinie C - C' der Draufsicht 122 erstellt sein.
  • Wie in den Draufsichten 122 und 128 gezeigt ist, erstreckt sich das zweite Halbleitermaterial 108 in einer ersten Richtung 124 und in einer zu der ersten Richtung 124 senkrechten zweiten Richtung 126 über die eine oder die mehreren Kanalöffnungen 107 hinaus. Die strukturierte dotierte Schicht 106 umschließt einen Außenumfang des zweiten Halbleitermaterials 108 in einer ersten geschlossenen und nicht-unterbrochenen Schleife. Bei einigen Ausführungsformen kann der zweite dotierte Bereich 112 den Außenumfang des zweiten Halbleitermaterials 108 in einer zweiten geschlossenen und nicht-unterbrochenen Schleife umschließen. Bei einigen Ausführungsformen können die strukturierte dotierte Schicht 106 und der zweite dotierte Bereich 112 im Wesentlichen konzentrisch um eine Mitte des zweiten Halbleitermaterials 108 angeordnet sein.
  • 2A zeigt eine Schnittansicht einiger Ausführungsformen eines integrierten Bildsensorchips 200 mit einer nicht-strukturierten dotierten Schicht, die zwischen unterschiedlichen Halbleitermaterialien angeordnet ist.
  • Der integrierte Bildsensorchip 200 weist ein zweites Halbleitermaterial 108 auf, das durch eine nicht-strukturierte dotierte Schicht 201 von einem Substrat 102 getrennt ist. Bei Betrieb kann ein einfallendes Photon 120 ein Elektron-Loch-Paar 121 in dem zweiten Halbleitermaterial 108 bilden. Das Elektron des ersten Elektron-Loch-Paars 121 kann einem ersten Pfad 202 folgen, der sich aus dem zweiten Halbleitermaterial 108 heraus bis zu einem ersten dotierten Bereich 104 in dem Substrat 102 erstreckt. Der erste Pfad 202 erstreckt sich durch die nicht-strukturierte dotierte Schicht 201.
  • 2B zeigt eine Schnittansicht einiger Ausführungsformen eines integrierten Bildsensorchips 204 mit einer strukturierten dotierten Schicht, die zwischen unterschiedlichen Halbleitermaterialien angeordnet ist.
  • Der integrierte Bildsensorchip 204 weist ein zweites Halbleitermaterial 108 auf, das durch eine strukturierte dotierte Schicht 106 von einem Substrat 102 getrennt ist. Bei Betrieb kann ein einfallendes Photon 120 ein Elektron-Loch-Paar 121 in dem zweiten Halbleitermaterial 108 bilden. Das Elektron des ersten Elektron-Loch-Paars 121 kann einem zweiten Pfad 206 folgen, der sich aus dem zweiten Halbleitermaterial 108 heraus bis zu einem ersten dotierten Bereich 104 in dem Substrat 102 erstreckt. Der zweite Pfad 206 erstreckt sich durch eine oder mehrere Kanalöffnungen 107, die sich durch die strukturierte dotierte Schicht 106 erstrecken.
  • 2C zeigt einige Ausführungsformen eines Diagramms 208, das ein Leitungsbanddiagramm darstellt, das den integrierten Bildsensorchips der 2A und 2B entspricht.
  • Das Diagramm 208 stellt ein erstes Energiebanddiagramm 210 dar, das entlang dem ersten Pfad 202 des integrierten Bildsensorchips 200 von 2A erstellt ist. Das erste Energiebanddiagramm 210 enthält eine Energiebarriere 211 zwischen dem Substrat 102 und dem zweiten Halbleitermaterial 108. Die Energiebarriere 211 hat eine Barrierenhöhe 212, die etwa 0,6 eV, etwa 0,4 eV oder andere ähnliche Werte beträgt. Das Diagramm 208 umfasst außerdem ein zweites Energiebanddiagramm 214, das entlang dem zweiten Pfad 206 des integrierten Bildsensorchips 204 von 2B erstellt ist. Das zweite Energiebanddiagramm 214 hat eine kleinere Barriere (z. B. eine Barriere mit einer Höhe von etwa 0,2 eV, etwa 0 eV oder mit anderen ähnlichen Werten) zwischen dem Substrat 102 und dem zweiten Halbleitermaterial 108. Dass die Barriere kleiner ist, liegt an dem zweiten Pfad 206, der sich durch die eine oder die mehreren Kanalöffnungen 107 in der strukturierten dotierten Schicht 106 erstreckt. Da die strukturierte dotierte Schicht 106 eine kleinere Barrierenhöhe zwischen dem Substrat 102 und dem zweiten Halbleitermaterial 108 ermöglicht, kann der offenbarte integrierte Bildsensorchip eine bessere Leistung als ein integrierter Bildsensorchip mit einer nicht-strukturierten dotierten Schicht haben.
  • Es versteht sich, dass bei verschiedenen Ausführungsformen die offenbarte(n) eine oder mehreren Kanalöffnungen unterschiedliche Größen, Formen und/oder Raumkonfigurationen in der strukturierten dotierten Schicht haben können. Durch die unterschiedlichen Größen, Formen und/oder Raumkonfigurationen können unterschiedliche Leistungen mit entsprechenden Fotodiodenstrukturen erzielt werden. Zum Beispiel wird durch Vorsehen einer oder mehrerer Kanalöffnungen, die kollektiv eine größere Gesamt-Kanalöffnungsgröße bereitstellen, zwar ein Elektronenübergang von dem zweiten Halbleitermaterial zu einem Fotodiodenbereich verbessert, aber dadurch kann es auch zu einem höheren Leckverlust, einem stärkeren Dunkelstrom und/oder dergleichen kommen. Umgekehrt wird durch Vorsehen einer oder mehrerer Kanalöffnungen, die kollektiv eine kleinere Gesamt-Kanalöffnungsgröße bereitstellen, zwar ein niedrigerer Leckverlust, ein schwächerer Dunkelstrom und/oder dergleichen bewirkt, aber dadurch kann es auch zu einem verringerten Elektronenübergang von dem zweiten Halbleitermaterial zu einem entsprechenden Fotodiodenbereich kommen. Die 3A bis 3B zeigen Draufsichten einiger Ausführungsformen von strukturierten dotierten Schichten, die eine oder mehrere Kanalöffnungen mit unterschiedlichen Größen, Formen und/oder Raumkonfigurationen haben.
  • 3A zeigt eine Draufsicht 300 einiger Ausführungsformen eines integrierten Bildsensorchips mit einer oder mehreren Kanalöffnungen 107, die von einer strukturierten dotierten Schicht 106 umschlossen sind. Die strukturierte dotierte Schicht 106 ist wiederum von dem zweiten dotierten Bereich 112 umschlossen. Bei einigen Ausführungsformen umfassen die eine oder die mehreren Kanalöffnungen 107 eine einzige kreisförmige Kanalöffnung, die von einer oder mehreren Seitenwänden der strukturierten dotierten Schicht 106 definiert wird. Bei anderen Ausführungsformen können die eine oder die mehreren Kanalöffnungen 107 eine anders geformte einzige Kanalöffnung (z. B. eine quadratische, kreisförmige, ovale oder polygonale Kanalöffnung usw.) umfassen. Ein zweites Halbleitermaterial 108 erstreckt sich in die eine oder die mehreren Kanalöffnungen 107 hinein. Bei einigen Ausführungsformen kann die einzige kreisförmige Kanalöffnung im Wesentlichen in der strukturierten dotierten Schicht 106 entlang einer ersten Richtung 124 und einer zu dieser Richtung senkrechten zweiten Richtung 126 zentriert sein.
  • 3B zeigt eine Draufsicht 302 einiger weiterer Ausführungsformen eines integrierten Bildsensorchips mit einer oder mehreren Kanalöffnungen 107, die von einer strukturierten dotierten Schicht 106 umschlossen sind. Die eine oder die mehreren Kanalöffnungen 107 umfassen eine Mehrzahl von getrennten Kanalöffnungen, die jeweils von einer oder mehreren Seitenwänden der strukturierten dotierten Schicht 106 definiert werden. Ein zweites Halbleitermaterial 108 erstreckt sich in die eine oder die mehreren Kanalöffnungen 107 hinein. Bei einigen Ausführungsformen sind die mehreren getrennten Kanalöffnungen in einer eindimensionalen Matrix so angeordnet, dass sie entlang der ersten Richtung 124 durch die strukturierte dotierte Schicht 106 voneinander getrennt sind. Bei einigen Ausführungsformen umfasst die Mehrzahl von getrennten Kanalöffnungen eine Mehrzahl von rechteckigen Kanalöffnungen. Bei anderen Ausführungsformen kann die Mehrzahl von getrennten Kanalöffnungen anders geformte Kanalöffnungen umfassen, z. B. quadratische, kreisförmige, ovale oder polygonale Kanalöffnungen usw. Bei einigen Ausführungsformen ist die eindimensionale Matrix in der strukturierten dotierten Schicht 106 zentriert. Bei einigen Ausführungsformen umfasst die Mehrzahl von getrennten Kanalöffnungen eine mittlere Kanalöffnung 107c, die in der strukturierten dotierten Schicht 106 entlang der ersten Richtung 124 und der zweiten Richtung 126 zentriert ist. Bei einigen Ausführungsformen umfasst die Mehrzahl von getrennten Kanalöffnungen weiterhin periphere Kanalöffnungen 107p, die entlang gegenüberliegenden Seiten der mittleren Kanalöffnung 107c entlang der ersten Richtung 124 symmetrisch angeordnet sind.
  • 3C zeigt eine Draufsicht 304 einiger weiterer Ausführungsformen eines integrierten Bildsensorchips mit einer oder mehreren Kanalöffnungen 107, die von einer strukturierten dotierten Schicht 106 umschlossen sind. Die eine oder die mehreren Kanalöffnungen 107 umfassen eine Mehrzahl von getrennten Kanalöffnungen, die jeweils von einer oder mehreren Seitenwänden der strukturierten dotierten Schicht 106 definiert werden. Ein zweites Halbleitermaterial 108 erstreckt sich in die eine oder die mehreren Kanalöffnungen 107 hinein. Bei einigen Ausführungsformen sind die mehreren getrennten Kanalöffnungen in einer zweidimensionalen Matrix so angeordnet, dass sie entlang der ersten Richtung 124 und der zweiten Richtung 126 durch die strukturierte dotierte Schicht 106 voneinander getrennt sind. Bei einigen Ausführungsformen umfasst die Mehrzahl von getrennten Kanalöffnungen eine Mehrzahl von kreisförmigen Kanalöffnungen. Bei anderen Ausführungsformen kann die Mehrzahl von getrennten Kanalöffnungen anders geformte Kanalöffnungen umfassen, z. B. quadratische, rechteckige, ovale oder polygonale Kanalöffnungen usw. Bei einigen Ausführungsformen ist die zweidimensionale Matrix in der strukturierten dotierten Schicht 106 zentriert. Bei einigen Ausführungsformen umfasst die Mehrzahl von getrennten Kanalöffnungen eine mittlere Kanalöffnung 107c, die in der strukturierten dotierten Schicht 106 entlang der ersten Richtung 124 und der zweiten Richtung 126 zentriert ist. Bei einigen Ausführungsformen umfasst die Mehrzahl von getrennten Kanalöffnungen weiterhin periphere Kanalöffnungen 107p, die entlang gegenüberliegenden Seiten der mittleren Kanalöffnung 107c entlang der ersten Richtung 124 und der zweiten Richtung 126 symmetrisch angeordnet sind.
  • 4A zeigt eine Schnittansicht einiger Ausführungsformen eines integrierten Bildsensorchips 400, der eine offenbarte strukturierte dotierte Schicht aufweist.
  • Der Bildsensorchip 400 weist ein Substrat 102 mit Seitenwänden und einer sich horizontal erstreckenden Fläche auf, die eine Aussparung 105 definiert, die in einer Oberseite des Substrats 102 angeordnet ist. Bei einigen Ausführungsformen kann das Substrat 102 ein erstes Halbleitermaterial enthalten. Bei einigen Ausführungsformen kann sich die Aussparung 105 mit einer ersten Tiefe 402 in das Substrat 102 erstrecken, die etwa 0 µm bis etwa 5 µm, etwa 0 µm bis etwa 3 µm, etwa 1 µm bis etwa 3 µm oder andere ähnliche Werte beträgt. Bei einigen Ausführungsformen ist die Aussparung 105 in einem Pixelbereich 410 angeordnet. Bei einigen Ausführungsformen kann der Pixelbereich 410 eine Breite haben, die etwa 5 µm bis etwa 20 µm, etwa 1 µm bis etwa 10 µm oder andere ähnliche Werte beträgt.
  • Entlang den Seitenwänden und der sich horizontal erstreckenden Fläche des Substrats 102 ist eine strukturierte dotierte Schicht 106 angeordnet. Die strukturierte dotierte Schicht 106 weist Seitenwände auf, die eine oder mehrere Kanalöffnungen 107 definieren. Bei einigen Ausführungsformen kann die strukturierte dotierte Schicht 106 eine dotierte Epitaxialschicht sein, die sich entlang den Seitenwänden und der sich horizontal erstreckenden Fläche des Substrats 102 erstreckt. Bei einigen Ausführungsformen kann die strukturierte dotierte Schicht 106 einen dotierten Bereich aufweisen, der in das Substrat 102 implantiert ist. Bei einigen Ausführungsformen kann die strukturierte dotierte Schicht 106 eine erste Dotierungsart haben und kann z. B. p-Silizium sein, das mit Bor, Aluminium, Gallium oder dergleichen dotiert ist. Bei einigen Ausführungsformen kann die strukturierte dotierte Schicht 106 eine Dicke 404 haben, die einheitlich ist. Bei einigen Ausführungsformen kann die Dicke 404 etwa 0 Å bis etwa 500 Å, etwa 10 Å bis etwa 400 Å, etwa 100 Å bis etwa 300 Å oder andere ähnliche Werte betragen.
  • In der Aussparung 105 und auf der strukturierten dotierten Schicht 106 ist ein zweites Halbleitermaterial 108 angeordnet. Das zweite Halbleitermaterial 108 ist ein anderes Material als das Substrat 102. Bei einigen Ausführungsformen kann das zweite Halbleitermaterial 108 so gewählt werden, dass es eine hohe Effizienz für einfallende Strahlung mit Wellenlängen über dem Spektrum des sichtbaren Lichts hat. Das zweite Halbleitermaterial 108 kann zum Beispiel Germanium aufweisen oder sein. Die strukturierte dotierte Schicht 106 befindet sich zwischen dem Substrat 102 und dem zweiten Halbleitermaterial 108. Bei einigen Ausführungsformen befindet sich die strukturierte dotierte Schicht 106 vertikal und lateral zwischen dem Substrat 102 und dem zweiten Halbleitermaterial 108.
  • Das zweite Halbleitermaterial 108 weist einen Vorsprung 109 auf, der sich nach außen von einer Unterseite des zweiten Halbleitermaterials 108 bis zu einem Bereich direkt zwischen Seitenwänden der strukturierten dotierten Schicht 106 erstreckt. Bei einigen Ausführungsformen kann sich der Vorsprung 109 mit einem von null verschiedenen Abstand 406 unter einer Unterseite der strukturierten dotierten Schicht 106 erstrecken. Bei diesen Ausführungsformen kontaktiert der Vorsprung 109 des zweiten Halbleitermaterials 108 vertikal und lateral das Substrat 102 unter der Unterseite der strukturierten dotierten Schicht 106. Bei einigen Ausführungsformen kann der von null verschiedene Abstand 406 etwa 0 Å bis etwa 500 Å, etwa 10 Å bis etwa 400 Å, etwa 100 Å bis etwa 300 Å oder andere ähnliche Werte betragen. Bei einigen Ausführungsformen kann der Vorsprung 109 lateral vollständig von gegenüberliegenden Seiten des Fotodiodenbereichs 101 begrenzt sein. Bei anderen Ausführungsformen (nicht dargestellt) erstreckt sich der Vorsprung 109 lateral über gegenüberliegende Seiten des Fotodiodenbereichs 101 hinaus.
  • Bei einigen Ausführungsformen ist über dem zweiten Halbleitermaterial 108 eine Verkappungsschicht 408 angeordnet. Die Verkappungsschicht 408 kann ein drittes Halbleitermaterial aufweisen. Bei einigen Ausführungsformen kann das dritte Halbleitermaterial dasselbe Halbleitermaterial wie das erste Halbleitermaterial des Substrats 102 sein. Das erste und das dritte Halbleitermaterial können zum Beispiel Silizium aufweisen oder sein. Die Verkappungsschicht 408 erstreckt sich vertikal von einer Oberseite des Substrats 102, um eine Oberseite des zweiten Halbleitermaterials 108 zu kontaktieren. Bei einigen Ausführungsformen sind die Verkappungsschicht 408 und die Oberseite 102u des Substrats 102 im Wesentlichen koplanar (z. B. planar innerhalb einer Toleranz eines CMP-Prozesses). Bei einigen Ausführungsformen bedeckt die Verkappungsschicht 408 eine Oberseite des zweiten Halbleitermaterials 108 vollständig. Bei einigen Ausführungsformen kann die Verkappungsschicht 408 gegenüberliegende äußerste Seitenwände aufweisen, die Seitenwände des Substrats 102 lateral kontaktieren. Bei anderen Ausführungsformen (nicht dargestellt) kann die Verkappungsschicht 408 gegenüberliegende äußerste Seitenwände aufweisen, die Seitenwände der strukturierten dotierten Schicht 106 lateral kontaktieren.
  • In der Verkappungsschicht 408 ist ein erster dotierter Kontaktbereich 110 angeordnet. Bei einigen Ausführungsformen ist der erste dotierte Kontaktbereich 110 direkt über der einen oder den mehreren Kanalöffnungen 107 angeordnet. Bei einigen Ausführungsformen ist der erste dotierte Kontaktbereich 110 ein p-Bereich. Der erste dotierte Kontaktbereich 110 kann zum Beispiel die erste Dotierungsart haben und kann z. B. p-Silizium sein, das mit Bor, Aluminium, Gallium oder dergleichen dotiert ist. Bei einigen Ausführungsformen kann der erste dotierte Kontaktbereich 110 auf den Bereich innerhalb der Verkappungsschicht 408 beschränkt sein. Bei anderen Ausführungsformen (nicht dargestellt) kann sich der erste dotierte Kontaktbereich 110 aus der Verkappungsschicht 408 heraus in das zweite Halbleitermaterial 108 hinein erstrecken.
  • In dem Substrat 102 ist unter der einen oder den mehreren Kanalöffnungen 107 ein Fotodiodenbereich 101 angeordnet. Bei einigen Ausführungsformen weist der Fotodiodenbereich 101 einen ersten dotierten Bereich 104 mit einer ersten Dotierungsart (z. B. einer p-Dotierung) und einen zweiten dotierten Bereich 112 mit einer zweiten Dotierungsart (z. B. einer n-Dotierung) auf. Bei einigen Ausführungsformen kann der erste dotierte Bereich 104 p-Silizium enthalten, das z. B. mit Bor, Aluminium, Gallium oder dergleichen dotiert ist, und der zweite dotierte Bereich 112 kann n-Silizium enthalten, das z. B. mit Arsen, Phosphor oder dergleichen dotiert ist. Bei einigen Ausführungsformen erstreckt sich der zweite dotierte Bereich 112 von der Oberseite 102u des Substrats 102 bis unter den ersten dotierten Bereich 104. Bei diesen Ausführungsformen weist der zweite dotierte Bereich 112 einen sich horizontal erstreckenden zweiten dotierten Bereich 112h und einen sich vertikal erstreckenden zweiten dotierten Bereich 112v auf, der aus einer Oberseite des sich horizontal erstreckenden zweiten dotierten Bereichs 112h nach außen ragt. Bei einigen alternativen Ausführungsformen (nicht dargestellt) kann sich der Fotodiodenbereich 101 in das zweite Halbleitermaterial 108 hinein erstrecken. Bei diesen Ausführungsformen kann ein Teil des zweiten Halbleitermaterials 108 die erste Dotierungsart haben, um als der erste dotierte Bereich zu fungieren. Bei einigen Ausführungsformen kann der Teil des zweiten Halbleitermaterials 108, der die erste Dotierungsart hat, von dem zweiten dotierten Bereich 112 in dem Substrat 102 durch einen eigendotierten Teil des Substrats 102 getrennt sein, der vertikal dazwischen angeordnet ist.
  • Bei einigen Ausführungsformen ist über der Oberseite 102u des Substrats 102 eine dielektrische Struktur 114 angeordnet. Die dielektrische Struktur 114 umschließt eine erste Mehrzahl von Interconnects 116 und eine zweite Mehrzahl von Interconnects 118. Die erste Mehrzahl von Interconnects 116 ist mit dem zweiten dotierten Bereich 112 elektrisch verbunden. Bei einigen Ausführungsformen ist die erste Mehrzahl von Interconnects 116 mittels eines zweiten dotierten Kontaktbereichs 412, der entlang der Oberseite 102u des Substrats 102 angeordnet ist, mit dem zweiten dotierten Bereich 112 verbunden. Der zweite dotierte Kontaktbereich 412 hat eine höhere Dotierungskonzentration als der zweite dotierte Bereich 112, um einen Kontaktwiderstand mit der ersten Mehrzahl von Interconnects 116 zu reduzieren. Bei einigen Ausführungsformen kann die erste Mehrzahl von Interconnects 116 einen ersten leitfähigen Kontakt 116a, der den zweiten dotierten Kontaktbereich 412 kontaktiert, und einen ersten Interconnect-Draht 116b über dem ersten leitfähigen Kontakt 116a aufweisen. Die zweite Mehrzahl von Interconnects 118 ist mit dem ersten dotierten Kontaktbereich 110 elektrisch verbunden. Bei einigen Ausführungsformen kann die zweite Mehrzahl von Interconnects 118 einen zweiten leitfähigen Kontakt 118a, der den ersten dotierten Kontaktbereich 110 kontaktiert, und einen zweiten Interconnect-Draht 118b über dem zweiten leitfähigen Kontakt 118a aufweisen.
  • Bei einigen Ausführungsformen weist die dielektrische Struktur 114 eine Mehrzahl von aufeinandergestapelten Zwischenebenendielektrikum-Schichten (ILD-Schichten) 114a und 114b auf. Die Mehrzahl von aufeinandergestapelten ILD-Schichten 114a und 114b umschließt die erste Mehrzahl von Interconnects 116 und die zweite Mehrzahl von Interconnects 118. Bei einigen Ausführungsformen kann die Mehrzahl von aufeinandergestapelten ILD-Schichten 114a und 114b Siliziumdioxid, SiCOH, ein Fluorsilicatglas und/oder ein Phosphatglas (z. B. Borphosphorsilicatglas) oder dergleichen aufweisen. Bei einigen Ausführungsformen können die erste Mehrzahl von Interconnects 116 und/oder die zweite Mehrzahl von Interconnects 118 ein leitfähiges Metall wie zum Beispiel Kupfer, Aluminium und/oder Wolfram aufweisen. Bei einigen Ausführungsformen können zwei oder mehr benachbarte der Mehrzahl von aufeinandergestapelten ILD-Schichten 114a und 114b durch eine Ätzstoppschicht (nicht dargestellt) getrennt sein, die ein Nitrid, ein Carbid oder dergleichen enthält.
  • 4B zeigt eine Draufsicht 414 des integrierten Bildsensorchips von 4A entlang einer Schnittlinie A - A'.
  • Wie in der Draufsicht 414 gezeigt ist, haben die eine oder die mehreren Kanalöffnungen 107 eine erste Breite 416 entlang einer ersten Richtung 124 und eine erste Höhe 418 entlang einer zweiten Richtung 126, die senkrecht zu der ersten Richtung 124 ist. Die erste Breite 416 und die erste Höhe 418 definieren eine erste Fläche der einen oder der mehreren Kanalöffnungen 107, die ungefähr gleich dem Produkt aus der ersten Breite 416 und der ersten Höhe 418 ist. Das zweite Halbleitermaterial 108 hat eine zweite Breite 420 entlang der ersten Richtung 124 und eine zweite Höhe 422 entlang der zweiten Richtung 126. Die zweite Breite 420 und die zweite Höhe 422 definieren eine zweite Fläche des zweiten Halbleitermaterials 108, die ungefähr gleich dem Produkt aus der zweiten Breite 420 und der zweiten Höhe 422 ist. Ein Verhältnis der ersten Fläche zu der zweiten Fläche ist größer als etwa 0 % und kleiner als etwa 100 %, größer als etwa 10 % und kleiner als etwa 80 %, oder es hat andere ähnliche Werte.
  • 5 zeigt eine Schnittansicht einiger Ausführungsformen eines integrierten Bildsensorchips 500, der eine offenbarte strukturierte dotierte Schicht aufweist.
  • Der integrierte Bildsensorchip 500 weist einen Fotodiodenbereich 101 auf, der in einem Substrat 102 angeordnet ist. Bei einigen Ausführungsformen weist der Fotodiodenbereich 101 einen ersten dotierten Bereich 104 und einen zweiten dotierten Bereich 112 auf, der unter dem ersten dotierten Bereich 104 angeordnet ist. Der erste dotierte Bereich 104 hat eine erste Dotierungsart (z. B. p), und der zweite dotierte Bereich 112 hat eine zweite Dotierungsart (z. B. n). Entlang einer Oberseite 102u des Substrats 102 ist eine strukturierte dotierte Schicht 106 angeordnet. Bei verschiedenen Ausführungsformen kann die strukturierte dotierte Schicht 106 eine dotierte Epitaxialschicht auf dem Substrat 102 oder einen dotierten Bereich umfassen, der sich in dem Substrat 102 befindet. Die strukturierte dotierte Schicht 106 weist eine oder mehrere Seitenwände auf, die eine oder mehrere Kanalöffnungen 107 definieren, die sich direkt über dem ersten dotierten Bereich 104 befinden.
  • Auf der strukturierten dotierten Schicht 106 und auf der Oberseite 102u des Substrats ist ein zweites Halbleitermaterial 108 angeordnet. Entlang einer Oberseite des zweiten Halbleitermaterials 108 und in dem zweiten Halbleitermaterial 108 ist ein erster dotierter Kontaktbereich 110 angeordnet. Der erste dotierte Kontaktbereich 110 hat eine erste Dotierungsart (z. B. p).
  • Entlang einer Unterseite 102L des Substrats 102 ist eine dielektrische Struktur 114 angeordnet. Die dielektrische Struktur 114 umschließt eine erste Mehrzahl von Interconnects 116, die mit dem zweiten dotierten Bereich 112 verbunden sind. Bei einigen Ausführungsformen kann die dielektrische Struktur 114 eine erste Mehrzahl von aufeinandergestapelten ILD-Schichten aufweisen. Bei einigen Ausführungsformen kann die erste Mehrzahl von Interconnects 116 einen ersten leitfähigen Kontakt 116a, eine Interconnect-Durchkontaktierung und/oder einen ersten Interconnect-Draht 116b aufweisen. Entlang einer Oberseite des zweiten Halbleitermaterials 108, die von dem Substrat 102 weg zeigt, ist eine weitere dielektrische Struktur 502 angeordnet. Die weitere dielektrische Struktur 502 umschließt eine zweite Mehrzahl von Interconnects 118, die mit dem ersten dotierten Kontaktbereich 110 verbunden sind. Bei einigen Ausführungsformen kann die weitere dielektrische Struktur 502 eine zweite Mehrzahl von aufeinandergestapelten ILD-Schichten aufweisen. Bei einigen Ausführungsformen kann die zweite Mehrzahl von Interconnects 118 einen zweiten leitfähigen Kontakt 118a, eine zweite Interconnect-Durchkontaktierung und/oder einen zweiten Interconnect-Draht 118b aufweisen.
  • 6A zeigt eine Schnittansicht einiger Ausführungsformen eines mehrdimensionalen integrierten Chips 600, der eine offenbarte strukturierte dotierte Schicht aufweist.
  • Der mehrdimensionale integrierte Chip 600 weist einen integrierten Bildsensorchip-Die (Bildsensor-IC-Die) 602 mit einem Fotodiodenbereich 101 auf, der in einem Substrat 102 angeordnet ist. Der Fotodiodenbereich 101 weist einen zweiten dotierten Bereich 112 auf, der in dem Substrat 102 angeordnet ist. In einer Aussparung in dem Substrat 102 über dem Fotodiodenbereich 101 ist ein zweites Halbleitermaterial 108 angeordnet. Entlang einer Oberseite des zweiten Halbleitermaterials 108, die von dem Substrat 102 weg zeigt, ist ein erster dotierter Kontaktbereich 110 angeordnet. Der zweite dotierte Bereich 112 ist mit einer ersten Mehrzahl von Interconnects 116 in einer dielektrischen Struktur 114 verbunden, und der erste dotierte Kontaktbereich 110 ist mit einer zweiten Mehrzahl von Interconnects 118 in der dielektrischen Struktur 114 verbunden. Die erste Mehrzahl von Interconnects 116 und die zweite Mehrzahl von Interconnects 118 sind mit einer ersten Mehrzahl von Bondstrukturen 604 (z. B. Bondpads) verbunden.
  • Der mehrdimensionale integrierte Chip 600 weist außerdem einen weiteren IC-Die 606 auf. Der weitere IC-Die 606 weist eine Mehrzahl von Halbleitervorrichtungen 608 auf, die in einem weiteren Substrat 610 angeordnet sind. Die Mehrzahl von Halbleitervorrichtungen 608 kann Transistorvorrichtungen [z. B. einen planaren FET (Feldeffekttransistor), einen FinFET, eine GAA-Vorrichtung (Gate-all-around-Vorrichtung), eine Nanolagen-Vorrichtung oder dergleichen] umfassen, die mit einer dritten Mehrzahl von weiteren Interconnects 612 in einer weiteren dielektrischen Struktur 614 über dem weiteren Substrat 610 verbunden sind. Bei einigen Ausführungsformen kann die Mehrzahl von Halbleitervorrichtungen 608 Teil eines Prozessors (z. B. einer Signalverarbeitungseinheit) sein, der so konfiguriert ist, dass er ein Signal von dem Bildsensor-IC-Die 602 empfängt. Die dritte Mehrzahl von weiteren Interconnects 612 ist mit einer Mehrzahl von weiteren Bondstrukturen 616 (z. B. Bondpads) verbunden, die auf und/oder in der weiteren dielektrischen Struktur 614 angeordnet sind.
  • Der Bildsensor-IC-Die 602 ist entlang einer Hybridbondgrenzfläche an den weiteren IC-Die 606 gebondet, wobei die erste Mehrzahl von Bondstrukturen 604 die Mehrzahl von weiteren Bondstrukturen 616 entlang einer leitfähigen Grenzfläche kontaktiert und die dielektrische Struktur 114 die weitere dielektrische Struktur 614 entlang einer dielektrischen Grenzfläche kontaktiert.
  • 6B zeigt eine Schnittansicht einiger weiterer Ausführungsformen eines mehrdimensionalen integrierten Chips 618, der eine offenbarte strukturierte dotierte Schicht aufweist.
  • Der mehrdimensionale integrierte Chip 618 weist einen Bildsensor-IC-Die 602 mit einem Fotodiodenbereich 101 auf, der in einem Substrat 102 angeordnet ist. Der Fotodiodenbereich 101 weist einen zweiten dotierten Bereich 112 auf, der in dem Substrat 102 angeordnet ist. Auf dem Substrat 102 ist ein zweites Halbleitermaterial 108 angeordnet. In dem zweiten Halbleitermaterial 108 ist ein erster dotierter Kontaktbereich 110 angeordnet. Der zweite dotierte Bereich 112 ist mit einer ersten Mehrzahl von Interconnects 116 in einer dielektrischen Struktur 114 verbunden, und der erste dotierte Kontaktbereich 110 ist mit einer zweiten Mehrzahl von Interconnects 118 in der weiteren dielektrischen Struktur 502 verbunden. Die zweite Mehrzahl von Interconnects 118 ist mit einer ersten Mehrzahl von Bondstrukturen 604 (z. B. Bondpads) verbunden.
  • Der mehrdimensionale integrierte Chip 600 weist außerdem einen weiteren IC-Die 606 auf, der entlang einer Hybridbondgrenzfläche an den Bildsensor-IC-Die 602 gebondet ist, wobei die erste Mehrzahl von Bondstrukturen 604 die Mehrzahl von weiteren Bondstrukturen 616 entlang einer leitfähigen Grenzfläche kontaktiert und die dielektrische Struktur 114 die weitere dielektrische Struktur 614 entlang einer dielektrischen Grenzfläche kontaktiert.
  • Es versteht sich, dass die offenbarten integrierten Bildsensorchips in unterschiedlichen Arten von integrierten Chip-Anwendungen implementiert werden können. Bei einigen Ausführungsformen können die offenbarten integrierten Bildsensorchips in einem SWIR-dToF-Sensor implementiert werden, der in Mobiltelefonen, Kraftfahrzeug-Anwendungen (z. B. LiDAR) oder dergleichen verwendet wird. Die gute Leistung (z. B. die hohe Empfindlichkeit und/oder Photonendetektionseffizienz) des offenbarten integrierten Bildsensorchips in dem kurzwelligen Infrarotspektrum (z. B. für Wellenlängen von etwa 1,3 µm bis etwa 1,5 µm, etwa 1,4 µm bis etwa 3 µm oder mit anderen ähnlichen Werten) ermöglicht eine gute Leistung des SWIR-dToF-Sensors.
  • 7 zeigt eine Schnittansicht einer integrierten Chipstruktur 700, die einen SWIR-dToF-Sensor mit einer offenbarten Fotodiodenstruktur aufweist.
  • Die integrierte Chipstruktur 700 weist einen ersten IC-Die 701 auf, der mit einem Basissubstrat 702 verbunden ist. Bei verschiedenen Ausführungsformen kann das Basissubstrat 702 ein Interposersubstrat, ein Package-Substrat, eine gedruckte Leiterplatte oder dergleichen sein. Der erste IC-Die 701 weist einen Fotodiodenbereich 101 auf, der in einem Substrat 102 angeordnet ist. Ein zweites Halbleitermaterial 108 ist durch eine strukturierte dotierte Schicht 106 von dem Substrat 102 getrennt.
  • Bei einigen Ausführungsformen sind auf dem Substrat 102 ein oder mehrere Farbfilter 704 angeordnet. Das eine oder die mehreren Farbfilter 704 sind so konfiguriert, dass sie einfallende Strahlung mit speziellen Wellenlängen durchlassen. Zum Beispiel kann ein erstes Farbfilter des einen oder der mehreren Farbfilter 704 so konfiguriert sein, dass es Strahlung mit Wellenlängen in einem ersten Bereich (der z. B. grünem Licht entspricht) durchlässt, während es Strahlung mit Wellenlängen in einem von dem ersten Bereich verschiedenen zweiten Bereich (der z. B. rotem Licht entspricht) reflektiert, usw. Auf dem einen oder den mehreren Farbfiltern 704 sind eine oder mehrere Mikrolinsen 706 angeordnet. Die eine oder die mehreren Mikrolinsen 706 sind so konfiguriert, dass sie Strahlung zu dem Fotodiodenbereich 101 fokussieren.
  • Auf dem Basissubstrat 702 ist außerdem ein integrierter Beleuchtungs-Chip 708 angeordnet. Bei einigen Ausführungsformen kann der integrierte Beleuchtungs-Chip 708 eine Leuchtdiode, ein Vertical-Cavity Surface-Emitting Laser (VCSEL) oder dergleichen sein. Bei einigen Ausführungsformen umschließt ein Package 710 den ersten IC-Die 701 und den integrierten Beleuchtungs-Chip 708.
  • Der integrierte Beleuchtungs-Chip 708 ist so konfiguriert, dass er bei Betrieb eine elektromagnetische Beleuchtungsstrahlung 712 (z. B. NIR-Strahlung) erzeugt. Die elektromagnetische Beleuchtungsstrahlung 712 kann ein Zielobjekt 714 reflektieren und kann zu dem ersten IC-Die 701 als reflektierte elektromagnetische Strahlung 716 zurück reflektiert werden. Der erste IC-Die 701 ist so konfiguriert, dass er die reflektierte elektromagnetische Strahlung 716 detektiert und daraus ein Signal erzeugt. Ein integrierter Verarbeitungs-Chip (nicht dargestellt) ist so konfiguriert, dass er das Signal verarbeitet (z. B. um einen Abstand von dem Zielobjekt 714 zu ermitteln).
  • Die 8 bis 20 zeigen Schnittansichten 800 bis 2000 einiger Ausführungsformen eines Verfahrens zum Herstellen eines integrierten Bildsensorchips mit einer strukturierten dotierten Schicht. Die 8 bis 20 werden zwar für ein Verfahren beschrieben, aber es dürfte wohlverstanden sein, dass die in diesen Figuren offenbarten Strukturen nicht auf das Verfahren beschränkt sind, sondern als Strukturen eigenständig und unabhängig von dem Verfahren verwendet werden können. Es versteht sich außerdem, dass die in den 1 bis 7 gezeigten Strukturen bei alternativen Ausführungsformen des in den 8 bis 20 dargestellten Verfahrens hergestellt werden können.
  • Wie in der Schnittansicht 800 von 8 gezeigt ist, wird ein Substrat 102 bereitgestellt. Bei verschiedenen Ausführungsformen kann das Substrat 102 eine Art von Halbleiterkörper (z. B. Silizium, SiGe, SOI usw.) sein, wie etwa ein Halbleiterwafer und/oder ein oder mehrere Dies auf einem Wafer, sowie eine andere Art von Halbleiter- und/oder Epitaxialschichten, die damit assoziiert sind. Bei einigen Ausführungsformen (nicht dargestellt) werden eine oder mehrere Halbleitervorrichtungen auf und/oder in dem Substrat 102 hergestellt.
  • Wie in der Schnittansicht 800 von 8 gezeigt ist, wird in dem Substrat 102 ein sich horizontal erstreckender zweiter dotierter Bereich 112h erzeugt. Der sich horizontal erstreckende zweite dotierte Bereich 112h ist durch einen von null verschiedenen Abstand von einer Unterseite 102L des Substrats 102 getrennt. Der sich horizontal erstreckende zweite dotierte Bereich 112h wird so erzeugt, dass er sich lateral von einem ersten Ende bis zu einem gegenüberliegenden zweiten Ende erstreckt. Bei einigen Ausführungsformen kann der sich horizontal erstreckende zweite dotierte Bereich 112h durch selektives Implantieren einer ersten Dotandenspezies 802 in das Substrat 102 entsprechend einer ersten Maske 804 erzeugt werden. Bei verschiedenen Ausführungsformen kann die erste Maske 804 ein Oxid, ein Fotoresist oder andere ähnliche Materialien aufweisen. Bei einigen Ausführungsformen kann die erste Maske 804 auf der Oberseite 102u des Substrats 102 hergestellt werden, und die erste Dotandenspezies 802 kann selektiv in die Oberseite 102u des Substrats 102 implantiert werden. Bei verschiedenen Ausführungsformen kann die erste Dotandenspezies 802 Arsen, Phosphor oder dergleichen sein.
  • Wie in der Schnittansicht 900 von 9 gezeigt ist, wird in dem Substrat 102 ein sich vertikal erstreckender zweiter dotierter Bereich 112v erzeugt. Der sich vertikal erstreckende zweite dotierte Bereich 112v erstreckt sich vertikal von dem sich horizontal erstreckenden zweiten dotierten Bereich 112h bis zu der Oberseite 102u des Substrats 102, um einen zweiten dotierten Bereich 112 zu bilden. Bei einigen Ausführungsformen kann der sich vertikal erstreckende zweite dotierte Bereich 112v durch selektives Implantieren einer zweiten Dotandenspezies 902 in das Substrat 102 entsprechend einer zweiten Maske 904 erzeugt werden. Bei verschiedenen Ausführungsformen kann die zweite Maske 904 ein Oxid, ein Fotoresist oder andere ähnliche Materialien aufweisen. Bei einigen Ausführungsformen kann die zweite Maske 904 auf der Oberseite 102u des Substrats 102 hergestellt werden, und die zweite Dotandenspezies 902 kann selektiv in die Oberseite 102u des Substrats 102 implantiert werden. Bei verschiedenen Ausführungsformen kann die zweite Dotandenspezies 902 Arsen, Phosphor oder dergleichen sein.
  • Wie in der Schnittansicht 1000 von 10 gezeigt ist, wird ein zweiter dotierter Kontaktbereich 412 in dem Substrat 102 entlang einer Oberseite des sich vertikal erstreckenden zweiten dotierten Bereichs 112V und entlang der Oberseite 102u des Substrats 102 erzeugt. Der zweite dotierte Kontaktbereich 412 hat eine höhere Dotierungskonzentration als der zweite dotierte Bereich 112, um einen Kontaktwiderstand mit höherliegenden Interconnects zu reduzieren. Bei einigen Ausführungsformen kann der zweite dotierte Kontaktbereich 412 durch selektives Implantieren einer dritten Dotandenspezies 1002 in das Substrat 102 entsprechend einer dritten Maske 1004 erzeugt werden. Bei verschiedenen Ausführungsformen kann die dritte Maske 1004 ein Oxid, ein Fotoresist oder andere ähnliche Materialien aufweisen. Bei verschiedenen Ausführungsformen kann die dritte Dotandenspezies 1002 Arsen, Phosphor oder dergleichen sein.
  • Wie in der Schnittansicht 1100 von 11 gezeigt ist, wird das Substrat 102 mit einem ersten Ätzprozess selektiv geätzt, um eine Aussparung 105 in der Oberseite 102u des Substrats 102 zu erzeugen. Bei einigen Ausführungsformen kann der erste Ätzprozess durch selektives Behandeln des Substrats 102 mit einem ersten Ätzmittel 1102 entsprechend einer vierten Maske 1104 durchgeführt werden. Mit dem ersten Ätzprozess werden eine oder mehrere Seitenwände des Substrats 102 und eine sich horizontal erstreckende Fläche des Substrats 102 hergestellt, die die Aussparung 105 definieren. Bei einigen Ausführungsformen kann das erste Ätzmittel 1102 ein Trockenätzmittel (z. B. ein Plasma-Ätzmittel mit einer fluorbasierten Ätzchemikalie, ein SF6-Plasma oder dergleichen) oder ein Nassätzmittel sein. Bei einigen Ausführungsformen kann die vierte Maske 1104 ein lichtempfindliches Material (z. B. ein Fotoresist), eine Hartmaske oder dergleichen sein. Die Aussparung 105 wird so erzeugt, dass sie sich mit einer ersten Tiefe 402 in das Substrat 102 erstreckt. Bei einigen Ausführungsformen kann die erste Tiefe 402 etwa 0 µm bis etwa 5 µm, etwa 0 µm bis etwa 3 µm, etwa 1 µm bis etwa 3 µm oder andere ähnliche Werte betragen.
  • Wie in der Schnittansicht 1200 von 12 gezeigt ist, wird ein erster dotierter Bereich 104 in dem Substrat 102 erzeugt. Bei einigen Ausführungsformen kann der erste dotierte Bereich 104 durch selektives Implantieren einer vierten Dotandenspezies 1202 in das Substrat 102 entsprechend einer fünften Maske 1204 erzeugt werden. Der erste dotierte Bereich 104 kann so erzeugt werden, dass er den zweiten dotierten Bereich 112 kontaktiert, um einen Fotodiodenbereich 101 in dem Substrat 102 zu erzeugen. Bei verschiedenen Ausführungsformen kann die fünfte Maske 1204 ein Oxid, ein Fotoresist oder andere ähnliche Materialien aufweisen. Bei verschiedenen Ausführungsformen kann die vierte Dotandenspezies 1202 Bor, Gallium, Aluminium oder dergleichen sein.
  • Wie in der Schnittansicht 1300 von 13 gezeigt ist, wird eine dotierte Schicht 1302 entlang der einen oder den mehreren Seitenwänden und der sich horizontal erstreckenden Fläche des Substrats 102 hergestellt. Die dotierte Schicht 1302 ist so konfiguriert, dass sie Defekte (z. B. Haftstellen) passiviert, die entlang der einen oder den mehreren Seitenwänden und der sich horizontal erstreckenden Fläche des Substrats 102 entstehen können. Bei einigen Ausführungsformen kann die dotierte Schicht 1302 mit einer Dicke 404 hergestellt werden, die etwa 0 Å bis etwa 500 Å, etwa 10 Å bis etwa 400 Å, etwa 100 Å bis etwa 300 Å oder andere ähnliche Werte beträgt.
  • Bei einigen Ausführungsformen kann die dotierte Schicht 1302 mit einem selektiven Aufwachsprozess hergestellt werden. Mit dem selektiven Aufwachsprozess wird die dotierte Schicht 1302 entlang der einen oder den mehreren Seitenwänden und der sich horizontal erstreckenden Fläche des Substrats 102 hergestellt. Mit dem selektiven Aufwachsprozess kann die dotierte Schicht 1302 mit einer Dicke 404 hergestellt werden, die entlang der einen oder den mehreren Seitenwänden und der sich horizontal erstreckenden Fläche des Substrats 102 im Wesentlichen einheitlich ist. Bei einigen Ausführungsformen wird vor dem selektiven Aufwachsprozess ein erstes Opferdielektrikum 1306 auf der Oberseite 102u des Substrats 102 hergestellt. Das erste Opferdielektrikum 1306 blockiert die Bildung der dotierten Schicht 1302, sodass die dotierte Schicht 1302 auf die Aussparung 105 begrenzt wird. Bei einigen Ausführungsformen kann das erste Opferdielektrikum 1306 ein Oxid (z. B. Siliziumoxid), ein Nitrid (z. B. Siliziumnitrid), ein Carbid (z. B. Siliziumcarbid) oder dergleichen sein.
  • Bei anderen Ausführungsformen kann die dotierte Schicht 1302 durch selektives Implantieren einer fünften Dotandenspezies in das Substrat 102 hergestellt werden. Bei einigen Ausführungsformen kann nach dem Implantationsprozess ein Hochtemperaturtempern durchgeführt werden, um die fünfte Dotandenspezies in das Substrat 102 einzudiffundieren. Bei einigen Ausführungsformen kann die fünfte Dotandenspezies Bor, Gallium, Aluminium oder dergleichen sein. Bei einigen Ausführungsformen kann das Hochtemperaturtempern bei einer Temperatur von mehr als 750°C, mehr als etwa 900°C, mehr als etwa 1000°C oder bei anderen ähnlichen Werten durchgeführt werden. Bei einigen dieser Ausführungsformen kann die dotierte Schicht 1302 durch Implantieren der fünften Dotandenspezies in das Substrat 102 entsprechend dem ersten Opferdielektrikum 1306 hergestellt werden. Mit dem Implantationsprozess kann die dotierte Schicht 1302 so hergestellt werden, dass sie eine kleinere Dicke entlang der einen oder den mehreren Seitenwänden als entlang der sich horizontal erstreckenden Fläche des Substrats 102 hat.
  • Wie in der Schnittansicht 1400 von 14 gezeigt ist, wird ein zweites Opferdielektrikum 1402 auf der dotierten Schicht 1302 und dem ersten Opferdielektrikum 1306 hergestellt. Bei einigen Ausführungsformen kann das zweite Opferdielektrikum 1402 ein Oxid (z. B. Siliziumoxid), ein Nitrid (z. B. Siliziumnitrid), ein Carbid (z. B. Siliziumcarbid) oder dergleichen sein. Bei einigen Ausführungsformen kann das zweite Opferdielektrikum 1402 mit einem oder mehreren Abscheidungsprozessen hergestellt werden, z. B. einem PVD-Prozess (PVD: physikalische Gasphasenabscheidung), einem CVD-Prozess (chemische Gasphasenabscheidung), einem PECVD-Prozess (PECVD: plasmaunterstützte CVD), einer hochdichten IMP-Abscheidung (Abscheidung mit einem ionisierten Metallplasma hoher Dichte), einer hochdichten ICP-Abscheidung (Abscheidung mit einem ionisierten Metallplasma hoher Dichte) oder dergleichen.
  • Wie in der Schnittansicht 1500 von 15 gezeigt ist, wird die dotierte Schicht (z. B. 1302 von 14) mit einem zweiten Strukturierungsprozess selektiv geätzt, um eine oder mehrere Kanalöffnungen 107 so zu erzeugen, dass sie sich durch eine strukturierte dotierte Schicht 106 erstrecken. Bei einigen Ausführungsformen können sich die eine oder die mehreren Kanalöffnungen 107 in das Substrat 102 erstrecken, sodass sie von Seitenwänden der strukturierten dotierten Schicht 106 und des Substrats 102 definiert werden.
  • Bei einigen Ausführungsformen kann der zweite Strukturierungsprozess durch selektives Behandeln der dotierten Schicht (z. B. 1302 von 14) und des zweiten Opferdielektrikums 1402 mit einem zweiten Ätzmittel 1502 entsprechend einer sechsten Maske 1504 durchgeführt werden. Das zweite Opferdielektrikum 1402 trennt die dotierte Schicht von der sechsten Maske 1504. Durch Trennen der dotierten Schicht von der sechsten Maske 1504 kann das zweite Opferdielektrikum 1402 eine Beschädigung und/oder Verunreinigung der strukturierten dotierten Schicht 106 vermeiden, die zu verstärkten Leckströmen in dem integrierten Bildsensorchip führen könnten. Bei einigen Ausführungsformen kann das zweite Ätzmittel 1502 ein Trockenätzmittel (z. B. ein Plasma-Ätzmittel mit einer fluorbasierten Ätzchemikalie, ein SF6-Plasma oder dergleichen) oder ein Nassätzmittel, z. B. Fluorwasserstoffsäure (HF-Säure), Kaliumhydroxid (KOH), Piranha-Ätzmittel oder dergleichen, sein. Bei einigen Ausführungsformen kann die sechste Maske 1504 ein lichtempfindliches Material (z. B. ein Fotoresist), eine Hartmaske oder dergleichen sein.
  • Wie in der Schnittansicht 1600 von 16 gezeigt ist, werden das erste und das zweite Opferdielektrikum entfernt. Bei verschiedenen Ausführungsformen können das erste und das zweite Opferdielektrikum mit einem Planarisierungsprozess (z. B. einem CMP-Prozess), einem Ätzprozess oder dergleichen entfernt werden.
  • Wie in der Schnittansicht 1700 von 17 gezeigt ist, wird in der Aussparung 105 und auf der strukturierten dotierten Schicht 106 ein zweites Halbleitermaterial 108 abgeschieden. Das zweite Halbleitermaterial 108 wird so abgeschieden, dass es einen Vorsprung 109 hat, der sich durch die eine oder die mehreren Kanalöffnungen 107 erstreckt, um das Substrat 102 an oder unter einer Unterseite der strukturierten dotierten Schicht 106 zu kontaktieren. Bei einigen Ausführungsformen kann das zweite Halbleitermaterial 108 mit einem Abscheidungsprozess abgeschieden werden, z. B. mit einem PVD-Prozess, einem CVD-Prozess, einem PECVD-Prozess, einer hochdichten IMP-Abscheidung, einer hochdichten ICP-Abscheidung, einem Sputterprozess, einer chemischen Gasphasenabscheidung bei Tiefdruck (LPCVD) oder dergleichen. Bei einigen Ausführungsformen kann nach dem Abscheiden des zweiten Halbleitermaterials 108 in der Aussparung 105 ein Planarisierungsprozess (z. B. ein CMP-Prozess) durchgeführt werden, um überschüssiges zweites Halbleitermaterial 108 über der Oberseite 102u des Substrats 102 zu entfernen.
  • Wie in der Schnittansicht 1800 von 18 gezeigt ist, wird auf dem zweiten Halbleitermaterial 108 eine Verkappungsschicht 408 hergestellt. Bei einigen Ausführungsformen kann die Verkappungsschicht 408 durch Aussparen des zweiten Halbleitermaterials 108 mit einem von null verschiedenen Abstand unter der Oberseite 102U des Substrats 102 hergestellt werden. Anschließend wird ein Verkappungshalbleitermaterial auf dem zweiten Halbleitermaterial 108 abgeschieden, und dann wird ein Planarisierungsprozess (z. B. ein CMP-Prozess) durchgeführt, mit dem überschüssiges Verkappungshalbleitermaterial von der Oberseite 102u des Substrats 102 entfernt wird, um die Verkappungsschicht 408 zu definieren. Bei einigen Ausführungsformen kann das Verkappungshalbleitermaterial Silizium sein, das mit einem Abscheidungsprozess abgeschieden wird, z. B. mit einem PVD-Prozess, einem CVD-Prozess, einem PECVD-Prozess, einer hochdichten IMP-Abscheidung, einer hochdichten ICP-Abscheidung, einem Sputterprozess, einem LPCVD-Prozess oder dergleichen.
  • Wie in der Schnittansicht 1900 von 19 gezeigt ist, wird in der Verkappungsschicht 408 ein erster dotierter Kontaktbereich 110 erzeugt. Bei einigen Ausführungsformen kann der erste dotierte Kontaktbereich 110 durch selektives Implantieren einer sechsten Dotandenspezies 1902 in die Verkappungsschicht 408 entsprechend einer siebenten Maske 1904 erzeugt werden. Bei einigen Ausführungsformen kann sich der erste dotierte Kontaktbereich 110 bis in das zweite Halbleitermaterial 108 hinein erstrecken. Bei verschiedenen Ausführungsformen kann die siebente Maske 1904 ein Oxid, ein Fotoresist oder andere ähnliche Materialien aufweisen. Bei einigen Ausführungsformen kann die sechste Dotandenspezies 1902 Gallium, Bor oder dergleichen sein.
  • Wie in der Schnittansicht 2000 von 20 gezeigt ist, wird über der Oberseite 102U des Substrats 102 eine dielektrische Struktur 114 hergestellt. Bei einigen Ausführungsformen kann die dielektrische Struktur 114 mit einem oder mehreren Abscheidungsprozessen abgeschieden werden, z. B. mit einem PVD-Prozess, einem CVD-Prozess, einem PECVD-Prozess, einer hochdichten IMP-Abscheidung, einer hochdichten ICP-Abscheidung, einem Sputterprozess, einem LPCVD-Prozess oder dergleichen. Bei verschiedenen Ausführungsformen kann die dielektrische Struktur 114 Siliziumdioxid, Kohlenstoff-dotiertes Siliziumdioxid, Siliziumoxidnitrid, Borsilicatglas (BSG), Phosphorsilicatglas (PSG), Borphosphorsilicatglas (BPSG), Fluorsilicatglas (FSG), ein poröses dielektrisches Material (z. B. poröses Kohlenstoff-dotiertes Siliziumdioxid) oder dergleichen aufweisen.
  • In der dielektrischen Struktur 114 werden eine erste Mehrzahl von Interconnects 116 und eine zweite Mehrzahl von Interconnects 118 hergestellt. Die erste Mehrzahl von Interconnects 116 ist durch einen zweiten dotierten Kontaktbereichs 412 mit dem zweiten dotierten Bereich 112 verbunden, und die zweite Mehrzahl von Interconnects 118 ist mit dem ersten dotierten Kontaktbereich 110 verbunden. Bei einigen Ausführungsformen können die erste Mehrzahl von Interconnects 116 und/oder die zweite Mehrzahl von Interconnects 118 einen leitfähigen Kontakt, eine Interconnect-Durchkontaktierung und/oder einen Interconnect-Draht umfassen. Bei einigen Ausführungsformen können die erste Mehrzahl von Interconnects 116 und die zweite Mehrzahl von Interconnects 118 gleichzeitig wie folgt hergestellt werden: selektives Ätzen der dielektrischen Struktur 114, um Durchkontaktierungsöffnungen und/oder -gräben darin zu erzeugen; Abscheiden eines leitfähigen Materials (z. B. Kupfer, Aluminium usw.) in den Durchkontaktierungsöffnungen und/oder -gräben; und Durchführen eines Planarisierungsprozesses. Bei einigen Ausführungsformen kann der Planarisierungsprozess ein CMP-Prozess sein.
  • Die 21 bis 31 zeigen Schnittansichten 2100 bis 3100 einiger alternativer Ausführungsformen eines Verfahrens zum Herstellen eines integrierten Bildsensorchips mit einer offenbarten strukturierten dotierten Schicht. Die 21 bis 31 werden zwar für ein Verfahren beschrieben, aber es dürfte wohlverstanden sein, dass die in diesen Figuren offenbarten Strukturen nicht auf das Verfahren beschränkt sind, sondern als Strukturen eigenständig und unabhängig von dem Verfahren verwendet werden können. Es versteht sich außerdem, dass die in den 1 bis 7 gezeigten Strukturen bei alternativen Ausführungsformen des in den 21 bis 31 dargestellten Verfahrens hergestellt werden können.
  • Wie in der Schnittansicht 2100 von 21 gezeigt ist, wird ein erster dotierter Bereich 104 in dem Substrat 102 erzeugt. Bei einigen Ausführungsformen kann der erste dotierte Bereich 104 durch selektives Implantieren einer ersten Dotandenspezies 2102 in das Substrat 102 entsprechend einer ersten Maske 2104 erzeugt werden.
  • Wie in der Schnittansicht 2200 von 22 gezeigt ist, wird ein zweiter dotierter Bereich 112 in dem Substrat 102 erzeugt. Der zweite dotierte Bereich 112 wird von einer Oberseite 102u des Substrats 102 durch einen von null verschiedenen Abstand vertikal beabstandet. Der zweite dotierte Bereich 112 kann so erzeugt werden, dass er den ersten dotierten Bereich 104 kontaktiert, um einen Fotodiodenbereich 101 in dem Substrat 102 zu erzeugen. Bei einigen Ausführungsformen kann der zweite dotierte Bereich 112 durch selektives Implantieren einer zweiten Dotandenspezies 2202 in das Substrat 102 entsprechend einer zweiten Maske 2204 erzeugt werden.
  • Wie in der Schnittansicht 2300 von 23 gezeigt ist, wird eine dielektrische Struktur 114 auf einer Oberseite 102u des Substrats 102 hergestellt. Bei einigen Ausführungsformen kann die dielektrische Struktur 114 mit einem oder mehreren Abscheidungsprozessen abgeschieden werden, z. B. mit einem PVD-Prozess, einem CVD-Prozess, einem PECVD-Prozess, einer hochdichten IMP-Abscheidung, einer hochdichten ICP-Abscheidung, einem Sputterprozess, einem LPCVD-Prozess oder dergleichen. In der dielektrischen Struktur 114 wird eine erste Mehrzahl von Interconnects 116 hergestellt. Die erste Mehrzahl von Interconnects 116 wird so hergestellt, dass sie in Kontakt mit dem zweiten dotierten Bereich 112 ist. Bei einigen Ausführungsformen kann die erste Mehrzahl von Interconnects 116 einen ersten leitfähigen Kontakt 116a und einen ersten Interconnect-Draht 116b umfassen.
  • Wie in der Schnittansicht 2400 von 24 gezeigt ist, kann das Substrat 102 gedünnt werden, um seine Dicke zu verringern. Bei verschiedenen Ausführungsformen kann das Substrat 102 durch Ätzen und/oder mechanisches Schleifen einer Unterseite 102L des Substrats 102 gedünnt werden, um seine Dicke von einer ersten Dicke t1 auf eine zweite Dicke t2 zu verkleinern. Bei einigen Ausführungsformen kann die erste Dicke t1 etwa 700 µm bis etwa 800 µm betragen. Bei einigen Ausführungsformen kann die zweite Dicke t2 etwa 20 µm bis etwa 80 µm betragen.
  • Wie in der Schnittansicht 2500 von 25 gezeigt ist, wird auf der Unterseite 102L des Substrats 102 ein Opferdielektrikum 2502 hergestellt. Bei einigen Ausführungsformen kann das Opferdielektrikum 2502 ein Oxid (z. B. Siliziumoxid), ein Nitrid (z. B. Siliziumnitrid), ein Carbid (z. B. Siliziumcarbid) oder dergleichen sein.
  • Wie in der Schnittansicht 2600 von 26 gezeigt ist, wird entlang der Unterseite 102L des Substrats 102 eine dotierte Schicht 2602 hergestellt. Die dotierte Schicht 2602 ist so konfiguriert, dass sie Defekte (z. B. Haftstellen) passiviert, die während des Dünnens des Substrats 102 entlang seiner Unterseite 102L entstehen können (siehe z. B. 23). Bei einigen Ausführungsformen kann die dotierte Schicht 2602 durch Implantieren einer dritten Dotandenspezies 2604 in die Unterseite 102L des Substrats 102 hergestellt werden. Bei anderen Ausführungsformen kann die dotierte Schicht 2602 mit einem selektiven epitaxialen Aufwachsprozess hergestellt werden. Bei diesen Ausführungsformen kann die dotierte Schicht 1302 vor dem Herstellen des Opferdielektrikums 2502 hergestellt werden.
  • Wie in der Schnittansicht 2700 von 27 gezeigt ist, wird auf dem Opferdielektrikum 2502 eine dritte Maske 2702 hergestellt. Durch Trennen der dotierten Schicht 2602 von der dritten Maske 2702 kann das Opferdielektrikum 2502 eine Beschädigung und/oder Verunreinigung der dotierten Schicht 2602 vermeiden, die zu verstärkten Leckströmen in dem integrierten Bildsensorchip führen könnten.
  • Wie in der Schnittansicht 2800 von 28 gezeigt ist, wird die dotierte Schicht (z. B. 2602 von 26) mit einem ersten Strukturierungsprozess selektiv geätzt, um eine oder mehrere Kanalöffnungen 107 so zu erzeugen, dass sie sich durch eine strukturierte dotierte Schicht 106 erstrecken. Bei einigen Ausführungsformen können sich die eine oder die mehreren Kanalöffnungen 107 in das Substrat 102 erstrecken, sodass sie von Seitenwänden der strukturierten dotierten Schicht 106 und des Substrats 102 definiert werden. Bei einigen Ausführungsformen kann der erste Strukturierungsprozess durch selektives Behandeln der dotierten Schicht mit einem ersten Ätzmittel 2802 entsprechend einer vierten Maske 2804 durchgeführt werden. Bei einigen Ausführungsformen kann das erste Ätzmittel 2802 ein Trockenätzmittel (z. B. ein Plasma-Ätzmittel mit einer fluorbasierten Ätzchemikalie, ein SF6-Plasma oder dergleichen) oder ein Nassätzmittel, z. B. Fluorwasserstoffsäure (HF-Säure), Kaliumhydroxid (KOH), Piranha-Ätzmittel oder dergleichen, sein. Bei einigen Ausführungsformen kann die vierte Maske 2804 ein lichtempfindliches Material (z. B. ein Fotoresist), eine Hartmaske oder dergleichen sein.
  • Wie in der Schnittansicht 2900 von 29 gezeigt ist, wird auf der strukturierten dotierten Schicht 106 ein zweites Halbleitermaterial 108 abgeschieden. Das zweite Halbleitermaterial 108 wird so abgeschieden, dass es einen Vorsprung 109 hat, der sich durch die eine oder die mehreren Kanalöffnungen 107 erstreckt, um das Substrat 102 an oder unter einer Unterseite der strukturierten dotierten Schicht 106 zu kontaktieren. Bei einigen Ausführungsformen kann das zweite Halbleitermaterial 108 mit einem Abscheidungsprozess abgeschieden werden, z. B. mit einem PVD-Prozess, einem CVD-Prozess, einem PECVD-Prozess, einer hochdichten IMP-Abscheidung, einer hochdichten ICP-Abscheidung, einem Sputterprozess, einem LPCVD-Prozess oder dergleichen.
  • Wie in der Schnittansicht 3000 von 30 gezeigt ist, wird in dem zweiten Halbleitermaterial 108 ein erster dotierter Kontaktbereich 110 erzeugt. Bei einigen Ausführungsformen kann der erste dotierte Kontaktbereich 110 durch selektives Implantieren einer vierten Dotandenspezies 3002 in das zweite Halbleitermaterial 108 entsprechend einer vierten Maske 3004 erzeugt werden. Bei verschiedenen Ausführungsformen kann die vierte Maske 3004 ein Oxid, ein Fotoresist oder andere ähnliche Materialien aufweisen.
  • Wie in der Schnittansicht 3100 von 31 gezeigt ist, wird über dem zweiten Halbleitermaterial 108 eine weitere dielektrische Struktur 502 hergestellt. Bei einigen Ausführungsformen kann die weitere dielektrische Struktur 502 mit einem oder mehreren Abscheidungsprozessen abgeschieden werden, z. B. mit einem PVD-Prozess, einem CVD-Prozess, einem PECVD-Prozess, einer hochdichten IMP-Abscheidung, einer hochdichten ICP-Abscheidung, einem Sputterprozess, einem LPCVD-Prozess oder dergleichen. In der weiteren dielektrischen Struktur 502 wird eine zweite Mehrzahl von Interconnects 118 hergestellt. Bei einigen Ausführungsformen kann die zweite Mehrzahl von Interconnects 118 einen leitfähigen Kontakt, einen Interconnect und/oder einen Interconnect-Draht umfassen.
  • 32 zeigt ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens 3200 zum Herstellen eines integrierten Bildsensorchips mit einer strukturierten dotierten Schicht.
  • Das Verfahren 3200 wird hier zwar als eine Reihe von Schritten oder Ereignissen dargestellt und beschrieben, aber es dürfte wohlverstanden sein, dass die dargestellte Reihenfolge dieser Schritte oder Ereignisse nicht in einem beschränkenden Sinn ausgelegt werden darf. Zum Beispiel können einige Schritte in anderen Reihenfolgen als dargestellt ausgeführt werden, und/oder sie können gleichzeitig mit anderen Schritten oder Ereignissen als den hier dargestellten und/oder beschriebenen erfolgen. Darüber hinaus sind möglicherweise nicht alle dargestellten Schritte erforderlich, um hier einen oder mehrere Aspekte oder Ausführungsformen der Beschreibung zu implementieren. Außerdem können ein oder mehrere der hier beschriebenen Schritte in nur einem Schritt oder in mehreren getrennten Schritten und/oder Phasen ausgeführt werden.
  • In einem Schritt 3202 wird ein Fotodiodenbereich in einem Substrat erzeugt, das ein erstes Halbleitermaterial aufweist. Bei einigen Ausführungsformen kann der Fotodiodenbereich entsprechend den Schritten 3204 bis 3206 erzeugt werden.
  • In dem Schritt 3204 kann bei einigen Ausführungsformen ein erster dotierter Bereich in dem Substrat erzeugt werden. 12 zeigt eine Schnittansicht 1200 einiger Ausführungsformen, die dem Schritt 3204 entsprechen. 21 zeigt eine Schnittansicht 2100 einiger weiterer Ausführungsformen, die dem Schritt 3204 entsprechen.
  • In dem Schritt 3206 wird ein zweiter dotierter Bereich in dem Substrat erzeugt. Die 8 und 9 zeigen Schnittansichten 800 und 900 einiger Ausführungsformen, die dem Schritt 3206 entsprechen. 22 zeigt eine Schnittansicht 2200 einiger weiterer Ausführungsformen, die dem Schritt 3206 entsprechen.
  • In dem Schritt 3208 kann bei einigen Ausführungsformen das Substrat strukturiert werden, um eine Aussparung in einer Oberseite des Substrats über dem Fotodiodenbereich zu erzeugen. 11 zeigt eine Schnittansicht 1100 einiger Ausführungsformen, die dem Schritt 3208 entsprechen.
  • In dem Schritt 3210 wird eine dotierte Schicht entlang einer Außenfläche des Substrats und über dem Fotodiodenbereich hergestellt. 13 zeigt eine Schnittansicht 1300 einiger Ausführungsformen, die dem Schritt 3210 entsprechen. 26 zeigt eine Schnittansicht 2600 einiger weiterer Ausführungsformen, die dem Schritt 3210 entsprechen.
  • In dem Schritt 3212 wird die dotierte Schicht strukturiert, um eine strukturierte dotierte Schicht herzustellen, die eine oder mehrere Kanalöffnungen direkt über dem Fotodiodenbereich aufweist. 15 zeigt eine Schnittansicht 1500 einiger Ausführungsformen, die dem Schritt 3212 entsprechen. Die 27 und 28 zeigen Schnittansichten 2700 und 2800 einiger weiterer Ausführungsformen, die dem Schritt 3212 entsprechen.
  • In dem Schritt 3214 wird ein zweites Halbleitermaterial auf der strukturierten dotierten Schicht und in der einen oder den mehreren Kanalöffnungen abgeschieden. 17 zeigt eine Schnittansicht 1700 einiger Ausführungsformen, die dem Schritt 3214 entsprechen. 29 zeigt eine Schnittansicht 2900 einiger weiterer Ausführungsformen, die dem Schritt 3214 entsprechen.
  • In dem Schritt 3216 wird ein dotierter Kontaktbereich entlang einer Oberseite des zweiten Halbleitermaterials und direkt über der einen oder den mehreren Kanalöffnungen erzeugt. Die 18 und 19 zeigen Schnittansichten 1800 und 1900 einiger Ausführungsformen, die dem Schritt 3216 entsprechen. 30 zeigt eine Schnittansicht 3000 einiger weiterer Ausführungsformen, die dem Schritt 3216 entsprechen.
  • In dem Schritt 3218 werden Interconnects zum Verbinden mit dem zweiten dotierten Bereich und dem dotierten Kontaktbereich hergestellt. 20 zeigt eine Schnittansicht 2000 einiger Ausführungsformen, die dem Schritt 3218 entsprechen. Die 23 und 31 zeigen Schnittansichten 2300 und 3100 einiger weiterer Ausführungsformen, die dem Schritt 3218 entsprechen.
  • Die vorliegende Offenbarung betrifft also einen integrierten Bildsensorchip mit einer strukturierten dotierten Schicht, die zwischen einem Fotodiodenbereich in einem Substrat, das ein erstes Halbleitermaterial enthält, und einem zweiten Halbleitermaterial auf dem Substrat angeordnet ist. Das zweite Halbleitermaterial erstreckt sich durch eine oder mehrere Kanalöffnungen in der strukturierten dotierten Schicht, um eine relativ kleine Barriere zwischen dem zweiten Halbleitermaterial und dem Fotodiodenbereich bereitzustellen. Durch die relativ kleine Barriere steigt die Leistung des integrierten Bildsensorchips, während durch die strukturierte dotierte Schicht Leckströme verringert werden, wodurch der offenbarte integrierte Bildsensorchip eine gute Leistung und einen niedrigen Dunkelstrom hat.
  • Bei einigen Ausführungsformen betrifft die vorliegende Offenbarung einen integrierten Bildsensorchip. Der integrierte Bildsensorchip weist Folgendes auf: einen Fotodiodenbereich, der in einem Substrat mit einem ersten Halbleitermaterialbereich angeordnet ist; einen zweiten Halbleitermaterialbereich, der auf dem Substrat angeordnet ist; und eine strukturierte dotierte Schicht, die zwischen dem Substrat und dem zweiten Halbleitermaterialbereich angeordnet ist, wobei der zweite Halbleitermaterialbereich eine Seitenwand aufweist, die mit einer Unterseite des zweiten Halbleitermaterialbereichs verbunden ist, wobei sich die Seitenwand durch die strukturierte dotierte Schicht erstreckt und sich die Unterseite direkt über dem Fotodiodenbereich befindet. Bei einigen Ausführungsformen kontaktiert eine Seitenwand der strukturierten dotierten Schicht lateral die Seitenwand des zweiten Halbleitermaterialbereichs entlang einer Grenzfläche, die sich direkt über dem Fotodiodenbereich befindet. Bei einigen Ausführungsformen weist das Substrat Seitenwände und eine sich horizontal erstreckende Fläche auf, die eine Aussparung in einer Oberseite des Substrats definieren, wobei der zweite Halbleitermaterialbereich in der Aussparung angeordnet ist. Bei einigen Ausführungsformen weist der integrierte Bildsensorchip weiterhin eine Verkappungsschicht auf, die auf dem zweiten Halbleitermaterialbereich und direkt zwischen den Seitenwänden des Substrats angeordnet ist. Bei einigen Ausführungsformen enthält die strukturierte dotierte Schicht Bor. Bei einigen Ausführungsformen erstreckt sich der zweite Halbleitermaterialbereich vertikal bis unter eine Unterseite der strukturierten dotierten Schicht. Bei einigen Ausführungsformen befindet sich die strukturierte dotierte Schicht lateral und vertikal zwischen dem ersten und dem zweiten Halbleitermaterialbereich. Bei einigen Ausführungsformen ist die strukturierte dotierte Schicht derselbe Halbleitermaterialbereich wie der erste Halbleitermaterialbereich. Bei einigen Ausführungsformen weist der Fotodiodenbereich Folgendes auf: einen ersten dotierten Bereich mit einer ersten Dotierungsart, wobei sich der erste dotierte Bereich direkt unter der Unterseite des zweiten Halbleitermaterialbereichs befindet; und einen zweiten dotierten Bereich mit einer zweiten Dotierungsart, wobei der zweite dotierte Bereich einen sich vertikal erstreckenden zweiten dotierten Bereich aufweist, der mit einem sich horizontal erstreckenden zweiten dotierten Bereich verbunden ist, der eine Unterseite des ersten dotierten Bereichs kontaktiert.
  • Bei anderen Ausführungsformen betrifft die vorliegende Offenbarung einen integrierten Bildsensorchip. Der integrierte Bildsensorchip weist Folgendes auf: einen Fotodiodenbereich, der in einem Siliziumsubstrat angeordnet ist; eine strukturierte dotierte Siliziumschicht, die auf dem Siliziumsubstrat angeordnet ist, wobei die strukturierte dotierte Siliziumschicht Seitenwände aufweist, die direkt über dem Fotodiodenbereich angeordnet sind; einen Germaniumbereich, der auf der strukturierten dotierten Siliziumschicht angeordnet ist, wobei der Germaniumbereich einen Vorsprung aufweist, der sich von einer Unterseite des Germaniumbereichs nach außen bis zu einem Bereich direkt zwischen den Seitenwänden der strukturierten dotierten Siliziumschicht erstreckt; einen ersten Interconnect, der mit einem dotierten Bereich verbunden ist, wobei sich der dotierte Bereich von dem ersten Interconnect bis zu dem Fotodiodenbereich erstreckt; und einen zweiten Interconnect, der mit einem ersten dotierten Kontaktbereich verbunden ist, wobei der erste dotierte Kontaktbereich in dem Germaniumbereich direkt über dem Fotodiodenbereich und dem Vorsprung des Germaniumbereichs angeordnet ist. Bei einigen Ausführungsformen weist der integrierte Bildsensorchip weiterhin eine dielektrische Struktur auf, die über dem Germaniumbereich und dem Siliziumsubstrat angeordnet ist, wobei die dielektrische Struktur den ersten und den zweiten Interconnect lateral umschließt. Bei einigen Ausführungsformen weist der integrierte Bildsensorchip weiterhin Folgendes auf: eine erste dielektrische Struktur, die unter dem Siliziumsubstrat angeordnet ist und den ersten Interconnect umschließt; und eine zweite dielektrische Struktur, die über dem Germaniumbereich angeordnet ist und den zweiten Interconnect umschließt. Bei einigen Ausführungsformen weist die strukturierte dotierte Siliziumschicht eine Mehrzahl von Seitenwänden auf, die durch die strukturierte dotierte Siliziumschicht lateral voneinander beabstandet sind, wobei die Mehrzahl von Seitenwänden eine Mehrzahl von getrennten Kanalöffnungen definiert, die sich durch die strukturierte dotierte Siliziumschicht erstrecken, und sich der Germaniumbereich durch die Mehrzahl von getrennten Kanalöffnungen erstreckt, um das Siliziumsubstrat zu kontaktieren. Bei einigen Ausführungsformen sind die mehreren getrennten Kanalöffnungen in einer Matrix angeordnet und sind entlang einer ersten Richtung und entlang einer zu der ersten Richtung senkrechten zweiten Richtung voneinander beabstandet, wobei die erste und die zweite Richtung parallel zu der Unterseite des Germaniumbereichs sind. Bei einigen Ausführungsformen erstreckt sich der Vorsprung lateral über gegenüberliegende Seiten des Fotodiodenbereichs hinaus.
  • Bei noch weiteren Ausführungsformen betrifft die vorliegende Offenbarung ein Verfahren zum Herstellen eines integrierten Bildsensorchips. Das Verfahren umfasst Folgendes: Erzeugen eines Fotodiodenbereichs in einem Substrat mit einem ersten Halbleitermaterialbereich; Herstellen einer dotierten Schicht entlang einer Außenfläche des Substrats und über dem Fotodiodenbereich; Strukturieren der dotierten Schicht, um eine strukturierte dotierte Schicht mit einer oder mehreren Seitenwänden herzustellen, die eine oder mehrere Kanalöffnungen definieren, die sich durch die strukturierte dotierte Schicht direkt über dem Fotodiodenbereich erstrecken; und Erzeugen eines zweiten Halbleitermaterialbereichs auf der strukturierten dotierten Schicht und in der einen oder den mehreren Kanalöffnungen. Bei einigen Ausführungsformen umfasst das Erzeugen des Fotodiodenbereichs Folgendes: Durchführen eines ersten Implantationsprozesses, um einen ersten dotierten Bereich mit einer ersten Dotierungsart zu erzeugen; und Durchführen eines zweiten Implantationsprozesses, um einen zweiten dotierten Bereich mit einer zweiten Dotierungsart zu erzeugen, wobei sich der zweite dotierte Bereich unter dem ersten dotierten Bereich befindet. Bei einigen Ausführungsformen weist der zweite dotierte Bereich einen sich horizontal erstreckenden zweiten dotierten Bereich, der sich unter einer Unterseite des zweiten Halbleitermaterialbereichs erstreckt, und einen sich vertikal erstreckenden zweiten dotierten Bereich auf, der sich entlang einer Seitenwand des zweiten Halbleitermaterialbereichs erstreckt. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: Strukturieren des Substrats, um eine Aussparung in einer Oberseite des Substrats zu erzeugen; Erzeugen des zweiten Halbleitermaterialbereichs in der Aussparung; und Durchführen eines Planarisierungsprozesses, um einen Überschuss des zweiten Halbleitermaterialbereichs über dem Substrat zu entfernen. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: Durchführen eines Ätzprozesses, um den zweiten Halbleitermaterialbereich unter einer Oberseite des Substrats auszusparen; Herstellen einer Verkappungsschicht über dem zweiten Halbleitermaterialbereich; und Erzeugen eines dotierten Kontaktbereichs in der Verkappungsschicht.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Offenbarung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Offenbarung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Integrierter Bildsensorchip mit: einem Fotodiodenbereich, der in einem Substrat mit einem ersten Halbleitermaterialbereich angeordnet ist; einem zweiten Halbleitermaterialbereich, der auf dem Substrat angeordnet ist; und einer strukturierten dotierten Schicht, die zwischen dem Substrat und dem zweiten Halbleitermaterialbereich angeordnet ist, wobei der zweite Halbleitermaterialbereich eine Seitenwand aufweist, die mit einer Unterseite des zweiten Halbleitermaterialbereichs verbunden ist, wobei sich die Seitenwand durch die strukturierte dotierte Schicht erstreckt und sich die Unterseite direkt über dem Fotodiodenbereich befindet.
  2. Integrierter Bildsensorchip nach Anspruch 1, wobei eine Seitenwand der strukturierten dotierten Schicht lateral die Seitenwand des zweiten Halbleitermaterialbereichs entlang einer Grenzfläche kontaktiert, die sich direkt über dem Fotodiodenbereich befindet.
  3. Integrierter Bildsensorchip nach Anspruch 1, wobei das Substrat Seitenwände und eine sich horizontal erstreckende Fläche aufweist, die eine Aussparung in einer Oberseite des Substrats definieren, wobei der zweite Halbleitermaterialbereich in der Aussparung angeordnet ist.
  4. Integrierter Bildsensorchip nach Anspruch 3, der weiterhin eine Verkappungsschicht aufweist, die auf dem zweiten Halbleitermaterialbereich und direkt zwischen den Seitenwänden des Substrats angeordnet ist.
  5. Integrierter Bildsensorchip nach einem der vorhergehenden Ansprüche, wobei die strukturierte dotierte Schicht Bor enthält.
  6. Integrierter Bildsensorchip nach einem der vorhergehenden Ansprüche, wobei sich der zweite Halbleitermaterialbereich vertikal bis unter eine Unterseite der strukturierten dotierten Schicht erstreckt.
  7. Integrierter Bildsensorchip nach einem der vorhergehenden Ansprüche, wobei sich die strukturierte dotierte Schicht lateral und vertikal zwischen dem ersten und dem zweiten Halbleitermaterialbereich befindet.
  8. Integrierter Bildsensorchip nach einem der vorhergehenden Ansprüche, wobei die strukturierte dotierte Schicht derselbe Halbleitermaterialbereich wie der erste Halbleitermaterialbereich ist.
  9. Integrierter Bildsensorchip nach einem der vorhergehenden Ansprüche, wobei der Fotodiodenbereich Folgendes aufweist: einen ersten dotierten Bereich mit einer ersten Dotierungsart, wobei sich der erste dotierte Bereich direkt unter der Unterseite des zweiten Halbleitermaterialbereichs befindet; und einen zweiten dotierten Bereich mit einer zweiten Dotierungsart, wobei der zweite dotierte Bereich einen sich vertikal erstreckenden zweiten dotierten Bereich aufweist, der mit einem sich horizontal erstreckenden zweiten dotierten Bereich verbunden ist, der eine Unterseite des ersten dotierten Bereichs kontaktiert.
  10. Integrierter Bildsensorchip mit: einem Fotodiodenbereich, der in einem Siliziumsubstrat angeordnet ist; einer strukturierten dotierten Siliziumschicht, die auf dem Siliziumsubstrat angeordnet ist, wobei die strukturierte dotierte Siliziumschicht Seitenwände aufweist, die direkt über dem Fotodiodenbereich angeordnet sind; einem Germaniumbereich, der auf der strukturierten dotierten Siliziumschicht angeordnet ist, wobei der Germaniumbereich einen Vorsprung aufweist, der sich von einer Unterseite des Germaniumbereichs nach außen bis zu einem Bereich direkt zwischen den Seitenwänden der strukturierten dotierten Siliziumschicht erstreckt; einem ersten Interconnect, der mit einem dotierten Bereich verbunden ist, wobei sich der dotierte Bereich von dem ersten Interconnect bis zu dem Fotodiodenbereich erstreckt; und einem zweiten Interconnect, der mit einem ersten dotierten Kontaktbereich verbunden ist, wobei der erste dotierte Kontaktbereich in dem Germaniumbereich direkt über dem Fotodiodenbereich und dem Vorsprung des Germaniumbereichs angeordnet ist.
  11. Integrierter Bildsensorchip nach Anspruch 10, der weiterhin Folgendes aufweist: eine dielektrische Struktur, die über dem Germaniumbereich und dem Siliziumsubstrat angeordnet ist, wobei die dielektrische Struktur den ersten und den zweiten Interconnect lateral umschließt.
  12. Integrierter Bildsensorchip nach Anspruch 10, der weiterhin Folgendes aufweist: eine erste dielektrische Struktur, die unter dem Siliziumsubstrat angeordnet ist und den ersten Interconnect umschließt; und eine zweite dielektrische Struktur, die über dem Germaniumbereich angeordnet ist und den zweiten Interconnect umschließt.
  13. Integrierter Bildsensorchip nach einem der Ansprüche 10 bis 12, wobei die strukturierte dotierte Siliziumschicht eine Mehrzahl von Seitenwänden aufweist, die durch die strukturierte dotierte Siliziumschicht lateral voneinander beabstandet sind, wobei die Mehrzahl von Seitenwänden eine Mehrzahl von getrennten Kanalöffnungen definiert, die sich durch die strukturierte dotierte Siliziumschicht erstrecken, und sich der Germaniumbereich durch die Mehrzahl von getrennten Kanalöffnungen erstreckt, um das Siliziumsubstrat zu kontaktieren.
  14. Integrierter Bildsensorchip nach Anspruch 13, wobei die mehreren getrennten Kanalöffnungen in einer Matrix angeordnet sind und entlang einer ersten Richtung und entlang einer zu der ersten Richtung senkrechten zweiten Richtung voneinander beabstandet sind, wobei die erste und die zweite Richtung parallel zu der Unterseite des Germaniumbereichs sind.
  15. Integrierter Bildsensorchip nach einem der Ansprüche 10 bis 14, wobei sich der Vorsprung lateral über gegenüberliegende Seiten des Fotodiodenbereichs hinaus erstreckt.
  16. Verfahren zum Herstellen eines integrierten Bildsensorchips, umfassend: Erzeugen eines Fotodiodenbereichs in einem Substrat mit einem ersten Halbleitermaterialbereich; Herstellen einer dotierten Schicht entlang einer Außenfläche des Substrats und über dem Fotodiodenbereich; Strukturieren der dotierten Schicht, um eine strukturierte dotierte Schicht mit einer oder mehreren Seitenwänden herzustellen, die eine oder mehrere Kanalöffnungen definieren, die sich durch die strukturierte dotierte Schicht direkt über dem Fotodiodenbereich erstrecken; und Erzeugen eines zweiten Halbleitermaterialbereichs auf der strukturierten dotierten Schicht und in der einen oder den mehreren Kanalöffnungen.
  17. Verfahren nach Anspruch 16, wobei das Erzeugen des Fotodiodenbereichs Folgendes umfasst: Durchführen eines ersten Implantationsprozesses, um einen ersten dotierten Bereich mit einer ersten Dotierungsart zu erzeugen; und Durchführen eines zweiten Implantationsprozesses, um einen zweiten dotierten Bereich mit einer zweiten Dotierungsart zu erzeugen, wobei sich der zweite dotierte Bereich unter dem ersten dotierten Bereich befindet.
  18. Verfahren nach Anspruch 17, wobei der zweite dotierte Bereich einen sich horizontal erstreckenden zweiten dotierten Bereich, der sich unter einer Unterseite des zweiten Halbleitermaterialbereichs erstreckt, und einen sich vertikal erstreckenden zweiten dotierten Bereich aufweist, der sich entlang einer Seitenwand des zweiten Halbleitermaterialbereichs erstreckt.
  19. Verfahren nach einem der Ansprüche 16 bis 18, das weiterhin Folgendes umfasst: Strukturieren des Substrats, um eine Aussparung in einer Oberseite des Substrats zu erzeugen; Erzeugen des zweiten Halbleitermaterialbereichs in der Aussparung; und Durchführen eines Planarisierungsprozesses, um einen Überschuss des zweiten Halbleitermaterialbereichs über dem Substrat zu entfernen.
  20. Verfahren nach einem der Ansprüche 16 bis 19, das weiterhin Folgendes umfasst: Durchführen eines Ätzprozesses, um den zweiten Halbleitermaterialbereich unter einer Oberseite des Substrats auszusparen; Herstellen einer Verkappungsschicht über dem zweiten Halbleitermaterialbereich; und Erzeugen eines dotierten Kontaktbereichs in der Verkappungsschicht.
DE102023100009.8A 2022-02-08 2023-01-02 Kanalstrukturdesign zum verbessern der trägertransporteffizienz Pending DE102023100009A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263307663P 2022-02-08 2022-02-08
US63/307,663 2022-02-08
US17/735,420 2022-05-03
US17/735,420 US20230253435A1 (en) 2022-02-08 2022-05-03 Channel pattern design to improve carrier transfer efficiency

Publications (1)

Publication Number Publication Date
DE102023100009A1 true DE102023100009A1 (de) 2023-08-10

Family

ID=86451117

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023100009.8A Pending DE102023100009A1 (de) 2022-02-08 2023-01-02 Kanalstrukturdesign zum verbessern der trägertransporteffizienz

Country Status (5)

Country Link
US (1) US20230253435A1 (de)
KR (1) KR102623757B1 (de)
CN (1) CN116190395A (de)
DE (1) DE102023100009A1 (de)
TW (1) TW202333362A (de)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288825B2 (en) 2002-12-18 2007-10-30 Noble Peak Vision Corp. Low-noise semiconductor photodetectors
EP3913673B1 (de) 2017-04-04 2023-03-22 Artilux Inc. Verfahren und schaltung zum bedienen eines hochgeschwindigkeits-lichtmessgeräts
TWI745582B (zh) 2017-04-13 2021-11-11 美商光程研創股份有限公司 鍺矽光偵測裝置
US11393866B2 (en) * 2019-09-30 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an image sensor
DE102020125995A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Passivierungsschicht für epitaktischen halbleiterprozess

Also Published As

Publication number Publication date
KR20230120071A (ko) 2023-08-16
TW202333362A (zh) 2023-08-16
CN116190395A (zh) 2023-05-30
US20230253435A1 (en) 2023-08-10
KR102623757B1 (ko) 2024-01-10

Similar Documents

Publication Publication Date Title
DE102017119031B4 (de) Bildsensor mit einer hochabsorbierenden schicht
DE102017123338B4 (de) Verfahren zur qualitätssteigerung durch doppeiseitige multiabsorptionsstruktur
DE102015105451B4 (de) Verfahren und Vorrichtung zum Ausbilden rückseitig beleuchteter Bildsensoren mit eingebetteten Farbfiltern
DE102008046101B4 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102017118989A1 (de) Verfahren zum ausbilden einer absorptionsverbesserungsstruktur für einen bildsensor
DE102018130470A1 (de) Pixelvorrichtung auf struktur tiefer grabenisolierung (dti) für bildsensor
DE102018122789A1 (de) Rissbeständige tiefe Grabenisolationsstrukturren
DE102018126875A1 (de) Mehrfachtiefgrabenisolations(MDTI)-Strukur für CMOS-Bildsensor
DE102016100013A1 (de) Zusätzlicher dotierter Bereich für rückseitige tiefe Grabenisolation
DE102020100097B4 (de) Bildsensor mit einer überlappung einer rückseitigen grabenisolationsstruktur mit einem vertikalen transfergate
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
DE102020100773B4 (de) Feldeffekttransistor mit vertikalem gate
DE102019107611A1 (de) Hochleistungs-bildsensor
DE102021119400A1 (de) Rückseitenstruktur für bildsensor
DE102020124105A1 (de) Rückseitige tiefe grabenisolationsstruktur für einen bildsensor
DE102019126921A1 (de) Bildsensor mit spannungsabbauender struktur und verfahren zu seiner herstellung
DE102020111491A1 (de) Photodetektor mit einer vergrabenen gateelektrode für einentransfertransistor und herstellungsverfahren
DE102020107096A1 (de) Linsenstruktur, die zum erhöhen der quantenausbeute eines bildsensors konfiguriert ist
DE102020112915A1 (de) Photonische vorrichtung und verfahren mit verlängerter quanteneffektstrecke
DE102017118303B4 (de) Dielektrische seitenwandstruktur zur qualitätsverbesserung in ge- und sige-bauelementen
DE102018122628B4 (de) CMOS Bildsensor mit gezackter Fotodiodenstruktur
DE102022129065A1 (de) Halbleitervorrichtung mit einem in einem halbleitersubstrat angeordneten germaniumbereich
DE102023100009A1 (de) Kanalstrukturdesign zum verbessern der trägertransporteffizienz
DE19838430C2 (de) Verfahren zur Herstellung eines Arrays von Photodetektoren
DE102020125995A1 (de) Passivierungsschicht für epitaktischen halbleiterprozess

Legal Events

Date Code Title Description
R012 Request for examination validly filed