DE102022211043A1 - Gate-Pad-Design für großflächige Leistungstransistoren auf der Basis von Halbleitern mit breitem Bandabstand - Google Patents

Gate-Pad-Design für großflächige Leistungstransistoren auf der Basis von Halbleitern mit breitem Bandabstand Download PDF

Info

Publication number
DE102022211043A1
DE102022211043A1 DE102022211043.9A DE102022211043A DE102022211043A1 DE 102022211043 A1 DE102022211043 A1 DE 102022211043A1 DE 102022211043 A DE102022211043 A DE 102022211043A DE 102022211043 A1 DE102022211043 A1 DE 102022211043A1
Authority
DE
Germany
Prior art keywords
gate electrode
strips
contact track
transistor
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022211043.9A
Other languages
English (en)
Inventor
Jens Baringhaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102022211043.9A priority Critical patent/DE102022211043A1/de
Publication of DE102022211043A1 publication Critical patent/DE102022211043A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft einen Transistor (10) mit einer Halbleiterschichtstruktur umfassend wenigstens eine in einer vertikalen Richtung (V) tieferliegende Drain-Elektrode und in einer vertikalen Richtung (V) höher liegenden Source-Elektrode sowie einer vertikal höherliegenden Gate-Elektrode, wobei die Source-Elektrode und die Gate-Elektrode in einer rechtwinklig zur vertikalen Richtung (V verlaufenden horizontalen Fläche eine streifenförmige, bevorzugt parallel verlaufende, einzelne Streifen (1, 2) aufweisende Struktur (12) ausbilden, wobei Streifen (1, 2) der Gate-Elektrode und der Source-Elektrode abwechselnd nebeneinander angeordnet sind, wobei die elektrische Kontaktierung der Streifen (2) der Gate-Elektrode durch eine, in der horizontalen Fläche verlaufende, Streifen (2) der Gate-Elektrode kreuzende, zusammenhängende Streifen (13) aufweisenden Kontaktbahn (6) kontaktiert wird. Erfindungsgemäß ist vorgesehen, dass eine Anschlussfläche (5) der Gate-Elektrode in einem ersten Bereich (14) vertikal oberhalb einer Isolationsschicht (7) angeordnet ist, die wiederum wenigstens bereichsweise auf einer Anschlussfläche (3) der Source-Elektrode angeordnet ist und in einem zweiten Bereich (15) einen Übergang zu der Kontaktbahn (6) ausbildet.

Description

  • Technisches Gebiet
  • Die Erfindung betrifft Transistoren in einer vertikalen Bauweise, in denen eine Elektrode, bevorzugt eine Gate-Elektrode in einer Halbleiterschichtstruktur vertikal tieferliegend oder vertikal unterliegend ausgebildet und/oder kontaktiert ist und zwei weitere Elektroden, bevorzugt eine Gate-Elektrode und eine Source-Elektrode, in einer Halbleiterschichtstruktur vertikal weiter obenliegend ausgebildet sind und von oben oder vorne kontaktiert werden. Insbesondere betrifft die Erfindung Leistungstransistoren in vertikaler Bauart.
  • Stand der Technik
  • Aus dem Stand der Technik sind bereits Transistoren mit einer vertikalen Halbleiterschichtstruktur bekannt, in denen eine Elektrode, bevorzugt eine Drain-Elektrode von hinten oder vertikal unten kontaktiert wird und eine Source-Elektrode sowie eine Gate-Elektrode von vertikal oben oder vorne kontaktiert wird. Derartige Transistoren, die sich bevorzugt zur Realisierung von Leistungstransistoren eignen, weisen, insbesondere wenn sie auf Halbleitermaterial mit breitem oder ultrabreitem Bandabstand basieren, einen geringen flächenspezifischen On-Widerstand (elektrischen Widerstand im Leitungszustand) auf.
  • Um in der Fläche senkrecht zur vertikalen Richtung der Halbleiterschichtstruktur einen möglichst großen Teil der aktiven Fläche des Transistors von oben zu kontaktieren, sind im Stand der Technik bereits abwechselnde oder iterierende Streifen oder Streifenmuster der Gate-Elektrode und Source-Elektrode bekannt, die dann über Kontaktbahnen, auch Runner genannt, insbesondere über einen Gate-Runner und einen Source-Runner, kontaktiert werden und der Anschluss dann über Anschlussflächen (auch Pads oder Kontaktpads genannt) insbesondere ein Source-Pad und ein Gate-Pad stattfindet, die wiederum mit den Kontaktbahnen oder Runnern elektrisch leitend verbunden sind.
  • Im Stand der Technik wurde bisher verbreitet die Anschlussfläche der Gate-Elektrode (Gate-Pad) im Wesentlichen in einer vertikalen Ebene mit der Anschlussfläche der Source-Elektrode (Source-Pad) ausgebildet, die ihrerseits mittelbar oder unmittelbar die Streifen der Source-Elektrode und Gate-Elektrode kontaktierten. Bei dieser Ausbildung ist es nötig, die Anschlussfläche der Gate-Elektrode (Gate-Pad) gegen die im Sperrfall auftretenden hohen elektrischen Felder abzuschirmen. Dazu wurde in den Regel unterhalb der Anschlussfläche der Gate-Elektrode auf der gesamten, von der Anschlussfläche eingenommenen Fläche eine Abschirmschicht, bevorzugt durch einen p-dotierten Halbleiter, ausgebildet. Dieser p-dotierte Bereich vertikal unterhalb der Anschlussfläche der Gate-Elektrode wurde regelmäßig elektrisch über eine Source-Elektrode, insbesondere einen Streifen einer Source-Elektrode mit der Kontaktbahn der Source-Elektrode verbunden, um ein fixes elektrisches Potential sicherzustellen.
  • Die Kontaktfläche der Gate-Elektrode weist bei gattungsgemäßen Transistoren typischerweise laterale oder horizontale Dimensionen von mehreren 100µm auf. Der vertikal darunter ausgebildete, p-dotierte Bereich der Abschirmstruktur weist einen umso höheren Widerstand auf, je weiter dieser von dem Kontakt oder Kontaktpunkt mit der Source-Elektrode entfernt ist. Dies führt mitunter dazu, dass die elektrische Anbindung der Anschlussfläche der Gate-Elektrode besonders schlecht ausfiel, wenn diese sehr weit oder maximal entfernt von dem Kontaktpunkt der Abschirmstruktur und der Source-Elektrode entfernt ausgebildet war. Im Schaltbetrieb können elektrisch mit einem hohen Widerstand angeschlossene p-dotierte Gebiete, wie die Abschirmstruktur unterhalb der Anschlussfläche der Gate-Elektrode erhöhte Schaltverluste verursachen, da der Umladevorgang durch die schlechte elektrische Anbindung verzögert erfolgt.
  • Offenbarung der Erfindung
  • Der erfindungsgemäße Transistor, insbesondere Leistungstransistor, mit den Merkmalen des Anspruchs 1 hat den Vorteil, dass im Schaltbetrieb Schaltverluste minimiert werden können und die aktive Fläche des Transistors vergrößert werden kann, in dem die Anschlussfläche der Gate-Elektrode in einem ersten Bereich vertikal oberhalb einer Isolationsschicht angeordnet ist, die wiederum wenigstens bereichsweise auf einer Source-Kontaktschicht angeordnet ist und in einem zweiten Bereich einen Übergang zu einer Kontaktbahn zur Kontaktierung von Streifen der Gate-Elektrode angeordnet ist oder ausgebildet ist.
  • Der Erfindung liegt die Idee zugrunde, dass ein Großteil der Anschlussfläche der Gate-Elektrode in einem vertikal weiter obenliegenden Bereich, insbesondere oberhalb einer Source-Kontaktschicht sowie oberhalb einer auf dieser wenigstens teilweise ausgebildeten Isolationsschicht der Halbleiterschichtstruktur angeordnet oder ausgebildet wird und nur in einem zweiten, bevorzugt kleineren Bereich, im Vergleich zum ersten Bereich, oberhalb einer Kontaktbahn zur Kontaktierung der Streifen der Gate-Elektrode ausgebildet ist. Durch die vertikale Anhebung des ersten Bereichs der Anschlussfläche der Gate-Elektrode (Gate-Pad) entfällt einerseits durch die räumliche Beabstandung sowie durch die Abschirmung durch die Isolationsschicht und Kontaktschicht der Source-Elektrode im gesamten ersten Bereich der Anschlussfläche der Gate-Elektrode die Notwendigkeit einer Abschirmstruktur oder Abschirmschicht, bevorzugt in Form eines p-dotierten Halbleiters. Dadurch wird das Problem des elektrischen Anschlusses in diesem Bereich ausgeräumt. Des Weiteren kann durch die Anhebung des ersten Teils oder ersten Bereichs der Anschlussfläche der Gate-Elektrode die aktive Fläche des Transistors vergrößert werden, in dem auch vertikal unterhalb der Anschlussfläche der Gate-Elektrode Streifen der Source-Elektrode und der Gate-Elektrode verlaufen oder ausgebildet sein können.
  • Vorteilhafte Weiterbildungen des erfindungsgemäßen Transistors, insbesondere Leistungstransistors sind in den Unteransprüchen aufgeführt.
  • Gemäß einer ersten vorteilhaften Ausführungsform kann vorgesehen sein, dass vertikal unterhalb der Kontaktbahn der Gate-Elektrode eine Abschirmstruktur ausgebildet ist, die in einer horizontalen Fläche die Kontur der Kontaktbahn abdeckt. Dies bedeutet mit anderen Worten ausgedrückt, dass die Kontaktbahn der Gate-Elektrode zwar immer noch über eine entsprechende vertikal untenliegende Abschirmstruktur verfügt, die in vertikaler Projektion wenigstens genauso breit ausfällt, wie die Kontaktbahn selbst, umgekehrt bedeutet dies aber auch, dass nur in der Abdeckung der Kontaktbahn und gegebenenfalls minimalen, darüber hinausreichenden Randbereich eine Abschirmstruktur vertikal unterhalb der Kantaktbahn vorteilhaft vorgesehen sein kann und insbesondere im Bereich des ersten Bereichs der Anschlussfläche der Gate-Elektrode keine Abschirmstruktur ausgebildet wird.
  • Zum Verständnis der vorliegenden Offenbarung wird darauf hingewiesen, dass mit der horizontalen Fläche oder lateralen Fläche in der Regel eine Projektion der Halbleiterschichtstruktur des Transistors in eine gemeinsame Ebene verstanden werden soll. Dies bedeutet mit anderen Worten ausgedrückt, dass Merkmale, die in der horizontalen Ebene nebeneinander ausgebildet sind, wie beispielsweise die Streifen der Gate-Elektrode und die Streifen der Source-Elektrode in der vertikalen Richtung durchaus in unterschiedlichen vertikalen Ebenen angeordnet sein können. Weiterhin bedeutet dies auch, dass die sogenannte horizontale Fläche keine wohldefinierte Fläche auf einer bestimmten vertikalen Höhe durch die Halbleiterstruktur darstellt, sondern vielmehr eine Projektion oder Kompression der gesamten vertikalen Struktur in eine gemeinsame rechtwinklige Fläche veranschaulicht.
  • Gemäß einer weiteren, besonders bevorzugten Variante des Transistors kann vorgesehen sein, dass Streifen der Abschirmstruktur eine Breite von weniger als 10µm aufweisen. Da die Kontaktbahnen durch die Streifen der Gate-Elektrode kreuzende, zusammenhängende Streifen ausgebildet sein können, ist bevorzugt auch die Abschirmstruktur durch entsprechend zusammenhängende Streifen ausgebildet. Die geringe Breite der Streifen der Abschirmstruktur reduziert dabei die Bereiche mit einer potentiell schlechten elektrischen Anbindung.
  • Wie oben bereits erwähnt, kann besonders bevorzugt vorgesehen sein, dass die Abschirmstruktur ein p-dotierten Halbleitermaterial aufweist oder aus diesem gebildet ist.
  • Eine ebenfalls besonders bevorzugte Ausführungsform des erfindungsgemäßen Transistors kann vorsehen, dass Kreuzungsbereiche der Streifen der Gate-Elektrode und der Kontaktbahn der Gate-Elektrode in der horizontalen Fläche durch Ausnehmungen in der Abschirmstruktur verlaufen. Dies bedeutet mit anderen Worten ausgedrückt, dass bevorzugt zunächst die Abschirmstruktur ausgebildet wird und dann die Abschirmstruktur, gegebenenfalls mit weiteren Bereichen einer Drift-Zone so strukturiert wird, dass anschließend die Streifen der Gate-Elektrode ausgebildet, insbesondere abgeschieden werden können. Dadurch entsteht die vorteilhafte Situation, in der in Kreuzungsbereichen der Streifen der Gate-Elektrode und der Kontaktbahn in der horizontalen Fläche die Streifen der Gate-Elektrode durch Ausnehmungen in der Abschirmstruktur verlaufen.
  • In einer vorteilhaften Ausführungsform des Transistors, insbesondere des Leistungstransistors kann vorgesehen sein, dass in Kreuzungsbereichen der Streifen der Gate-Elektrode und der Kontaktbahn der Gate-Elektrode Ausnehmungen in zwischen den Streifen der Gate-Elektrode und der Kontaktbahn angeordneten Schichten in vertikaler Richtung, insbesondere in einer Isolationsschicht, ausgebildet sind, durch die eine elektrisch leitende Verbindung zwischen den Streifen der Gate-Elektrode und der Kontaktbahn der Gate-Elektrode ausgebildet sind oder verlaufen. Bevorzugt können die Ausnehmungen und die darin verlaufenden elektrisch leitenden Verbindungen als sogenannte Vias durch die dazwischenliegenden Schichten, insbesondere eine dazwischenliegende Isolationsschicht, ausgebildet sein. Dadurch wird eine besonders einfache Kontaktierung der Streifen der Gate-Elektrode erreicht.
  • In einer weiteren, besonders vorteilhaften Ausführungsform kann vorgesehen sein, dass die Kontaktbahn der Gate-Elektrode in der horizontalten Fläche eine c-förmige oder e-förmige oder kammförmige Kontur aufweist. Diese kann sich besonders bevorzugt bis zu zwei gegenüberliegenden Rändern der horizontalen Fläche des Transistors erstrecken. Dadurch kann eine effektive und gleichmäßige Kontaktierung der Streifen der Gate-Elektrode erreicht werden.
  • In einer weiteren, besonders bevorzugten Ausgestaltung des Transistors kann vorgesehen sein, dass sich die Streifen der Gate-Elektrode und der Source-Elektrode über die gesamte horizontale Fläche, mit Ausnahme eines randseitigen, bevorzugt rechtwinkligen Rahmens, des Transistors, insbesondere des Leistungstransistors, erstrecken. Dadurch wird die aktive Fläche des Transistors vergrößert.
  • Gemäß einer weiteren, besonders bevorzugten Ausführungsform der Transistors kann vorgesehen sein, dass die Halbleiterschichtstruktur ein Substrat aus Siliziumcarbid, Gallium-Nitrid oder Gallium-Oxid umfasst oder auf einem entsprechenden Materialsystem basiert. Insbesondere bei Halbleiterschichtstrukturen auf der Basis von Gallium-Nitrid oder Gallium-Oxid kann ein Aufbau auf einem Fremdsubstrat vorteilhaft sein. In diesem Fall sind die Halbleiterschichtstrukturen ohne ein entsprechendes Substrat des Materialsystems realisiert. Bevorzugt wird das Fremdsubstrat im Herstellungsprozess des Transistors teilweise oder vollständig entfernt.
  • Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen der Erfindung sowie anhand der Zeichnungen.
  • Kurze Beschreibung der Zeichnungen
    • 1 zeigt eine Draufsicht auf eine horizontale Fläche eines erfindungsgemä-ßen Transistors;
    • 2 einen Schnitt durch eine Halbleiterschichtstruktur eines erfindungsgemä-ßen Transistors entlang der in der 1 dargestellten Schnittebene a;
    • 3 einen Schnitt durch eine Halbleiterschichtstruktur eines erfindungsgemä-ßen Transistors entlang der Schnittebene a der 1 in einer zweiten Ausführungsform;
    • 4 einen Schnitt durch eine Halbleiterschichtstruktur eines erfindungsgemä-ßen Transistors entlang der Schnittebene a der 1 in einer dritten Ausführungsform;
    • 5 einen Schnitt durch eine Halbleiterschichtstruktur eines erfindungsgemä-ßen Transistors entlang der Schnittebene b der 1.
  • Ausführungsformen der Erfindung
  • Gleiche Elemente bzw. Elemente mit gleicher Funktion sind in den Figuren mit den gleichen Bezugszeichen versehen.
  • In der Draufsicht der 1 ist ein erfindungsgemäßer Transistor 10 dargestellt, in der in einer streifenaufweisenden Struktur 12 Streifen 1 der Source-Elektrode und Streifen 2 der Gate-Elektrode abwechselnd nebeneinander angeordnet sind. Die Streifen 1 der Source-Elektrode werden durch eine Anschlussfläche 3 der Source-Elektrode kontaktiert. Die Streifen 2 der Gate-Elektrode werden über eine Kontaktbahn 6 der Gate-Elektrode mit einer Anschlussfläche 5 der Gate-Elektrode kontaktiert. Die Kontaktbahn 6 ist als eine in der horizontalen Fläche verlaufende, die Streifen 2 der Gate-Elektrode kreuzende Struktur aus zusammenhängende Streifen 13 gebildet. Die Struktur der Kontaktbahn 6 weist eine e-förmige Kontur auf. Erfindungsgemäß ist ein erster Bereich 14 der Anschlussfläche 5 der Gate-Elektrode vertikal oberhalb einer Isolationsschicht (in 1 nicht dargestellt) angeordnet, die wiederum wenigstens bereichsweise auf der Source-Anschlussfläche 3 angeordnet ist, wohingegen ein zweiter Bereich 15 der Anschlussfläche 5 der Gate-Elektrode über einen Übergang zu der vertikal tieferliegenden Kontaktbahn 6, insbesondere zu zwei Streifen 13, den Kontakt zu der Kontaktbahn 6 ausbildet.
  • In der Draufsicht der 1 ist insbesondere bereits erkennbar, dass die Streifen 1, 2 der Gate-Elektrode und Source-Elektrode auch im Bereich der Anschlussfläche 5 der Gate-Elektrode ausgebildet sind, was die aktive Fläche des Transistors in vorteilhafter Weise vergrößert.
  • In der Schnittdarstellung der 2 ist ein Schnitt durch die Schnittfläche a der 1 dargestellt. Dementsprechend ist sowohl der erste Bereich 14 der Anschlussfläche 5 der Gate-Elektrode im Schnitt dargestellt, der in vertikaler Richtung V oberhalb der Isolationsschicht 9 ausgebildet ist, die wiederum bereichsweise auf der Source-Kontaktschicht 3 ausgebildet ist. Weiterhin ist der zweite Bereich 15 der Anschlussfläche 5 der Gate-Elektrode dargestellt, der einen Übergang zu der Kontaktbahn 6 der Gate-Elektrode herstellt. Die Kontaktbahn 6 stellt in Bereichen außerhalb der Schnittebene a der 2 den elektrischen Kontakt zu den Streifen 2 der Gate-Elektrode her. Die Anschlussfläche 3 der Source-Elektrode stellt in einem vertikalen Übergang zu den Streifen 1 der Source-Elektrode den elektrischen Kontakt her.
  • Unterhalb der Kontaktbahn 6 ist eine Abschirmstruktur 8, bevorzugt aus einem p-dotierten Halbleitermaterial, ausgebildet. Es ist bereits erkennbar, dass vertikal unterhalb des ersten Bereichs 14 der Anschlussfläche 5 der Gate-Elektrode, wie bereits in 1 beschrieben, sowohl Streifen 1 der Source-Elektrode als auch Streifen 2 der Gate-Elektrode ausgebildet sind und im Bereich vertikal unterhalb des ersten Bereichs 14 der Anschlussfläche 5 der Gate-Elektrode gerade keine Abschirmstruktur 8 ausgebildet ist. Die Abschirmstruktur 8 beschränkt sich auf einen Bereich unterhalb und geringfügig seitlich zu der Kontaktbahn 6. Die Streifen der Abschirmstruktur 8 weisen eine Breite B von bevorzugt weniger als 10µm auf. Die Breite der Isolationsschicht 7 trennt die Streifen 1 elektrisch von dem Streifen 2.
  • Die Darstellung der 3 sowie der 4 zeigen lediglich den ersten Bereich 14 der Abschirmfläche 5 der Gate-Elektrode. In den 3 und 4 ist beispielhaft dargestellt, dass die Kontaktfläche 3 der Source-Elektrode in Bereichen abseits der Kontaktfläche 5 und insbesondere in Bereichen abseits der Isolationsschicht 9 bereichsweise eine deutlich größere Dicke in vertikaler Richtung V aufweisen kann, falls dies für den Ausbau und/oder die Verbindungstechnik des hergestellten Transistors 10 vorteilhaft oder erforderlich ist. Dadurch kann ein in vertikaler Richtung V oberes Ende 19 der Anschlussfläche 3 der Source-Elektrode sich zumindest bereichsweise bis zu einer vertikalen Höhe 20 des oberen Endes 19 der Anschlussfläche 5 Gate-Elektrode erstreckt oder darüber hinaus. In den 3 und 4 ist weiterhin dargestellt, dass über einen Streifen 1 der Source-Elektrode, der die Abschirmstruktur 8 kontaktiert, die Abschirmstruktur 8 auf das gleiche Potential wie die Source-Elektrode gebracht wird.
  • In der ist ein Schnitt dargestellt, in dem nochmals der zweite Bereich 15 der Anschlussfläche 5 der Gate-Elektrode dargestellt ist, der einen Übergang zur Kontaktbahn 6 der Gate-Elektrode herstellt. Die Kontaktbahn 6 wird in Kreuzungsbereichen 16 der Streifen 2 der Gate-Elektrode und der Kontaktbahn 6 durch Ausnehmungen in der Isolationsschicht 7 mit dem Streifen 2 der Gate-Elektrode kontaktiert. Die ausgebildeten Kontakte 17 sind dementsprechend als sogenannte Vias geführt. In der 5 ist auch zu erkennen, dass in Kreuzungsbereichen 16 der Streifen 2 der Gate-Elektrode und der Kontaktbahn 6 die Streifen 2 der Gate-Elektrode durch Ausnehmungen 18 in der Abschirmstruktur 8 verlaufen.

Claims (10)

  1. Transistor (10) mit einer Halbleiterschichtstruktur umfassend wenigstens eine in einer vertikalen Richtung (V) tieferliegende Drain-Elektrode und in einer vertikalen Richtung (V) höher liegenden Source-Elektrode sowie einer vertikal höherliegenden Gate-Elektrode, wobei die Source-Elektrode und die Gate-Elektrode in einer rechtwinklig zur vertikalen Richtung (V verlaufenden horizontalen Fläche eine streifenförmige, bevorzugt parallel verlaufende, einzelne Streifen (1, 2) aufweisende Struktur (12) ausbilden, wobei Streifen (1, 2) der Gate-Elektrode und der Source-Elektrode abwechselnd nebeneinander angeordnet sind, wobei die elektrische Kontaktierung der Streifen (2) der Gate-Elektrode durch eine, in der horizontalen Fläche verlaufende, Streifen (2) der Gate-Elektrode kreuzende, zusammenhängende Streifen (13) aufweisenden Kontaktbahn (6) kontaktiert wird. dadurch gekennzeichnet, dass eine Anschlussfläche (5) der Gate-Elektrode in einem ersten Bereich (14) vertikal oberhalb einer Isolationsschicht (7) angeordnet ist, die wiederum wenigstens bereichsweise auf einer Anschlussfläche (3) der Source-Elektrode angeordnet ist und in einem zweiten Bereich (15) einen Übergang zu der Kontaktbahn (6) ausbildet.
  2. Transistor nach Anspruch 1, dadurch gekennzeichnet, dass vertikal unterhalb der Kontaktbahn (6) eine Abschirmstruktur (8) ausgebildet ist, die in der horizontalen Fläche die Kontur der Kontaktbahn (6) abdeckt.
  3. Transistor nach Anspruch 2, dadurch gekennzeichnet, dass Streifen der Abschirmstruktur (8) eine Breite (B) von weniger als 10µm aufweisen.
  4. Transistor nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Abschirmstruktur (8) ein p-dotiertes Halbleitermaterial aufweist oder aus diesem gebildet ist.
  5. Transistor nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, in Kreuzungs-Bereichen (16) der Streifen (2) der Gate-Elektrode und der Kontaktbahn (6) in der horizontalen Fläche die Streifen (2) der Gate-Elektrode durch Ausnehmungen (18) in der Abschirmstruktur (8) verlaufen.
  6. Transistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in Kreuzungs-Bereichen (16) der Streifen (2) der Gate-Elektrode und der Kontaktbahn (6) Ausnehmungen in zwischen den Streifen (2) und der Kontaktbahn (6) angeordneten Schichten, insbesondere Isolationsschichten (7), ausgebildet sind, durch die eine elektrisch leitende Verbindung oder ein Kontakt (17) zwischen den Streifen (2) und der Kontaktbahn (6) verlaufen.
  7. Transistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein in vertikaler Richtung (V) oberes Ende (19) der Anschlussfläche (3) der Source-Elektrode sich zumindest bereichsweise bis zu einer vertikalen Höhe (20) des oberen Endes (19) der Anschlussfläche (5) Gate-Elektrode erstreckt oder darüber hinaus.
  8. Transistor nach einem der vorangehend genannten Ansprüche, dadurch gekennzeichnet, die Kontaktbahn (6) in der horizontalen Fläche eine c-förmige oder e-förmige oder kammförmig Kontur aufweist.
  9. Transistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass sich die Streifen (1, 2) der Gate-Elektrode und der Source-Elektrode über die gesamte horizontale Fläche, mit Ausnahme eines randseitigen, bevorzugt rechtwinkligen, Rahmens, erstrecken.
  10. Transistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterschichtstruktur ein Substrat aus Siliziumcarbid (SiC), Gallium-Nitrid (GaN) und/oder Gallium-Oxid (Ga2O3) umfasst oder auf einem entsprechenden Materialsystem basiert.
DE102022211043.9A 2022-10-19 2022-10-19 Gate-Pad-Design für großflächige Leistungstransistoren auf der Basis von Halbleitern mit breitem Bandabstand Pending DE102022211043A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102022211043.9A DE102022211043A1 (de) 2022-10-19 2022-10-19 Gate-Pad-Design für großflächige Leistungstransistoren auf der Basis von Halbleitern mit breitem Bandabstand

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022211043.9A DE102022211043A1 (de) 2022-10-19 2022-10-19 Gate-Pad-Design für großflächige Leistungstransistoren auf der Basis von Halbleitern mit breitem Bandabstand

Publications (1)

Publication Number Publication Date
DE102022211043A1 true DE102022211043A1 (de) 2024-04-25

Family

ID=90572774

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022211043.9A Pending DE102022211043A1 (de) 2022-10-19 2022-10-19 Gate-Pad-Design für großflächige Leistungstransistoren auf der Basis von Halbleitern mit breitem Bandabstand

Country Status (1)

Country Link
DE (1) DE102022211043A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100187640A1 (en) 2009-01-29 2010-07-29 Sanyo Electric Co., Ltd. Insulated gate semiconductor device
DE102019128072A1 (de) 2019-10-17 2021-04-22 Infineon Technologies Ag Transistorbauelement mit einem variierenden flächenbezogenen spezifischen gaterunnerwiderstand

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100187640A1 (en) 2009-01-29 2010-07-29 Sanyo Electric Co., Ltd. Insulated gate semiconductor device
DE102019128072A1 (de) 2019-10-17 2021-04-22 Infineon Technologies Ag Transistorbauelement mit einem variierenden flächenbezogenen spezifischen gaterunnerwiderstand

Similar Documents

Publication Publication Date Title
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE2922334C2 (de)
DE112013005062B4 (de) Siliciumcarbid-Halbleitereinrichtung und Herstellungsverfahren einer solchen
DE102014113467B4 (de) Metallisierung eines Feldeffekt-Leistungstransistors
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE112011104631B4 (de) Halbleitervorrichtung
DE112015004439T5 (de) Halbleitervorrichtung
EP0888639A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE10101081B4 (de) Schottky-Diode
DE19533956A1 (de) Leistungshalbleitervorrichtung
DE102006047489A1 (de) Randabschluss für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102010011259A1 (de) Halbleitervorrichtung
DE3787484T2 (de) Verdrahtungsentwurf für bipolare und unipolare Transistoren mit isoliertem Gate.
DE102017127848A1 (de) Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE112020002535T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO2005122271A1 (de) Soi vertikales bipolares leistungsbauelement
DE112018008195T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
WO2021037637A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102019129109A1 (de) Halbleitervorrichtung
DE102022211043A1 (de) Gate-Pad-Design für großflächige Leistungstransistoren auf der Basis von Halbleitern mit breitem Bandabstand
WO2021037422A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Legal Events

Date Code Title Description
R163 Identified publications notified