DE102022134914A1

DE102022134914A1 - Displayvorrichtung

Info

Publication number: DE102022134914A1
Application number: DE102022134914.4A
Authority: DE
Inventors: Sujin HAM; Aesun Kim
Original assignee: LG Display Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2021-12-30
Filing date: 2022-12-28
Publication date: 2023-07-06
Also published as: CN116390568A; TWI820953B; US20230217707A1; TW202326647A; KR20230102394A

Abstract

Eine Displayvorrichtung (100, 200, 300) gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung weist ein dehnbares unteres Substrat (111); eine Musterschicht (120), die auf dem unteren Substrat (111) angeordnet ist und eine Mehrzahl von Plattenmustern (121, 123) und eine Mehrzahl von Leitungsmustern (122, 124) aufweist; eine Mehrzahl von Pixeln (PX), die auf jedem der Mehrzahl von Plattenmustern (121, 123) angeordnet sind; und eine Mehrzahl von Verbindungsleitungen (181, 182), die auf jedem der Mehrzahl von Leitungsmustern (122, 124) angeordnet sind, um die Mehrzahl von Pixeln (PX) zu verbinden, auf, wobei jedes der Mehrzahl von Pixeln (PX) eine Mehrzahl von isolierenden Schichten (141, ..., 146) aufweist, wobei mindestens eine der Mehrzahl von Isolierschichten (141, ..., 146) mindestens ein Erstreckungsmuster (EXT, EXT1, ..., EXT6) aufweist, das sich zu der Mehrzahl von Leitungsmustern (122, 124) erstreckt.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht den Nutzen und die Priorität der koreanischen Patentanmeldung Nr. 10-2021-0192485, die am 30. Dezember 2021 in der Republik Korea eingereicht wurde.
HINTERGRUND
Technisches Gebiet
Die vorliegende Offenbarung bezieht sich auf eine Displayvorrichtung und insbesondere auf eine dehnbare Displayvorrichtung.
Beschreibung der bezogenen Technik
Displayvorrichtungen für Computermonitore, Fernsehgeräte, Mobiltelefone usw. weisen eine organische Leuchtanzeige (OLED) auf, die selbst Licht aussendet, eine Flüssigkristallanzeige (LCD), die eine separate Lichtquelle benötigt, und Ähnliches.
Solche Displayvorrichtungen werden in immer mehr verschiedenen Bereichen eingesetzt, die nicht nur Computermonitore und Fernsehgeräte, sondern auch mobile Geräte für den persönlichen Gebrauch aufweisen, und daher werden Displayvorrichtungen untersucht, die ein geringeres Volumen und Gewicht bei gleichzeitig großer aktiver Fläche aufweisen.
In jüngster Zeit hat eine Displayvorrichtung, die so hergestellt ist, dass sie in eine bestimmte Richtung dehnbar ist und in verschiedene Formen gebracht werden kann, indem eine Displayeinheit, Leitungen und ähnliches auf einem flexiblen Substrat, wie z. B. Kunststoff, der ein flexibles Material ist, gebildet sind, als Displayvorrichtung der nächsten Generation große Aufmerksamkeit erhalten.
KURZERBESCHREIBUNG
Ein Aspekt der vorliegenden Offenbarung ist ein Bereitstellen einer Displayvorrichtung, die in der Lage ist, eine Zuverlässigkeit einer Dehnung sicherzustellen.
Ein weiterer Aspekt der vorliegenden Offenbarung ist ein Bereitstellen einer Displayvorrichtung, die in der Lage ist, eine Pixel-Designfläche zu sichern.
Die technischen Vorteile der vorliegenden Offenbarung sind nicht auf die oben genannten Vorteile beschränkt, und andere Vorteile, die oben nicht erwähnt sind, können von Fachleuten anhand der folgenden Beschreibungen klar verstanden werden.
Gemäß einem Aspekt der vorliegenden Offenbarung wird eine Displayvorrichtung gemäß Anspruch 1 bereitgestellt. Gemäß einem weiteren Aspekt der vorliegenden Offenbarung ist eine Displayvorrichtung gemäß Anspruch 14 vorgesehen.
Eine Displayvorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung weist ein dehnbares unteres Substrat; eine Musterschicht, die auf dem unteren Substrat angeordnet ist und eine Mehrzahl von Plattenmustern und eine Mehrzahl von Leitungsmustern aufweist; eine Mehrzahl von Pixeln, die auf jedem der Mehrzahl von Plattenmustern angeordnet sind; und eine Mehrzahl von Verbindungsleitungen, die auf jedem der Mehrzahl von Leitungsmustern angeordnet sind, um die Mehrzahl von Pixeln zu verbinden, auf, wobei jedes der Mehrzahl von Pixeln eine Mehrzahl von Isolierschichten aufweist, wobei mindestens eine der Mehrzahl von Isolierschichten mindestens ein Erstreckungsmuster aufweist, das sich zu der Mehrzahl von Leitungsmustern erstreckt.
Eine Displayvorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung weist ein dehnbares Substrat auf; eine Mehrzahl von Inselmustern, die auf dem dehnbaren Substrat voneinander beabstandet sind; eine Mehrzahl von Pixeln, die auf jedem der Mehrzahl von Inselmustern angeordnet sind; und eine Mehrzahl von Verbindungsleitungen, die die Mehrzahl von Pixeln verbinden, wobei jedes der Mehrzahl von Pixeln eine Mehrzahl von Isolierschichten aufweist, wobei mindestens eine der Mehrzahl von Isolierschichten die Mehrzahl von Verbindungsleitungen überlappt und mindestens ein Erstreckungsmuster aufweist, das sich zu den Außenseiten der Mehrzahl von Inselmustern erstreckt.
Weitere Ausführungsformen sind in der ausführlichen Beschreibung und in den Zeichnungen enthalten.
Gemäß der vorliegenden Offenbarung wird eine Überätzung an der Grenze zwischen einem Plattenmuster und einem Leitungsmuster verhindert mittels Anordnens einer Isolierschicht an der Grenze zwischen dem Plattenmuster und dem Leitungsmuster, so dass die Stabilität einer Displayvorrichtung verbessert werden kann.
Gemäß der vorliegenden Offenbarung kann mittels Befestigens einer Verbindungsleitung durch ein Ankerloch verhindert werden, dass sich die Verbindungsleitung ablöst.
Gemäß der vorliegenden Offenbarung kann ein Pixel-Designbereich mittels Anordnens eines Kontaktlochs in einem Leitungsmuster effektiv gesichert werden.
Die Wirkungen gemäß der vorliegenden Offenbarung sind nicht auf die oben beispielhaft dargestellten Inhalte beschränkt, und die vorliegende Spezifikation weist weitere verschiedene Wirkungen auf.
Figurenliste

1 ist eine Draufsicht auf eine Displayvorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung.
2 ist eine vergrößerte Draufsicht auf einen aktiven Bereich der Displayvorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung.
3 ist ein Querschnitt entlang der in 2 dargestellten Schnittlinie III-III'.
4A und 4B sind Querschnittsansichten entlang der in 2 dargestellten Schnittlinie IV-IV'.
5 ist ein Querschnitt entlang der in 2 dargestellten Schnittlinie V-V'.
6 ist ein Schaltplan eines Subpixels der Displayvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
7A bis 7E sind Querschnittansichten, die Erstreckungsmuster der Displayvorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung zeigen.
8 ist eine vergrößerte Draufsicht auf einen aktiven Bereich einer Displayvorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung.
9 ist ein Querschnitt entlang der in 8 dargestellten Schnittlinie IX-IX'.
10 ist eine vergrößerte Draufsicht auf einen aktiven Bereich einer Displayvorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung.
11A und 11B sind Querschnittsansichten entlang der in 10 dargestellten Schnittlinie XI-XI'.

AUSFÜHRLICHE BESCHREIBUNG
Vorteile und Merkmale der vorliegenden Offenbarung und ein Verfahren zum Erreichen der Vorteile und Merkmale werden ersichtlich anhand einer Bezugnahme auf Ausführungsformen, die unten im Detail zusammen mit den begleitenden Zeichnungen beschrieben werden. Die vorliegende Offenbarung ist jedoch nicht auf die hier offengelegten Ausführungsformen beschränkt, sondern kann in verschiedenen Formen umgesetzt werden. Die Ausführungsformen sind nur beispielhaft dargestellt, damit Fachpersonen die Offenbarung und den Umfang der vorliegenden Offenbarung umfassend verstehen können.
Die Formen, Größen, Verhältnisse, Winkel, Zahlen und dergleichen, die in den beigefügten Zeichnungen zur Beschreibung der Ausführungsformen der vorliegenden Offenbarung dargestellt sind, sind lediglich Beispiele, und die vorliegende Offenbarung ist nicht darauf beschränkt. Gleiche Bezugsziffern bezeichnen im Allgemeinen gleiche Elemente in der gesamten Beschreibung. Ferner kann in der folgenden Beschreibung der vorliegenden Offenbarung auf eine detaillierte Erläuterung bekannter verwandter Technologien verzichtet werden, um den Gegenstand der vorliegenden Offenbarung nicht unnötig zu verschleiern. Die hier verwendeten Ausdrücke wie „aufweisend“, „habend“ und „gebildet sind aus“ sind im Allgemeinen so zu verstehen, dass andere Komponenten hinzugefügt werden können, es sei denn, die Ausdrücke werden mit dem Begriff „nur“ verwendet. Alle Verweise auf die Einzahl können die Mehrzahl aufweisen, sofern nicht ausdrücklich anders angegeben.
Komponenten werden so interpretiert, dass sie einen gewöhnlichen Fehlerbereich aufweisen, auch wenn dies nicht ausdrücklich angegeben ist.
Wenn die Positionsbeziehung zwischen zwei Teilen mit Begriffen wie „auf”, „über“, „unter“ und „neben“ beschrieben wird, können sich ein oder mehrere Teile zwischen den beiden Teilen befinden, es sei denn, die Begriffe werden zusammen mit dem Begriff „unmittelbar“ oder „direkt“ verwendet.
Wenn ein Element oder eine Schicht „auf” einem anderen Element oder einer anderen Schicht angeordnet ist, kann eine andere Schicht oder ein anderes Element direkt auf dem anderen Element oder dazwischen eingefügt werden.
Obwohl die Begriffe „erstes“, „zweites“ und dergleichen zur Beschreibung verschiedener Komponenten verwendet werden, sind diese Komponenten nicht durch diese Begriffe eingeschränkt. Diese Begriffe werden lediglich zur Unterscheidung einer Komponente von den anderen Komponenten verwendet. Daher kann eine erste Komponente, die im Folgenden erwähnt wird, eine zweite Komponente in einem technischen Konzept der vorliegenden Offenbarung sein.
Gleiche Bezugsziffern bezeichnen im Allgemeinen gleiche Elemente in der gesamten Spezifikation.
Die Größe und Dicke jedes in der Zeichnung dargestellten Bauteils sind der Einfachheit halber dargestellt, und die vorliegende Offenbarung ist nicht auf die Größe und Dicke des dargestellten Bauteils beschränkt.
Die Merkmale der verschiedenen Ausführungsformen der vorliegenden Offenbarung können teilweise oder vollständig verwirklicht sein oder miteinander kombiniert werden und können auf technisch verschiedene Weise ineinandergreifen und betrieben werden, und die Ausführungsformen können unabhängig voneinander oder in Verbindung miteinander ausgeführt werden.
Eine Displayvorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung ist eine Displayvorrichtung, die in der Lage ist, ein Bild anzuzeigen, auch wenn sie gebogen oder gedehnt wird, und kann auch als dehnbare Displayvorrichtung oder flexible Displayvorrichtung bezeichnet werden. Die Displayvorrichtung kann eine höhere Flexibilität und Dehnbarkeit aufweisen als herkömmliche, typische Displayvorrichtungen. Dementsprechend kann ein Benutzer die Displayvorrichtung biegen oder strecken, und die Form der Displayvorrichtung kann entsprechend der Manipulation durch den Benutzer frei verändert werden. Wenn der Benutzer zum Beispiel ein Ende der Displayvorrichtung ergreift und daran zieht, kann die Displayvorrichtung durch den Benutzer in eine Zugrichtung gedehnt werden. Wenn der Benutzer die Displayvorrichtung auf eine unebene Außenfläche stellt, kann die Displayvorrichtung so angeordnet werden, dass sie sich entsprechend der Form der Außenfläche biegt. Wenn die vom Benutzer ausgeübte Kraft aufgehoben wird, kann die Displayvorrichtung in ihre ursprüngliche Form zurückkehren. Eine Displayvorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung ist eine Displayvorrichtung, die in der Lage ist, ein Bild anzuzeigen, auch wenn sie gebogen oder gedehnt wird, und kann auch als Displayvorrichtung, dehnbare Displayvorrichtung oder flexible Displayvorrichtung bezeichnet werden. Die Displayvorrichtung kann eine höhere Flexibilität und Dehnbarkeit aufweisen als herkömmliche, typische Displayvorrichtungen. Dementsprechend kann ein Benutzer die Displayvorrichtung biegen oder strecken, und die Form der Displayvorrichtung kann entsprechend der Manipulation durch den Benutzer frei verändert werden. Wenn der Benutzer zum Beispiel ein Ende der Displayvorrichtung ergreift und daran zieht, kann die Displayvorrichtung durch den Benutzer in eine Zugrichtung gedehnt werden. Wenn der Benutzer die Displayvorrichtung auf eine unebene Außenfläche stellt, kann die Displayvorrichtung so angeordnet werden, dass sie sich entsprechend der Form der Außenfläche biegt. Wenn die vom Benutzer ausgeübte Kraft aufgehoben wird, kann die Displayvorrichtung in ihre ursprüngliche Form zurückkehren.
Dehnbares Substrat und Musterschicht

1 ist eine Draufsicht auf eine Displayvorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung.
2 ist eine vergrößerte Draufsicht auf einen aktiven Bereich der Displayvorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung.
3 ist ein Querschnitt entlang der in 2 dargestellten Schnittlinie III-III'.
2 ist eine vergrößerte Draufsicht auf den in 1 dargestellten Bereich A.

Unter Bezugnahme auf 1 kann eine Displayvorrichtung 100 gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung ein unteres Substrat 111, eine Musterschicht 120, eine Mehrzahl von Pixeln PX, Gate-Treiber GD, Daten-Treiber DD und Stromversorgungen PS aufweisen. Wie in 3 dargestellt, kann die Displayvorrichtung 100 gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung ferner eine Füllschicht 190 und ein oberes Substrat 112 aufweisen.
Das untere Substrat 111 ist ein Substrat zum Tragen und Schützen verschiedener Komponenten der Displayvorrichtung 100. Darüber hinaus ist das obere Substrat 112 ein Substrat zum Abdecken und zum Schützen verschiedener Komponenten der Displayvorrichtung 100. Das heißt, das untere Substrat 111 ist ein Substrat, das die Musterschicht 120 trägt, auf der die Pixel PX, die Gate-Treiber GD und die Stromversorgungen PS ausgebildet sind. Darüber hinaus ist das obere Substrat 112 ein Substrat, das die Pixel PX, die Gate-Treiber GD und die Stromversorgungen PS bedeckt.
Jedes von dem unteren Substrat 111 und dem oberen Substrat 112 ist ein biegsames Substrat und kann aus einem isolierenden Material gebildet sein, das gebogen oder gedehnt werden kann. Beispielsweise kann jedes von dem unteren Substrat 111 und dem oberen Substrat 112 aus Silikonkautschuk wie Polydimethylsiloxan (PDMS) oder Elastomeren wie Polyurethan (PU) und Polytetrafluorethylen (PTFE) gebildet sein und somit flexible Eigenschaften aufweisen. Darüber hinaus können die Materialien des unteren Substrats 111 und des oberen Substrats 112 identisch sein, sind aber nicht darauf beschränkt und können unterschiedlich abgewandelt werden.
Jedes von dem unteren Substrat 111 und dem oberen Substrat 112 ist ein duktiles Substrat und kann reversibel dehnbar und zusammenziehbar sein. Dementsprechend kann das untere Substrat 111 als ein unteres dehnbares Substrat, ein unteres flexibles Substrat, ein unteres streckbares Substrat, ein unteres duktiles Substrat, ein erstes dehnbares Substrat, ein erstes flexibles Substrat, ein erstes streckbares Substrat oder ein erstes duktiles Substrat bezeichnet werden, und das obere Substrat 112 kann als ein oberes dehnbares Substrat, ein oberes flexibles Substrat, ein oberes streckbares Substrat, ein oberes duktiles Substrat, ein zweites dehnbares Substrat, ein zweites flexibles Substrat, ein zweites streckbares Substrat oder ein zweites duktiles Substrat bezeichnet werden. Ferner können die Elastizitätsmodule des unteren Substrats 111 und des oberen Substrats 112 mehrere MPa bis mehrere hundert MPa betragen. Darüber hinaus kann eine duktile Bruchrate des unteren Substrats 111 und des oberen Substrats 112 100 % oder mehr betragen. Hier bezieht sich die duktile Bruchrate auf eine Dehnungsrate zu einem Zeitpunkt, zu dem ein Objekt, das gedehnt wird, gebrochen oder gerissen wird. Eine Dicke des unteren Substrats kann 10 µm bis 1 mm betragen, ist aber nicht darauf beschränkt. Hier bezieht sich die duktile Bruchrate auf eine Ausdehnungsdistanz, wenn ein zu dehnendes Objekt gebrochen oder gerissen ist. Das heißt, die duktile Bruchrate ist definiert als das prozentuale Verhältnis zwischen der Länge des ursprünglichen Objekts und der Länge des gedehnten Objekts, wenn ein Objekt so weit gedehnt wurde, dass es als gebrochen gilt. Wenn beispielsweise die Länge eines Objekts (z. B. eines Substrats) 100 cm beträgt, wenn das Objekt nicht gedehnt ist, und es dann eine Länge von 110 cm erreicht, wenn das Objekt so weit gedehnt wurde, dass es bei dieser Länge gebrochen oder gerissen ist, dann wurde es auf 110 % seiner ursprünglichen Länge gedehnt. In diesem Fall beträgt die duktile Bruchrate des Objekts 110 %. Die Zahl könnte also auch als duktiles Bruchverhältnis bezeichnet werden, da es sich um ein Verhältnis zwischen der gestreckten Länge im Zähler und der ursprünglichen, ungestreckten Länge im Nenner zu dem Zeitpunkt handelt, an dem der Bruch auftritt.
Das untere Substrat 111 kann eine aktive Bereich AA und eine nicht-aktive Bereich NA aufweisen, die die aktive Bereich AA umgibt. Die aktive Bereich AA und die nicht-aktive Bereich NA sind jedoch nicht auf das untere Substrat 111 beschränkt und können sich auf die gesamte Displayvorrichtung beziehen.
Der aktive Bereich AA ist ein Bereich, in dem ein Bild auf der Displayvorrichtung 100 angezeigt wird. Die Mehrzahl der Pixel PX ist in dem aktiven Bereich AA angeordnet. Darüber hinaus kann jedes der Pixel PX ein Display-Element und verschiedene Treiberelemente zum Treiben des Display-Elements aufweisen. Die verschiedenen Treiberelemente können mindestens einen Dünnschichttransistor TFT und einen Kondensator bedeuten, sind aber nicht darauf beschränkt. Darüber hinaus kann jedes der Mehrzahl von Pixeln PX mit verschiedenen Leitungen verbunden sein. Zum Beispiel kann jedes der Mehrzahl von Pixeln PX mit verschiedenen Leitungen wie Gate-Leitungen, Datenleitungen, Hochspannungsleitungen, Niederspannungsleitungen, Referenzspannungsleitungen und Initialisierungsspannungsleitungen verbunden sein.
Der nicht-aktive Bereich NA ist ein Bereich, in dem kein Bild angezeigt wird. Der nicht-aktive Bereich NA kann ein Bereich sein, der an den aktiven Bereich AA angrenzt. Der nicht-aktive Bereich NA kann auch ein Bereich sein, der an den aktiven Bereich AA angrenzt und diesen umgibt. Die vorliegende Offenbarung ist jedoch nicht darauf beschränkt, und der nicht-aktive Bereich NA entspricht einem Bereich des unteren Substrats 111 mit Ausnahme des aktiven Bereichs AA und kann in verschiedene Formen geändert und aufgeteilt sein. Komponenten zum Treiben der Mehrzahl von Pixeln PX, die im aktiven Bereich AA angeordnet sind, sind im nicht-aktiven Bereich NA angeordnet. Die Gate-Treiber GD und die Stromversorgungen PS können im nicht-aktiven Bereich NA angeordnet sein. Darüber hinaus kann eine Mehrzahl von Pads, die mit den Gate-Treibern GD und den Datentreibern DD verbunden sind, im nicht-aktiven Bereich NA angeordnet sein, und jedes der Pads kann mit jedem der Mehrzahl von Pixeln PX in dem aktiven Bereich AA verbunden sein.
Auf dem unteren Substrat 111 ist die Musterschicht 120 angeordnet, die eine Mehrzahl von ersten Plattenmustern 121 und eine Mehrzahl von ersten Leitungsmustern 122 aufweist, die im aktiven Bereich AA angeordnet sind, und eine Mehrzahl von zweiten Plattenmustern 123 und eine Mehrzahl von zweiten Leitungsmustern 124, die im nicht-aktiven Bereich NA angeordnet sind.
Die Mehrzahl der ersten Plattenmuster 121 kann im aktiven Bereich AA des unteren Substrats 111 angeordnet sein. Die Mehrzahl der Pixel PX kann auf der Mehrzahl der ersten Plattenmuster 121 gebildet sein. Darüber hinaus kann die Mehrzahl der zweiten Plattenmuster 123 im nicht-aktiven Bereich NA des unteren Substrats 111 angeordnet sein. Darüber hinaus können die Gate-Treiber GD und die Stromversorgungen PS auf der Mehrzahl der zweiten Plattenmuster 123 ausgebildet sein.
Die Mehrzahl der ersten Plattenmuster 121 und die Mehrzahl der zweiten Plattenmuster 123, wie oben beschrieben, können in Form von Inseln angeordnet sein, die voneinander beabstandet sind. Jedes der Mehrzahl von ersten Plattenmustern 121 und der Mehrzahl von zweiten Plattenmustern 123 kann individuell getrennt sein. Dementsprechend können die Mehrzahl der ersten Plattenmuster 121 und die Mehrzahl der zweiten Plattenmuster 123 als erste Inselmuster und zweite Inselmuster oder als erste individuelle Muster und zweite individuelle Muster bezeichnet werden.
Insbesondere können die Gate-Treiber GD auf der Mehrzahl der zweiten Plattenmuster 123 montiert sein. Die Gate-Treiber GD können auf dem zweiten Plattenmuster 123 in einem Gate-in-Panel-Verfahren (GIP) gebildet werden, wenn verschiedene Komponenten auf dem ersten Plattenmuster 121 hergestellt werden. Dementsprechend können verschiedene Schaltungskomponenten, die die Gate-Treiber GD bilden, wie verschiedene Transistoren, Kondensatoren und Leitungen, auf der Mehrzahl der zweiten Plattenmuster 123 angeordnet werden. Die vorliegende Offenbarung ist jedoch nicht darauf beschränkt, und der Gate-Treiber GD kann in einem Chip-on-Film-Verfahren (COF) montiert werden.
Darüber hinaus können die Stromversorgungen PS auf der Mehrzahl der zweiten Plattenmuster 123 montiert sein. Die Stromversorgungen PS können auf dem zweiten Plattenmuster 123 mit einer Mehrzahl von Leistungsblöcken gebildet sein, die strukturiert werden, wenn verschiedene Komponenten auf dem ersten Plattenmuster 121 hergestellt werden. Dementsprechend können die Leistungsblöcke, die auf verschiedenen Schichten angeordnet sind, auf dem zweiten Plattenmuster 123 angeordnet sein. Das heißt, ein unterer Leistungsblock und ein oberer Leistungsblock können nacheinander auf dem zweiten Plattenmuster 123 angeordnet werden. Darüber hinaus kann an den unteren Leistungsblock eine Spannung mit niedrigem Potential und an den oberen Leistungsblock eine Spannung mit hohem Potential angelegt werden. Dementsprechend kann die Spannung mit niedrigem Potenzial über den unteren Leistungsblock an die Mehrzahl der Pixel PX angelegt werden. Darüber hinaus kann die Hochspannung über den oberen Leistungsblock an die Mehrzahl der Bildpunkte PX angelegt werden.
Unter Bezugnahme auf 1 können die Größen der Mehrzahl der zweiten Plattenmuster 123 größer sein als die Größen der Mehrzahl der ersten Plattenmuster 121. Insbesondere kann die Größe jedes der Mehrzahl der zweiten Plattenmuster 123 größer sein als die Größe jedes der Mehrzahl der ersten Plattenmuster 121. Wie oben beschrieben, kann der Gate-Treiber GD auf jedem der Mehrzahl der zweiten Plattenmuster 123 angeordnet sein, und eine Stufe des Gate-Treibers GD kann auf jedem der Mehrzahl der zweiten Plattenmuster 123 angeordnet sein. Da eine Fläche, die von verschiedenen Schaltungskomponenten, die eine Stufe des Gate-Treibers GD bilden, eingenommen wird, relativ größer ist als eine Fläche, die von den Pixeln PX eingenommen wird, kann die Größe jeder der Mehrzahl der zweiten Plattenmuster 123 größer sein als die Größe jedes der ersten Plattenmuster 121.
In 1 ist die Mehrzahl der zweiten Plattenmuster 123 so dargestellt, dass sie auf beiden Seiten in einer ersten Richtung X in dem nicht-aktiven Bereich NA angeordnet sind, aber die vorliegende Offenbarung ist darauf nicht beschränkt, und die Mehrzahl der zweiten Plattenmuster 123 kann in jedem Bereich des nicht-aktiven Bereichs NA angeordnet sein. Obwohl die Mehrzahl der ersten Plattenmuster 121 und die Mehrzahl der zweiten Plattenmuster 123 in einer viereckigen Form dargestellt sind, ist die vorliegende Offenbarung darauf nicht beschränkt, und die Mehrzahl der ersten Plattenmuster 121 und die Mehrzahl der zweiten Plattenmuster 123 können auf verschiedene Weise geändert werden.
Bezug nehmend auf 1 kann die Musterschicht 120 ferner die Mehrzahl von ersten Leitungsmustern 122 aufweisen, die im aktiven Bereich AA angeordnet sind, und die Mehrzahl von zweiten Leitungsmustern 124, die in der nicht-aktiven Bereich NA angeordnet sind.
Die Mehrzahl der ersten Leitungsmuster 122 sind Muster, die im aktiven Bereich AA angeordnet sind und die ersten Plattenmuster 121 nebeneinander verbinden und als erste Verbindungsmuster bezeichnet werden können. Das heißt, die Mehrzahl der ersten Leitungsmuster 122 sind zwischen der Mehrzahl der ersten Plattenmuster 121 angeordnet.
Bei der Mehrzahl der zweiten Leitungsmuster 124 kann es sich um Muster handeln, die in dem nicht-aktiven Bereich NA angeordnet sind und die ersten Plattenmuster 121 und die zweiten Plattenmuster 123 nebeneinander oder die Mehrzahl der zweiten Plattenmuster 123 nebeneinander verbinden. Dementsprechend kann die Mehrzahl der zweiten Leitungsmuster 124 als zweite Verbindungsmuster bezeichnet werden. Und die Mehrzahl der zweiten Leitungsmuster 124 kann zwischen den ersten Plattenmustern 121 und den zweiten Plattenmustern 123, die einander benachbart sind, und zwischen der Mehrzahl der zweiten Plattenmuster 123, die einander benachbart sind, angeordnet sein. Bezugnehmend auf 1 haben die Mehrzahl der ersten Leitungsmuster 122 und die Mehrzahl der zweiten Leitungsmuster 124 eine wellenförmige Form. Beispielsweise können die Mehrzahl der ersten Leitungsmuster 122 und die Mehrzahl der zweiten Leitungsmuster 124 eine Sinusform aufweisen. Die Formen der Mehrzahl von ersten Leitungsmustern 122 und der Mehrzahl von zweiten Leitungsmustern 124 sind jedoch nicht darauf beschränkt. Beispielsweise können die Mehrzahl der ersten Leitungsmuster 122 und die Mehrzahl der zweiten Leitungsmuster 124 zickzackförmig verlaufen. Alternativ können die Formen der Mehrzahl der ersten Leitungsmuster 122 und der Mehrzahl der zweiten Leitungsmuster 124 verschiedene Formen haben, wie z. B. Formen, bei denen eine Mehrzahl von rhombusförmigen Substraten durch Verbindung an deren Scheitelpunkten verlängert wird. Darüber hinaus sind die Anzahl und die Formen der Mehrzahl der ersten Leitungsmuster 122 und der zweiten Leitungsmuster 124, die in 1 dargestellt sind, Beispiele, und die Anzahl und die Formen der Mehrzahl der ersten Leitungsmuster 122 und der zweiten Leitungsmuster 124 können je nach Entwurf unterschiedlich geändert werden.
Darüber hinaus sind die Mehrzahl der ersten Plattenmuster 121, die Mehrzahl der ersten Leitungsmuster 122, die Mehrzahl der zweiten Plattenmuster 123 und die Mehrzahl der zweiten Leitungsmuster 124 starre Muster. Das heißt, die Mehrzahl der ersten Plattenmuster 121, die Mehrzahl der ersten Leitungsmuster 122, die Mehrzahl der zweiten Plattenmuster 123 und die Mehrzahl der zweiten Leitungsmuster 124 können im Vergleich zum unteren Substrat 111 und zum oberen Substrat 112 starr sein. Dementsprechend können die Elastizitätsmodule der Mehrzahl der ersten Plattenmuster 121, der Mehrzahl der ersten Leitungsmuster 122, der Mehrzahl der zweiten Plattenmuster 123 und der Mehrzahl der zweiten Leitungsmuster 124 höher sein als ein Elastizitätsmodul des unteren Substrats 111. Der Elastizitätsmodul ist ein Parameter, der die Verformungsrate in Abhängigkeit von einer auf das Substrat ausgeübten Spannung angibt. Wenn der Elastizitätsmodul relativ hoch ist, kann die Härte relativ hoch sein. Dementsprechend können die Mehrzahl von ersten Plattenmustern 121, die Mehrzahl von ersten Leitungsmustern 122, die Mehrzahl von zweiten Plattenmustern 123 und die Mehrzahl von zweiten Leitungsmustern 124 als eine Mehrzahl von ersten starren Mustern, eine Mehrzahl von zweiten starren Mustern, eine Mehrzahl von dritten starren Mustern bzw. eine Mehrzahl von vierten starren Mustern bezeichnet werden. Die Elastizitätsmodule der Mehrzahl von ersten Plattenmustern 121, der Mehrzahl von ersten Leitungsmustern 122, der Mehrzahl von zweiten Plattenmustern 123 und der Mehrzahl von zweiten Leitungsmustern 124 können 1000 mal höher sein als die Elastizitätsmodule des unteren Substrats 111 und des oberen Substrats 112, aber die vorliegende Offenbarung ist darauf nicht beschränkt.
Die Mehrzahl von ersten Plattenmustern 121, die Mehrzahl von ersten Leitungsmustern 122, die Mehrzahl von zweiten Plattenmustern 123 und die Mehrzahl von zweiten Leitungsmustern 124, bei denen es sich um eine Mehrzahl von starren Substraten handelt, können aus einem Kunststoffmaterial gebildet sein, dessen Flexibilität geringer ist als die des unteren Substrats 111 und des oberen Substrats 112. Zum Beispiel können die Mehrzahl der ersten Plattenmuster 121, die Mehrzahl der ersten Leitungsmuster 122, die Mehrzahl der zweiten Plattenmuster 123 und die Mehrzahl der zweiten Leitungsmuster 124 aus mindestens einem Material aus der Gruppe Polyimid (PI), Polyacrylat und Polyacetat gebildet werden. In diesem Fall können die Mehrzahl von ersten Plattenmustern 121, die Mehrzahl von ersten Leitungsmustern 122, die Mehrzahl von zweiten Plattenmustern 123 und die Mehrzahl von zweiten Leitungsmustern 124 aus demselben Material gebildet sein, sie sind jedoch nicht darauf beschränkt und können aus unterschiedlichen Materialien gebildet sein. Wenn die Mehrzahl von ersten Plattenmustern 121, die Mehrzahl von ersten Leitungsmustern 122, die Mehrzahl von zweiten Plattenmustern 123 und die Mehrzahl von zweiten Leitungsmustern 124 aus demselben Material gebildet sind, können sie einstückig gebildet sein.
In einigen Ausführungsformen kann das untere Substrat 111 so definiert sein, dass es eine Mehrzahl von ersten unteren Mustern und ein zweites unteres Muster aufweist. Die Mehrzahl der ersten unteren Muster können Bereiche des unteren Substrats 111 sein, die die Mehrzahl der ersten Plattenmuster 121 und die Mehrzahl der zweiten Plattenmuster 123 überlappen, und das zweite untere Muster kann ein Bereich sein, der die Mehrzahl der ersten Plattenmuster 121 und die Mehrzahl der zweiten Plattenmuster 123 nicht überlappt.
Das obere Substrat 112 kann auch so definiert sein, dass es eine Mehrzahl von ersten oberen Mustern und ein zweites oberes Muster aufweist. Die Mehrzahl der ersten oberen Muster können Bereiche des oberen Substrats 112 sein, die die Mehrzahl der ersten Plattenmuster 121 und die Mehrzahl der zweiten Plattenmuster 123 überlappen. Das zweite obere Muster kann ein Bereich sein, der die Mehrzahl der ersten Plattenmuster 121 und die Mehrzahl der zweiten Plattenmuster 123 nicht überlappt.
In diesem Fall können die Elastizitätsmoduln der Mehrzahl der ersten unteren Muster und der ersten oberen Muster höher sein als die Elastizitätsmoduln der zweiten unteren Muster und der zweiten oberen Muster. Beispielsweise können die Mehrzahl der ersten unteren Muster und die ersten oberen Muster aus dem gleichen Material wie die Mehrzahl der ersten Plattenmuster 121 und die Mehrzahl der zweiten Plattenmuster 123 gebildet sein, und das zweite untere Muster und das zweite obere Muster können aus einem Material gebildet sein, das einen geringeren Elastizitätsmodul als die Mehrzahl der ersten Plattenmuster 121 und die Mehrzahl der zweiten Plattenmuster 123 aufweist.
Das heißt, das erste untere Muster und das erste obere Muster können aus Polyimid (PI), Polyacrylat, Polyacetat oder ähnlichem gebildet sein, und das zweite untere Muster und das zweite obere Muster können aus Silikonkautschuk wie Polydimethylsiloxan (PDMS) oder Elastomeren wie Polyurethan (PU), Polytetrafluorethylen (PTFE) und ähnlichem gebildet sein.
Treiberelement des Nicht-aktiven Bereichs
Die Gate-Treiber GD sind Komponenten, die eine Versorgungsspannung an die Mehrzahl der in der aktiven Bereich AA angeordneten Pixel PX liefern. Die Gate-Treiber GD weisen eine Mehrzahl von Stufen auf, die auf der Mehrzahl von zweiten Plattenmustern 123 ausgebildet sind, und die jeweiligen Stufen der Gate-Treiber GD können durch eine Mehrzahl von Gate-Verbindungsleitungen elektrisch miteinander verbunden sein. Dementsprechend kann eine Gatespannung, die von einer der Stufen ausgegeben wird, an eine andere Stufe übertragen werden. Ferner können die jeweiligen Stufen die Gatespannung sequentiell an die Mehrzahl der mit den jeweiligen Stufen verbundenen Pixel PX liefern.
Die Stromversorgungen PS können mit den Gate-Treibern GD verbunden sein und eine Gate-Treiberspannung und eine Gate-Taktspannung liefern. Ferner können die Stromversorgungen PS mit der Mehrzahl von Pixeln PX verbunden sein und eine Pixel-Treiberspannung an jedes der Mehrzahl von Pixeln PX liefern. Die Stromversorgungen PS können auch auf der Mehrzahl der zweiten Plattenmuster 123 ausgebildet sein. Das heißt, die Stromversorgungen PS können auf der Mehrzahl von zweiten Plattenmustern 123 so ausgebildet sein, dass sie an die Gate-Treiber GD angrenzen. Ferner kann jede der Stromversorgungen PS, die auf der Mehrzahl der zweiten Plattenmuster 123 ausgebildet sind, elektrisch mit dem Gate-Treiber GD und der Mehrzahl der Pixel PX verbunden sein. Das heißt, die Mehrzahl von Stromversorgungen PS, die auf der Mehrzahl von zweiten Plattenmustern 123 gebildet sind, können durch eine Gate-Stromversorgungs-Verbindungsleitung und eine Pixel-Stromversorgungs-Verbindungsleitung verbunden sein. Daher kann jede der Mehrzahl von Stromversorgungen PS eine Gate-Treiberspannung, eine Gate-Taktspannung und eine Pixel-Treiberspannung liefern.
Die Leiterplatte (PCB) ist ein Bauteil, das Signale und Spannungen zum Treiben des Display-Elements von einer Steuereinheit zum Display-Element überträgt. Daher kann die Leiterplatte auch als treibendes Substrat bezeichnet werden. Eine Steuereinheit wie ein IC-Chip oder eine Schaltung kann auf der Leiterplatte PCB montiert sein. Ferner kann ein Speicher, ein Prozessor oder ähnliches auf der Leiterplatte montiert sein. Ferner kann die in der Displayvorrichtung 100 vorgesehene Leiterplatte einen dehnbaren Bereich und einen nicht dehnbaren Bereich aufweisen, um die Dehnbarkeit zu gewährleisten. Auf dem nicht dehnbaren Bereich können ein IC-Chip, eine Schaltung, ein Speicher, ein Prozessor und dergleichen angebracht sein, und in dem dehnbaren Bereich können Leitungen, die elektrisch mit dem IC-Chip, der Schaltung, dem Speicher und dem Prozessor verbunden sind, angeordnet sein.
Der Datentreiber DD ist eine Komponente, die eine Datenspannung an die Mehrzahl der im aktiven Bereich AA angeordneten Pixel PX liefert. Der Datentreiber DD kann in Form eines IC-Chips konfiguriert sein und kann daher auch als integrierte Datenschaltung D-IC bezeichnet werden. Ferner kann der Datentreiber DD auf dem nicht dehnbaren Bereich der Leiterplatte PCB montiert sein. Das heißt, der Datentreiber DD kann auf der Leiterplatte PCB in Form eines Chip-on-Board (COB) montiert sein. Obwohl in 1 dargestellt ist, dass der Datentreiber DD in Form eines Chip-on-Board (COB) montiert ist, ist die vorliegende Offenbarung nicht darauf beschränkt, und der Datentreiber DD kann in Form eines Chip-on-Film (COF), eines Chip-on-Glass (COG), eines Tape-Carrier-Package (TCP) oder ähnlichem montiert sein.
Auch wenn in 1 ein Datentreiber DD so angeordnet ist, dass er einer Zeile der ersten Plattenmuster 121 entspricht, die im aktiven Bereich AA angeordnet sind, ist die vorliegende Offenbarung nicht darauf beschränkt. Das heißt, ein Datentreiber DD kann so angeordnet sein, dass er einer Mehrzahl von Spalten der ersten Plattenmuster 121 entspricht.
Nachfolgend werden die 4A und 4B und 5 zusammen für eine detailliertere Beschreibung der aktiven Bereich AA der Displayvorrichtung 100 gemäß einer Ausführungsform der vorliegenden Offenbarung herangezogen.
Planare und Querschnitts-Strukturen des aktiven Bereichs
4A und 4B sind Querschnittsansichten entlang der in 2 dargestellten Schnittlinie IV-IV'.
5 ist ein Querschnitt entlang der in 2 dargestellten Schnittlinie V-V'.
4A zeigt einen Fall, in dem die Dicke eines Erstreckungsmusters EXT gleich der Dicke einer Pufferschicht 141 ist, und 4B zeigt einen Fall, in dem die Dicke des Erstreckungsmusters EXT kleiner ist als die Dicke der Pufferschicht 141.
1 bis 3 werden der Einfachheit halber zusammen gezeigt.
Bezugnehmend auf 1 und 2 ist die Mehrzahl der ersten Plattenmuster 121 auf dem unteren Substrat 111 im aktiven Bereich AA angeordnet. Die Mehrzahl der ersten Plattenmuster 121 sind so angeordnet, dass sie auf dem unteren Substrat 111 voneinander beabstandet sind. Beispielsweise kann die Mehrzahl der ersten Plattenmuster 121 in einer Matrixform auf dem unteren Substrat 111 angeordnet sein, wie in 1 gezeigt, ist aber nicht darauf beschränkt.
Unter Bezugnahme auf 2 und 3 sind Pixel PX, die eine Mehrzahl von Subpixeln SPX aufweisen, auf dem ersten Plattenmuster 121 angeordnet. Außerdem kann jedes der Subpixel SPX eine LED 170 aufweisen, die ein Display-Element ist, sowie einen Treibertransistor 160 und einen Schalttransistor 150 zum Treiben der LED 170. Das Display-Element in dem Subpixel SPX ist jedoch nicht auf die LED beschränkt und kann eine organische Leuchtdiode sein. Ferner kann die Mehrzahl von Subpixeln SPX ein rotes Subpixel, ein grünes Subpixel und ein blaues Subpixel aufweisen, ist aber nicht darauf beschränkt. Die Farben der Mehrzahl von Subpixeln SPX können nach Bedarf geändert werden.
Die Mehrzahl von Subpixeln SPX kann mit einer Mehrzahl von Verbindungsleitungen 181 und 182 verbunden sein. Das heißt, die Mehrzahl der Subpixel SPX kann elektrisch mit den ersten Verbindungsleitungen 181 verbunden sein, die sich in der ersten Richtung X erstrecken. Außerdem kann die Mehrzahl der Subpixel SPX elektrisch mit den zweiten Verbindungsleitungen 182 verbunden sein, die sich in einer zweiten Richtung Y erstrecken.
Nachfolgend wird eine Querschnittsstruktur des aktiven Bereichs AA unter Bezugnahme auf 3 im Detail beschrieben.
Wie in 3 dargestellt, ist eine Mehrzahl von anorganischen Isolierschichten auf der Mehrzahl von ersten Plattenmustern 121 angeordnet. Die Mehrzahl der anorganischen Isolierschichten kann zum Beispiel die Pufferschicht 141, eine Gate-Isolierschicht 142, eine erste Zwischenschicht-Isolierschicht 143, eine zweite Zwischenschicht-Isolierschicht 144 und eine Passivierungsschicht 145 aufweisen. Die vorliegende Offenbarung ist jedoch nicht darauf beschränkt. Verschiedene anorganische Isolierschichten können auch auf der Mehrzahl der ersten Plattenmuster 121 angeordnet sein. Eine oder mehrere der Pufferschicht 141, der Gate-Isolierschicht 142, der ersten Zwischenschicht-Isolierschicht 143, der zweiten Zwischenschicht-Isolierschicht 144 und der Passivierungsschicht 145, die anorganische Isolierschichten sind, können weggelassen werden.
Insbesondere ist die Pufferschicht 141 auf der Mehrzahl der ersten Plattenmuster 121 angeordnet. Die Pufferschicht 141 ist auf der Mehrzahl der ersten Plattenmuster 121 ausgebildet, um verschiedene Komponenten der Displayvorrichtung 100 vor dem Eindringen von Feuchtigkeit (H₂ O), Sauerstoff (O₂) oder Ähnlichem von der Außenseite des unteren Substrats 111 und der Mehrzahl der ersten Plattenmuster 121 zu schützen. Die Pufferschicht 141 kann aus einem isolierenden Material gebildet sein. Die Pufferschicht 141 kann beispielsweise als einzelne Schicht oder als mehrere Schichten aus Siliziumnitrid (SiNx), Siliziumoxid (SiOx), Siliziumoxynitrid (SiON) oder ähnlichem gebildet sein. Je nach Struktur oder Eigenschaften der Displayvorrichtung 100 kann die Pufferschicht 141 jedoch auch weggelassen werden.
In diesem Fall kann die Pufferschicht 141 in einem Bereich gebildet sein, in dem die Pufferschicht 141 die Mehrzahl der ersten Plattenmuster 121 und die Mehrzahl der zweiten Plattenmuster 123 überlappt. Wie oben beschrieben, kann die Pufferschicht 141 aus einem anorganischen Material gebildet sein. Daher kann die Pufferschicht 141 leicht beschädigt werden, z. B. leicht reißen, während die Displayvorrichtung 100 gedehnt wird. Daher kann die Pufferschicht 141 nicht in Bereichen zwischen der Mehrzahl der ersten Plattenmuster 121 und der Mehrzahl der zweiten Plattenmuster 123 gebildet sein. Die Pufferschicht 141 kann in die Formen der Mehrzahl von ersten Plattenmustern 121 und der Mehrzahl von zweiten Plattenmustern 123 gemustert und auf den oberen Fläche der Mehrzahl von ersten Plattenmustern 121 und der Mehrzahl von zweiten Plattenmustern 123 gebildet sein. Dementsprechend ist in der Displayvorrichtung 100 gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung die Pufferschicht 141 in dem Bereich ausgebildet, in dem die Pufferschicht 141 die Mehrzahl der ersten Plattenmuster 121 und die Mehrzahl der zweiten Plattenmuster 123, die starre Substrate sind, überlappt, so dass eine Beschädigung verschiedener Komponenten der Displayvorrichtung 100 selbst dann verhindert werden kann, wenn die Displayvorrichtung 100 verformt, beispielsweise gebogen oder gedehnt wird.
Wie in 3 dargestellt, sind der Schalttransistor 150, der eine Gate-Elektrode 151, eine aktive Schicht 152, eine Sourceelektrode 153 und eine Drainelektrode 154 aufweist, und der Treibertransistor 160, der eine Gate-Elektrode 161, eine aktive Schicht 162, eine Sourceelektrode und eine Drainelektrode 164 aufweist, auf der Pufferschicht 141 ausgebildet. Das heißt, die Pufferschicht 141 kann zwischen der Mehrzahl der ersten Plattenmuster 121 und den aktiven Schichten 152 und 162 angeordnet sein.
Bezugnehmend auf 3 werden zuerst die aktive Schicht 152 des Schalttransistors 150 und die aktive Schicht 162 des Treibertransistors 160 auf der Pufferschicht 141 angeordnet. Beispielsweise können sowohl die aktive Schicht 152 des Schalttransistors 150 als auch die aktive Schicht 162 des Treibertransistors 160 aus einem Oxidhalbleiter gebildet werden. Alternativ können die aktive Schicht 152 des Schalttransistors 150 und die aktive Schicht 162 des Treibertransistors 160 aus amorphem Silizium (a-Si), polykristallinem Silizium (poly-Si), einem organischen Halbleiter oder dergleichen gebildet werden.
Die Gate-Isolierschicht 142 wird auf der aktiven Schicht 152 des Schalttransistors 150 und der aktiven Schicht 162 des Treibertransistors 160 angeordnet. Die Gate-Isolierschicht 142 wird so konfiguriert, dass sie die Gate-Elektrode 151 des Schalttransistors 150 von der aktiven Schicht 152 des Schalttransistors 150 elektrisch isoliert und die Gate-Elektrode 161 des Treibertransistors 160 von der aktiven Schicht 162 des Treibertransistors 160 elektrisch isoliert. Außerdem kann die Gate-Isolierschicht 142 aus einem isolierenden Material gebildet werden. Die Gate-Isolierschicht 142 kann beispielsweise aus einer einzigen Schicht aus Siliziumnitrid (SiNx) oder Siliziumoxid (SiOx) oder aus mehreren Schichten aus Siliziumnitrid (SiNx) oder Siliziumoxid (SiOx) gebildet werden, ist aber nicht darauf beschränkt.
Die Gate-Elektrode 151 des Schalttransistors 150 und die Gate-Elektrode 161 des Treibertransistors 160 werden auf der Gate-Isolierschicht 142 angeordnet. Die Gate-Elektrode 151 des Schalttransistors 150 und die Gate-Elektrode 161 des Treibertransistors 160 werden so angeordnet, dass sie auf der Gate-Isolierschicht 142 voneinander beabstandet sind. Außerdem überlappt die Gate-Elektrode 151 des Schalttransistors 150 die aktive Schicht 152 des Schalttransistors 150, und die Gate-Elektrode 161 des Treibertransistors 160 überlappt die aktive Schicht 162 des Treibertransistors 160. Das heißt, die Gate-Isolierschicht 142 ist zwischen den aktiven Schichten 152 und 162 und den Gate-Elektroden 151 und 161 angeordnet.
Die Gate-Elektrode 151 des Schalttransistors 150 und die Gate-Elektrode 161 des Treibertransistors 160 können aus verschiedenen metallischen Werkstoffen gebildet sein, zum Beispiel aus Molybdän (Mo), Aluminium (Al), Chrom (Cr), Gold (Au), Titan (Ti), Nickel (Ni), Neodym (Nd) und Kupfer (Cu). Alternativ können die Gate-Elektrode 151 des Schalttransistors 150 und die Gate-Elektrode 161 des Treibertransistors 160 jeweils aus einer Legierung von zwei oder mehreren dieser Elemente oder einer Mehrzahl von Schichten davon gebildet sein, sind aber nicht darauf beschränkt.
Die erste isolierende Zwischenschicht 143 ist auf der Gate-Elektrode 151 des Schalttransistors 150 und der Gate-Elektrode 161 des Treibertransistors 160 angeordnet. Die erste Zwischenschichtisolierschicht 143 ist zwischen der Gate-Elektrode 161 des Treibertransistors 160 und einer Metallzwischenschicht IM angeordnet und isoliert die Gate-Elektrode 161 des Treibertransistors 160 von der Metallzwischenschicht IM. Die erste isolierende Zwischenschicht 143 kann wie die Pufferschicht 141 auch aus einem anorganischen Material gebildet sein. Beispielsweise kann die erste Zwischenschichtisolierschicht 143 als einzelne Schicht aus Siliziumnitrid (SiNx) oder Siliziumoxid (SiOx) oder als mehrere Schichten aus Siliziumnitrid (SiNx) oder Siliziumoxid (SiOx) gebildet werden, ist aber nicht darauf beschränkt.
Die metallische Zwischenschicht IM ist auf der ersten isolierenden Zwischenschicht 143 angeordnet. Außerdem überlappt die metallische Zwischenschicht IM die Gate-Elektrode 161 des Treibertransistors 160. Somit wird ein Speicherkondensator in einem Bereich gebildet, in dem die Metallzwischenschicht IM die Gate-Elektrode 161 des Treibertransistors 160 überlappt. Genauer gesagt bilden die Gate-Elektrode 161 des Treibertransistors 160, die erste isolierende Zwischenschicht 143 und die Metallzwischenschicht IM den Speicherkondensator. Die Position der Metallzwischenschicht IM ist jedoch nicht darauf beschränkt. Die metallische Zwischenschicht IM kann eine andere Elektrode überlappen, um einen Speicherkondensator auf verschiedene Weise zu bilden.
Die metallische Zwischenschicht IM kann aus verschiedenen metallischen Werkstoffen gebildet sein, zum Beispiel aus Molybdän (Mo), Aluminium (Al), Chrom (Cr), Gold (Au), Titan (Ti), Nickel (Ni), Neodym (Nd) und Kupfer (Cu). Die Metallzwischenschicht IM kann auch aus einer Legierung von zwei oder mehreren dieser Metalle oder aus einer Mehrzahl von ihnen gebildet sein, ist aber nicht darauf beschränkt.
Die zweite Zwischenschicht-Isolierschicht 144 ist auf der Metallzwischenschicht IM angeordnet. Die zweite Zwischenschicht-Isolierschicht 144 ist zwischen der Gate-Elektrode 151 des Schalttransistors 150 und der Sourceelektrode 153 und der Drainelektrode 154 des Schalttransistors 150 angeordnet und isoliert die Gate-Elektrode 151 des Schalttransistors 150 von der Sourceelektrode 153 und der Drainelektrode 154 des Schalttransistors 150. Außerdem ist die zweite Zwischenschicht-Isolierschicht 144 zwischen der Metallzwischenschicht IM und der Sourceelektrode und der Drainelektrode 164 des Treibertransistors 160 angeordnet und isoliert die Metallzwischenschicht IM von der Sourceelektrode und der Drainelektrode 164 des Treibertransistors 160. Die zweite Zwischenschicht-Isolierschicht 144 kann wie die Pufferschicht 141 auch aus einem anorganischen Material gebildet sein. Die erste Zwischenschicht-Isolierschicht 143 kann beispielsweise als einzelne Schicht aus Siliziumnitrid (SiNx) oder Siliziumoxid (SiOx) oder als mehrere Schichten aus Siliziumnitrid (SiNx) oder Siliziumoxid (SiOx) ausgebildet sein, ist aber nicht darauf beschränkt.
Die Sourceelektrode 153 und die Drainelektrode 154 des Schalttransistors 150 sind auf der zweiten Zwischenschichtisolierschicht 144 angeordnet. Auch die Sourceelektrode und die Drainelektrode 164 des Treibertransistors 160 sind auf der zweiten Zwischenschichtisolierschicht 144 angeordnet. Die Sourceelektrode 153 und die Drainelektrode 154 des Schalttransistors 150 sind voneinander beabstandet auf der gleichen Schicht angeordnet. Obwohl in 1 die Sourceelektrode des Treibertransistors 160 nicht dargestellt ist, ist die Sourceelektrode des Treibertransistors 160 ebenfalls so angeordnet, dass sie von der Drainelektrode 164 des Treibertransistors 160 auf derselben Schicht beabstandet ist. Im Schalttransistor 150 können die Sourceelektrode 153 und die Drainelektrode 154 elektrisch mit der aktiven Schicht 152 verbunden sein, um in Kontakt mit der aktiven Schicht 152 zu stehen. Auch im Treibertransistor 160 können die Sourceelektrode und die Drainelektrode 164 elektrisch mit der aktiven Schicht 162 verbunden sein, um in Kontakt mit der aktiven Schicht 162 zu sein. Ferner kann die Drainelektrode 154 des Schalttransistors 150 elektrisch mit der Gate-Elektrode 161 des Treibertransistors 160 verbunden sein, um über ein Kontaktloch mit der Gate-Elektrode 161 des Treibertransistors 160 in Kontakt zu sein.
Die Sourceelektrode 153 und die Drainelektroden 154 und 164 können aus verschiedenen metallischen Werkstoffen gebildet sein, zum Beispiel aus Molybdän (Mo), Aluminium (Al), Chrom (Cr), Gold (Au), Titan (Ti), Nickel (Ni), Neodym (Nd) und Kupfer (Cu). Alternativ können die Sourceelektrode 153 und die Drainelektroden 154 und 164 auch aus einer Legierung von zwei oder mehr dieser Elemente oder einer Mehrzahl von Schichten davon gebildet sein, sind aber nicht darauf beschränkt.
In der vorliegenden Offenbarung wird der Treibertransistor 160 als koplanarer Transistor beschrieben, es können aber auch verschiedene Transistortypen mit versetzter Struktur oder ähnliches verwendet werden. Außerdem kann der Transistor in der vorliegenden Offenbarung nicht nur in einer Top-Gate-Struktur, sondern auch in einer Bottom-Gate-Struktur ausgebildet sein.
Ein Gate-Pad GP und ein Daten-Pad DP können auf der zweiten isolierenden Zwischenschicht 144 angeordnet sein.
Insbesondere Bezug nehmend auf 4A und 4B dient das Gate-Pad GP dazu, eine GateSpannung an die Mehrzahl von Subpixeln SPX zu übertragen. Das Gate-Pad GP ist durch ein oberhalb des ersten Plattenmusters 121 ausgebildetes Kontaktloch CTH mit der ersten Verbindungsleitung 181 verbunden. Darüber hinaus kann die von der ersten Verbindungsleitung 181 gelieferte Gatespannung vom Gatepad GP über eine auf dem ersten Plattenmuster 121 ausgebildete Leitung an die Gate-Elektrode 151 des Schalttransistors 150 übertragen werden.
Darüber hinaus dient das Datenpad DP (siehe 3) zum Übertragen einer Datenspannung an die Mehrzahl von Subpixeln SPX. Das Datenpad DP ist durch ein oberhalb des ersten Plattenmusters 121 ausgebildetes Kontaktloch CTH mit der zweiten Verbindungsleitung 182 verbunden. Darüber hinaus kann die von der zweiten Verbindungsleitung 182 gelieferte Datenspannung vom Datenpad DP durch eine auf dem ersten Plattenmuster 121 ausgebildete Leitung an die Sourceelektrode 153 des Schalttransistors 150 übertragen werden.
Unter Bezugnahme auf 3 ist ein Spannungspad VT ein Pad zum Übertragen einer Spannung mit niedrigem Potential an die Mehrzahl von Subpixeln SPX. Das Spannungspad VT ist durch das Kontaktloch mit der ersten Verbindungsleitung 181 verbunden. Darüber hinaus kann die von der ersten Verbindungsleitung 181 gelieferte Niederspannungsspannung vom Spannungspad VT durch ein zweites Kontaktpad CNT2, das auf dem ersten Plattenmuster 121 ausgebildet ist, an eine n-Elektrode 174 der LED 170 übertragen werden.
Das Gate-Pad GP und das Data-Pad DP können aus demselben Material gebildet sein wie die Sourceelektrode 153 und die Drainelektroden 154 und 164, sind aber nicht darauf beschränkt.
Wie in 3 dargestellt, ist die Passivierungsschicht 145 auf dem Schalttransistor 150 und dem Treibertransistor 160 ausgebildet. Die Passivierungsschicht 145 bedeckt den Schalttransistor 150 und den Treibertransistor 160, um den Schalttransistor 150 und den Treibertransistor 160 gegen das Eindringen von Feuchtigkeit, Sauerstoff und dergleichen zu schützen. Die Passivierungsschicht 145 kann aus einem anorganischen Material gebildet sein und als eine einzige Schicht oder eine Mehrzahl von Schichten ausgebildet sein, ist aber nicht darauf beschränkt.
Auch die Gate-Isolierschicht 142, die erste Zwischenschicht-Isolierschicht 143, die zweite Zwischenschicht-Isolierschicht 144 und die Passivierungsschicht 145 können in einem Bereich strukturiert und ausgebildet sein, in dem sie die Mehrzahl der ersten Plattenmuster 121 überlappen. Die Gate-Isolierschicht 142, die erste Zwischenschicht-Isolierschicht 143, die zweite Zwischenschicht-Isolierschicht 144 und die Passivierungsschicht 145 können auch aus einem anorganischen Material wie die Pufferschicht 141 gebildet sein. Daher können die Gate-Isolierschicht 142, die erste Zwischenschicht-Isolierschicht 143, die zweite Zwischenschicht-Isolierschicht 144 und die Passivierungsschicht 145 leicht beschädigt werden, z. B. leicht reißen, während die Displayvorrichtung 100 gedehnt wird. Daher können die Gate-Isolierschicht 142, die erste Zwischenschicht-Isolierschicht 143, die zweite Zwischenschicht-Isolierschicht 144 und die Passivierungsschicht 145 nicht in Bereichen zwischen der Mehrzahl von ersten Plattenmustern 121 gebildet sein und können in die Formen der Mehrzahl von ersten Plattenmustern 121 gemustert und auf oberen Flächen der Mehrzahl von ersten Plattenmustern 121 gebildet werden.
Auf der Passivierungsschicht 145 wird eine Planarisierungsschicht 146 gebildet. Die Planarisierungsschicht 146 dient dazu, die oberen Flächen des Schalttransistors 150 und des Treibertransistors 160 zu glätten. Die Planarisierungsschicht 146 kann aus einer einzigen Schicht oder einer Mehrzahl von Schichten gebildet sein und aus einem organischen Material gebildet sein. Daher kann die Planarisierungsschicht 146 auch als organische Isolierschicht bezeichnet werden. Die Planarisierungsschicht 146 kann zum Beispiel aus einem organischen Material auf Acrylbasis gebildet sein, ist aber nicht darauf beschränkt.
Unter Bezugnahme auf die 4A und 4B und 5 kann die Planarisierungsschicht 146 auf der Mehrzahl der ersten Plattenmuster 121 so angeordnet sein, dass sie eine obere Oberfläche und eine Seitenoberfläche von mindestens einer der Pufferschicht 141, der Gate-Isolierschicht 142, der ersten Zwischenschicht-Isolierschicht 143, der zweiten Zwischenschicht-Isolierschicht 144 und der Passivierungsschicht 145 bedeckt. Darüber hinaus umgibt die Planarisierungsschicht 146 die Pufferschicht 141, die Gate-Isolierschicht 142, die erste Zwischenschicht-Isolierschicht 143, die zweite Zwischenschicht-Isolierschicht 144 und die Passivierungsschicht 145 zusammen mit der Mehrzahl der ersten Plattenmuster 121. Insbesondere kann die Planarisierungsschicht 146 so angeordnet sein, dass sie eine obere Fläche und eine Seitenfläche der Passivierungsschicht 145, eine Seitenfläche der ersten Zwischenschicht-Isolierschicht 143, eine Seitenfläche der zweiten Zwischenschicht-Isolierschicht 144, eine Seitenfläche der Gate-Isolierschicht 142, einen Teil einer Seitenfläche der Pufferschicht 141 und einen Teil der oberen Flächen der Mehrzahl der ersten Plattenmuster 121 bedeckt. So kann die Planarisierungsschicht 146 Stufen zwischen den Seitenflächen der Pufferschicht 141, der Gate-Isolierschicht 142, der ersten Zwischenschicht-Isolierschicht 143, der zweiten Zwischenschicht-Isolierschicht 144 und der Passivierungsschicht 145 ausgleichen. Und die Planarisierungsschicht 146 kann die Haftfestigkeit zwischen der Planarisierungsschicht 146 und den Verbindungsleitungen 181 und 182, die auf Seitenflächen der Planarisierungsschicht 146 angeordnet sind, verbessern.
Unter Bezugnahme auf 4A kann ein Neigungswinkel der Seitenfläche der Planarisierungsschicht 146 geringer sein als die der Seitenflächen der Pufferschicht 141, der Gate-Isolierschicht 142, der ersten Zwischenschicht-Isolierschicht 143, der zweiten Zwischenschicht-Isolierschicht 144 und der Passivierungsschicht 145. Beispielsweise kann die Seitenfläche der Planarisierungsschicht 146 eine geringere Neigung aufweisen als die Seitenfläche der Passivierungsschicht 145, die Seitenfläche der ersten Zwischenschicht-Isolierschicht 143, die Seitenfläche der zweiten Zwischenschicht-Isolierschicht 144, die Seitenfläche der Gate-Isolierschicht 142 und die Seitenfläche der Pufferschicht 141. Daher sind die Verbindungsleitungen 181 und 182, die mit den Seitenflächen der Planarisierungsschicht 146 in Kontakt sind, so angeordnet, dass sie eine leichte Neigung aufweisen. Wenn die Displayvorrichtung gedehnt wird, kann daher eine in den Verbindungsleitungen 181 und 182 erzeugte Spannung reduziert werden. Außerdem ist es möglich, Risse in den Verbindungsleitungen 181 und 182 oder ein Ablösen der Verbindungsleitungen 181 und 182 von der Seitenfläche der Planarisierungsschicht 146 zu unterdrücken.
Unter Bezugnahme auf 2 bis 4A und 4B beziehen sich die Verbindungsleitungen 181 und 182 auf Leitungen, die die auf der Mehrzahl der ersten Plattenmuster 121 angeordneten Pads elektrisch verbinden. Die Verbindungsleitungen 181 und 182 sind auf der Mehrzahl der ersten Leitungsmuster 122 angeordnet. Die Verbindungsleitungen 181 und 182 können sich auch auf der Mehrzahl der ersten Plattenmuster 121 erstrecken, um elektrisch mit dem Gate-Pad GP und dem Daten-Pad DP auf der Mehrzahl der ersten Plattenmuster 121 verbunden zu sein. In Bezug auf 1 ist das erste Leitungsmuster 122 nicht in einem Bereich zwischen der Mehrzahl der ersten Plattenmuster 121 angeordnet, in dem die Verbindungsleitungen 181 und 182 nicht angeordnet sind.
Die Verbindungsleitungen 181 und 182 weisen die ersten Verbindungsleitungen 181 und die zweiten Verbindungsleitungen 182 auf. Die ersten Verbindungsleitungen 181 und die zweiten Verbindungsleitungen 182 sind zwischen der Mehrzahl der ersten Plattenmuster 121 angeordnet. Insbesondere beziehen sich die ersten Verbindungsleitungen 181 auf Leitungen, die sich in einer X-Achsenrichtung X zwischen der Mehrzahl der ersten Plattenmuster 121 unter den Verbindungsleitungen 181 und 182 erstrecken. Die zweiten Verbindungsleitungen 182 beziehen sich auf Leitungen, die sich in einer Y-Achsenrichtung zwischen der Mehrzahl der ersten Plattenmuster 121 zwischen den Verbindungsleitungen 181 und 182 erstrecken.
Die Verbindungsleitungen 181 und 182 können aus einem Metallmaterial wie Kupfer (Cu), Aluminium (Al), Titan (Ti) oder Molybdän (Mo) gebildet sein, oder die Verbindungsleitungen 181 und 182 können eine laminierte Struktur aus Metallmaterialien wie Kupfer/Molybdän/Titan (Cu/MoTi), Titan/Aluminium/Titan (Ti/Al/Ti) oder ähnlichem aufweisen, sind aber nicht darauf beschränkt.
In einem Displaypanel einer allgemeinen Displayvorrichtung erstrecken sich verschiedene Leitungen wie eine Mehrzahl von Gateleitungen und eine Mehrzahl von Datenleitungen in geraden Leitungen und sind zwischen einer Mehrzahl von Subpixeln angeordnet, und die Mehrzahl von Subpixeln ist mit einer einzigen Signalleitung verbunden. Daher sind in dem Displaypanel der allgemeinen Displayvorrichtung verschiedene Leitungen wie eine Gateleitung, eine Datenleitung, eine Hochspannungsleitung und eine Referenzspannungsleitung kontinuierlich auf einem Substrat von einer Seite zur anderen Seite des Displaypanels einer organischen lichtemittierenden Displayvorrichtung verlegt.
Im Gegensatz dazu sind in der Displayvorrichtung 100 gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung verschiedene Leitungen wie eine Gateleitung, eine Datenleitung, eine Hochspannungsleitung, eine Referenzspannungsleitung, eine Initialisierungsspannungsleitung und dergleichen, die in geraden Leitungen ausgebildet sind und als in einem Displaypanel einer allgemeinen Displayvorrichtung verwendet gelten, nur auf der Mehrzahl der ersten Plattenmuster 121 und der Mehrzahl der zweiten Plattenmuster 123 angeordnet. In der Displayvorrichtung 100 gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung sind in geraden Leitungen ausgebildete Leitungen nur auf der Mehrzahl der ersten Plattenmuster 121 und der Mehrzahl der zweiten Plattenmuster 123 angeordnet.
In der Displayvorrichtung 100 gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung können die Pads auf zwei benachbarten ersten Plattenmustern 121 mittels der Verbindungsleitungen 181 und 182 verbunden werden. Dementsprechend verbinden die Verbindungsleitungen 181 und 182 elektrisch die Gate-Pads GP oder die Daten-Pads DP auf den beiden benachbarten ersten Plattenmustern 121. Daher kann die Displayvorrichtung 100 gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung die Mehrzahl von Verbindungsleitungen 181 und 182 aufweisen, um verschiedene Leitungen, wie eine Gateleitung, eine Datenleitung, eine Hochspannungsleitung, eine Referenzspannungsleitung und dergleichen zwischen der Mehrzahl von ersten Plattenmustern 121 elektrisch zu verbinden. Beispielsweise können Gate-Leitungen auf der Mehrzahl von ersten Plattenmustern 121 angeordnet sein, die in der ersten Richtung X benachbart zueinander angeordnet sind. In diesem Fall kann eine Mehrzahl von Gatepads GP auf der Mehrzahl von ersten Plattenmustern 121, die in der ersten Richtung X benachbart zueinander angeordnet sind, mittels der ersten Verbindungsleitungen 181, die als Gateleitungen dienen, miteinander verbunden sein. Daher können die Gate-Leitungen, die auf der Mehrzahl der ersten Plattenmuster 121 angeordnet sind, und die ersten Verbindungsleitungen 181, die auf den ersten Leitungsmustern 122 angeordnet sind, als einzelne Gate-Leitungen dienen. Die oben beschriebenen Gate-Leitungen können als Abtastsignalleitungen bezeichnet werden. Ferner können Leitungen, wie z.B. eine Emissionssignalleitung, eine Niedrigpotential-Spannungsleitung und eine Hochpotential-Spannungsleitung, die sich in der ersten Richtung X unter allen verschiedenen Leitungen, die in der Displayvorrichtung 100 aufgezeigt sein können, erstrecken, auch durch die ersten Verbindungsleitungen 181 wie oben beschrieben elektrisch verbunden werden.
Unter Bezugnahme auf 2 und 4A und 4B können die ersten Verbindungsleitungen 181 die Gate-Pads GP auf zwei ersten Plattenmustern 121 verbinden, die nebeneinander unter den Gate-Pads GP auf der Mehrzahl von ersten Plattenmustern 121 angeordnet sind, die in der ersten Richtung X nebeneinander angeordnet sind. Die erste Verbindungsleitung 181 kann als GateLeitung, als Emissionssignalleitung, als Hochspannungsleitung oder als Niederspannungsleitung dienen, ist aber nicht darauf beschränkt. Die Gate-Pads GP auf der Mehrzahl der ersten Plattenmuster 121, die in der ersten Richtung X angeordnet sind, können durch die ersten Verbindungsleitungen 181 verbunden werden, die als Gate-Leitungen dienen. Eine einzelne GateSpannung kann an die Gate-Pads GP übertragen werden.
Ferner können die zweiten Verbindungsleitungen 182 die Datenpads DP auf zwei ersten Plattenmustern 121 verbinden, die nebeneinander unter den Datenpads DP auf der Mehrzahl von ersten Plattenmustern 121 angeordnet sind, die in der zweiten Richtung Y benachbart zueinander angeordnet sind, wobei die zweite Verbindungsleitung 182 als eine Datenleitung, eine Hochspannungsleitung, eine Niederspannungsleitung oder eine Referenzspannungsleitung dienen kann, aber nicht darauf beschränkt ist. Interne Leitungen auf der Mehrzahl der ersten Plattenmuster 121, die in der zweiten Richtung Y angeordnet sind, können durch eine Mehrzahl von zweiten Verbindungsleitungen 182 verbunden werden, die als Datenleitungen dienen. Eine einzelne Datenspannung kann an diese übertragen werden.
Wie in 4A und 4B gezeigt, kann die erste Verbindungsleitung 181 so angeordnet sein, dass sie mit einer oberen Fläche und der Seitenfläche der Planarisierungsschicht 146, die auf dem ersten Plattenmuster 121 angeordnet ist, in Kontakt steht. Und die erste Verbindungsleitung 181 kann sich bis zu einer oberen Fläche des ersten Leitungsmusters 122 erstrecken. Die zweite Verbindungsleitung 182 kann so angeordnet sein, dass sie mit der oberen Fläche und der Seitenfläche der auf dem ersten Plattenmuster 121 angeordneten Planarisierungsschicht 146 in Kontakt ist. Und die zweite Verbindungsleitung 182 kann sich bis zur oberen Fläche des ersten Leitungsmusters 122 erstrecken.
Wie in 5 gezeigt, ist es jedoch nicht erforderlich, dass ein starres Muster in einem Bereich angeordnet ist, in dem die erste Verbindungsleitung 181 und die zweite Verbindungsleitung 182 nicht angeordnet sind. Daher ist das erste Leitungsmuster 122, das ein starres Muster ist, nicht unter der ersten Verbindungsleitung 181 und der zweiten Verbindungsleitung 182 angeordnet.
Indes ist auf einem ersten Verbindungspad CNT1, den Verbindungsleitungen 181 und 182 und der Planarisierungsschicht 146 eine Bank 147 gebildet (siehe 3). Die Bank 147 ist eine Komponente zum Unterscheiden benachbarter Subpixel SPX. Die Bank 147 ist so angeordnet, dass sie zumindest einen Teil des Pads, der Verbindungsleitungen 181 und 182 und der Planarisierungsschicht 146 abdeckt. Die Bank 147 kann aus einem isolierenden Material gebildet sein. Außerdem kann die Bank 147 ein schwarzes Material enthalten. Da die Bank 147 ein schwarzes Material enthält, dient die Bank 147 dazu, Leitungen zu verbergen, die durch den aktiven Bereich AA sichtbar sind. Die Bank 147 kann zum Beispiel aus einem transparenten Gemisch auf Kohlenstoffbasis gebildet sein. Insbesondere kann die Bank 147 Ruß enthalten, ist aber nicht darauf beschränkt. Die Bank 147 kann auch aus einem transparenten Isoliermaterial gebildet sein. Auch wenn eine Höhe der Bank 147 niedriger als eine Höhe der LED 170 in 1 dargestellt ist, ist die Höhe der Bank 147 nicht darauf beschränkt, und die Höhe der Bank 147 kann gleich der Höhe der LED 170 sein.
Wie in 3 dargestellt, ist die LED 170 auf dem ersten Anschlusspad CNT1 und dem zweiten Anschlusspad CNT2 angeordnet. Die LED 170 weist eine n-Typ-Schicht 171, eine aktive Schicht 172, eine p-Typ-Schicht 173, eine n-Elektrode 174 und eine p-Elektrode 175 auf. Die LED 170 der Displayvorrichtung 100 gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung weist eine Flip-Chip-Struktur auf, bei der die n-Elektrode 174 und die p-Elektrode 175 auf einer ihrer Oberflächen ausgebildet sind.
Die n-Typ-Schicht 171 kann durch Injektion von n-Typ-Verunreinigungen in Galliumnitrid (GaN) mit ausgezeichneter Kristallinität gebildet werden. Die n-Typ-Schicht 171 kann auf einem separaten Basissubstrat angeordnet sein, das aus einem lichtemittierenden Material gebildet ist.
Die aktive Schicht 172 ist auf der n-Typ-Schicht 171 angeordnet. Die aktive Schicht 172 ist eine lichtemittierende Schicht, die in der LED 170 Licht emittiert und aus einem Nitrid-Halbleiter, z. B. Indiumgalliumnitrid (InGaN), gebildet sein kann. Die p-Typ-Schicht 173 ist auf der aktiven Schicht 172 angeordnet. Die p-Typ-Schicht 173 kann durch Injektion von p-Typ-Störstoffen in Galliumnitrid (GaN) gebildet werden.
Wie oben beschrieben, wird die LED 170 gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung hergestellt, indem nacheinander die n-Typ-Schicht 171, die aktive Schicht 172 und die p-Typ-Schicht 173 laminiert und dann ein vorbestimmter Bereich der Schichten geätzt werden, um dadurch die n-Elektrode 174 und die p-Elektrode 175 zu bilden. In diesem Fall ist der vorbestimmte Bereich ein Raum, der die n-Elektrode 174 und die p-Elektrode 175 voneinander trennt und geätzt wird, um einen Teil der n-Schicht 171 freizulegen. Mit anderen Worten, eine Oberfläche der LED 170, auf der die n-Elektrode 174 und die p-Elektrode 175 angeordnet werden sollen, ist möglicherweise nicht flach und kann unterschiedliche Höhen aufweisen.
Auf diese Weise ist die n-Elektrode 174 in dem geätzten Bereich angeordnet, und die n-Elektrode 174 kann aus einem leitenden Material gebildet sein. Darüber hinaus ist die p-Elektrode 175 in einem nicht geätzten Bereich angeordnet, und die p-Elektrode 175 kann ebenfalls aus einem leitfähigen Material gebildet sein. Beispielsweise ist die n-Elektrode 174 auf der n-Typ-Schicht 171 angeordnet, die durch einen Ätzprozess freigelegt wurde, und die p-Elektrode 175 ist auf der p-Typ-Schicht 173 angeordnet. Die p-Elektrode 175 kann aus demselben Material wie die n-Elektrode 174 gebildet sein.
Auf den Oberseiten des ersten Anschlusspads CNT1 und des zweiten Anschlusspads CNT2 sowie zwischen dem ersten Anschlusspad CNT1 und dem zweiten Anschlusspad CNT2 befindet sich eine Klebeschicht AD. So kann die LED 170 auf das erste Anschlusspad CNT1 und das zweite Anschlusspad CNT2 geklebt werden. In diesem Fall kann die n-Elektrode 174 auf dem zweiten Anschlusspad CNT2 und die p-Elektrode 175 auf dem ersten Anschlusspad CNT1 angeordnet sein.
Die Klebeschicht AD kann eine leitfähige Klebeschicht sein, die mittels Dispergierens von leitfähigen Kugeln in einem isolierenden Basiselement gebildet wird. Wenn also Wärme oder Druck auf die Klebeschicht AD ausgeübt wird, sind die leitfähigen Kugeln elektrisch verbunden, so dass sie in einem Teil der Klebeschicht AD, auf den Wärme oder Druck ausgeübt wird, leitende Eigenschaften aufweisen. Außerdem kann ein Bereich der Klebeschicht AD, auf den kein Druck ausgeübt wird, isolierende Eigenschaften aufweisen. Beispielsweise ist die n-Elektrode 174 durch die Klebeschicht AD elektrisch mit dem zweiten Anschlusspad CNT2 verbunden, und die p-Elektrode 175 ist durch die Klebeschicht AD elektrisch mit dem ersten Anschlusspad CNT1 verbunden. Nach dem Aufbringen der Klebeschicht AD auf die Oberseiten des zweiten Anschlusspads CNT2 und des ersten Anschlusspads CNT 1 mittels eines Tintenstrahlverfahren oder dergleichen kann die LED 170 auf die Klebeschicht AD übertragen werden. Dann kann die LED 170 gepresst und erhitzt werden, um dadurch das erste Anschlusspad CNT1 mit der p-Elektrode 175 und das zweite Anschlusspad CNT2 mit der n-Elektrode 174 elektrisch zu verbinden. Andere Teile der Klebeschicht AD, mit Ausnahme eines Teils der Klebeschicht AD, der zwischen der n-Elektrode 174 und dem zweiten Anschlusspad CNT2 angeordnet ist, und eines Teils der Klebeschicht AD, der zwischen der p-Elektrode 175 und dem ersten Anschlusspad CNT1 angeordnet ist, haben jedoch isolierende Eigenschaften. Gleichzeitig kann die Klebeschicht AD separat auf jedem der ersten Anschlusspads CNT1 und dem zweiten Anschlusspad CNT2 angeordnet sein.
Darüber hinaus ist das erste Anschlusspad CNT1 elektrisch mit der Drainelektrode 164 des Treibertransistors 160 verbunden und erhält vom Treibertransistor 160 eine Treiberspannung zum Treiben der LED 170. Obwohl in 3 dargestellt ist, dass das erste Anschlusspad CNT1 und die Drainelektrode 164 des Treibertransistors 160 indirekt miteinander verbunden sind, ohne sie direkt zu berühren, ist die vorliegende Offenbarung nicht darauf beschränkt, und das erste Anschlusspad CNT1 und die Drainelektrode 164 des Treibertransistors 160 können in direktem Kontakt sein. Darüber hinaus wird an das zweite Anschlusspad CNT2 eine Niederspannungs-Treiberspannung zum Treiben der LED 170 angelegt. Dementsprechend werden beim Einschalten der Displayvorrichtung 100 unterschiedliche Spannungspegel, die an das erste Anschlusspad CNT1 und das zweite Anschlusspad CNT2 angelegt werden, an die n-Elektrode 174 bzw. die p-Elektrode 175 übertragen, so dass die LED 170 Licht aussendet.
Das obere Substrat 112 dient dazu, verschiedene Komponenten zu tragen, die unter dem oberen Substrat 112 angeordnet sind. Insbesondere kann das obere Substrat 112 durch Beschichtung und Aushärtung eines Materials zum Bilden des oberen Substrats 112 auf dem unteren Substrat 111 und den ersten Plattenmustern 121 gebildet werden und kann somit so angeordnet werden, dass es in Kontakt mit dem unteren Substrat 111, den ersten Plattenmustern 121, dem ersten Leitungsmuster 122 und den Verbindungsleitungen 181 und 182 ist.
Das obere Substrat 112 kann aus demselben Material gebildet sein wie das untere Substrat 111. Das obere Substrat 112 kann beispielsweise aus Silikonkautschuk wie Polydimethylsiloxan (PDMS) oder aus Elastomeren wie Polyurethan (PU), Polytetrafluorethylen (PTFE) und dergleichen gebildet sein. Somit kann das obere Substrat 112 flexibel sein. Die Materialien des oberen Substrats 112 sind jedoch nicht darauf beschränkt.
Obwohl in 3 nicht dargestellt, kann auf dem oberen Substrat 112 auch eine polarisierende Schicht angeordnet sein. Die polarisierende Schicht polarisiert das von außerhalb der Displayvorrichtung einfallende Licht und reduziert die Reflexion von externem Licht. Anstelle der polarisierenden Schicht können auch andere optische Schichten oder Ähnliches auf dem oberen Substrat 112 angeordnet sein.
Darüber hinaus kann die Füllschicht 190, die auf der gesamten Oberfläche des unteren Substrats 111 angeordnet ist und eine Lücke zwischen den auf dem oberen Substrat 112 und dem unteren Substrat 111 angeordneten Komponenten füllt, angeordnet sein. Die Füllschicht 190 kann aus einem härtbaren Klebstoff gebildet werden. Insbesondere wird ein Material zur Bildung der Füllschicht 190 auf die gesamte Oberfläche des unteren Substrats 111 aufgetragen und dann ausgehärtet, so dass die Füllschicht 190 zwischen Komponenten auf dem oberen Substrat 112 und dem unteren Substrat 111 angeordnet sein kann. Die Füllschicht 190 kann beispielsweise ein optisch klarer Klebstoff (OCA) sein und kann einen Acrylklebstoff, einen Silikonklebstoff und einen Urethanklebstoff aufweisen.
Schaltungsstruktur des aktiven Bereichs
6 ist ein Schaltplan eines Subpixels der Displayvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
Nachfolgend werden der Einfachheit halber die Struktur und der Betrieb des Subpixels SPX der Displayvorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung in einem Fall beschrieben, in dem das Subpixel SPX eine 2T (Transistor) 1C (Kondensator) Pixelschaltung ist, aber die vorliegende Offenbarung ist darauf nicht beschränkt.
Unter Bezugnahme auf 3 und 6 kann das Subpixel SPX der Displayvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung so konfiguriert sein, dass es den Schalttransistor 150, den Treibertransistor 160, einen Speicherkondensator C und die LED 170 aufweist.
Der Schalttransistor 150 legt ein Datensignal DATA, das über die zweite Verbindungsleitung 182 zugeführt wird, an den Treibertransistor 160 und den Speicherkondensator C in Abhängigkeit von einem Gatesignal SCAN an, das über die erste Verbindungsleitung 181 zugeführt wird.
Außerdem ist die Gate-Elektrode 151 des Schalttransistors 150 elektrisch mit der ersten Anschlussleitung 181, die Sourceelektrode 153 des Schalttransistors 150 mit der zweiten Anschlussleitung 182 und die Drainelektrode 154 des Schalttransistors 150 mit der Gate-Elektrode 161 des Treibertransistors 160 verbunden.
Der Treibertransistor 160 kann so arbeiten, dass als Reaktion auf die im Speicherkondensator C gespeicherte Datenspannung DATA ein Treiberstrom entsprechend der Datenspannung DATA und einer über die erste Verbindungsleitung 181 zugeführten Hochspannungsleistung VDD fließen kann.
Außerdem ist die Gate-Elektrode 161 des Treibertransistors 160 elektrisch mit der Drainelektrode 154 des Schalttransistors 150 verbunden, die Sourceelektrode des Treibertransistors 160 ist mit der ersten Verbindungsleitung 181 verbunden, und die Drainelektrode 164 des Treibertransistors 160 ist mit der LED 170 verbunden.
Die LED 170 kann so betrieben werden, dass sie Licht in Abhängigkeit von dem durch den Treibertransistor 160 gebildeten Treiberstrom emittiert. Und, wie oben beschrieben, kann die n-Elektrode 174 der LED 170 mit der ersten Verbindungsleitung 181 verbunden sein und ein niedriges Leistungspotential VSS erhalten, und die p-Elektrode 175 der LED 170 kann mit der Drainelektrode 164 des Transistors 160 verbunden sein und eine dem Treiberstrom entsprechende Treiberspannung erhalten.
Das Subpixel SPX der Displayvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung ist so konfiguriert, dass es eine 2T1C-Struktur aufweist, die den Schalttransistor 150, den Treibertransistor 160, den Speicherkondensator C und die LED 170 aufweist, aber in einem Fall, in dem eine Kompensationsschaltung hinzugefügt wird, kann es so konfiguriert sein, dass es verschiedene Strukturen wie 3T1C, 4T2C, 5T2C, 6T1C, 6T2C, 7T1C und 7T2C aufweist.
Wie oben beschrieben, kann die Displayvorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung eine Mehrzahl von Subpixeln auf einem ersten Substrat aufweisen, das ein starres Substrat ist, und jedes der Mehrzahl von Subpixeln SPX kann so konfiguriert sein, dass es einen Schalttransistor, einen Treibertransistor, einen Speicherkondensator und eine LED aufweist.
Dementsprechend kann die Displayvorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung durch ein unteres Substrat gedehnt werden und hat auch eine Pixelschaltung einer 2T1C-Struktur auf jedem ersten Substrat, so dass sie Licht in Abhängigkeit von einer Datenspannung in Übereinstimmung mit jedem Gate-Timing emittieren kann.
Erstreckungsmuster
7A bis 7E sind Querschnittsansichten, die Erstreckungsmuster der Displayvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigen.
2 und 4A und 4B werden der Einfachheit halber zur Erklärung herangezogen.
Unter Bezugnahme auf 2 und 4A und 4B kann in der Displayvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung mindestens eine der Pufferschicht 141, der Gate-Isolierschicht 142, der ersten Zwischenschicht-Isolierschicht 143, der zweiten Zwischenschicht-Isolierschicht 144, der Passivierungsschicht 145 und der Planarisierungsschicht 146, die eine Mehrzahl von Isolierschichten darstellen, nicht nur auf dem ersten Plattenmuster 121, sondern auch auf einem Teil des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 angeordnet sein.
Wie in 4A und 4B dargestellt, kann sich die Pufferschicht 141 von einer oberen Fläche des ersten Plattenmusters 121 bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstrecken. Das heißt, ein Abschnitt der Pufferschicht 141, der sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als das Erstreckungsmuster EXT definiert sein. Zum Beispiel ist ein Teil der Pufferschicht 141, der mit dem ersten Leitungsmuster 122 überlappt, im Erstreckungsmuster EXT enthalten.
Dementsprechend kann die Planarisierungsschicht 146, wie in den 4A und 4B gezeigt, eine Seitenfläche SS des Erstreckungsmusters EXT, das ein Teil des Abschnitts der Pufferschicht 141 ist, nicht abdecken. Außerdem kann die Verbindungsleitung 181 auf dem Erstreckungsmuster EXT angeordnet sein, und die Verbindungsleitung 181 kann sich entlang einer oberen Fläche US und der Seitenfläche SS des Erstreckungsmusters EXT erstrecken.
Wie in 4A gezeigt, kann die Dicke des Erstreckungsmusters EXT gleich der Dicke der Pufferschicht 141 sein. Die vorliegende Offenbarung ist jedoch nicht darauf beschränkt, und wie in 4B dargestellt, kann die Dicke t2 des Erstreckungsmusters EXT kleiner als die Dicke t1 der Pufferschicht 141 sein.
Zum Beispiel kann die Dicke t1 der Pufferschicht 141 das 2- bis 3-fache der Dicke t2 des Erstreckungsmusters EXT betragen.
Dementsprechend können die Formen des ersten Leitungsmusters 122 und des Erstreckungsmusters EXT verformt werden, wenn die Displayvorrichtung gedehnt wird. Da in diesem Fall die Dicke t2 des Erstreckungsmusters EXT in der Displayvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung relativ klein ist, kann die Form davon leichter verformt werden. Dementsprechend kann die auf die Displayvorrichtung gemäß der beispielhaften Ausführungsform der vorliegenden Offenbarung ausgeübte Streckspannung reduziert werden.
Das Erstreckungsmuster EXT ist jedoch nicht darauf beschränkt und kann verschiedene gestapelte Strukturen aufweisen.
Insbesondere können sich, wie in 7A gezeigt, die Pufferschicht 141 und die Gate-Isolierschicht 142 von der Oberseite des ersten Plattenmusters 121 zu einer Oberseite eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstrecken. Das heißt, ein Teil der Pufferschicht 141 und ein Teil der Gate-Isolierschicht 142, die sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstrecken, können als Erstreckungsmuster EXT1 und EXT2 definiert werden. Mit anderen Worten, ein Teil der Pufferschicht 141, der sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein erstes Erstreckungsmuster EXT1 definiert werden, und ein Teil der Gate-Isolierschicht 142, der sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein zweites Erstreckungsmuster EXT2 definiert werden.
In einigen Ausführungsformen, wie in 7B gezeigt, können sich die Pufferschicht 141, die Gate-Isolierschicht 142 und die erste Zwischenschicht-Isolierschicht 143 von der oberen Fläche des ersten Plattenmusters 121 bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstrecken. Das heißt, ein Teil der Pufferschicht 141, ein Teil der Gate-Isolierschicht 142 und ein Teil der ersten Zwischenschicht-Isolierschicht 143, die sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstrecken, können als Erstreckungsmuster EXT1, EXT2 und EXT3 definiert werden. Mit anderen Worten, ein Teil der Pufferschicht 141, der sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein erstes Erstreckungsmuster EXT1 definiert werden, ein Teil der Gate-Isolierschicht 142, der sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein zweites Erstreckungsmuster EXT2 definiert werden, und ein Abschnitt der ersten isolierenden Zwischenschicht 143, der sich zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein drittes Erstreckungsmuster EXT3 definiert werden.
In einigen Ausführungsformen, wie in 7C gezeigt, können sich die Pufferschicht 141, die Gate-Isolierschicht 142, die erste Zwischenschicht-Isolierschicht 143 und die zweite Zwischenschicht-Isolierschicht 144 von der oberen Fläche des ersten Plattenmusters 121 bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstrecken. Das heißt, ein Teil der Pufferschicht 141, ein Teil der Gate-Isolierschicht 142, ein Teil der ersten Zwischenschicht-Isolierschicht 143 und ein Teil der zweiten Zwischenschicht-Isolierschicht 144, die sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstrecken, können als Erstreckungsmuster EXT1, EXT2, EXT3 und EXT4 definiert werden. Mit anderen Worten, ein Teil der Pufferschicht 141, der sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein erstes Erstreckungsmuster EXT1 definiert werden, ein Teil der Gate-Isolierschicht 142, der sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein zweites Erstreckungsmuster EXT2 definiert werden, ein Abschnitt der ersten Zwischenschicht-Isolierschicht 143, der sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein drittes Erstreckungsmuster EXT3 definiert werden, und ein Abschnitt der zweiten Zwischenschicht-Isolierschicht 144, der sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 erstreckt, kann als ein viertes Erstreckungsmuster EXT4 definiert werden.
In einigen Ausführungsformen, wie in 7D gezeigt, können sich die Pufferschicht 141, die Gate-Isolierschicht 142, die erste Zwischenschicht-Isolierschicht 143, die zweite Zwischenschicht-Isolierschicht 144 und die Passivierungsschicht 145 von der oberen Fläche des ersten Plattenmusters 121 zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstrecken. Das heißt, ein Teil der Pufferschicht 141, ein Teil der Gate-Isolierschicht 142, ein Teil der ersten Zwischenschicht-Isolierschicht 143, ein Teil der zweiten Zwischenschicht-Isolierschicht 144 und ein Teil der Passivierungsschicht 145, die sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstrecken, können als Erstreckungsmuster EXT1, EXT2, EXT3, EXT4, EXT5 und EXT6 definiert werden. Mit anderen Worten, ein Teil der Pufferschicht 141, der sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein erstes Erstreckungsmuster EXT1 definiert werden, ein Teil der Gate-Isolierschicht 142, der sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein zweites Erstreckungsmuster EXT2 definiert werden, ein Abschnitt der ersten Zwischenschicht-Isolierschicht 143, der sich bis zu einer Oberseite eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als drittes Erstreckungsmuster EXT3 definiert werden, ein Abschnitt der zweiten Zwischenschicht-Isolierschicht 144, der sich zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein viertes Erstreckungsmuster EXT4 definiert werden, und ein Abschnitt der Passivierungsschicht 145, der sich zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein fünftes Erstreckungsmuster EXT5 definiert werden.
In einigen Ausführungsformen, wie in 7E gezeigt, können sich die Pufferschicht 141, die Gate-Isolierschicht 142, die erste Zwischenschicht-Isolierschicht 143, die zweite Zwischenschicht-Isolierschicht 144, die Passivierungsschicht 145 und die Planarisierungsschicht 146 von der oberen Fläche des ersten Plattenmusters 121 zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstrecken. Das heißt, ein Teil der Pufferschicht 141, ein Teil der Gate-Isolierschicht 142, ein Teil der ersten Zwischenschicht-Isolierschicht 143, ein Teil der zweiten Zwischenschicht-Isolierschicht 144, ein Teil der Passivierungsschicht 145 und ein Teil der Planarisierungsschicht 146, die sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstrecken, können als Erstreckungsmuster EXT1, EXT2, EXT3, EXT4, EXT5 und EXT6 definiert werden. Mit anderen Worten, ein Teil der Pufferschicht 141, der sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein erstes Erstreckungsmuster EXT1 definiert werden, ein Teil der Gate-Isolierschicht 142, der sich bis zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein zweites Erstreckungsmuster EXT2 definiert werden, ein Abschnitt der ersten Zwischenschicht-Isolierschicht 143, der sich bis zu einer Oberseite eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als drittes Erstreckungsmuster EXT3 definiert werden, ein Abschnitt der zweiten isolierenden Zwischenschicht 144, der sich zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein viertes Erstreckungsmuster EXT4 definiert werden, ein Abschnitt der Passivierungsschicht 145, der sich zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein fünftes Erstreckungsmuster EXT5 definiert werden, und ein Abschnitt der Planarisierungsschicht 146, der sich zu einer oberen Fläche eines Teilbereichs des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstreckt, kann als ein sechstes Erstreckungsmuster EXT6 definiert werden.
Wie oben beschrieben, kann in der Displayvorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung mindestens eine der Pufferschicht 141, der Gate-Isolierschicht 142, der ersten Zwischenschicht-Isolierschicht 143, der zweiten Zwischenschicht-Isolierschicht 144, der Passivierungsschicht 145 und der Planarisierungsschicht 146 nicht nur auf dem ersten Plattenmuster 121 angeordnet sein, sondern kann sich auch auf einen Teil des ersten Zeilenmusters 122 neben dem ersten Plattenmuster 121 erstrecken.
Dementsprechend kann eine anorganische Schicht oder eine organische Schicht an einer Grenze zwischen dem ersten Plattenmuster 121 und dem ersten Leitungsmuster 122 angeordnet sein. Dementsprechend kann beim Ätzen, um Komponenten auf dem ersten Plattenmuster 121 zu bilden, unnötiges Überätzen an der Grenze zwischen dem ersten Plattenmuster 121 und dem ersten Leitungsmuster 122 verhindert werden.
Dementsprechend kommt es auch bei wiederholtem Dehnen der Displayvorrichtung nicht zu einer Trennung an der Grenze zwischen dem ersten Plattenmuster 121 und dem ersten Leitungsmuster 122. Dementsprechend kann die Zuverlässigkeit des Dehnens der Displayvorrichtung der vorliegenden Offenbarung verbessert werden.
In der Displayvorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung kann die Verbindungsleitung 181 auch auf mindestens einem Erstreckungsmuster EXT gebildet werden. Dementsprechend kann an der Grenze zwischen dem ersten Plattenmuster 121 und dem ersten Leitungsmuster 122 eine hohe Stufe der Verbindungsleitung 181 in zwei niedrige Stufen geändert werden. Da die Stufenhöhe der Verbindungsleitung 181 reduziert werden kann, kann die Dehnungsspannung, die beim Dehnen der Verbindungsleitung 181 auftritt, relativ reduziert werden.
Dementsprechend kann in der Displayvorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung die Beschädigung der Verbindungsleitung aufgrund wiederholter Dehnung reduziert oder minimiert werden.
Nachfolgend wird eine Displayvorrichtung gemäß einer anderen beispielhaften Ausführungsform der vorliegenden Offenbarung beschrieben. Da sich die Displayvorrichtung gemäß einer anderen beispielhaften Ausführungsform der vorliegenden Offenbarung von der Displayvorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung nur in Bezug auf ein in dem Erstreckungsmuster ausgebildetes Kontaktloch unterscheidet, wird dies im Einzelnen beschrieben.
Eine weitere beispielhafte Ausführungsform der vorliegenden Offenbarung - Ankerloch
8 ist eine vergrößerte Draufsicht auf einen aktiven Bereich einer Displayvorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung.
9 ist ein Querschnitt entlang der in 8 dargestellten Schnittlinie IX-IX'.
In 9 ist dargestellt, dass sich ein Teil der Pufferschicht 141, ein Teil der ersten Zwischenschicht-Isolierschicht 143, ein Teil der zweiten Zwischenschicht-Isolierschicht 144 und ein Teil einer Passivierungsschicht 245 bis zu einer oberen Fläche eines Teils des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstrecken und ein Erstreckungsmuster EXT bilden. Die Stapelbeziehung des Erstreckungsmusters EXT kann jedoch auf verschiedene Weise geändert werden, wie in den 4A und 4B und den 7A bis 7E gezeigt.
Gemäß 8 und 9 können in einer Displayvorrichtung 200 gemäß einer anderen Ausführungsform der vorliegenden Offenbarung Ankerlöcher ACH, die die Verbindungsleitungen 181 und 182 und Metallmuster MT verbinden, in den Erstreckungsmustern EXT angeordnet sein.
Insbesondere können die Verbindungsleitungen 181 und 182, die die auf dem ersten Leitungsmuster 122 angeordneten Erstreckungsmuster EXT überlappen, angeordnet werden. Außerdem berühren die Verbindungsleitungen 181 und 182, die auf den Erstreckungsmustern EXT angeordnet sind, die Metallmuster MT, die auf einer anderen Schicht als die Mehrzahl der Verbindungsleitungen 181 und 182 angeordnet sind, durch die Ankerlöcher ACH.
Wie in 9 gezeigt, können die Verbindungsleitungen 181 und 182, die auf den Erstreckungsmustern EXT angeordnet sind, die Metallmuster MT, die auf derselben Schicht wie eine Sourceelektrode und eine Drainelektrode angeordnet sind, durch die Ankerlöcher ACH kontaktieren. Dementsprechend kann das Ankerloch ACH eine Form haben, die einen Teil der Passivierungsschicht 245 durchdringt.
Im Gegensatz dazu können die Verbindungsleitungen 181 und 182, die auf den Erstreckungsmustern EXT angeordnet sind, durch das Ankerloch ACH mit den Metallmustern MT in Kontakt sein, die auf der gleichen Schicht wie eine Gate-Elektrode ausgebildet sind. In dem oben beschriebenen Fall kann das Ankerloch ACH eine Form haben, die einen Teil der ersten Zwischenschicht-Isolierschicht 143 und einen Teil der zweiten Zwischenschicht-Isolierschicht 144 durchdringt.
Wie oben beschrieben, können die Verbindungsleitungen 181 und 182 die Metallmuster MT durch die Verankerungslöcher ACH berühren, so dass die Verbindungsleitungen 181 und 182 stabil befestigt sein können.
Dementsprechend werden in der Displayvorrichtung 200 gemäß einer anderen Ausführungsform der vorliegenden Offenbarung die Verbindungsleitungen 181 und 182 mit den Metallmustern MT auf den Erstreckungsmustern EXT in Kontakt gebracht, so dass verhindert werden kann, dass die Verbindungsleitungen aufgrund wiederholter Dehnung abgeschält werden. Dadurch kann die Zuverlässigkeit des Streckens der Displayvorrichtung gemäß einer anderen Ausführungsform verbessert werden.
Ein weiteres Beispiel für eine Ausführungsform der vorliegenden Offenbarung - Kontaktloch
10 ist eine vergrößerte Draufsicht auf einen aktiven Bereich einer Displayvorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung.
11A und 11B sind Querschnittsansichten entlang der in 10 dargestellten Schnittlinie XI-XI'.
In 11A und 11B ist dargestellt, dass sich ein Teil der Pufferschicht 141, ein Teil der ersten Zwischenschicht-Isolierschicht 143, ein Teil der zweiten Zwischenschicht-Isolierschicht 144 und ein Teil einer Passivierungsschicht 345 bis zu einer oberen Fläche eines Teils des ersten Leitungsmusters 122 neben dem ersten Plattenmuster 121 erstrecken und ein Erstreckungsmuster EXT bilden. Ein Stapel-Verhältnis des Erstreckungsmusters EXT kann jedoch auf verschiedene Weise geändert werden, wie in den 4A und 4B und den 7A bis 7E gezeigt.
Unter Bezugnahme auf 10 und 11A und 11B können in einer Displayvorrichtung 300 gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung Kontaktlöcher CTH, die die Verbindungsleitungen 381 und 382 elektrisch verbinden, und eine Mehrzahl von Pads GP in den Erstreckungsmustern EXT angeordnet sein.
Insbesondere können die Verbindungsleitungen 381 und 382, die die auf den ersten Leitungsmustern 122 angeordneten Erstreckungsmuster EXT überlappen, angeordnet sein. Darüber hinaus kontaktieren die Verbindungsleitungen 381 und 382, die auf den Erstreckungsmustern EXT angeordnet sind, eine Leiterbahn CL, die auf einer anderen Schicht als die Mehrzahl der Verbindungsleitungen 381 und 382 angeordnet ist, durch die Kontaktlöcher CTH. Darüber hinaus kontaktiert die Leiterbahn CL das Gate-Pad GP, das auf derselben Schicht angeordnet ist. Dementsprechend können die Verbindungsleitungen 381 und 382 und die Mehrzahl der Pads GP durch die in den ersten Leitungsmustern 122 angeordneten Kontaktlöcher CTH elektrisch verbunden sein.
Wie in 11A und 11B gezeigt, können die in den Erstreckungsmustern EXT angeordneten Verbindungsleitungen 381 und 382 die auf derselben Schicht wie eine Sourceelektrode und eine Drainelektrode angeordnete Leiterbahn CL über die Kontaktlöcher CTH kontaktieren. Darüber hinaus kontaktiert die Leiterbahn CL das Gate-Pad GP, das auf derselben Schicht wie eine Sourceelektrode und eine Drainelektrode angeordnet ist. Dementsprechend können die Verbindungsleitung 381 und das Gate-Pad GP durch das im ersten Leitungsmuster 122 angeordnete Kontaktloch CTH elektrisch verbunden sein. In dem oben beschriebenen Fall kann das Kontaktloch CTH eine Form p haben, die einen Teil der Passivierungsschicht 345 durchdringt.
Wie in 11A und 11B erstreckt sich die Leiterbahn CL vom Gate-Pad GP aus und überlappt das Erstreckungsmuster EXP. In einer Ausführungsform sind das Gate-Pad GP und die Leiterbahn CL durchgehend und aneinander anschließend. Darüber hinaus können das Gate-Pad GP und die Leiterbahn CL im selben Herstellungsprozess unter Verwendung desselben Materials hergestellt werden.
In 11 A ist dargestellt, dass sich die Planarisierungsschicht 146 nur bis zu einer Innenseite der Grenze zwischen dem ersten Plattenmuster 121 und dem ersten Leitungsmuster 122 erstreckt. Die vorliegende Offenbarung ist jedoch nicht darauf beschränkt, und wie in 11B gezeigt, kann die Planarisierungsschicht 346 eine Form haben, bei der sie sich auf eine Außenseite der Grenze zwischen dem ersten Plattenmuster 121 und dem ersten Leitungsmuster 122 erstreckt und einen Teil der Verbindungsleitung 381 bedeckt.
In einer Ausführungsform, wie in 11A gezeigt, überlappt die Planarisierungsschicht 146 das Gate-Pad GP. Die Planarisierungsschicht 146 überlappt auch mindestens einen Teil der Leiterbahn CL. Wie dargestellt hat die Planarisierungsschicht 146 keine Überlappung mit dem Erstreckungsmuster EXT und keine Überlappung mit dem Kontaktloch CTH.
Gemäß einer anderen Ausführungsform, wie in 11 B gezeigt, überlappt die Planarisierungsschicht 346 das Gate-Pad GP und mindestens einen Teil der Leiterbahn CL. Wie dargestellt, erstreckt sich die Planarisierungsschicht 346 weiter und kontaktiert die Verbindungsleitung 381. In einer Ausführungsform überlappen die Planarisierungsschicht 346 und das Kontaktloch CTH einander zumindest teilweise, wie in 11B gezeigt. In einer anderen Ausführungsform jedoch erstreckt sich die Planarisierungsschicht 346 weiter und berührt die Verbindungsleitung 381, hat jedoch keine Überlappung mit dem Kontaktloch CTH.
Bezugnehmend auf 2 und 8 sind gemäß einer Ausführungsform der vorliegenden Offenbarung und einer anderen Ausführungsform der vorliegenden Offenbarung die Kontaktlöcher CTH für die elektrische Verbindung der Anschlussleitungen im ersten Plattenmuster 121 angeordnet.
Im Gegensatz dazu können bei der Displayvorrichtung gemäß einer weiteren beispielhaften Ausführungsform der vorliegenden Offenbarung die Kontaktlöcher CTH für die elektrische Verbindung der Verbindungsleitungen 381 und 382 nicht im ersten Plattenmuster 121, sondern im ersten Leitungsmuster 122 angeordnet sein.
Dementsprechend kann durch den Verzicht auf Kontaktlöcher im ersten Plattenmuster 121 ein gewisser Freiheitsgrad bei der Gestaltung der im ersten Plattenmuster 121 gebildeten Pixel sichergestellt werden. Infolgedessen kann die Displayvorrichtung gemäß einer weiteren Ausführungsform einen in dem ersten Plattenmuster 121 gebildeten Pixeldesignbereich effektiv sichern.
Die beispielhaften Ausführungsformen der vorliegenden Offenbarung können auch wie folgt beschrieben werden:

Eine Displayvorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung weist ein dehnbares unteres Substrat; eine Musterschicht, die auf dem unteren Substrat angeordnet ist und eine Mehrzahl von Plattenmustern und eine Mehrzahl von Leitungsmustern aufweist; eine Mehrzahl von Pixeln, die auf jedem der Mehrzahl von Plattenmustern angeordnet sind; und eine Mehrzahl von Verbindungsleitungen, die auf jedem der Mehrzahl von Leitungsmustern angeordnet sind, um die Mehrzahl von Pixeln zu verbinden, auf, wobei jedes der Mehrzahl von Pixeln eine Mehrzahl von Isolierschichten aufweist, wobei mindestens eine der Mehrzahl von Isolierschichten mindestens ein Erstreckungsmuster aufweist, das sich zu der Mehrzahl von Leitungsmustern erstreckt.

Die Mehrzahl der Verbindungsleitungen kann auf dem mindestens einen Erstreckungsmuster angeordnet sein.
Jedes der Mehrzahl von Pixeln kann einen Transistor aufweisen, der eine aktive Schicht, eine Gate-Elektrode, eine Sourceelektrode und eine Drainelektrode, einen Speicherkondensator, der eine metallische Zwischenschicht aufweist, und ein lichtemittierendes Element, das von dem Transistor getrieben wird, wobei die Mehrzahl von Isolierschichten aufweist: eine Pufferschicht, die zwischen den Plattenmustern und der aktiven Schicht angeordnet ist; eine Gateisolierschicht, die zwischen der aktiven Schicht und der Gate-Elektrode angeordnet ist; eine erste Zwischenschicht-Isolierschicht, die zwischen der Gate-Elektrode und der Zwischenmetallschicht angeordnet ist; eine zweite Zwischenschicht-Isolierschicht, die zwischen der Zwischenmetallschicht und der Sourceelektrode und der Drainelektrode angeordnet ist; eine Passivierungsschicht, die auf der Sourceelektrode und der Drainelektrode angeordnet ist; und eine Planarisierungsschicht, die so konfiguriert ist, dass sie den Transistor planarisiert.
Das mindestens eine Erstreckungsmuster kann ein erstes Erstreckungsmuster aufweisen, das sich von der Pufferschicht, die auf jedem der Mehrzahl von Plattenmustern ausgebildet ist, bis zu einer oberen Fläche jedes der Mehrzahl von Leitungsmustern erstreckt.
Das mindestens eine Erstreckungsmuster kann ein zweites Erstreckungsmuster aufweisen, das sich von der Gate-Isolierschicht, die auf jedem der Mehrzahl von Plattenmustern ausgebildet ist, zu einer oberen Fläche jedes der Mehrzahl von Leitungsmustern erstreckt.
Das mindestens eine Erstreckungsmuster kann ein drittes Erstreckungsmuster aufweisen, das sich von der zweiten isolierenden Zwischenschicht, die auf jedem der Mehrzahl von Plattenmustern ausgebildet ist, bis zu einer oberen Fläche jedes der Mehrzahl von Leitungsmustern erstreckt.
Das mindestens eine Erstreckungsmuster kann ein viertes Erstreckungsmuster aufweisen, das sich von der zweiten isolierenden Zwischenschicht, die auf jedem der Mehrzahl von Plattenmustern ausgebildet ist, bis zu einer oberen Fläche jedes der Mehrzahl von Leitungsmustern erstreckt.
Das mindestens eine Erstreckungsmuster kann ein fünftes Erstreckungsmuster aufweisen, das sich von der Passivierungsschicht, die auf jedem der Mehrzahl von Plattenmustern ausgebildet ist, zu einer oberen Fläche jedes der Mehrzahl von Leitungsmustern erstreckt.
Das mindestens eine Erstreckungsmuster kann ein sechstes Erstreckungsmuster aufweisen, das sich von der auf jedem der Mehrzahl von Plattenmustern gebildeten Planarisierungsschicht zu einer oberen Fläche jedes der Mehrzahl von Leitungsmustern erstreckt.
Die Mehrzahl von Verbindungsleitungen kann mit einer Mehrzahl von Pads durch Kontaktlöcher verbunden sein, die in der Mehrzahl von Plattenmustern ausgebildet sind.
Die Mehrzahl der Verbindungsleitungen kontaktiert eine Mehrzahl von Metallmustern durch Ankerlöcher, die in der Mehrzahl der Leitungsmuster ausgebildet sind.
Die Mehrzahl von Metallmustern kann schwebend sein. In einigen Ausführungsformen ist die Mehrzahl der Metallmuster elektrisch isoliert. In diesen Ausführungsformen können die Metallmuster als Dummy-Metallmuster bezeichnet werden, da sie nicht elektrisch mit anderen Komponenten der dehnbaren Displayvorrichtung verbunden sind. In anderen Ausführungsformen kann die Mehrzahl der Metallmuster jedoch je nach Bedarf für eine elektrische Verbindung genutzt werden.
Die Mehrzahl der Verbindungsleitungen kann durch Kontaktlöcher, die in der Mehrzahl der Leitungsmuster ausgebildet sind, mit einer Mehrzahl von Pads elektrisch verbunden werden.
Eine Displayvorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung kann ein dehnbares Substrat aufweisen; eine Mehrzahl von Inselmustern, die auf dem dehnbaren Substrat voneinander beabstandet sind; eine Mehrzahl von Pixeln, die auf jedem der Mehrzahl von Inselmustern angeordnet sind; und eine Mehrzahl von Verbindungsleitungen, die die Mehrzahl von Pixeln verbinden, wobei jedes der Mehrzahl von Pixeln eine Mehrzahl von Isolierschichten aufweisen kann, wobei mindestens eine der Mehrzahl von Isolierschichten die Mehrzahl von Verbindungsleitungen überlappt und mindestens ein Erstreckungsmuster aufweisen kann, das sich zu den Außenseiten der Mehrzahl von Inselmustern erstreckt.
Die Displayvorrichtung gemäß Anspruch kann ferner eine Mehrzahl von Verbindungsmustern aufweisen, die die Mehrzahl von Inselmustern verbinden und die Mehrzahl von Verbindungsleitungen überlappen, und das mindestens eine Erstreckungsmuster kann auf der Mehrzahl von Verbindungsmustern ausgebildet sein.
Die Mehrzahl von Verbindungsleitungen kann ein Treibersignal an die Mehrzahl von Pixeln durch Kontaktlöcher, die in der Mehrzahl von Inselmustern gebildet sind, anlegen.
Die Mehrzahl von Verbindungsleitungen kann an einer Mehrzahl von Metallmustern durch Ankerlöcher befestigt sein, die das mindestens eine Erstreckungsmuster durchdringen.
Die Mehrzahl der Verbindungsleitungen kann durch Kontaktlöcher, die durch das mindestens eine Erstreckungsmuster verlaufen, ein Treibersignal an die Mehrzahl der Pixel anlegen.
Obwohl die beispielhaften Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf die beigefügten Zeichnungen detailliert beschrieben wurden, ist die vorliegende Offenbarung nicht darauf beschränkt und kann in vielen verschiedenen Formen verkörpert werden, ohne von dem technischen Konzept der vorliegenden Offenbarung abzuweichen. Die beispielhaften Ausführungsformen der vorliegenden Offenbarung dienen daher nur der Veranschaulichung und sollen das technische Konzept der vorliegenden Offenbarung nicht einschränken. Der Umfang des technischen Konzepts der vorliegenden Offenbarung ist nicht darauf beschränkt. Es sollte daher verstanden werden, dass die oben beschriebenen Ausführungsformen in jeder Hinsicht illustrativ sind und die vorliegende Offenbarung nicht einschränken. Der Schutzumfang der vorliegenden Offenbarung sollte auf der Grundlage der folgenden Ansprüche ausgelegt werden, und alle technischen Konzepte in deren gleichem Umfang sollten so ausgelegt werden, dass sie in den Bereich der vorliegenden Offenbarung fallen.
Die verschiedenen oben beschriebenen Ausführungsformen können zu weiteren Ausführungsformen kombiniert werden.
Diese und andere Änderungen können an den Ausführungsformen im Lichte der obigen detaillierten Beschreibung vorgenommen werden. Im Allgemeinen sollten die in den folgenden Ansprüchen verwendeten Begriffe nicht so ausgelegt werden, dass sie die Ansprüche auf die spezifischen Ausführungsformen beschränken, die in der Beschreibung und den Ansprüchen offenbart sind, sondern sollten so ausgelegt werden, dass sie alle möglichen Ausführungsformen aufweisen. Dementsprechend sind die Ansprüche nicht durch die Offenbarung beschränkt.

Claims

Displayvorrichtung (100, 200, 300), aufweisend: ein dehnbares unteres Substrat (111); und eine Musterschicht (120), die auf dem unteren Substrat (111) angeordnet ist und eine Mehrzahl von Plattenmustern (121, 123) und eine Mehrzahl von Leitungsmustern (122, 124) aufweist; eine Mehrzahl von Pixeln (PX), die auf jedem der Mehrzahl von Plattenmustern (121, 123) angeordnet sind; und eine Mehrzahl von Verbindungsleitungen (181, 182; 381, 382), die auf jedem der Mehrzahl von Leitungsmustern (122, 124) angeordnet sind, um die Mehrzahl von Pixeln (PX) zu verbinden, wobei jedes der Mehrzahl von Pixeln (PX) eine Mehrzahl von isolierenden Schichten (141, ..., 146) aufweist, wobei mindestens eine der Mehrzahl von Isolierschichten (141, ..., 146) mindestens ein Erstreckungsmuster (EXT, EXT1, ..., EXT6) aufweist, das sich zu mindestens einem der Mehrzahl von Leitungsmustern (122, 124) erstreckt.
Displayvorrichtung (100, 200, 300) gemäß Anspruch 1, wobei mindestens eine der Mehrzahl von Verbindungsleitungen (181, 182; 381, 382) auf dem mindestens einen Erstreckungsmuster (EXT, EXT1, ..., EXT6) angeordnet ist.
Displayvorrichtung (100, 200, 300) gemäß Anspruch 1 oder 2, wobei jedes der Mehrzahl von Pixeln (PX) einen Transistor (160) aufweist, der eine aktive Schicht (162), eine Gate-Elektrode (161), eine Sourceelektrode und eine Drainelektrode (164), einen Speicherkondensator (C), der eine Metallzwischenschicht (IM) aufweist, und ein lichtemittierendes Element (170) aufweist, das von dem Transistor (160) getrieben wird, wobei die Mehrzahl der Isolierschichten (141, ..., 146) aufweist, eine Pufferschicht (141), die zwischen der Mehrzahl der Plattenmuster (121, 123) und der aktiven Schicht (162) angeordnet ist; eine Gate-Isolierschicht (142), die zwischen der aktiven Schicht (162) und der Gate-Elektrode (161) angeordnet ist; eine erste Zwischenschicht-Isolierschicht (143), die zwischen der Gate-Elektrode (161) und der Metallzwischenschicht (IM) angeordnet ist; eine zweite isolierende Zwischenschicht (144), die zwischen der Zwischenmetallschicht (IM) und der Sourceelektrode und der Drainelektrode (164) angeordnet ist; eine Passivierungsschicht (145), die auf der Sourceelektrode und der Drainelektrode (164) angeordnet ist; und eine Planarisierungsschicht (146), die zum Planarisieren des Transistors (160) konfiguriert ist.
Displayvorrichtung (100, 200, 300) gemäß Anspruch 3, wobei das mindestens eine Erstreckungsmuster (EXT, EXT1, ..., EXT6) ein erstes Erstreckungsmuster (EXT, EXT1) aufweist, das sich von der Pufferschicht (141), die auf jedem der Mehrzahl von Plattenmustern (121, 123) ausgebildet ist, zu einer oberen Fläche von jedem der Mehrzahl von Leitungsmustern (122, 124) erstreckt.
Displayvorrichtung (100, 200, 300) gemäß Anspruch 3 oder 4, wobei das mindestens eine Erstreckungsmuster (EXT, EXT1, ..., EXT6) ein zweites Erstreckungsmuster (EXT2) aufweist, das sich von der Gate-Isolierschicht (142), die auf jedem der Mehrzahl von Plattenmustern (121, 123) ausgebildet ist, zu einer oberen Fläche von jedem der Mehrzahl von Zeilenmustern (122, 124) erstreckt.
Displayvorrichtung (100, 200, 300) gemäß einem der Ansprüche 3 bis 5, wobei das mindestens eine Erstreckungsmuster (EXT, EXT1, ..., EXT6) ein drittes Erstreckungsmuster (EXT3) aufweist, das sich von der ersten Zwischenschicht-Isolierschicht (143), die auf jedem der Mehrzahl von Plattenmustern (121, 123) ausgebildet ist, zu einer oberen Fläche von jedem der Mehrzahl von Zeilenmustern (122, 124) erstreckt.
Displayvorrichtung (100, 200, 300) gemäß einem der Ansprüche 3 bis 6, wobei das mindestens eine Erstreckungsmuster (EXT, EXT1, ..., EXT6) ein viertes Erstreckungsmuster (EXT4) aufweist, das sich von der zweiten Zwischenschicht-Isolierschicht (144), die auf jedem der Mehrzahl von Plattenmustern (121, 123) ausgebildet ist, zu einer oberen Fläche von jedem der Mehrzahl von Zeilenmustern (122, 124) erstreckt.
Displayvorrichtung (100, 200, 300) gemäß einem der Ansprüche 3 bis 7, wobei das mindestens eine Erstreckungsmuster (EXT, EXT1, ..., EXT6) ein fünftes Erstreckungsmuster (EXT5) aufweist, das sich von der Passivierungsschicht (145), die auf jedem der Mehrzahl von Plattenmustern (121, 123) ausgebildet ist, zu einer oberen Fläche von jedem der Mehrzahl von Leitungsmustern (122, 124) erstreckt.
Displayvorrichtung (100, 200, 300) gemäß einem der Ansprüche 3 bis 8, wobei das mindestens eine Erstreckungsmuster (EXT, EXT1, ..., EXT6) ein sechstes Erstreckungsmuster (EXT6) aufweist, das sich von der Planarisierungsschicht (146), die auf jedem der Mehrzahl von Plattenmustern (121, 123) ausgebildet ist, zu einer oberen Fläche von jedem der Mehrzahl von Leitungsmustern (122, 124) erstreckt.
Displayvorrichtung (100, 200, 300) gemäß einem der Ansprüche 1 bis 9, wobei mindestens eine der Mehrzahl von Verbindungsleitungen (181, 182; 381, 382) durch Kontaktlöcher (CTH), die in mindestens einem der Mehrzahl von Plattenmustern (121, 123) ausgebildet sind, mit mindestens einem aus einer Mehrzahl von Pads (GP) verbunden ist.
Displayvorrichtung (100, 200, 300) gemäß einem der Ansprüche 1 bis 10, wobei die Mehrzahl von Verbindungsleitungen (181, 182; 381, 382) eine Mehrzahl von Metallmustern (MT) durch Ankerlöcher (ACH) kontaktieren, die in der Mehrzahl von Leitungsmustern (122, 124) ausgebildet sind.
Displayvorrichtung (100, 200, 300) gemäß Anspruch 11, wobei die Mehrzahl der Metallmuster (MT) schwebend ist.
Displayvorrichtung (100, 200, 300) gemäß einem der Ansprüche 1 bis 12, wobei die Mehrzahl von Verbindungsleitungen (181, 182; 381, 382) elektrisch mit einer Mehrzahl von Kontaktflächen (GP) durch Kontaktlöcher (CTH) verbunden sind, die in der Mehrzahl von Leitungsmustern (122, 124) ausgebildet sind.
Displayvorrichtung (100, 200, 300), aufweisend: ein dehnbares Substrat (111); und eine Mehrzahl von Inselmustern (121, 123), die auf dem dehnbaren Substrat (111) voneinander beabstandet sind; eine Mehrzahl von Pixeln (PX), die auf jedem der Mehrzahl von Inselmustern (121, 123) angeordnet sind; und eine Mehrzahl von Verbindungsleitungen (181, 182; 381, 382), die die Mehrzahl von Pixeln (PX) verbinden, wobei jedes der Mehrzahl von Pixeln (PX) eine Mehrzahl von isolierenden Schichten (141, ..., 146) aufweist, wobei mindestens eine der Mehrzahl von Isolierschichten (141, ..., 146) die Mehrzahl von Verbindungsleitungen (181, 182; 381, 382) überlappt und mindestens ein Erstreckungsmuster (EXT, EXT1, ..., EXT6) aufweist, das sich zu den Außenseiten der Mehrzahl von Inselmustern (121, 123) erstreckt.
Displayvorrichtung (100, 200, 300) gemäß Anspruch 14, ferner aufweisend: eine Mehrzahl von Verbindungsmustern (122, 124), die die Mehrzahl von Inselmustern (121, 123) verbinden und die Mehrzahl von Verbindungsleitungen (181, 182) überlappen, wobei das mindestens eine Erstreckungsmuster (EXT, EXT1, ..., EXT6) auf der Mehrzahl von Verbindungsmustern (122, 124) gebildet ist.
Displayvorrichtung (100, 200, 300) gemäß Anspruch 14 oder 15, wobei die Mehrzahl von Verbindungsleitungen (181, 182; 381, 382) so konfiguriert sind, dass sie ein Treiben eines Signals an die Mehrzahl von Pixeln (PX) durch Kontaktlöcher (CTH), die in der Mehrzahl von Inselmustern (121, 123) gebildet sind, anlegen.
Displayvorrichtung (100, 200, 300) gemäß einem der Ansprüche 14 bis 16, wobei die Mehrzahl von Verbindungsleitungen (181, 182; 381, 382) an einer Mehrzahl von Metallmustern (MT) durch Ankerlöcher (ACH) befestigt sind, die das mindestens eine Erstreckungsmuster (EXT, EXT1, ..., EXT6) durchdringen.
Displayvorrichtung (100, 200, 300) gemäß einem der Ansprüche 14 bis 17, wobei die Mehrzahl von Verbindungsleitungen (181, 182) so konfiguriert sind, dass sie ein Treiben eines Signals an die Mehrzahl von Pixeln (PX) durch Kontaktlöcher (CTH), die durch das mindestens eine Erstreckungsmuster (EXT, EXT1, ..., EXT6) verlaufen, anlegen.