DE102022128127A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102022128127A1
DE102022128127A1 DE102022128127.2A DE102022128127A DE102022128127A1 DE 102022128127 A1 DE102022128127 A1 DE 102022128127A1 DE 102022128127 A DE102022128127 A DE 102022128127A DE 102022128127 A1 DE102022128127 A1 DE 102022128127A1
Authority
DE
Germany
Prior art keywords
circuit structure
semiconductor chips
recessed part
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022128127.2A
Other languages
English (en)
Inventor
Yasutaka Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102022128127A1 publication Critical patent/DE102022128127A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

Eine Halbleitervorrichtung weist auf: eine erste Schaltungsstruktur, die in einer planaren Ansicht einen vertieften Teil aufweist; eine zweite Schaltungsstruktur, die in dem vertieften Teil positioniert ist; eine Mehrzahl von Halbleiter-Chips, die auf die erste Schaltungsstruktur gebondet sind; und Drähte, die oberseitige Elektroden der Mehrzahl von Halbleiter-Chips mit der zweiten Schaltungsstruktur verbinden, wobei eine Breite der zweiten Schaltungsstruktur von upstream nach downstream auf einem Strompfad, durch welchen ein Strom durch die zweite Schaltungsstruktur fließt, zunimmt, und die erste Schaltungsstruktur in einer planaren Ansicht eine Stufe auf einer Seite des vertieften Teils aufweist, und eine Breite des vertieften Teils in einer gestuften Weise zunimmt, sodass sie zu einer Zunahme der Breite der zweiten Schaltungsstruktur passt.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung.
  • Hintergrund
  • Um eine thermische Konzentration zu vermeiden, ist vorgeschlagen worden, Halbleiter-Chips und Bond-Drähte oberer und unterer Äste so anzuordnen, dass sie eine Punktsymmetrie bezüglich eines zentralen Punkts einer Halbleitervorrichtung besitzen (siehe zum Beispiel WO/2020/170553 ).
  • Zusammenfassung
  • Wenn eine Mehrzahl von Halbleiter-Chips angeordnet wird, besteht ein Problem darin, dass ein genaues Festlegen der Chip-Befestigungspositionen schwierig ist und eine Herstellbarkeit schlechter wird.
  • Die vorliegende Offenbarung ist entworfen worden, um Probleme wie das vorstehende zu adressieren, und eine Aufgabe davon ist, eine Halbleitervorrichtung zu erhalten, deren Herstellbarkeit verbessert werden kann.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung weist auf: eine erste Schaltungsstruktur, die einen in einer Draufsicht vertieften Teil aufweist; eine zweite Schaltungsstruktur, die in dem vertieften Teil positioniert ist; eine Mehrzahl von Halbleiter-Chips, die auf die erste Schaltungsstruktur gebondet sind; und Drähte, die oberseitige Elektroden der Mehrzahl von Halbleiter-Chips mit der zweiten Schaltungsstruktur verbinden, wobei eine Breite der zweiten Schaltungsstruktur von upstream nach downstream auf einem Strompfad, durch welchen ein Strom durch die zweite Schaltungsstruktur fließt, zunimmt, und die erste Schaltungsstruktur in einer planaren Ansicht eine Stufe auf einer Seite des vertieften Teils aufweist, und eine Breite des vertieften Teils in einer gestuften Weise zunimmt, sodass sie zu einer Zunahme der Breite der zweiten Schaltungsstruktur passt.
  • In der vorliegenden Offenbarung weist die erste Schaltungsstruktur in einer planaren Ansicht auf einer Seite des vertieften Teils eine Stufe auf, und eine Breite des vertieften Teils nimmt in einer gestuften Weise zu, sodass sie zu einer Zunahme der Breite der zweiten Schaltungsstruktur passt. Wenn die Halbleiter-Chips auf die erste Schaltungsstruktur gebondet werden, können Chip-Befestigungspositionen durch eine Bezugnahme auf die Stufe als eine Führung genau festgelegt werden und deshalb kann eine Herstellbarkeit verbessert werden.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der nachfolgenden Beschreibung vollständiger erscheinen.
  • Kurzbeschreibung der Zeichnungen
    • 1 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform.
    • 2 ist ein Schaltungsdiagramm der Halbleitervorrichtung gemäß der ersten Ausführungsform.
    • 3 ist eine vergrößerte Draufsicht eines Teils der Halbleitervorrichtung gemäß der ersten Ausführungsform.
    • 4 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform.
    • 5 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform.
    • 6 ist ein Querschnitt entlang der Linie I-II in 5.
  • Beschreibung der Ausführungsformen
  • Eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Offenbarung wird mit Bezug auf die Zeichnungen beschrieben. Die gleichen Komponenten werden durch die gleichen Bezugszeichen gekennzeichnet, und die wiederholte Beschreibung davon kann weggelassen sein.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform. 2 ist ein Schaltungsdiagramm der Halbleitervorrichtung gemäß der ersten Ausführungsform. Ein isolierendes Substrat 2 ist in einem Gehäuse 1 vorgesehen. Eine Mehrzahl von Halbleiter-Chips 3 und eine Mehrzahl von Halbleiter-Chips 4 sind auf dem isolierenden Substrat 2 vorgesehen. Die Kollektoren der Halbleiter-Chips 3 sind mit einer Elektrode C1 des Gehäuses 1 verbunden. Die Emitter der Halbleiter-Chips 3 und die Kollektoren der Halbleiter-Chips 4 sind mit einer Elektrode C2E1 verbunden. Die Emitter der Halbleiter-Chips 4 sind mit einer Elektrode E2 verbunden. Es ist zu beachten, dass, obwohl von der Darstellung in den Diagrammen weggelassen, das Innere des Gehäuses 1 durch ein Einkapselungsmaterial eingekapselt ist und ein Deckel über dem Gehäuse 1 vorgesehen ist.
  • Der Halbleiter-Chip 3 weist eine Schaltvorrichtung Tr1 und eine Rücklaufvorrichtung Di1 auf, die in eine einzige Vorrichtung integriert und antiparallel verbunden sind. Die Halbleiter-Chips 4 weisen eine Schaltvorrichtung Tr2 und eine Rücklaufvorrichtung Di2 auf, die in eine einzige Vorrichtung integriert und antiparallel verbunden sind. Ein Integrieren von zwei Elementen in eine einzige Vorrichtung auf diese Weise trägt zu einer Größenreduzierung bei. Die Schaltvorrichtungen Tr1 und Tr2 sind zum Beispiel IGBTs aber können auch MOSFETs oder dergleichen sein.
  • 3 ist eine vergrößerte Draufsicht eines Teils der Halbleitervorrichtung gemäß der ersten Ausführungsform. Eine erste Schaltungsstruktur 5 und eine zweite Schaltungsstruktur 6 sind auf der oberen Oberfläche des isolierenden Substrats 2 vorgesehen. Die erste Schaltungsstruktur 5 weist in einer planaren Ansicht einen vertieften Teil 7 auf. Die zweite Schaltungsstruktur 6 ist in dem vertieften Teil 7 positioniert.
  • Die Mehrzahl von Halbleiter-Chips 4 ist entlang der Seiten des vertieften Teils 7 angeordnet und ist auf die Oberseite der ersten Schaltungsstruktur 5 gebondet. Paare von zwei Halbleiter-Chips 4 liegen einander über den vertieften Teil 7 gegenüber. Oberseitige Elektroden der Halbleiter-Chips 4 sind die Emitter-Elektroden und sind durch Drähte 8 mit der zweiten Schaltungsstruktur 6 verbunden. Unterseitige Elektroden der Halbleiter-Chips 4 sind die Kollektor-Elektroden und sind gelötet oder anderweitig mit der zweiten Schaltungsstruktur 6 verbunden. Folglich ist die Mehrzahl von Halbleiter-Chips 4 miteinander parallel verbunden.
  • Ein Strom, der aus den Emittern der Mehrzahl von Halbleiter-Chips 4 fließt, fließt von der rechten Seite zu der linken Seite der zweiten Schaltungsstruktur 6 in 3 und fließt dann zu der Elektrode E2 in 1. Die Breite der zweiten Schaltungsstruktur 6 nimmt von upstream nach downstream auf dem Strompfad zu, durch welchen ein Strom durch die zweite Schaltungsstruktur 6 fließt. Folglich nimmt ein Spannungsabfall aufgrund eines großen Stroms, der durch die zweite Schaltungsstruktur 6 fließt, von upstream nach downstream auf dem Pfad zu. Mit dieser Anordnung kann die parasitäre Induktivität ausgeglichen werden, wodurch es möglich gemacht wird, elektrische Eigenschaften unter den Chips anzugleichen. Weiterhin kann die Größe der Vorrichtung dank der kleinen Strukturbreite upstream reduziert werden.
  • Zusätzlich weist die erste Schaltungsstruktur 5 Stufen 9 in einer planaren Ansicht auf den Seiten des vertieften Teils 7 auf, und die Breite des vertieften Teils 7 nimmt in einer gestuften Weise zu, sodass sie zu Zunahmen der Breite der zweiten Schaltungsstruktur 6 passt. Wenn die Halbleiter-Chips 4 auf die Oberseite der ersten Schaltungsstruktur 5 gebondet werden, können die Chip-Befestigungspositionen durch Bezugnahme auf die Stufen 9 als eine Führung genau festgelegt werden, und deshalb kann eine Herstellbarkeit verbessert werden. Es ist zu beachten, dass die Stufen 9 nicht zwischen allen der Halbleiter-Chips 4 vorhanden sein müssen. Ein Vorsehen der Stufen 9 auf beiden Seiten des vertieften Teils 7 ist nicht essentiell, und die Stufen 9 können auch auf nur einer Seite vorgesehen sein.
  • Zusätzlich sind die Drähte 8, die mit jedem der gepaarten Halbleiter-Chips 4 auf jeder Seite des vertieften Teils 7 verbunden sind, in geraden Linien draht-gebondet. Diese Anordnung minimiert die Drahtlänge, wodurch es möglich gemacht wird, Temperaturanstiege in den Drähten 8 zu unterbinden.
  • Weiter sind die paarweisen Halbleiter-Chips 4 auf jeder Seite des vertieften Teils 7 symmetrisch angeordnet mit der zweiten Schaltungsstruktur 6 in der Mitte. Mit dieser Anordnung kann die Verdrahtungsinduktivität zwischen den zwei Chips ausgeglichen werden und Störsignale in der Halbleitervorrichtung können reduziert werden.
  • Zweite Ausführungsform
  • 4 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform. Wenn benachbarte Halbleiter-Chips 4 mit einer Neigung zueinander gebondet werden, werden eine Wärmeableitung und eine Zuverlässigkeit beeinflusst. Im Gegensatz dazu sind in der vorliegenden Ausführungsform die Stufen 9 zwischen jedem der benachbarten Halbleiter-Chips 4 positioniert. Folglich ist es durch Bezugnahme auf die Stufen 9 als eine Führung möglich, zu verhindern, dass benachbarte Halbleiter-Chips 4 mit einer Neigung gebondet werden.
  • Dritte Ausführungsform
  • 5 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform. 6 ist ein Querschnitt entlang der Linie I-II in 5. Ein einziger Draht 8 ist mit jedem der gepaarten Halbleiter-Chips 4 auf jeder Seite des vertieften Teils 7 auf der am weitesten upstream liegenden Seite des Strompfads verbunden und mit der zweiten Schaltungsstruktur 6 an nur einem einzigen Punkt verbunden. Mit dieser Anordnung kann, da es einen Wirebonding-Punkt auf der zweiten Schaltungsstruktur 6 gibt, die Strukturbreite der zweiten Schaltungsstruktur 6 verglichen mit dem Fall, in welchem es zwei Wirebonding-Punkte gibt, schmaler ausgelegt werden.
  • Die Halbleiter-Chips 3 und 4 sind nicht auf Halbleiter-Chips beschränkt, die aus Silizium ausgebildet sind, sondern können stattdessen aus einem Halbleiter mit breiter Bandlücke ausgebildet sein, der eine breitere Bandlücke als diejenige von Silizium aufweist. Der Halbleiter mit breiter Bandlücke ist zum Beispiel ein Siliziumkarbid, ein auf Galliumnitrid basierendes Material oder Diamant. Ein Halbleiter-Chip, der aus einem solchen Halbleiter mit breiter Bandlücke ausgebildet ist, weist eine hohe Spannungsfestigkeit und eine hohe zulässige Stromdichte auf und kann somit verkleinert werden. Die Verwendung eines solchen verkleinerten Halbleiter-Chips ermöglicht die Verkleinerung und eine hohe Integration der Halbleitervorrichtung, in welcher der Halbleiter-Chip enthalten ist. Weiter kann, da der Halbleiter-Chip einen hohen Wärmewiderstand aufweist, eine Abstrahllamelle eines Kühlkörpers verkleinert werden und ein wassergekühltes Teil kann mit Luft gekühlt werden, was zu einer weiteren Verkleinerung der Halbleitervorrichtung führt. Weiter kann, da der Halbleiter-Chip einen geringen Leistungsverlust und eine hohe Effizienz aufweist, eine hocheffiziente Halbleitervorrichtung erzielt werden.
  • Obwohl die bevorzugten Ausführungsformen und dergleichen vorstehend detailliert beschrieben worden sind, ist die vorliegende Offenbarung nicht auf die vorstehend beschriebenen Ausführungsformen und dergleichen beschränkt, sondern die vorstehend beschriebenen Ausführungsformen und dergleichen können verschiedenen Modifikationen und Ersetzungen unterzogen werden, ohne den Schutzumfang, der in den Ansprüchen beschrieben wird, zu verlassen. Aspekte der vorliegenden Offenbarung werden zusammen als ergänzende Bemerkungen beschrieben.
  • (Ergänzende Bemerkung 1)
  • Eine Halbleitervorrichtung, aufweisend:
    • eine erste Schaltungsstruktur, die in einer planaren Ansicht einen vertieften Teil aufweist;
    • eine zweite Schaltungsstruktur, die in dem vertieften Teil positioniert ist;
    • eine Mehrzahl von Halbleiter-Chips, die auf die erste Schaltungsstruktur gebondet sind; und
  • Drähte, die oberseitige Elektroden der Mehrzahl von Halbleiter-Chips mit der zweiten Schaltungsstruktur verbinden,
    wobei eine Breite der zweiten Schaltungsstruktur von upstream nach downstream auf einem Strompfad, durch welchen ein Strom durch die zweite Schaltungsstruktur fließt, zunimmt; und
    die erste Schaltungsstruktur eine Stufe in einer planaren Ansicht auf einer Seite des vertieften Teils aufweist und eine Breite des vertieften Teils in einer gestuften Weise zunimmt, sodass sie zu einer Zunahme der Breite der zweiten Schaltungsstruktur passt.
  • (Ergänzende Bemerkung 2)
  • Die Halbleitervorrichtung gemäß der ergänzenden Bemerkung 1, wobei die Mehrzahl von Halbleiter-Chips entlang von Seiten des vertieften Teils angeordnet sind, und
    die Stufe zwischen den benachbarten Halbleiter-Chips positioniert ist.
  • (Ergänzende Bemerkung 3)
  • Die Halbleitervorrichtung gemäß der ergänzenden Bemerkung 1 oder 2, wobei einer der Drähte mit jedem der gepaarten Halbleiter-Chips auf jeder Seite des vertieften Teils auf der am weitesten upstream gelegenen Seite des Strompfads verbunden ist und mit der zweiten Schaltungsstruktur an nur einem einzigen Punkt verbunden ist.
  • (Ergänzende Bemerkung 4)
  • Die Halbleitervorrichtung gemäß einer der ergänzenden Bemerkungen 1 bis 3, wobei die Drähte, die mit den gepaarten Halbleiter-Chips auf jeder Seite des vertieften Teils verbunden sind, in einer geraden Linie draht-gebondet sind.
  • (Ergänzende Bemerkung 5)
  • Die Halbleitervorrichtung gemäß einer der ergänzenden Bemerkungen 1 bis 4, wobei die gepaarten Halbleiter-Chips auf jeder Seite des vertieften Teils symmetrisch mit der zweiten Schaltungsstruktur in der Mitte positioniert sind.
  • (Ergänzende Bemerkung 6)
  • Die Halbleitervorrichtung gemäß einer der ergänzenden Bemerkungen 1 bis 5, wobei der Halbleiter-Chip eine Schaltvorrichtung und eine Rücklaufvorrichtung aufweist, die in eine einzige Vorrichtung integriert sind.
  • (Ergänzende Bemerkung 7)
  • Die Halbleitervorrichtung gemäß einer der ergänzenden Bemerkungen 1 bis 6, wobei die Mehrzahl von Halbleiter-Chips aus einem Halbleiter mit breiter Bandlücke ausgebildet ist.
  • Offenbar sind viele Modifikationen und Variationen der vorliegenden Offenbarung angesichts der vorstehenden Lehren möglich. Es soll daher verstanden werden, dass innerhalb des Schutzumfangs der angehängten Ansprüche die Erfindung anders als ausdrücklich beschrieben ausgeführt werden kann.
  • Die gesamte Offenbarung der japanischen Patentanmeldung Nr. 2022-070196 , eingereicht am 21. April 2022, einschließlich Spezifikation, Ansprüchen, Zeichnungen und Zusammenfassung, auf welcher die Priorität der vorliegenden Anmeldung basiert, ist hier durch Bezugnahme in ihrer Gesamtheit eingeschlossen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2020/170553 [0002]
    • JP 2022070196 [0030]

Claims (7)

  1. Halbleitervorrichtung, aufweisend: eine erste Schaltungsstruktur (5), die in einer planaren Ansicht einen vertieften Teil (7) aufweist; eine zweite Schaltungsstruktur (6), die in dem vertieften Teil (7) positioniert ist; eine Mehrzahl von Halbleiter-Chips (4), die auf die erste Schaltungsstruktur (5) gebondet sind; und Drähte (8), die oberseitige Elektroden der Mehrzahl von Halbleiter-Chips (4) mit der zweiten Schaltungsstruktur (6) verbinden, wobei eine Breite der zweiten Schaltungsstruktur (6) von upstream nach downstream auf einem Strompfad, durch welchen ein Strom durch die zweite Schaltungsstruktur (6) fließt, zunimmt, und die erste Schaltungsstruktur (5) eine Stufe (9) in einer planaren Ansicht auf einer Seite des vertieften Teils (7) aufweist, und eine Breite des vertieften Teils (7) in einer gestuften Weise zunimmt, sodass sie zu einer Zunahme der Breite der zweiten Schaltungsstruktur (6) passt.
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei die Mehrzahl von Halbleiter-Chips (4) entlang von Seiten des vertieften Teils (7) angeordnet ist, und die Stufe (9) zwischen den benachbarten Halbleiter-Chips (4) positioniert ist.
  3. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei einer der Drähte (8) mit jedem der gepaarten Halbleiter-Chips (4) auf jeder Seite des vertieften Teils (7) auf der am weitesten upstream gelegenen Seite des Strompfads verbunden ist und mit der zweiten Schaltungsstruktur (6) nur in einem einzigen Punkt verbunden ist.
  4. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei die Drähte (8), die auf jeder Seite des vertieften Teils (7) mit den gepaarten Halbleiter-Chips (4) verbunden sind, in einer geraden Linie draht-gebondet sind.
  5. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei die gepaarten Halbleiter-Chips (4) auf jeder Seite des vertieften Teils (7) symmetrisch mit der zweiten Schaltungsstruktur (6) in der Mitte positioniert sind.
  6. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei der Halbleiter-Chip (4) eine Schaltvorrichtung und eine Rücklaufvorrichtung aufweist, die in eine einzige Vorrichtung integriert sind.
  7. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei die Mehrzahl von Halbleiter-Chips (4) aus einem Halbleiter mit breiter Bandlücke ausgebildet ist.
DE102022128127.2A 2022-04-21 2022-10-25 Halbleitervorrichtung Pending DE102022128127A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-070196 2022-04-21
JP2022070196A JP2023160106A (ja) 2022-04-21 2022-04-21 半導体装置

Publications (1)

Publication Number Publication Date
DE102022128127A1 true DE102022128127A1 (de) 2023-10-26

Family

ID=88238236

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022128127.2A Pending DE102022128127A1 (de) 2022-04-21 2022-10-25 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20230343748A1 (de)
JP (1) JP2023160106A (de)
CN (1) CN116936519A (de)
DE (1) DE102022128127A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020170553A1 (ja) 2019-02-18 2020-08-27 富士電機株式会社 半導体装置
JP2022070196A (ja) 2020-10-26 2022-05-12 南亞塑膠工業股▲分▼有限公司 フッ素系樹脂プリプレグ材及びそれを使用した回路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020170553A1 (ja) 2019-02-18 2020-08-27 富士電機株式会社 半導体装置
JP2022070196A (ja) 2020-10-26 2022-05-12 南亞塑膠工業股▲分▼有限公司 フッ素系樹脂プリプレグ材及びそれを使用した回路基板

Also Published As

Publication number Publication date
CN116936519A (zh) 2023-10-24
JP2023160106A (ja) 2023-11-02
US20230343748A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE102019112935B4 (de) Halbleitermodul
DE112018004893T5 (de) Halbleitermodul und Leistungswandlervorrichtung
DE112014006353B4 (de) Leistungshalbleitermodul
DE112017004776T5 (de) Leistungshalbleitermodul und leistungshalbleiteranordnung
DE112019003336T5 (de) Halbleitervorrichtung
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE69907590T2 (de) Halbleitermodul
DE102020112338A1 (de) Halbleitervorrichtung
DE112015006984T5 (de) Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist
DE102019112936A1 (de) Halbleitermodul
DE212021000169U1 (de) Halbleiterbauteil
DE102019201726A1 (de) Inverter vom I-Typ mit drei Niveaus und Halbleitermodul
DE112021000605T5 (de) Halbleiterbauteil
DE102015104996A1 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102021200016A1 (de) Halbleitermodul und verfahren zum herstellen eines halbleitermoduls
DE102019112934A1 (de) Halbleitermodul
DE102018126311B4 (de) Leistungshalbleitermodul
DE102022128127A1 (de) Halbleitervorrichtung
DE102018200161A1 (de) Halbleiteranordnung und verfahren zum herstellen der halbleiteranordnung
DE112020007221T5 (de) Halbleitervorrichtung
DE102020123717A1 (de) Halbleitervorrichtung
DE112021002273T5 (de) Halbleiterbauteil
DE102020128768A1 (de) Elektronische schaltung, halbleitermodul und halbleitervorrichtung
DE4444808B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed