DE102022119539A1 - Halbleitervorrichtung und Verfahren zum Steuern einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Steuern einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102022119539A1
DE102022119539A1 DE102022119539.2A DE102022119539A DE102022119539A1 DE 102022119539 A1 DE102022119539 A1 DE 102022119539A1 DE 102022119539 A DE102022119539 A DE 102022119539A DE 102022119539 A1 DE102022119539 A1 DE 102022119539A1
Authority
DE
Germany
Prior art keywords
layer
main surface
electrode
gate electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022119539.2A
Other languages
English (en)
Inventor
Koichi Nishi
Masanori Tsukuda
Shinya SONEDA
Akihiko Furukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102022119539A1 publication Critical patent/DE102022119539A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Wenn eine positive Gate-Spannung an eine erste einer ersten Gate-Elektrode und einer zweiten Gate-Elektrode angelegt wird und ein Strom von einer Kollektorelektrode zu einer Emitterelektrode fließt, legt eine Halbleitervorrichtung eine positive Gate-Spannung an eine zweite der ersten Gate-Elektrode und der zweiten Gate-Elektrode an. Wenn eine positive Gate-Spannung an die erste angelegt wird und ein Strom von der Emitterelektrode zu der Kollektorelektrode fließt, legt die Halbleitervorrichtung eine Spannung gleich oder geringer als eine Referenzspannung an die zweite an.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zum Steuern der Halbleitervorrichtung.
  • Beschreibung des Stands der Technik
  • Auf den Gebieten von Mehrzweck-Invertern, AC-Servomotoren und dergleichen werden ein Bipolartransistor mit isoliertem Gate (IGBT) und eine Diode für Leistungsmodule und dergleichen verwendet, welche eine variable-Geschwindigkeit-Steuerung eines Drei-Phasen-Motors unter dem Gesichtspunkt einer Energieeinsparung ausführen. Um einen Inverter-Verlust zu reduzieren, werden ein IGBT und eine Diode benötigt, die einen geringen Schaltverlust und eine geringe Ein-Spannung aufweisen.
  • Ein rückwärtsleitender IGBT (RC-IGBT) ist als eine Vorrichtung vorgeschlagen worden, in welcher ein IGBT und eine Diode in einem Chip integriert sind. Weiter schlägt zum Beispiel das japanische Patent Nr. 5768395 eine Technik eines Eingebens getrennter Steuersignale zu einer oberen Elektrode und einer unteren Elektrode einer geteilten Gate-Struktur vor.
  • In dem verwandten Stand der Technik hat es jedoch, da eine Spannung an eine erste Gate-Elektrode und eine zweite Gate-Elektrode, die zu der oberen Elektrode und der unteren Elektrode korrespondieren, angelegt wird, basierend auf einer Erholungszeit und einer Ladungsträgerlebensdauer einer Diode ein Problem gegeben, dass eine Steuerung eines Anlegens der Spannung kompliziert ist.
  • Zusammenfassung
  • Die vorliegende Offenbarung ist angesichts des vorstehenden Problems gemacht worden, und eine Aufgabe der vorliegenden Offenbarung ist, eine Technik zur Verfügung zu stellen, die geeignet ist, eine Steuerung eines Anlegens einer Spannung in einer Halbleitervorrichtung zu ermöglichen.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung weist ein Halbleitersubstrat auf, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche gegenüber der ersten Hauptoberfläche aufweist. Das Halbleitersubstrat weist eine Driftschicht eines ersten Leitfähigkeitstyps, die zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche vorgesehen ist, eine Ladungsträgerakkumulationsschicht des ersten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche der Driftschicht vorgesehen ist, eine Basisschicht eines zweiten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche der Ladungsträgerakkumulationsschicht vorgesehen ist, eine Emitterschicht des ersten Leitfähigkeitstyps, die selektiv auf der Seite der ersten Hauptoberfläche der Basisschicht vorgesehen ist, eine Pufferschicht des ersten Leitfähigkeitstyps, die auf der Seite der zweiten Hauptoberfläche der Driftschicht vorgesehen ist, und eine Kollektorschicht des zweiten Leitfähigkeitstyps und eine Kathodenschicht des ersten Leitfähigkeitstyps, die auf der Seite der zweiten Hauptoberfläche der Pufferschicht vorgesehen sind, auf. Die Halbleitervorrichtung weist weiter eine Gate-Isolierungsschicht, die auf einer inneren Wand eines Grabens vorgesehen ist, welcher die Emitterschicht, die Basisschicht und die Ladungsträgerakkumulationsschicht von der Seite der ersten Hauptoberfläche durchdringt und die Driftschicht erreicht, eine erste Gate-Elektrode, die auf der inneren Wand auf der Seite der ersten Hauptoberfläche mit der Gate-Isolierungsschicht zwischen ihnen eingebettet vorgesehen ist, und ein Endteil näher an der zweiten Hauptoberfläche als ein Endteil der Basisschicht auf der Seite der ersten Hauptoberfläche aufweisend, eine zweite Gate-Elektrode, die von der ersten Gate-Elektrode isoliert ist, vorgesehen auf der inneren Wand auf der Seite der zweiten Hauptoberfläche mit der Gate-Isolierungsschicht zwischen ihnen eingebettet, und ein Endteil näher an der ersten Hauptoberfläche als ein Endteil der Basisschicht auf der Seite der zweiten Hauptoberfläche aufweisend, eine Emitterelektrode, die auf der ersten Hauptoberfläche vorgesehen ist, eine Kollektorelektrode, die auf der zweiten Hauptoberfläche vorgesehen ist, und eine Steuereinheit auf, wobei in einem Fall, in welchem die Steuereinheit eine positive Gate-Spannung an eine erste der ersten Gate-Elektrode und der zweiten Gate-Elektrode anlegt und ein Strom von der Kollektorelektrode zu der Emitterelektrode fließt, die Steuereinheit eine positive Gate-Spannung an eine zweite der ersten Gate-Elektrode und der zweiten Gate-Elektrode anlegt, und in einem Fall, in welchem die Steuereinheit eine positive Gate-Spannung an die erste anlegt und ein Strom von der Emitterelektrode zu der Kollektorelektrode fließt, die Steuereinheit eine Spannung gleich oder geringer als eine Referenzspannung an die zweite anlegt.
  • Es ist möglich, eine Steuerung eines Anlegens einer Spannung in der Halbleitervorrichtung zu ermöglichen.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Offenbarung werden aus der nachfolgenden detaillierten Beschreibung der vorliegenden Offenbarung ersichtlicher, wenn sie im Zusammenhang mit den begleitenden Zeichnungen gesehen wird.
  • Figurenliste
    • 1 ist eine Schnittansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform darstellt;
    • 2 ist ein Schaltungsdiagramm, das ein Verbindungsbeispiel eines Halbleiterelements gemäß der ersten bevorzugten Ausführungsform darstellt;
    • 3 ist ein Zeitdiagramm, das einen Betrieb der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform darstellt;
    • 4 und 5 sind jeweils ein Zeitdiagramm, das einen Betrieb einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform darstellt;
    • 6 und 7 sind jeweils eine Schnittansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform darstellt;
    • 8 und 9 sind jeweils eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform darstellt;
    • 10 und 11 sind jeweils eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform darstellt;
    • 12 und 13 sind jeweils eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführungsform darstellt;
    • 14 und 15 sind jeweils eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer siebten bevorzugten Ausführungsform darstellt;
    • 16 ist eine Schnittansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer achten bevorzugten Ausführungsform darstellt;
    • 17 und 18 sind jeweils eine Schnittansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer neunten bevorzugten Ausführungsform darstellt;
    • 19 ist eine Schnittansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer zehnten bevorzugten Ausführungsform darstellt;
    • 20 ist eine Schnittansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer elften bevorzugten Ausführungsform darstellt;
    • 21 ist eine Schnittansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer zwölften bevorzugten Ausführungsform darstellt;
    • 22 ist eine Schnittansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer dreizehnten bevorzugten Ausführungsform darstellt;
    • 23 ist eine Schnittansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer vierzehnten bevorzugten Ausführungsform darstellt;
    • 24 ist eine Schnittansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer fünfzehnten bevorzugten Ausführungsform darstellt.
  • Beschreibung der bevorzugten Ausführungsformen
  • Nachfolgend wird eine bevorzugte Ausführungsform mit Bezug auf die beigefügten Zeichnungen beschrieben. Merkmale, die in den nachfolgenden bevorzugten Ausführungsformen beschrieben werden, sind Beispiele, und alle Merkmale sind nicht notwendigerweise essenziell. Weiter werden in der nachfolgenden Beschreibung ähnliche Bestandselemente in einer Mehrzahl von bevorzugten Ausführungsformen durch das gleiche oder ähnliche Bezugszeichen gekennzeichnet, und ein unterschiedliches Bestandselement wird hauptsächlich beschrieben. Weiter müssen in der nachfolgenden Beschreibung bestimmte Positionen und Richtungen wie „ober“, „unter“, „links“, „rechts“, „vorder“ oder „hinter“ nicht notwendigerweise mit tatsächlichen Positionen und Richtungen in der Praxis übereinstimmen. Weiter bedeutet, dass ein bestimmtes Teil eine höhere Konzentration aufweist als ein anderes Teil zum Beispiel, dass ein Mittelwert von Konzentrationen des bestimmten Teils höher ist als ein Mittelwert von Konzentrationen des anderen Teils. Umgekehrt bedeutet, dass ein bestimmtes Teil eine geringere Konzentration aufweist als ein anderes Teil zum Beispiel, dass ein Mittelwert von Konzentrationen des bestimmten Teils geringer ist als ein Mittelwert von Konzentrationen des anderen Teils. Weiter ist in der nachfolgenden Beschreibung ein erster Leitfähigkeitstyp ein n-Typ, und ein zweiter Leitfähigkeitstyp ist ein p-Typ, aber der erste Leitfähigkeitstyp kann ein p-Typ sein, und der zweite Leitfähigkeitstyp kann ein n-Typ sein.
  • <Erste bevorzugte Ausführungsform>
  • 1 ist eine Schnittansicht, die eine Konfiguration eines Halbleiterelements darstellt, das in einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform enthalten ist. Nachfolgend wird ein Fall, in welchem das Halbleiterelement ein RC-IGBT ist, als ein Beispiel beschrieben.
  • Das Halbleiterelement von 1 weist ein Halbleitersubstrat 50 auf. Das Halbleitersubstrat 50 weist eine erste Hauptoberfläche 50a und eine zweiten Hauptoberfläche 50b auf der gegenüberliegenden Seite zu der ersten Hauptoberfläche 50a auf. Das Halbleitersubstrat 50 weist eine Driftschicht 1 eines ersten Leitfähigkeitstyps, eine Ladungsträgerakkumulationsschicht 2 des ersten Leitfähigkeitstyps, eine Basisschicht 15 eines zweiten Leitfähigkeitstyps, eine Emitterschicht 13 des ersten Leitfähigkeitstyps, eine Kontaktschicht 14 des zweiten Leitfähigkeitstyps, eine Pufferschicht 3 des ersten Leitfähigkeitstyps, eine Kollektorschicht 16 des zweiten Leitfähigkeitstyps und eine Kathodenschicht 26 des ersten Leitfähigkeitstyps auf.
  • Die Driftschicht 1 ist zwischen der ersten Hauptoberfläche 50a und der zweiten Hauptoberfläche 50b vorgesehen. Die Ladungsträgerakkumulationsschicht 2 ist auf der Seite der ersten Hauptoberfläche 50a der Driftschicht 1 vorgesehen. Zum Beispiel ist eine Störstellenkonzentration des ersten Leitfähigkeitstyps der Ladungsträgerakkumulationsschicht 2 höher als eine Störstellenkonzentration des ersten Leitfähigkeitstyps der Driftschicht 1.
  • Die Basisschicht 15 ist auf der Seite der ersten Hauptoberfläche 50a der Ladungsträgerakkumulationsschicht 2 vorgesehen. Die Emitterschicht 13 ist selektiv auf der Seite der ersten Hauptoberfläche 50a der Basisschicht 15 vorgesehen. Die Kontaktschicht 14 ist selektiv auf der Seite der ersten Hauptoberfläche 50a der Basisschicht 15 vorgesehen und grenzt an die Emitterschicht 13. Zum Beispiel ist eine Störstellenkonzentration des zweiten Leitfähigkeitstyps der Kontaktschicht 14 höher als eine Störstellenkonzentration des zweiten Leitfähigkeitstyps der Basisschicht 15. Es ist zu beachten, dass ein Teil der Kontaktschicht 14 in 1 die Basisschicht 15 sein kann.
  • Die Pufferschicht 3 ist auf der Seite der zweiten Hauptoberfläche 50b der Driftschicht 1 vorgesehen. Zum Beispiel ist eine Störstellenkonzentration des ersten Leitfähigkeitstyps der Pufferschicht 3 höher als eine Störstellenkonzentration des ersten Leitfähigkeitstyps der Driftschicht 1. Die Kollektorschicht 16 ist selektiv auf der Seite der zweiten Hauptoberfläche 50b der Pufferschicht 3 vorgesehen. Die Kathodenschicht 26 ist selektiv auf der Seite der zweiten Hauptoberfläche 50b der Pufferschicht 3 vorgesehen und grenzt an die Kollektorschicht 16. Zum Beispiel ist eine Störstellenkonzentration des ersten Leitfähigkeitstyps der Kathodenschicht 26 höher als eine Störstellenkonzentration des ersten Leitfähigkeitstyps der Pufferschicht 3.
  • Das Halbleiterelement in 1 weist eine Gate-Isolierungsschicht 11a, eine erste Gate-Elektrode 11b, eine zweite Gate-Elektrode 11c, eine Zwischenlagenisolierungsschicht 4, eine Emitterelektrode 6 und eine Kollektorelektrode 7 auf. Die Gate-Isolierungsschicht 11a, die erste Gate-Elektrode 11b und die zweite Gate-Elektrode 11c bilden einen aktiven Graben 11.
  • Die Gate-Isolierungsschicht 11a ist auf einer inneren Wand eines Grabens vorgesehen, welcher die Emitterschicht 13, die Basisschicht 15 und die Ladungsträgerakkumulationsschicht 2 von der Seite der ersten Hauptoberfläche 50a durchdringt und die Driftschicht 1 erreicht.
  • Die erste Gate-Elektrode 11b ist auf einer inneren Wand des Grabens auf der Seite der ersten Hauptoberfläche 50a mit der Gate-Isolierungsschicht 11a zwischen ihnen eingebettet vorgesehen. Die erste Gate-Elektrode 11b weist ein Endteil näher an der zweiten Hauptoberfläche 50b als ein Endteil der Basisschicht 15 auf der Seite der ersten Hauptoberfläche 50a auf.
  • Die zweite Gate-Elektrode 11c ist auf einer inneren Wand des Grabens auf der Seite der zweiten Hauptoberfläche 50b mit der Gate-Isolierungsschicht 11a zwischen ihnen eingebettet vorgesehen. Die zweite Gate-Elektrode 11c ist von der ersten Gate-Elektrode 11b zum Beispiel durch die Gate-Isolierungsschicht 11a isoliert. Die zweite Gate-Elektrode 11c weist ein Endteil näher an der ersten Hauptoberfläche 50a als ein Endteil der Basisschicht 15 auf der Seite der zweiten Hauptoberfläche 50b auf.
  • Die Zwischenlagenisolierungsschicht 4 ist auf der ersten Hauptoberfläche 50a des Halbleitersubstrats 50 vorgesehen und ist mit einem Öffnungsteil zum Exponieren der Kontaktschicht 14 versehen. Die Emitterelektrode 6 ist auf der ersten Hauptoberfläche 50a des Halbleitersubstrats 50 und der Zwischenlagenisolierungsschicht 4 vorgesehen und ist elektrisch mit der Kontaktschicht 14 in dem Öffnungsteil der Zwischenlagenisolierungsschicht 4 verbunden. Die Kollektorelektrode 7 ist auf der zweiten Hauptoberfläche 50b des Halbleitersubstrats 50 vorgesehen.
  • Eine oder mehrere Gruppen der Emitterschicht 13, der Gate-Isolierungsschicht 11a, der ersten Gate-Elektrode 11b und der zweiten Gate-Elektrode 11c sind auf der Seite der ersten Hauptoberfläche 50a vorgesehen, und sind in einem IGBT-Bereich 10 vorgesehen, der in einer Draufsicht zu der Kollektorschicht 16 korrespondiert. In dem IGBT-Bereich 10 ist ein IGBT durch die Driftschicht 1, die Emitterelektrode 6, die Kollektorelektrode 7, die Gate-Isolierungsschicht 11a, die erste Gate-Elektrode 11b, die zweite Gate-Elektrode 11c, die Emitterschicht 13, die Basisschicht 15, die Kollektorschicht 16 und dergleichen realisiert. In einem Diodenbereich 20, der in einer Draufsicht zu der Kathodenschicht 26 korrespondiert, ist eine Diode durch die Driftschicht 1, die Kollektorelektrode 7, die Kontaktschicht 14, die Basisschicht 15, die Kathodenschicht 26 und dergleichen realisiert.
  • 2 ist ein Schaltungsdiagramm, das ein Verbindungsbeispiel des Halbleiterelements von 1 darstellt. 2 stellt ein Beispiel dar, in welchem zwei RC-IBGTs, von denen jeder das Halbleiterelement von 1 ist, in einer Vollbrücke mit einer Energieversorgung Vcc verbunden sind, und ein Laststrom fließt durch eine Wicklung, welche eine Last Load ist.
  • Nachfolgend wird, um die zwei Halbleiterelemente in 1 zu unterscheiden, das Halbleiterelement auf der P-Seite als ein Halbleiterelement RCp bezeichnet, und das Halbleiterelement auf der N-Seite wird als ein Halbleiterelement RCn bezeichnet. Weiter ist ein Kollektorstrom, der durch jedes der Halbleiterelemente RCp und RCn fließt, positiv in der Richtung, in welcher der Strom von der Kollektorelektrode 7 in Richtung der Emitterelektrode 6 fließt. Ein Kollektorstrom, eine erste Gate-Elektrodenspannung und eine zweite Gate-Elektrodenspannung des Halbleiterelements RCp werden jeweils als Icp, Vgep1 und Vgep2 bezeichnet, und ein Kollektorstrom, eine erste Gate-Elektrodenspannung und eine zweite Gate-Elektrodenspannung des Halbleiterelements RCn werden jeweils als Icn, Vgen1 und Vgen2 bezeichnet.
  • Die Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform weist eine Steuereinheit 51 auf. Die Steuereinheit 51 wird zum Beispiel durch eine Stromerfassungsvorrichtung, eine zentrale Verarbeitungseinheit (CPU) und dergleichen realisiert. Die Steuereinheit 51 legt eine positive Gate-Spannung an eine erste der ersten Gate-Elektrode 11b und der zweiten Gate-Elektrode 11c an. Basierend auf der Richtung des Stroms, der zwischen der Emitterelektrode 6 und der Kollektorelektrode 7 fließt, legt die Steuereinheit 51 weiter eine positive Gate-Spannung oder eine Spannung gleich oder geringer als eine Referenzspannung an eine zweite der ersten Gate-Elektrode 11b und der zweiten Gate-Elektrode 11c an. Die Spannung gleich oder geringer als die Referenzspannung schließt hier eine negative Gate-Spannung oder eine Referenzspannung (korrespondierend zu 0 V) ein.
  • Nachfolgend wird angenommen, dass die erste der Gate-Elektroden die erste Gate-Elektrode 11b ist und die zweite die zweite Gate-Elektrode 11c ist, aber die erste kann die zweite Gate-Elektrode 11c sein und die zweite kann die erste Gate-Elektrode 11b sein. Es ist zu beachten, dass zwei Steuereinheiten 51 in 2 durch eine Steuereinheit realisiert werden können.
  • 3 ist ein Zeitdiagramm, das eine Anwendungssteuerung durch die Steuereinheit 51 gemäß der ersten bevorzugten Ausführungsform darstellt. 3 stellt ein Beispiel dar, in welchem ein Steuersignal (zum Beispiel ein PWM-Signal) an die erste Gate-Elektrode 11b der Halbleiterelemente RCn und RCp eingegeben wird, das Halbleiterelement RCn auf der N-Seite als ein IGBT arbeitet und das Halbleiterelement RCp auf der P-Seite als eine Diode arbeitet.
  • Die Steuereinheit 51 gibt zu unterschiedlichen Zeiten eine positive Gate-Steuersignalspannung, welche eine positive Gate-Spannung ist, an die erste Gate-Elektrode 11b der Halbleiterelemente RCp und RCn ein, wie Vgep1 und Vgen1. Es ist zu beachten, dass als Vgen1 und Vgep1 eine Verzögerung einer Ruhezeit t1 zwischen dem Halbleiterelement RCp und dem Halbleiterelement RCn bezüglich der Eingabe der positiven Gate-Steuersignalspannung vorgesehen sein kann.
  • In dem Halbleiterelement RCn auf der N-Seite gibt, wenn die positive Gate-Steuersignalspannung an die erste Gate-Elektrode 11b eingegeben wird und der Kollektorstrom in der positiven Richtung ist (das heißt, Icn > 0), die Steuereinheit 51 die positive Gate-Steuersignalspannung an die zweite Gate-Elektrode 11c wie in Vgen2 ein. Durch eine solche Steuerung wird eine Invertierungsschicht des ersten Leitfähigkeitstyps auf der Basisschicht 15 angrenzend an die erste Gate-Elektrode 11b und die zweite Gate-Elektrode 11c ausgebildet, und die Emitterschicht 13 wird elektrisch mit der Ladungsträgerakkumulationsschicht 2 und der Driftschicht 1 verbunden, sodass das Halbleiterelement RCn auf der N-Seite als ein IGBT arbeitet. Wie in Vgen1 und Vgen2 kann eine Verzögerung einer Zeit t2 zwischen einer Eingabe der positiven Gate-Steuersignalspannung an die zweite Gate-Elektrode 11c und einer Eingabe der positiven Gate-Steuersignalspannung an die erste Gate-Elektrode 11b vorgesehen sein.
  • In dem Halbleiterelement RCp auf der P-Seite gibt, wenn die positive Gate-Steuersignalspannung an die erste Gate-Elektrode 11b eingegeben wird und der Kollektorstrom in der negativen Richtung ist (das heißt, Icp < 0), die Steuereinheit 51 eine Spannung gleich oder geringer als die Referenzspannung an die zweite Gate-Elektrode 11c als Vgep2 ein. Durch eine solche Steuerung wird die Inversionsschicht des ersten Leitfähigkeitstyps auf der Basisschicht 15 angrenzend an die zweite Gate-Elektrode 11c nicht ausgebildet, und die Emitterschicht 13 wird nicht elektrisch mit der Ladungsträgerakkumulationsschicht 2 und der Driftschicht 1 verbunden, sodass das Halbleiterelement RCp auf der P-Seite als eine Diode arbeitet. Es ist zu beachten, dass, da Ladungsträger, die von der Kathodenschicht 26 bereitgestellt werden, in der Driftschicht 1 akkumuliert werden, aufgrund einer solchen elektrischen Nicht-Leitung eine Ein-Spannung VF einer Diode reduziert werden kann.
  • Obwohl nicht dargestellt, gibt bezüglich des Halbleiterelements RCn auf der N-Seite, wenn die positive Gate-Steuersignalspannung an die erste Gate-Elektrode 11b eingegeben wird und der Kollektorstrom in der negativen Richtung ist (das heißt, Icn < 0), die Steuereinheit 51 eine Spannung gleich oder geringer als die Referenzspannung an die zweite Gate-Elektrode 11c ein. Aus diesem Grund arbeitet zu dieser Zeit das Halbleiterelement RCn auf der N-Seite als eine Diode. Bezüglich des Halbleiterelements RCp auf der P-Seite gibt, wenn die positive Gate-Steuersignalspannung an die erste Gate-Elektrode 11b eingegeben wird und der Kollektorstrom in der positiven Richtung ist (das heißt, Icp > 0), die Steuereinheit 51 die positive Gate-Steuersignalspannung an die zweite Gate-Elektrode 11c ein. Aus diesem Grund arbeitet zu dieser Zeit das Halbleiterelement RCp auf der P-Seite als ein IGBT.
  • <Zusammenfassung der ersten bevorzugten Ausführungsform>
  • In der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform legt, wenn die Steuereinheit 51 eine positive Gate-Spannung an die erste Gate-Elektrode 11b anlegt und ein Strom von der Kollektorelektrode 7 zu der Emitterelektrode 6 fließt, die Steuereinheit 51 eine positive Gate-Spannung an die zweite Gate-Elektrode 11c an. Im Gegensatz dazu legt, wenn die Steuereinheit 51 eine positive Gate-Spannung an die erste Gate-Elektrode 11b anlegt und ein Strom von der Emitterelektrode 6 zu der Kollektorelektrode 7 fließt, die Steuereinheit 51 eine Spannung gleich oder geringer als die Referenzspannung an die zweite Gate-Elektrode 11c an.
  • Gemäß einer solchen Konfiguration wird die Spannung, die an die zweite Gate-Elektrode 11c eingegeben wird, einzig nur durch die Spannung, die an die erste Gate-Elektrode 11b eingegeben wird, und ob der Kollektorstrom positiv oder negativ ist, bestimmt. Aus diesem Grund ist es nicht notwendig, das Anlegen der Spannung auf der Basis einer Erholungszeit einer Diode oder einer Ladungsträgerlebensdauer zu steuern, und somit ist es möglich, die Steuerung des Anlegens der Spannung in der Halbleitervorrichtung zu erleichtern. Weiter werden, wenn das Halbleiterelement als eine Diode arbeitet, Ladungsträger, die von der Kathodenschicht 26 bereitgestellt werden, in der Driftschicht 1 akkumuliert, sodass eine Ein-Spannung VF der Diode reduziert werden kann.
  • <Zweite Ausführungsform>
  • 4 ist ein Zeitdiagramm, das eine Anwendungssteuerung der Steuereinheit 51 gemäß einer zweiten bevorzugten Ausführungsform darstellt. Die Steuereinheit 51 gemäß der zweiten bevorzugten Ausführungsform führt eine Anwendungssteuerung ähnlich zu derjenigen der Steuereinheit 51 gemäß der ersten bevorzugten Ausführungsform aus. Die Steuereinheit 51 gemäß der zweiten bevorzugten Ausführungsform legt jedoch eine positive Gate-Spannung sowohl an die erste Gate-Elektrode 11b als auch an die zweite Gate-Elektrode 11c an, bevor die Spannung, die an die ersten Gate-Elektrode 11b angelegt wird, von einer positiven Gate-Spannung zu einer Spannung gleich oder geringer als die Referenzspannung umgeschaltet wird, unabhängig davon, ob der Kollektorstrom positiv oder negativ ist.
  • In dem Beispiel von 4 wird eine positive Gate-Steuersignalspannung an die erste Gate-Elektrode 11b und die zweite Gate-Elektrode 11c des Halbleiterelements RCp auf der P-Seite in einem bestimmten Zeitabschnitt t3 vor einer Erholung des Halbleiterelements RCp auf der P-Seite eingegeben, so wie Vgep1 und Vgep2. Als eine Folge wird während des bestimmten Zeitabschnitts t3 eine Inversionsschicht des ersten Leitfähigkeitstyps auf der Basisschicht 15 angrenzend an die erste Gate-Elektrode 11b und die zweite Gate-Elektrode 11c des Halbleiterelements RCp auf der P-Seite ausgebildet, und die Emitterschicht 13, die Ladungsträgerakkumulationsschicht 2 und die Driftschicht 1 leiten elektrisch.
  • Gemäß der Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform, welche eine solche Steuerung ausführt, können Ladungsträger in der Driftschicht 1 zu der Emitterelektrode 6 entladen werden, sodass ein Erholungsverlust reduziert werden kann. Da sich der Erholungsverlust und die Ein-Spannung VF in einem Ausgleichsverhältnis befinden steigt die Ein-Spannung VF des Halbleiterelements RCp auf der P-Seite in dem bestimmten Zeitabschnitt t3. Gemäß der zweiten bevorzugten Ausführungsform kann das Ausgleichsverhältnis durch ein Einstellen des bestimmten Zeitabschnitts t3 justiert werden.
  • 5 ist ein Zeitdiagramm, das eine andere Anwendungssteuerung der Steuereinheit 51 gemäß der zweiten bevorzugten Ausführungsform darstellt. In dem Beispiel von 5 wird eine positive Gate-Steuersignalspannung an die zweite Gate-Elektrode 11c von dem bestimmten Zeitabschnitt t3 bis zu einem bestimmten Zeitabschnitt 4 angelegt, nachdem eine Spannung gleich oder geringer als die Referenzspannung an die erste Gate-Elektrode 11b angelegt wird. Durch eine solche Steuerung kann ein Erholungsverlust verglichen mit demjenigen in der Anwendungssteuerung von 4 reduziert werden. Hier wird während des bestimmten Zeitabschnitts t4 eine Inversionsschicht des ersten Leitfähigkeitstyps auf der Basisschicht 15 angrenzend an die erste Gate-Elektrode 11b des Halbleiterelements RCp auf der P-Seite nicht ausgebildet, und die Emitterschicht 13, die Ladungsträgerakkumulationsschicht 2 und die Driftschicht 1 leiten nicht elektrisch. Aus diesem Grund ist es möglich, ein Auftreten eines Kurzschlusses zwischen dem Halbleiterelement RCp auf der P-Seite und dem Halbleiterelement RCn auf der N-Seite zu unterbinden.
  • <Dritte bevorzugte Ausführungsform>
  • 6 ist eine Schnittansicht, die eine Konfiguration eines Halbleiterelements darstellt, das in einer Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform enthalten ist. In der dritten bevorzugten Ausführungsform ist eine Mehrzahl von Gruppen der Emitterschicht 13, der Gate-Isolierungsschicht 11a, der ersten Gate-Elektrode 11b und der zweiten Gate-Elektrode 11c auf der Seite der ersten Hauptoberfläche 50a des Halbleitersubstrats 50 vorgesehen. Das heißt, eine Mehrzahl von IGBT-Zellen A ist auf der Seite der ersten Hauptoberfläche 50a des Halbleitersubstrats 50 vorgesehen. Gemäß einer solchen Konfiguration ist es, da es möglich ist, einen Bereich zu vergrößern, welcher mit einem IGBT arbeitet, möglich eine Kanaldichte zu erhöhen und einen Sättigungsstrom zu erhöhen. Die Mehrzahl von IGBT-Zellen A kann auf der gesamten ersten Hauptoberfläche 50a des Halbleitersubstrats 50 vorgesehen sein.
  • In der dritten bevorzugten Ausführungsform ist eine Breite W1 des IGBT-Bereichs 10 größer als 2,1-mal ein Abstand T1 zwischen dem Graben des aktiven Grabens 11 und der zweiten Hauptoberfläche 50b.
  • Wenn das Halbleiterelement durch Eingabe einer positiven Gate-Steuersignalspannung an die erste Gate-Elektrode 11b und die zweite Gate-Elektrode 11c als ein IGBT arbeitet, fließen Ladungsträger, die von der Emitterschicht 13 injiziert werden, durch eine Inversionsschicht angrenzend an den aktiven Graben 11 in die Driftschicht 1. Ein Teil der Ladungsträger, welche einfließen, wird in der Driftschicht 1 akkumuliert, aber ein Teil der anderen Ladungsträger wird von der Kathodenschicht 26 abgeführt. Wenn die Anzahl von Ladungsträgern, die von der Kathodenschicht 26 abgeführt werden, groß ist, steigt der Widerstand der Driftschicht 1 und ein Snapback kann auftreten. Deshalb muss die Breite W1 des IGBT-Bereichs 10 gleich oder mehr sein als ein bestimmter Wert, sodass Ladungsträger ausreichend in der Driftschicht 1 akkumuliert werden.
  • 7 ist eine Schnittansicht zum Erklären der Breite W1, welche geeignet ist. Hier wird angenommen, dass die Breite des aktiven Grabens 11 ignoriert wird, und es wird angenommen, dass sich Ladungsträger 45° von einem unteren Teil eines aktiven Grabens 11 in Richtung der Kollektorelektrode 7 ausbreiten. Wie vorstehend angenommen, ist eine Breite, um welche sich der Ladungsträger auf der Seite der zweiten Hauptoberfläche 50b ausbreitet, 2 × T1. Wenn die Breite W1 2,1-mal oder mehr der Abstand T1 ist, können im Wesentlichen alle die Ladungsträger, die von mindestens einem aktiven Graben 11 geliefert werden, in der Driftschicht 1 akkumuliert werden. Gemäß der dritten bevorzugten Ausführungsform ist es, da die Breite W1 größer ist als 2,1-mal der Abstand T1, möglich, ein Snapback zu unterbinden, wenn das Halbleiterelement als ein IGBT arbeitet.
  • <Vierte bevorzugte Ausführungsform>
  • 8 und 9 sind Draufsichten, die eine Konfiguration eines Halbleiterelements darstellen, das in einer Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform enthalten ist. In der vierten bevorzugten Ausführungsform sind in einer Draufsicht der IGBT-Bereich 10, der Diodenbereich 20, ein Kontaktstellenbereich 40, der diese Bereiche ausschließt, und ein Terminierungsbereich 30, der den IGBT-Bereich 10, den Diodenbereich 20 und den Kontaktstellenbereich 40 umgibt, auf dem Halbleitersubstrat 50 vorgesehen. Weiter ist eine Kontaktstelle 41 in dem Kontaktstellenbereich 40 vorgesehen.
  • Der Diodenbereich 20 weist in einer Draufsicht eine viereckige Form auf. Die Diodenbereiche 20, die eine viereckige Form aufweisen, können in einer Streifenform vorgesehen sein, wie in 8 dargestellt, oder können in einer Inselform vorgesehen sein, wie in 9 dargestellt. Gemäß der vorliegenden vierten bevorzugten Ausführungsform kann, wenn eine Chip-Außenform ein Viereck ist, der Diodenbereich 20 gemäß der Chip-Außenform vorgesehen sein. Auf diese Weise kann, da die Breite W1 des IGBT-Bereich 10 gleichförmig ausgelegt werden kann, eine Stromvariation in dem Chip, wenn das Halbleiterelement als ein IGBT arbeitet, reduziert werden.
  • <Fünfte bevorzugte Ausführungsform>
  • 10 und 11 sind Draufsichten, die eine Konfiguration eines Halbleiterelements darstellen, das in einer Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform enthalten ist. In der fünften bevorzugten Ausführungsform sind wie in der vierten bevorzugten Ausführungsform in einer Draufsicht der IGBT-Bereich 10, der Diodenbereich 20, der Terminierungsbereich 30 und der Kontaktstellenbereich 40 auf dem Halbleitersubstrat 50 vorgesehen. In der vorliegenden fünften bevorzugten Ausführungsform weist der Diodenbereich 20 in einer Draufsicht eine Kreisform auf. Gemäß der vorliegenden fünften bevorzugten Ausführungsform kann, wie vorstehend beschrieben, eine Stromkonzentration an einem Endteil des Diodenbereichs 20 unterbunden werden. Das gleiche gilt für eine Konfiguration, in welcher der Diodenbereich 20 in einer Draufsicht eine Polygonform eines Fünfecks oder mehr aufweist.
  • <Sechste bevorzugte Ausführungsform>
  • 12 und 13 sind Draufsichten, die eine Konfiguration eines Halbleiterelements darstellen, das in einer Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführungsform enthalten ist. In der vorliegenden sechsten bevorzugten Ausführungsform ist mindestens ein Teil des IGBT-Bereichs 10 in einer Draufsicht durch den Diodenbereich 20 umgeben. Mindestens ein Teil des IGBT-Bereichs 10 kann durch den einzelnen Diodenbereich 20 umgeben sein, wie in 12 dargestellt, oder kann durch den doppelten Diodenbereich 20 umgeben sein, wie in 13 dargestellt.
  • Hier kann Wärme, die generiert wird, wenn das Halbleiterelement als ein IGBT arbeitet, von einer Grenze zwischen dem IGBT-Bereich 10 und dem Diodenbereich 20 an den Diodenbereich 20 freigesetzt werden. Im Gegensatz dazu kann Wärme, die generiert wird, wenn das Halbleiterelement als eine Diode arbeitet, von der Grenze zu dem IGBT-Bereich 10 freigesetzt werden. Gemäß der sechsten bevorzugten Ausführungsform kann, da eine Länge einer Grenzlinie zwischen dem IGBT-Bereich 10 und dem Diodenbereich 20 groß ausgelegt werden kann, die Wärmeableitungseigenschaft, wie vorstehend beschrieben, verbessert werden.
  • <Siebte bevorzugte Ausführungsform>
  • 14 und 15 sind Draufsichten, die eine Konfiguration eines Halbleiterelements darstellen, das in einer Halbleitervorrichtung gemäß einer siebten bevorzugten Ausführungsform enthalten ist. In der vorliegenden siebten bevorzugten Ausführungsform weist mindestens ein Teil des IGBT-Bereichs 10 zum Beispiel eine Form auf, die sich radial von der Mitte des Chips in Richtung eines äußeren Umfangs erstreckt. Wie in 14 dargestellt, kann der IGBT-Bereich 10 in einer Draufsicht ein viereckiges Teil, das an der Mitte des Chips vorgesehen ist, und ein Teil, das eine Form aufweist, die sich radial von dem viereckigen Teil in Richtung des äußeren Umfangs erstreckt, aufweisen. Wie in 15 dargestellt, kann der IGBT-Bereich 10 in einer Draufsicht ein Teil, das eine Kante einer viereckigen Form entlang des äußeren Umfangs des Chips aufweist, und ein Teil, das eine Form aufweist, die sich radial von der Mitte des Chips in Richtung des äußeren Umfangs erstreckt, aufweisen.
  • Gemäß der siebten bevorzugten Ausführungsform kann ähnlich zu der sechsten bevorzugten Ausführungsform die Länge der Grenzlinie zwischen dem IGBT-Bereich 10 und dem Diodenbereich 20 groß ausgelegt werden, sodass die Wärmeableitungseigenschaft verbessert werden kann.
  • <Achte bevorzugte Ausführungsform>
  • 16 ist eine Schnittansicht, die eine Konfiguration eines Halbleiterelements darstellt, das in einer Halbleitervorrichtung gemäß einer achten bevorzugten Ausführungsform enthalten ist. In der achten bevorzugten Ausführungsform ist eine Mehrzahl von Gruppen der Emitterschicht 13, der Gate-Isolierungsschicht 11a, der ersten Gate-Elektrode 11b und der zweiten Gate-Elektrode 11c auf der Seite der ersten Hauptoberfläche 50a des Halbleitersubstrats 50 vorgesehen, und die Mehrzahl von IGBT-Zellen A ist in dem IGBT-Bereich 10 in einer Draufsicht vorgesehen.
  • Weiter weist in der achten bevorzugten Ausführungsform der IGBT-Bereich 10 einen Haupt-IGBT-Bereich 10a, welcher ein erster IGBT-Bereich ist, und einen Sensor-IGBT-Bereich 10b, welcher ein zweiter IGBT-Bereich ist, auf. Der Sensor-IGBT-Bereich 10b grenzt an den Haupt-IGBT-Bereich 10a an und weist eine Fläche kleiner als diejenige des Haupt-IGBT-Bereichs 10a auf. Der Sensor-IGBT-Bereich 10b ist mit einer Konfiguration ähnlich einer Konfiguration versehen, die in dem Haupt-IGBT-Bereich 10a vorgesehen ist, und ist mit einem IGBT zum Erfassen eines Stroms versehen, der durch den IGBT in dem Haupt-IGBT-Bereich 10a fließt.
  • In der achten bevorzugten Ausführungsform weist der Diodenbereich 20 einen Haupt-Diodenbereich 20a, welcher ein erster Diodenbereich ist, und einen Sensor-Diodenbereich 20b, welcher ein zweiter Diodenbereich ist, auf. Der Sensor-Diodenbereich 20b weist eine Fläche kleiner als diejenige des Haupt-Diodenbereichs 20a auf. Der Sensor-Diodenbereich 20b ist mit einer Konfiguration ähnlich einer Konfiguration versehen, die in dem Haupt-Diodenbereich 20a vorgesehen ist, und ist mit einer Diode zum Erfassen eines Stroms versehen, der durch eine Diode des Haupt-Diodenbereichs 20a fließt.
  • Die Emitterelektrode 6 weist eine Haupt-Emitterelektrode 6a, welche eine erste Emitterelektrode ist, und eine Sensor-Emitterelektrode 6b, welche eine zweite Emitterelektrode ist, auf. Die Haupt-Emitterelektrode 6a ist in dem Haupt-IGBT-Bereich 10a und dem Haupt-Diodenbereich 20a vorgesehen. Die Sensor-Emitterelektrode 6b ist in dem Sensor-IGBT-Bereich 10b und dem Sensor-Diodenbereich 20b vorgesehen und ist von der Haupt-Emitterelektrode 6a getrennt.
  • Gemäß der vorliegenden achten bevorzugten Ausführungsform kann der Sensor-IGBT-Bereich 10b einen Kollektorstrom in einer positiven Richtung, der durch den Haupt-IGBT-Bereich 10 a fließt, erfassen, und der Sensor-Diodenbereich 20b kann einen Kollektorstrom in einer negativen Richtung, der durch den Haupt-Diodenbereich 20a fließt, erfassen. Weiter kann, da der Sensor-IGBT-Bereich 10b und der Haupt-IGBT-Bereich 10a angrenzend aneinander sind, eine Breite der effektiven Kollektorschicht 16 auf der Seite der zweiten Hauptoberfläche 50b des Sensor-IGBT-Bereichs 10b vergrößert werden, und als eine Folge kann ein Snapback unterbunden werden.
  • <Neunte bevorzugte Ausführungsform>
  • 17 und 18 sind Schnittansichten, die eine Konfiguration eines Halbleiterelements darstellen, das in einer Halbleitervorrichtung gemäß einer neunten bevorzugten Ausführungsform enthalten ist. Das Halbleitersubstrat 50 des Halbleiterelements gemäß der vorliegenden neunten bevorzugten Ausführungsform ist in einer Draufsicht mit dem Kontaktstellenbereich 40, der den IGBT-Bereich 10 und den Diodenbereich 20 ausschließt, versehen, wie in der vierten bevorzugten Ausführungsform. In dem Kontaktstellenbereich 40 ist ein erste Gate-Kontaktstelle 41a vorgesehen, welche eine in 17 dargestellte Gate-Kontaktstelle ist, und eine zweite Gate-Kontaktstelle 41b, welche eine in 18 dargestellte Gate-Kontaktstelle ist, ist vorgesehen.
  • Wie in 17 dargestellt, sind die erste Gate-Elektrode 11b und die erste Gate-Kontaktstelle 41a durch eine erste Gate-Verdrahtung 46a und einen ersten eingebauten Gate-Widerstand 45a, welcher ein eingebauter Gate-Widerstand ist, der mit der Zwischenlagenisolierungsschicht 4 bedeckt ist, elektrisch verbunden. Ähnlich sind, wie in 18 dargestellt, die zweite Gate-Elektrode 11c und die zweite Gate-Kontaktstelle 41b durch eine zweite Gate-Verdrahtung 46b und einen zweiten eingebauten Gate-Widerstand 45b, welcher ein eingebauter Gate-Widerstand ist, der mit der Zwischenlagenisolierungsschicht 4 bedeckt ist, elektrisch verbunden.
  • Gemäß der vorliegenden neunten bevorzugten Ausführungsform ist es möglich, einen externen Gate-Widerstand zu reduzieren. In 17 und 18 sind der erste eingebaute Gate-Widerstand 45a und der zweite eingebaute Gate-Widerstand 45b auf dem Halbleitersubstrat 50 vorgesehen, aber können in dem Halbleitersubstrat 50 eingebettet sein. Weiter ist es nicht notwendig, sowohl die Konfiguration von 17 als auch die Konfiguration von 18 vorzusehen, und eine der Konfiguration von 17 und der Konfiguration von 18 braucht nicht vorgesehen zu sein.
  • <Zehnte bevorzugte Ausführungsform>
  • 19 ist eine Schnittansicht, die eine Konfiguration eines Halbleiterelements darstellt, das in einer Halbleitervorrichtung gemäß einer zehnten bevorzugten Ausführungsform enthalten ist. In der vorliegenden zehnten bevorzugten Ausführungsform ist eine Länge (= L1) der ersten Gate-Elektrode 11b kürzer als eine Länge (= L5 - L2) der zweiten Gate-Elektrode 11c in einer Dickenrichtung des Halleitersubstrats 50.
  • In dem Beispiel von 19 ist L1 kürzer als eine Länge (= L2) von der ersten Hauptoberfläche 50a zu einem Endteil der zweiten Gate-Elektrode 11c auf der Seite der ersten Hauptoberfläche 50a. L2 ist kürzer als eine Länge (= L3) von der ersten Hauptoberfläche 50a zu einem Endteil der Basisschicht 15 auf der Seite der zweiten Hauptoberfläche 50b. L3 ist kürzer als eine Länge (= L4) von der ersten Hauptoberfläche 50a zu einem Endteil der Ladungsträgerakkumulationsschicht 2 auf der Seite der zweiten Hauptoberfläche 50b. L4 ist kürzer als eine Länge (= L5) von der ersten Hauptoberfläche 50a zu einem Endteil der zweiten Gate-Elektrode 11c auf der Seite der zweiten Hauptoberfläche 50b. Durch ein Festlegen von L1 < L2 < L3 wird der in der ersten bevorzugten Ausführungsform beschriebene Betrieb möglich. Weiter kann durch ein Festlegen von L4 < L5 eine Spannungsfestigkeit verbessert werden.
  • Es ist zu beachten, dass, je kürzer L1 ist und je länger L5 ist, desto dicker die Ladungsträgerakkumulationsschicht 2 sein kann. Deshalb kann durch ein Festlegen von L1 < L5 - L2 die Ladungsträgerakkumulationsschicht 2 dick ausgelegt werden, sodass eine Ein-Spannung VCEsat eines IGBTs reduziert werden kann.
  • <Elfte bevorzugte Ausführungsform>
  • 20 ist eine Schnittansicht, die eine Konfiguration eines Halbleiterelements darstellt, das in einer Halbleitervorrichtung gemäß einer elften bevorzugten Ausführungsform enthalten ist. In der vorliegenden elften bevorzugten Ausführungsform ist ein Endteil der ersten Gate-Elektrode 11b auf der Seite der zweiten Hauptoberfläche 50b näher an der zweiten Hauptoberfläche 50b als das Endteil der zweiten Gate-Elektrode 11c auf der Seite der ersten Hauptoberfläche 50a. Das heißt, L1 > L2 gilt zwischen L1 und L2 in 20. Hier sind das Endteil der ersten Gate-Elektrode 11b auf der Seite der zweiten Hauptoberfläche 50b und das Endteil der zweiten Gate-Elektrode 11c auf der Seite der ersten Hauptoberfläche 50a näher an der zweiten Hauptoberfläche 50b als das Endteil der Basisschicht 15 auf der Seite der ersten Hauptoberfläche 50a, und sind näher an der ersten Hauptoberfläche 50a als das Endteil der Basisschicht 15 auf der Seite der zweiten Hauptoberfläche 50b.
  • Gemäß der vorliegenden elften bevorzugten Ausführungsform, wie vorstehend beschrieben, überlappen die erste Gate-Elektrode 11b und die zweite Gate-Elektrode 11c in der Dickenrichtung des Halbleitersubstrats 50. Aus diesem Grund kann die Inversionsschicht, die auf der Basisschicht 15 angrenzend an die erste Gate-Elektrode 11b und die zweite Gate-Elektrode 11c ausgebildet wird, stabilisiert werden.
  • <Zwölfte bevorzugte Ausführungsform>
  • 21 ist eine Schnittansicht, die eine Konfiguration eines Halbleiterelements darstellt, das in einer Halbleitervorrichtung gemäß einer zwölften bevorzugten Ausführungsform enthalten ist. Das Halbleiterelement von 21 weist eine Isolierungsschicht 12a, eine erste Elektrode 12b und eine zweite Elektrode 12c, die jeweils zu der Gate-Isolierungsschicht 11a, der ersten Gate-Elektrode 11b und der zweiten Gate-Elektrode 11c korrespondieren, zusätzlich zu den Bestandselementen des Halbleiterelements von 1 auf. Außer dass die erste Elektrode 12b und die zweite Elektrode 12c elektrisch mit der Emitterelektrode 6 verbunden sind, sind die Isolierungsschicht 12a, die erste Elektrode 12b und die zweite Elektrode 12c im Wesentlichen jeweils die gleichen wie die Gate-Isolierungsschicht 11a, die erste Gate-Elektrode 11b und die zweite Gate-Elektrode 11c. Aufgrund des Unterschieds in einer Verbindung bilden, während die Gate-Isolierungsschicht 11a, die erste Gate-Elektrode 11b und die zweite Gate-Elektrode 11c den aktiven Graben 11 bilden, die Isolierungsschicht 12a, die erste Elektrode 12b und die zweite Elektrode 12c einen Dummy-Graben 12.
  • Das Halbleitersubstrat 50 in 21 weist eine Dummy-Mesa 18 auf, die zu einer aktiven Mesa 17 korrespondiert, die die Ladungsträgerakkumulationsschicht 2, die Basisschicht 15, die Emitterschicht 13 und die Kontaktschicht 14 umfasst. Es ist zu beachten, dass die aktive Mesa 17 in dem Konzept einer ersten gestapelten Struktur enthalten ist, und die Dummy-Mesa 18 in dem Konzept einer zweiten gestapelten Struktur enthalten ist.
  • Die aktive Mesa 17 grenzt an den aktiven Graben 11, der die Gate-Isolierungsschicht 11a umfasst, während die Dummy-Mesa 18 an den Dummy-Graben 12 grenzt, der die Isolierungsschicht 12a umfasst. Bis auf diesen Punkt ist die Dummy-Mesa 18 im Wesentlichen die gleiche wie die aktive Mesa 17. Wie in 21 dargestellt, kann die Dummy-Mesa 18 über das Öffnungsteil, das in der Zwischenlagenisolierungsschicht 4 vorgesehen ist, mit der Emitterelektrode 6 verbunden sein. Obwohl nicht dargestellt, kann die Konfiguration so sein, dass das Öffnungsteil nicht in der Zwischenlagenisolierungsschicht 4 vorgesehen ist, und das Potential der Dummy-Mesa 18 potentialfrei ist.
  • Gemäß der vorliegenden zwölften bevorzugten Ausführungsform, wie vorstehend beschrieben, kann die Kapazität durch den Dummy-Graben 12 reduziert werden. Weiter sind in der vorliegenden zwölften bevorzugten Ausführungsform in der aktiven Mesa 17 und der Dummy-Mesa 18 Diffusionsschichten, wie die Ladungsträgerakkumulationsschicht 2, die Basisschicht 15, die Emitterschicht 13 und die Kontaktschicht 14 im Wesentlichen gleich. Aus diesem Grund können der aktive Graben 11 und der Dummy-Graben 12 auf unterschiedliche Weise ausgebildet werden, abhängig davon, ob das Verbindungsziel der ersten Gate-Elektrode 11b und der zweiten Gate-Elektrode 11c zu der Emitterelektrode 6 geändert wird oder nicht. Weiter kann, da sie zum Beispiel nur durch Ändern einer Kontaktstruktur auf unterschiedliche Weise ausgebildet werden können, eine Produktivität verbessert werden.
  • <Dreizehnte bevorzugte Ausführungsform>
  • 22 ist eine Schnittansicht, die eine Konfiguration eines Halbleiterelements darstellt, das in einer Halbleitervorrichtung gemäß einer dreizehnten bevorzugten Ausführungsform enthalten ist. Das Halbleiterelement von 22 weist eine Isolierungsschicht 19a, eine erste Elektrode 19b und eine zweite Elektrode 19c, die jeweils zu der Gate-Isolierungsschicht 11a, der ersten Gate-Elektrode 11b und der zweiten Gate-Elektrode 11c korrespondieren, zusätzlich zu den Bestandselementen des Halbleiterelements von 1 auf. Eine erste der ersten Elektrode 19b und der zweiten Elektrode 19c ist elektrisch mit der Emitterelektrode 6 verbunden, und eine zweite der ersten Elektrode 19b und der zweiten Elektrode 19c ist elektrisch mit der ersten Gate-Elektrode 11b verbunden. Bis auf diesen Punkt sind die Isolierungsschicht 19a, die erste Elektrode 19b und die zweite Elektrode 19c im Wesentlichen jeweils die gleichen wie die Gate-Isolierungsschicht 11a, die erste Gate-Elektrode 11b und die zweite Gate-Elektrode 11c. Aufgrund des Unterschieds in einer Verbindung bilden, während die Gate-Isolierungsschicht 11a, die erste Gate-Elektrode 11b und die zweite Gate-Elektrode 11c den aktiven Graben 11 bilden, die Isolierungsschicht 19a, die erste Elektrode 19b und die zweite Elektrode 19c einen Dummy-Aktiv-Graben 19.
  • Das Halbleitersubstrat 50 in 22 weist die Dummy-Mesa 18 auf, die zu der aktiven Mesa 17 korrespondiert, die die Ladungsträgerakkumulationsschicht 2, die Basisschicht 15, die Emitterschicht 13 und die Kontaktschicht 14 umfasst. Es ist zu beachten, dass die aktive Mesa 17 in dem Konzept der ersten gestapelten Struktur enthalten ist, und die Dummy-Mesa 18 in dem Konzept der zweiten gestapelten Struktur enthalten ist.
  • Die aktive Mesa 17 grenzt an den aktiven Graben 11, der die Gate-Isolierungsschicht 11a umfasst, während die Dummy-Mesa 18 an den Dummy-Aktiv-Graben 19 angrenzt, der die Isolierungsschicht 19a umfasst. Bis auf diesen Punkt ist die Dummy-Mesa 18 im Wesentlichen die gleiche wie die aktive Mesa 17.
  • Gemäß der vorliegenden dreizehnten bevorzugten Ausführungsform, wie vorstehend beschrieben, kann ein Kapazitätsverhältnis, das heißt, Rückkopplungskapazität/Eingangskapazität, durch den Dummy-Aktiv-Graben 19 justiert werden. Wenn zum Beispiel die erste Elektrode 19b mit der Emitterelektrode 6 verbunden ist und die zweite Elektrode 19c mit der ersten Gate-Elektrode 11b des aktiven Grabens 11 verbunden ist, wird eine Rückkopplungskapazität durch die zweite Elektrode 19c erhöht, sodass das Kapazitätsverhältnis vergrößert werden kann. Umgekehrt wird, wenn die erste Elektrode 19b mit der ersten Gate-Elektrode 11b des aktiven Grabens 11 verbunden ist und die zweite Elektrode 19c mit der Emitterelektrode 6 verbunden ist, eine Eingangskapazität durch die erste Elektrode 19b erhöht, sodass das Kapazitätsverhältnis verringert werden kann.
  • <Vierzehnte bevorzugte Ausführungsform>
  • 23 ist eine Schnittansicht, die eine Konfiguration eines Halbleiterelements darstellt, das in einer Halbleitervorrichtung gemäß einer vierzehnten bevorzugten Ausführungsform enthalten ist. Zusätzlich zu der ersten bevorzugten Ausführungsform ist das Halbleiterelement in 23 mit einem Kontaktgraben 50c versehen, welcher die Emitterschicht 13 von der Seite der ersten Hauptoberfläche 50a der aktiven Mesa 17 durchdringt und die Basisschicht 15 erreicht. Ein Teil der Emitterelektrode 6 ist in dem Kontaktgraben 50c vorgesehen, und die Kontaktschicht 14 ist an einem unteren Teil des Kontaktgrabens 50c vorgesehen. Gemäß der vorliegenden vierzehnten bevorzugten Ausführungsform, wie vorstehend beschrieben, ist es möglich, ein Löcherextraktionsvermögen zu der Zeit eines Abschaltens des Halbleiterelements, das als ein IGBT arbeitet, zu verbessern, und somit ist es möglich, eine Latch-Up-Toleranz zu verbessern.
  • <Fünfzehnte bevorzugte Ausführungsform>
  • 24 ist eine Schnittansicht, die eine Konfiguration eines Halbleiterelements darstellt, das in einer Halbleitervorrichtung gemäß einer fünfzehnten bevorzugten Ausführungsform enthalten ist. In dem Halbleiterelement von 24 ist eine Kontaktschicht 14 nicht an dem unteren Teil des Kontaktgrabens 50c in der vierzehnten bevorzugten Ausführungsform vorgesehen, und ein Teil der Emitterelektrode 6 ist in Kontakt mit der Basisschicht 15 an einer Seitenwand und dem unteren Teil des Kontaktgrabens 50c. Gemäß der vorliegenden fünfzehnten bevorzugten Ausführungsform, wie vorstehend beschrieben, kann, da die Kontaktschicht 14, die eine hohe Konzentration aufweist, nicht vorgesehen ist, eine Ladungsträgerinjektionseffizienz von der Seite der ersten Hauptoberfläche 50a des Halbleiterelements, das als eine Diode arbeitet, reduziert werden, und ein Erholungsverlust kann reduziert werden.
  • <Variation>
  • Verschiedene Entwicklungen können in den vorstehend beschriebenen bevorzugten Ausführungsformen ausgeführt werden. Zum Beispiel können die vorstehend beschriebenen bevorzugten Ausführungsformen ohne Einschränkung auf eine Spannungsfestigkeitsklasse des Halbleiterelements und ob das Halbleitersubstrat 50 eins ist von einem FZ-Substrat/einem MCZ-Substrat/einem Epitaxial-Substrat, angewendet werden. Weiter kann ein Material des Halbleitersubstrats 50 ein gewöhnliches Silizium (Si) oder ein Halbleiter mit breiter Bandlücke aus Siliziumcarbid (SiC), Galliumnitrid (GaN), Diamant oder dergleichen sein. In einem Fall, in welchem das Material des Halbleitersubstrats 50 ein Halbleiter mit breiter Bandlücke ist, können ein stabiler Betrieb bei hoher Temperatur und hoher Spannung sowie eine hohe Schaltgeschwindigkeit erzielt werden. Weiter können verschiedene bevorzugte Ausführungsformen kombiniert werden, und bestimmte bevorzugte Ausführungsformen können teilweise auf eine andere bevorzugte Ausführungsform angewendet werden.
  • Es ist zu beachten, dass die bevorzugten Ausführungsformen und die Variationen frei kombiniert werden können und die bevorzugten Ausführungsformen und die Variationen geeignet modifiziert oder weggelassen werden können.
  • Obwohl die Offenbarung detailliert gezeigt und beschrieben worden ist, ist die vorstehende Beschreibung in allen Aspekten darstellend und nicht einschränkend. Es wird deshalb verstanden, dass zahlreiche Modifikationen und Variationen entworfen werden können.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 5768395 [0003]

Claims (16)

  1. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (50), das eine erste Hauptoberfläche (50a) und eine zweite Hauptoberfläche (50b) gegenüber der ersten Hauptoberfläche (50a) aufweist, wobei das Halbleitersubstrat (50) aufweist eine Driftschicht (1) eines ersten Leitfähigkeitstyps, die zwischen der ersten Hauptoberfläche (50a) und der zweiten Hauptoberfläche (50b) vorgesehen ist, eine Ladungsträgerakkumulationsschicht (2) des ersten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche (50a) der Driftschicht (1) vorgesehen ist, eine Basisschicht (15) eines zweiten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche (50a) der Ladungsträgerakkumulationsschicht (2) vorgesehen ist, eine Emitterschicht (13) des ersten Leitfähigkeitstyps, die selektiv auf der Seite der ersten Hauptoberfläche (50a) der Basisschicht (15) vorgesehen ist, eine Pufferschicht (3) des ersten Leitfähigkeitstyps, die auf der Seite der zweiten Hauptoberfläche (50b) der Driftschicht (1) vorgesehen ist, und eine Kollektorschicht (16) des zweiten Leitfähigkeitstyps und eine Kathodenschicht (26) des ersten Leitfähigkeitstyps, die auf der Seite der zweiten Hauptoberfläche (50b) der Pufferschicht (3) vorgesehen sind, wobei die Halbleitervorrichtung weiter aufweist: eine Gate-Isolierungsschicht (11a), die auf einer inneren Wand eines Grabens vorgesehen ist, welcher die Emitterschicht (13), die Basisschicht (15) und die Ladungsträgerakkumulationsschicht (2) von der Seite der ersten Hauptoberfläche (50a) durchdringt und die Driftschicht (1) erreicht; eine erste Gate-Elektrode (11b), die auf einer inneren Wand auf der Seite der ersten Hauptoberfläche (50a) mit der Gate-Isolierungsschicht (11a) dazwischen eingebettet vorgesehen ist und ein Endteil näher an der zweiten Hauptoberfläche (50b) als ein Endteil der Basisschicht (15) auf der Seite der ersten Hauptoberfläche (50a) aufweist; eine zweite Gate-Elektrode (11c), die von der ersten Gate-Elektrode (11b) isoliert ist, vorgesehen auf der inneren Wand auf der Seite der zweiten Hauptoberfläche (50b) mit der Gate-Isolierungsschicht (11a) dazwischen eingebettet, und ein Endteil näher an der ersten Hauptoberfläche (50a) als ein Endteil der Basisschicht (15) auf der Seite der zweiten Hauptoberfläche (50b) aufweist; eine Emitterelektrode (6), die auf der ersten Hauptoberfläche (50a) vorgesehen ist; eine Kollektorelektrode (7), die auf der zweiten Hauptoberfläche (50b) vorgesehen ist; und eine Steuereinheit (51), wobei in einem Fall, in welchem die Steuereinheit (51) eine positive Gate-Spannung an eine erste der ersten Gate-Elektrode (11b) und der zweiten Gate-Elektrode (11c) anlegt und ein Strom von der Kollektorelektrode (7) zu der Emitterelektrode (6) fließt, die Steuereinheit (51) eine positive Gate-Spannung an eine zweite der ersten Gate-Elektrode (11b) und der zweiten Gate-Elektrode (11c) anlegt, und in einem Fall, in welchem die Steuereinheit (51) eine positive Gate-Spannung an die erste anlegt und ein Strom von der Emitterelektrode (6) zu der Kollektorelektrode (7) fließt, die Steuereinheit (51) eine Spannung gleich oder geringer als eine Referenzspannung an die zweite anlegt.
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei die Steuereinheit (51) eine positive Gate-Spannung sowohl an die erste als auch an die zweite anlegt, bevor eine Spannung, die an die erste angelegt wird, von einer positiven Gate-Spannung zu einer Spannung gleich oder geringer als die Referenzspannung umgeschaltet wird.
  3. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei eine Mehrzahl von Gruppen der Emitterschicht (13), der Gate-Isolierungsschicht (11a), der ersten Gate-Elektrode (11b) und der zweiten Gate-Elektrode (11c) auf der Seite der ersten Hauptoberfläche (50a) vorgesehen ist, und eine Breite eines IGBT-Bereichs (10), der zu der Kollektorschicht (16) korrespondiert, in einer Draufsicht größer ist als 2,1-mal ein Abstand zwischen dem Graben und der zweiten Hauptoberfläche (50b).
  4. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, wobei ein Diodenbereich (20), der zu der Kathodenschicht (26) korrespondiert, in einer Draufsicht eine viereckige Form aufweist.
  5. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, wobei ein Diodenbereich (20), der zu der Kathodenschicht (26) korrespondiert, in einer Draufsicht eine polygonale Form eines Fünfecks oder mehr oder eine Kreisform aufweist.
  6. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, wobei mindestens ein Teil des IGBT-Bereichs (10), der zu der Kollektorschicht (16) korrespondiert, in einer Draufsicht durch einen Diodenbereich (20), der zu der Kathodenschicht (26) korrespondiert, umgeben ist.
  7. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, wobei mindestens ein Teil des IGBT-Bereichs (10), der zu der Kollektorschicht (16) korrespondiert, in einer Draufsicht eine sich kreisförmig erstreckende Form aufweist.
  8. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, wobei eine Mehrzahl von Gruppen der Emitterschicht (13), der Gate-Isolierungsschicht (11a), der ersten Gate-Elektrode (11b) und der zweiten Gate-Elektrode (11c) auf der Seite der ersten Hauptoberfläche (50a) vorgesehen ist, der IGBT-Bereich (10), der zu der Kollektorschicht (16) korrespondiert, in einer Draufsicht aufweist einen ersten IGBT-Bereich (10a) und einen zweiten IGBT-Bereich (10b), welcher in einer Fläche kleiner ist als der erste IGBT-Bereich (10a) und an den ersten IGBT-Bereich (10a) angrenzt, ein Diodenbereich (20), der zu der Kathodenschicht (26) korrespondiert, in einer Draufsicht einen ersten Diodenbereich (20a) und einen zweiten Diodenbereich (20b), der in einer Fläche kleiner ist als der erste Diodenbereich (20a), aufweist, und die Emitterelektrode (6) eine erste Emitterelektrode (6a), die in dem ersten IGBT-Bereich (10a) und dem ersten Diodenbereich (20a) vorgesehen ist, und eine zweite Emitterelektrode (6b), die in dem zweiten IGBT-Bereich (10b) und dem zweiten Diodenbereich (20b) vorgesehen und von der ersten Emitterelektrode (6a) getrennt ist, aufweist.
  9. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, weiter aufweisend: eine Gate-Kontaktstelle (41a, 41b), die in einer Draufsicht in einem Kontaktstellenbereich (40) des Halbleitersubstrats (50) ausschließlich des IGBT-Bereichs (10), der zu der Kollektorschicht (16) korrespondiert, und eines Diodenbereichs (20), der zu der Kathodenschicht (26) korrespondiert, vorgesehen ist; und einen eingebauten Gate-Widerstand (45a, 45b), der elektrisch die Gate-Kontaktstelle (41a, 41b) und die erste Gate-Elektrode (11b) oder die zweite Gate-Elektrode (11c) verbindet.
  10. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 9, wobei eine Länge der ersten Gate-Elektrode (11b) kürzer ist als eine Länge der zweiten Gate-Elektrode (11c) in einer Dickenrichtung des Halbleitersubstrats (50).
  11. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 10, wobei das Endteil der ersten Gate-Elektrode (11b) auf der Seite der zweiten Hauptoberfläche (50b) näher an der zweiten Hauptoberfläche (50b) liegt als das Endteil der zweiten Gate-Elektrode (11c) auf der Seite der ersten Hauptoberfläche (50a).
  12. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 11, weiter aufweisend eine Isolierungsschicht (12a), eine erste Elektrode (12b) und eine zweite Elektrode (12c), die jeweils zu der Gate-Isolierungsschicht (11a), der ersten Gate-Elektrode (11b) und der zweiten Gate-Elektrode (11c) korrespondieren, wobei das Halbleitersubstrat (50) weiter aufweist eine zweite gestapelte Struktur (18), die zu einer ersten gestapelten Struktur (17) korrespondiert, die die Ladungsträgerakkumulationsschicht (2), die Basisschicht (15) und die Emitterschicht (13) umfasst und an die Isolationsschicht (12a) angrenzt, und die erste Elektrode (12b) und die zweite Elektrode (12c) elektrisch mit der Emitterelektrode (6) verbunden sind.
  13. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 11, weiter aufweisend eine Isolierungsschicht (19a), eine erste Elektrode (19b) und eine zweite Elektrode (19c), die jeweils zu der Gate-Isolierungsschicht (11a), der ersten Gate-Elektrode (11b) und der zweiten Gate-Elektrode (11c) korrespondieren, wobei das Halbleitersubstrat (50) weiter aufweist eine zweite gestapelte Struktur (18), die zu einer ersten gestapelten Struktur (17) korrespondiert, die die Ladungsträgerakkumulationsschicht (2), die Basisschicht (15) und die Emitterschicht (13) umfasst und an die Isolationsschicht (19a) angrenzt, eine erste der ersten Elektrode (19b) und der zweiten Elektrode (19c) elektrisch mit der Emitterelektrode (6) verbunden ist, und eine zweite der ersten Elektrode (19b) und der zweiten Elektrode (19c) elektrisch mit der ersten Gate-Elektrode (11b) verbunden ist.
  14. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 13, wobei ein Teil der Emitterelektrode (6) in einem Kontaktgraben (50c) vorgesehen ist, welcher die Emitterschicht (13) von der Seite der ersten Hauptoberfläche (50a) durchdringt und die Basisschicht (15) erreicht, wobei die Halbleitervorrichtung weiter aufweist eine Kontaktschicht (14) des zweiten Leitfähigkeitstyps, die auf einem unteren Teil des Kontaktgrabens (50c) vorgesehen ist.
  15. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 13, wobei ein Teil der Emitterelektrode (6) in einem Kontaktgraben (50c) vorgesehen ist, welcher die Emitterschicht (13) von der Seite der ersten Hauptoberfläche (50a) durchdringt und die Basisschicht (15) erreicht.
  16. Verfahren zum Steuern einer Halbleitervorrichtung, wobei die Halbleitervorrichtung ein Halbleitersubstrat (50) aufweist, das eine erste Hauptoberfläche (50a) und eine zweite Hauptoberfläche (50b) gegenüber der ersten Hauptoberfläche (50a) aufweist, das Halbleitersubstrat (50) aufweist eine Driftschicht (1) eines ersten Leitfähigkeitstyps, die zwischen der ersten Hauptoberfläche (50a) und der zweiten Hauptoberfläche (50b) vorgesehen ist, eine Ladungsträgerakkumulationsschicht (2) des ersten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche (50a) der Driftschicht (1) vorgesehen ist, eine Basisschicht (15) eines zweiten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche (50a) der Ladungsträgerakkumulationsschicht (2) vorgesehen ist, eine Emitterschicht (13) des ersten Leitfähigkeitstyps, die selektiv auf der Seite der ersten Hauptoberfläche (50a) der Basisschicht (15) vorgesehen ist, eine Pufferschicht (3) des ersten Leitfähigkeitstyps, die auf der Seite der zweiten Hauptoberfläche (50b) der Driftschicht (1) vorgesehen ist, und eine Kollektorschicht (16) des zweiten Leitfähigkeitstyps und eine Kathodenschicht (26) des ersten Leitfähigkeitstyps, die auf der Seite der zweiten Hauptoberfläche (50b) der Pufferschicht (3) vorgesehen sind, wobei die Halbleitervorrichtung weiter aufweist: eine Gate-Isolierungsschicht (11a), die auf einer inneren Wand eines Grabens vorgesehen ist, welcher die Emitterschicht (13), die Basisschicht (15) und die Ladungsträgerakkumulationsschicht (2) von der Seite der ersten Hauptoberfläche (50a) durchdringt und die Driftschicht (1) erreicht; eine erste Gate-Elektrode (11b), die auf der inneren Wand auf der Seite der ersten Hauptoberfläche (50a) mit der Gate-Isolierungsschicht (11a) dazwischen eingebettet vorgesehen ist und ein Endteil näher an der zweiten Hauptoberfläche (50b) als ein Endteil der Basisschicht (15) auf der Seite der ersten Hauptoberfläche (50a) aufweist; eine zweite Gate-Elektrode (11c), die von der ersten Gate-Elektrode (11b) isoliert ist, die auf der inneren Wand auf der Seite der zweiten Hauptoberfläche (50b) mit der Gate-Isolierungsschicht (11a) dazwischen eingebettet vorgesehen ist und ein Endteil näher an der ersten Hauptoberfläche (50a) als ein Endteil der Basisschicht (15) auf der Seite der zweiten Hauptoberfläche (50b) aufweist; eine Emitterelektrode (6), die auf der ersten Hauptoberfläche (50a) vorgesehen ist, und eine Kollektorelektrode (7), die auf der zweiten Hauptoberfläche (50b) vorgesehen ist; wobei das Verfahren umfasst in einem Fall, in welchem eine positive Gate-Spannung an eine erste der ersten Gate-Elektrode (11b) und der zweiten Gate-Elektrode (11c) angelegt wird und ein Strom von der Kollektorelektrode (7) zu der Emitterelektrode (6) fließt, Anlegen einer positiven Gate-Spannung an eine zweite der ersten Gate-Elektrode (11b) und der zweiten Gate-Elektrode (11c), und in einem Fall, in welchem eine positive Gate-Spannung an die erste angelegt wird und ein Strom von der Emitterelektrode (6) zu der Kollektorelektrode (7) fließt, Anlegen einer Spannung gleich oder geringer als eine Referenzspannung an die zweite.
DE102022119539.2A 2021-09-06 2022-08-04 Halbleitervorrichtung und Verfahren zum Steuern einer Halbleitervorrichtung Pending DE102022119539A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-144695 2021-09-06
JP2021144695A JP2023037881A (ja) 2021-09-06 2021-09-06 半導体装置及び半導体装置の制御方法

Publications (1)

Publication Number Publication Date
DE102022119539A1 true DE102022119539A1 (de) 2023-03-09

Family

ID=85226320

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022119539.2A Pending DE102022119539A1 (de) 2021-09-06 2022-08-04 Halbleitervorrichtung und Verfahren zum Steuern einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20230073864A1 (de)
JP (1) JP2023037881A (de)
CN (1) CN115775829A (de)
DE (1) DE102022119539A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5768395B2 (ja) 2010-07-27 2015-08-26 株式会社デンソー 半導体装置およびその制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5768395B2 (ja) 2010-07-27 2015-08-26 株式会社デンソー 半導体装置およびその制御方法

Also Published As

Publication number Publication date
CN115775829A (zh) 2023-03-10
JP2023037881A (ja) 2023-03-16
US20230073864A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
DE102015221061B4 (de) Halbleitervorrichtung
DE102009049051B4 (de) Halbleitervorrichtung mit IGBT und FWD auf demselben Substrat
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102008040892B4 (de) Halbleitervorrichtung mit einer Diode und einem IGBT
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE112016006255T5 (de) Halbleitervorrichtung
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE112014006692B4 (de) Halbleiteranordnung
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE69814619T2 (de) Siliziumkarbid feldgesteuerter zweipoliger schalter
DE102019215127A1 (de) Halbleitervorrichtung
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE112019000291T5 (de) Halbleiterbauteil und Leistungsmodul
DE102018100237A1 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit
DE102011054646A1 (de) Ein IGBT-Modul und eine Schaltung
DE102014116773A1 (de) Halbleitervorrichtung und Bipolartransistor mit isoliertem Gate mit Transistorzellen und Sensorzelle
DE102018200916A1 (de) Halbleiterschaltelement und Verfahren zum Herstellen desselben
DE19521751A1 (de) MOS-gesteuerter Thyristor
DE102018200136B4 (de) Halbleitervorrichtung
DE112015005384T5 (de) Halbleitervorrichtung und leistungsumsetzungsvorrichtung
DE102017213163A1 (de) Leistungshalbleitervorrichtung und Verfahren dafür
DE102015112584A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102022128620A1 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE102022119539A1 (de) Halbleitervorrichtung und Verfahren zum Steuern einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed