DE102022117269A1 - Lateraler Bipolartransistor umfassend einen Stresslayer und Verfahren - Google Patents

Lateraler Bipolartransistor umfassend einen Stresslayer und Verfahren Download PDF

Info

Publication number
DE102022117269A1
DE102022117269A1 DE102022117269.4A DE102022117269A DE102022117269A1 DE 102022117269 A1 DE102022117269 A1 DE 102022117269A1 DE 102022117269 A DE102022117269 A DE 102022117269A DE 102022117269 A1 DE102022117269 A1 DE 102022117269A1
Authority
DE
Germany
Prior art keywords
layer
base
dielectric layer
collector
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022117269.4A
Other languages
English (en)
Inventor
Jagar Singh
Alexander M. Derrickson
Alvin J. Joseph
Andreas Knorr
Judson R. Holt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102022117269A1 publication Critical patent/DE102022117269A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

Offenbart ist eine Halbleiterstruktur mit einem lateralen Bipolartransistor (bipolar junction transistor; BJT). Diese Halbleiterstruktur lässt sich ohne Weiteres in fortschrittliche Silizium-auf-Isolator (SOI)-Technologie-Plattformen integrieren. Außerdem kann, um Performance-Charakteristika (z.B. Grenzfrequenz (fT)/maximale Oszillationsfrequenz (fmax) and Beta-Grenzfrequenz) aufrechtzuerhalten oder zu verbessern, die andernfalls aufgrund eines Änderns der Ausrichtung des BJT von vertikal zu lateral negativ beeinflusst würden, die Halbleiterstruktur ferner einen dielektrische Stresslayer (z.B. eine zugbelastete Schicht im Falle eines NPN-Typ-Transistors oder eine druckbelastete Schicht im Falle eines PNP-Typ-Transistors), der den lateralen BJT teilweise bedeckt, für eine Ladungsträgermobilitätssteigerung umfassen, und kann der laterale BJT optional als ein lateraler Heterojunction-Bipolartransistor (heterojunction bipolar transistor; HBT) konfiguriert sein. Auch offenbart ist ein Verfahren zum Bilden der Halbleiterstruktur.

Description

  • HINTERGRUND
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Halbleiterstrukturen und insbesondere Ausführungsformen einer Halbleiterstruktur umfassend einen lateralen Bipolartransistor (bipolar junction transistor; BJT) and Ausführungsformen eines Verfahrens zum Bilden der Halbleiterstruktur.
  • Beschreibung der verwandten Technik
  • Vorteile, die mit dem Herstellen von Komplementär-Metall-Oxid-Halbleiter (complementary metal oxide semiconductor; CMOS)-Designs unter Verwenden fortschrittlicher Silizium-auf-Isolator (silicon-on-insulator; SOI)-Prozessierungstechnologie-Plattformen (z.B. einer vollständig verarmten Silizium-auf-Isolator (fully-depleted silicon-on-insulator; FDSOI) Prozessierungstechnologie-Plattform zusammenhängen, umfassen beispielsweise reduzierte Leistung, reduzierten Flächenverbrauch, reduzierte Kosten, hohe Performance, mehrere Kernschwellenspannungs (Vt)-Optionen, etc. CMOS-Designs, die an derartigen SOI- Wafern gefertigt wurden, werden in einer Vielzahl von Anwendungen verwendet, umfassend, aber nicht darauf beschränkt, Intemet-of-Things (IOT)-Vorrichtungen, tragbare Vorrichtungen, Smartphone-Prozessoren, Automobilelektronik, und integrierte Radiofrequenzschaltkreise (radio frequency integrated circuits; RFICs) (umfassend Millimeterwellen (mmWave)-ICs). Dieselben Anwendungen könnten vom Einfügen von Bipolartransistoren (bipolar junction transistors; BJTs) profitieren, weil BJTs dazu neigen, mehr Drive aufzuweisen und im Allgemeinen als besser geeignet für analoge Funktionen angesehen werden als Feldeffekttransistoren (FETs). Jedoch werden derartige BJTs typischerweise als vertikale Vorrichtungen gebildet (z.B. mit einem In-Substrat-Kollektor, einer Basis, die über dem Kollektor ausgerichtet ist, und einem Emitter, der über der Basis ausgerichtet ist), die sich nicht ohne Weiteres in fortschrittliche SOI-Prozessierungstechnologie-Plattformen integrieren lassen.
  • KURZER ABRISS
  • Hierin offenbart sind Ausführungsformen einer Halbleiterstruktur. Die Halbleiterstruktur kann einen lateralen Bipolartransistor (bipolar junction transistor; BJT) umfassen. Der laterale BJT kann einen Kollektor, einen Emitter und eine Basis umfassen, die lateral zwischen dem Kollektor und dem Emitter positioniert ist. Die Halbleiterstruktur kann ferner eine erste dielektrische Schicht und insbesondere einen dielektrischen Stresslayer umfassen, der den lateralen BJT nur teilweise bedeckt, wobei ein Ende über dem lateralen BJT zwischen dem Kollektor und dem Emitter ist. Beispielsweise kann die erste dielektrische Schicht über dem Kollektor sein und kann sich ferner auf die Basis erstrecken, derart, dass ein Ende der ersten dielektrischen Schicht über der Basis ausgerichtet ist.
  • Hierin offenbart sind Ausführungsformen einer Halbleiterstruktur, die in einer fortschrittlichen Silizium-auf-Isolator (silicon-on-insulator; SOI)-Technologie-Plattform gebildet ist. In diesen Ausführungsformen kann die Halbleiterstruktur ein Halbleitersubstrat, eine Isolatorschicht an dem Halbleitersubstrat, und eine Halbleiterschicht an der Isolatorschicht umfassen. Die Halbleiterstruktur kann einen lateralen Bipolartransistor (BJT) und insbesondere einen lateralen Heterojunction-Bipolartransistor (heterojunction bipolar transistor; HBT) umfassen. Der laterale HBT kann eine Basis umfassen. Die Basis kann eine erste Basisregion innerhalb der Halbleiterschicht, eine zweite Basisregion an der ersten Basisregion, und eine dritte Basisregion an der und breiter als die zweite Basisregion umfassen. Der laterale HBT kann auch einen Kollektor und einen Emitter umfassen. Die Basis kann lateral zwischen dem Kollektor und dem Emitter positioniert sein. Außerdem können der Kollektor und der Emitter aus einem ersten Halbleitermaterial bestehen und kann wenigstens die zweite Basisregion aus einem zweiten Halbleitermaterial bestehen, das unterschiedlich von dem ersten Halbleitermaterial ist, und somit den Heteroübergang bereitstellt. Die Halbleiterstruktur kann ferner eine erste dielektrische Schicht und insbesondere einen dielektrischen Stresslayer umfassen, der den lateralen HBT nur teilweise bedeckt, wobei ein Ende über dem lateralen BJT zwischen dem Kollektor und dem Emitter ist. Beispielsweise kann die erste dielektrische Schicht über dem Kollektor sein und kann sich ferner auf die Basis erstrecken, derart, dass ein Ende der ersten dielektrischen Schicht über der Basis ausgerichtet ist.
  • Auch hier offenbart sind Verfahrensausführungsformen zum Bilden der oben beschriebenen Halbleiterstruktur. Die Verfahrensausführungsformen können ein Bilden eines lateralen Bipolartransistors (BJT) umfassend einen Kollektor, einen Emitter, und eine Basis umfassen, die lateral zwischen dem Kollektor und dem Emitter positioniert ist. Die Verfahrensausführungsformen können ferner ein Bilden einer ersten dielektrischen Schicht und insbesondere eines dielektrischen Stresslayers umfassen, der den lateralen BJT nur teilweise bedeckt, wobei ein Ende über dem lateralen BJT zwischen dem Kollektor und dem Emitter ist.
  • Figurenliste
  • Die vorliegende Erfindung wird aus der folgenden detaillierten Beschreibung unter Bezugnahme auf die Zeichnungen besser verständlich, die nicht notwendigerweise maßstabsgetreu gezeichnet sind und in denen:
    • 1A-1B Layout- und Querschnittsdiagramme sind, die jeweils offenbarte Ausführungsformen einer Halbleiterstruktur mit einem lateralen Bipolartransistor veranschaulichen, der durch einen dielektrischen Stresslayer teilweise bedeckt ist;
    • 2 ein Flussdiagramm ist, das Ausführungsformen eines Verfahrens zum Bilden einer Halbleiterstruktur mit einem lateralen Bipolartransistor veranschaulicht, der durch einen dielektrischen Stresslayer teilweise bedeckt ist;
    • 3.1 ein Querschnittsdiagramm ist, das eine teilweise fertiggestellte Halbleiterstruktur veranschaulicht, die gemäß dem Flussdiagramm von 2 gebildet wurde;
    • 3.2 ein Querschnittsdiagramm ist, das eine teilweise fertiggestellte Halbleiterstruktur veranschaulicht, die gemäß dem Flussdiagramm von 2 gebildet wurde;
    • 3.3A und 3.3B Draufsicht- und Querschnittsdiagramme sind, die jeweils eine teilweise fertiggestellte Halbleiterstruktur veranschaulichen, die gemäß dem Flussdiagramm von 2 gebildet wurde;
    • 3.4 ein Querschnittsdiagramm ist, das eine teilweise fertiggestellte Halbleiterstruktur veranschaulicht, die gemäß dem Flussdiagramm von 2 gebildet wurde;
    • 3.5A und 3.5B Draufsicht- und Querschnittsdiagramme sind, die jeweils eine teilweise fertiggestellte Halbleiterstruktur veranschaulichen, die gemäß dem Flussdiagramm von 2 gebildet wurde;
    • 3.6A und 3.6B Draufsicht- und Querschnittsdiagramme sind, die jeweils eine teilweise fertiggestellte Halbleiterstruktur veranschaulichen, die gemäß dem Flussdiagramm von 2 gebildet wurde;
    • 3.7 ein Querschnittsdiagramm ist, das eine teilweise fertiggestellte Halbleiterstruktur veranschaulicht, die gemäß dem Flussdiagramm von 2 gebildet wurde;
    • 3.8 ein Querschnittsdiagramm ist, das eine teilweise fertiggestellte Halbleiterstruktur veranschaulicht, die gemäß dem Flussdiagramm von 2 gebildet wurde;
    • 3.9 ein Querschnittsdiagramm ist, das eine teilweise fertiggestellte Halbleiterstruktur veranschaulicht, die gemäß dem Flussdiagramm von 2 gebildet wurde;
    • 3.10 ein Querschnittsdiagramm ist, das eine teilweise fertiggestellte Halbleiterstruktur veranschaulicht, die gemäß dem Flussdiagramm von 2 gebildet wurde;
    • 3.11 ein Querschnittsdiagramm ist, das eine teilweise fertiggestellte Halbleiterstruktur veranschaulicht, die gemäß dem Flussdiagramm von 2 gebildet wurde;
    • 3.12 ein Querschnittsdiagramm ist, das eine teilweise fertiggestellte Halbleiterstruktur veranschaulicht, die gemäß dem Flussdiagramm von 2 gebildet wurde;
    • 3.13 ein Querschnittsdiagramm ist, das eine teilweise fertiggestellte Halbleiterstruktur veranschaulicht, die gemäß dem Flussdiagramm von 2 gebildet wurde; und
    • 3.14 ein Querschnittsdiagramm ist, das eine teilweise fertiggestellte Halbleiterstruktur veranschaulicht, die gemäß dem Flussdiagramm von 2 gebildet wurde.
  • DETAILLIERTE BESCHREIBUNG
  • Wie vorstehend erwähnt, umfassen Vorteile, die mit dem Herstellen von Komplementär-Metall-Oxid-Halbleiter (complementary metal oxide semiconductor; CMOS)-Designs unter Verwenden fortschrittlicher Silizium-auf-Isolator (silicon-on-insulator; SOI)-Prozessierungstechnologie-Plattformen (z.B. einer vollständig verarmten Silizium-auf-Isolator (fully-depleted silicon-on-insulator; FDSOI) Prozessierungstechnologie-Plattform) zusammenhängen, beispielsweise reduzierte Leistung, reduzierten Flächenverbrauch, reduzierte Kosten, hohe Performance, mehrere Kernschwellenspannungs (Vt)-Optionen, etc. CMOS-Designs, die an derartigen SOI- Wafern gefertigt wurden, werden in einer Vielzahl von Anwendungen verwendet, umfassend, aber nicht darauf beschränkt, Intemet-of-Things (IOT)-Vorrichtungen, tragbare Vorrichtungen, Smartphone-Prozessoren, Automobilelektronik, und integrierte Radiofrequenzschaltkreise (radio frequency integrated circuits; RFICs) (umfassend Millimeterwellen (mmWave)-ICs). Dieselben Anwendungen könnten vom Einfügen von Bipolartransistoren (bipolar junction transistors; BJTs) profitieren, weil BJTs dazu neigen, mehr Drive aufzuweisen und im Allgemeinen als besser geeignet für analoge Funktionen angesehen werden als Feldeffekttransistoren (FETs). Jedoch sind derartige BJTs typischerweise als vertikale Vorrichtungen gebildet (z.B. mit einem In-Substrat-Kollektor, einer Basis, die über dem Kollektor ausgerichtet ist, und einem Emitter, der über der Basis ausgerichtet ist), die sich nicht ohne Weiteres in fortschrittliche SOI-Prozessierungstechnologie-Plattformen integrieren lassen.
  • Angesichts des Vorstehenden sind hierin Ausführungsformen einer Halbleiterstruktur mit einem lateralen Bipolartransistor (BJT) offenbart. Diese Halbleiterstruktur lässt sich ohne Weiteres in fortschrittliche Silizium-auf-Isolator (SOI)-Technologie-Plattformen integrieren. Außerdem kann, um Performance-Charakteristika (z.B. Grenzfrequenz (fT)/maximale Oszillationsfrequenz (fmax) und Beta-Grenzfrequenz) aufrechtzuerhalten oder zu verbessern, die andernfalls aufgrund eines Änderns der Ausrichtung des BJT von vertikal zu lateral negativ beeinflusst würden, die Halbleiterstruktur ferner einen dielektrischen Stresslayer (z.B. eine zugbelastete Schicht im Falle eines NPN-Typ-Transistors oder eine druckbelastete Schicht im Falle eines PNP-Typ-Transistors), der den lateralen BJT teilweise bedeckt, für eine Ladungsträgermobilitätssteigerung umfassen, und der laterale BJT kann optional als ein lateraler Heterojunction-Bipolartransistor (HBT) konfiguriert sein. Auch hierin offenbart sind Ausführungsformen eines Verfahrens zum Bilden der Halbleiterstruktur.
  • 1A-1B sind Layout- und Querschnittsdiagramme, die jeweils offenbarte Ausführungsformen einer Halbleiterstruktur 100 mit einem lateralen Bipolartransistor (BJT) 150 veranschaulichen, der durch einen dielektrischen Stresslayer 180 teilweise bedeckt ist. Es sollte angemerkt werden, dass der laterale BJT 150 entweder ein Standard-BJT, wo der Kollektor, der Emitter und die Basis aus dem gleichen Halbleitermaterial (z.B. Silizium) hergestellt sind, oder ein Heterojunction-Bipolartransistor (HBT) sein kann, wo wenigstens ein Abschnitt der Basis aus einem unterschiedlichen Halbleitermaterial (z.B. Silizium-Germanium) als der Kollektor und der Emitter hergestellt ist.
  • Insbesondere kann die Halbleiterstruktur 100 beispielsweise eine Halbleiter-auf-Isolator-Struktur (z.B. eine Silizium-auf-Isolator (SOI)-Struktur) sein. Das heißt, die Halbleiterstruktur 100 kann ein Halbleitersubstrat 101 umfassen. Das Halbleitersubstrat 101 kann ein erstes Halbleitermaterial (z.B. Silizium) sein, das eine monokrystalline Struktur aufweist.
  • Optional kann das Halbleitersubstrat 101 dotiert sein, um eine P-Typ-Leitfähigkeit auf einem relativ niedrigen Leitfähigkeitsniveau aufzuweisen. Somit könnte beispielsweise das Halbleitersubstrat 101 ein P- Siliziumsubstrat sein.
  • Optional kann das Halbleitersubstrat 101 einen vergrabenen Well 102 (auch als eine vergrabene Dotierstoff-Implantierregion bezeichnet) umfassen. Der vergrabene Well 102 könnte dotiert sein, um eine P-Typ-Leitfähigkeit aufzuweisen (z.B. um ein vergrabener P-Well zu sein). Alternativ könnte der vergrabene Well 102 dotiert sein, um eine N-Typ-Leitfähigkeit aufzuweisen (z.B. um ein vergrabener N-Well zu sein).
  • Die Halbleiterstruktur 100 kann ferner eine Isolatorschicht 103 an der oberen Oberfläche des Halbleitersubstrats 101 (z.B. über dem vergrabenen Well 102) umfassen. Die Isolatorschicht 103 kann beispielsweise eine Siliziumdioxidschicht (hierin auch als eine vergrabene Oxid (buried oxide; BOX)-Schicht bezeichnet) oder eine Schicht irgendeines anderen geeigneten Isolatormaterials sein.
  • Die Halbleiterstruktur 100 kann ferner eine Halbleiterschicht 104 an der Isolatorschicht 103 umfassen. Die Halbleiterschicht 104 kann eine monokrystalline Struktur aufweisen. Die Halbleiterschicht 104 kann das gleiche Halbleitermaterial wie das Halbleitersubstrat 101 sein. Das heißt, die Halbleiterschicht 104 kann aus dem ersten Halbleitermaterial (z.B. Silizium) bestehen. Alternativ könnte die Halbleiterschicht 104 ein unterschiedliches Halbleitermaterial als das Halbleitersubstrat 101 sein. Das heißt, die Halbleiterschicht 104 könnte aus einem zweiten Halbleitermaterial (z.B. Silizium-Germanium) bestehen. Die Halbleiterschicht 104 kann undotiert sein. Alternativ kann die Halbleiterschicht 104 dotiert sein. Ein Dotieren der Halbleiterschicht 104 kann abhängig davon variieren, ob der laterale BJT 150 ein NPN-Typ oder ein PNP-Typ-Transistor ist. Beispielsweise kann für einen NPN-Typ-Transistor die Halbleiterschicht 150 dotiert sein, um eine P-Typ-Leitfähigkeit bei einer relativ niedrigen Leitfähigkeit aufzuweisen (z.B. um eine P- Halbleiterschicht zu sein), wohingegen für einen PNP-Typ-Transistor die Halbleiterschicht 104 dotiert sein könnte, um eine N-Typ-Leitfähigkeit auf einem relativ niedrigen Leitfähigkeitsniveau aufzuweisen (z.B. um eine N- Halbleiterschicht zu sein).
  • Die Halbleiterstruktur 100 kann ferner Flachgrabenisolations (shallow trench isolation; STI)-Regionen 106 umfassen. Die STI-Regionen 106 können sich im Wesentlichen vertikal durch die Halbleiterschicht 104 zu der Isolatorschicht 103 erstrecken und können die Grenzen eines Vorrichtungsbereichs definieren, der den lateralen BJT 150 umfasst.
  • Wie vorstehend erwähnt, kann die Halbleiterstruktur 100 ferner den lateralen BJT 150 umfassen. Die Fachleute werden erkennen, dass ein BJT typischerweise drei Anschlüsse umfasst: einen Kollektor, einen Emitter und eine Basis zwischen dem Kollektor und dem Emitter. In einem vertikalen BJT sind der Kollektor, die Basis und der Emitter vertikal gestapelt. In einem lateralen BJT ist die Basis lateral zwischen dem Kollektor und dem Emitter positioniert. In jedem Fall umfasst die Basis wenigstens eine extrinsische Basisregion, die eine Leitfähigkeit eines ersten Typs aufweist, und weisen der Kollektor und der Emitter eine Leitfähigkeit eines zweiten Typs auf, die unterschiedlich von der Leitfähigkeit des ersten Typs ist. Somit umfasst ein NPN-Typ-Transistor wenigstens eine extrinsische P-Typ-Basis, einen N-Typ-Kollektor und einen N-Typ-Emitter; wohingegen ein PNP-Typ-Transistor wenigstens eine extrinsische N-Typ-Basis, einen P-Typ-Kollektor und einen P-Typ-Emitter umfasst. In einem Standard-BJT wird das gleiche Halbleitermaterial (z.B. Silizium) für die Basis, den Kollektor und den Emitter verwendet. Alternativ könnten unterschiedliche Halbleitermaterialien verwendet werden. In diesem Fall wird der BJT als ein Heterojunction-Bipolartransistor (HBT) bezeichnet. Die Fachleute werden erkennen, dass ein Heterojunction-Bipolartransistor (HBT) ein BJT ist, bei dem der Kollektor und Emitter, wenigstens zum Teil, aus einem Halbleitermaterial bestehen und die Basis, wenigstens zum Teil, aus einem unterschiedlichen Halbleitermaterial besteht. Die Verwendung von sich unterscheidenden Halbleitermaterialien an dem Emitter-Basis-Übergang und an dem Basis-Kollektor-Übergang schafft Heteroübergänge, die zum Handhaben höherer Frequenzen geeignet sind. Somit kann in der Halbleiterstruktur 100 der laterale BJT 150 drei Anschlüsse umfassen: einen Kollektor 133, einen Emitter 132 und eine Basis 131, die lateral zwischen dem Kollektor 133 und dem Emitter 132 positioniert ist.
  • Die Basis 131 kann über der Isolatorschicht 103 sein und kann beispielsweise drei unterschiedliche gestapelte Regionen umfassen. Diese drei unterschiedlichen gestapelten Regionen können eine erste Basisregion 131.1, eine zweite Basisregion 131.2 über der ersten Basisregion, und eine dritte Basisregion 131.3 über der zweiten Basisregion umfassen.
  • Die erste Basisregion 131.1 kann innerhalb der Halbleiterschicht 104 sein und kann insbesondere einen ersten Bereich 125 der Halbleiterschicht 104 umfassen, der optional eine vertiefte obere Oberfläche aufweist. Wie vorstehend erwähnt, kann die Halbleiterschicht 104 eine monokrystalline Struktur aufweisen und kann entweder das erste Halbleitermaterial (z.B. Silizium) oder das zweite Halbleitermaterial (z.B. Silizium-Germanium) sein. Der erste Bereich 125 kann undotiert oder dotiert sein. Beispielsweise kann der erste Bereich im Falle eines NPN-Typ-Transistors ein P- Bereich oder im Falle eines PNP-Typ-Transistors ein N-Bereich sein.
  • Die zweite Basisregion 131.2 kann eine epitaktische Halbleiterschicht 112 sein. Für einen Standard-BJT könnte die epitaktische Halbleiterschicht 112 das erste Halbleitermaterial (z.B. Silizium) sein. Für einen HBT könnte die epitaktische Halbleiterschicht 112 das zweite Halbleitermaterial (z.B. Silizium-Germanium) sein. In jedem Fall kann diese epitaktische Halbleiterschicht 112 eine relative schmale Basisöffnung füllen, die durch den Raum zwischen ersten Seitenwand-Spacern 108 (z.B. Seitenwand-Spacern, die aus Siliziumnitrid oder irgendeinem anderen geeigneten dielektrischen Seitenwand-Spacermaterial bestehen) definiert ist und die über dem ersten Bereich 125 der Halbleiterschicht 104 ausgerichtet ist. In anderen Worten ist die zweite Basisregion 131.2 lateral positioniert zwischen den ersten Seitenwand-Spacern 108 und ausgerichtet über und in Kontakt mit der ersten Basisregion 131.1, wie veranschaulicht. Die epitaktische Halbleiterschicht 112 kann während eines Prozessierens von der Halbleiterschicht 104 selektiv aufgewachsen werden, so dass sie im Wesentlichen eine monokrystalline Struktur aufweist. Außerdem kann die epitaktische Halbleiterschicht 112 undotiert (d.h. intrinsisch) oder dotiert sein, wie nachstehend erörtert.
  • Ein Dotieren der epitaktischen Halbleiterschicht 112 kann abhängig davon variieren, ob der laterale BJT 150 ein NPN-Typ oder PNP-Typ-Transistor ist. Beispielsweise kann für einen NPN-Typ-Transistor die epitaktische Halbleiterschicht 112 undotiert oder alternativ dotiert sein, um eine P-Typ-Leitfähigkeit auf einem relativ niedrigen Leitfähigkeitsniveau aufzuweisen oder um ein abgestuftes P-Typ-Profil aufzuweisen (z.B. von undotiert oder niedrig dotiert nahe der Halbleiterschicht 104 zu höher dotiert entfernt von der Halbleiterschicht 104). Somit kann beispielsweise für einen NPN-Typ-Transistor die zweite Basisregion 131.2 eine intrinsische Basisregion (z.B. eine i-SiGe-Basisregion) oder alternativ eine P- Basisregion oder eine Basisregion mit abgestuftem P-Typ-Profil von undotiert oder P- zu P oder P+ sein. Dahingegen kann für einen PNP-Typ-Transistor die epitaktische Halbleiterschicht 112 undotiert oder alternativ dotiert sein, um eine N-Typ-Leitfähigkeit auf einem relativ niedrigen Leitfähigkeitsniveau aufzuweisen oder um ein abgestuftes N-Typ-Profil aufzuweisen (z.B. von undotiert oder niedrig dotiert nahe der Halbleiterschicht 104 zu höher dotiert entfernt von der Halbleiterschicht 104). Somit kann beispielsweise für einen PNP-Typ-Transistor die zweite Basisregion 131.2 eine intrinsische Basisregion (z.B. eine i-SiGe-Basis) oder alternativ eine N- Basisregion oder eine Basisregion mit einem abgestuften N-Typ-Profil von undotiert oder N- bis N oder N+ sein.
  • Es sollte angemerkt werden, dass zweite Seitenwand-Spacer 107 (z.B. Seitenwand-Spacer, die aus Siliziumdioxid oder irgendeinem anderen geeigneten dielektrischen Seitenwand-Spacermaterial bestehen) lateral angrenzend an die ersten Seitenwand-Spacer 108 an gegenüberliegenden Seiten der zweiten Basisregion 131.2 positioniert sein können. Die ersten und zweiten Seitenwand-Spacer können im Wesentlichen die gleichen Höhen aufweisen und insbesondere können die Oberseiten der ersten und zweiten Seitenwand-Spacer im Wesentlichen koplanar sein.
  • Die dritte Basisregion 131.3 kann ausgerichtet sein über der, kann unmittelbar angrenzend sein an die, und kann breiter sein als die zweite Basisregion 131.2 derart, dass sie sich lateral über den ersten Seitenwand-Spacern 108 und den zweiten Seitenwand-Spacern 107 erstreckt. Somit ist die Basis 131 im Wesentlichen T-förmig. Wie veranschaulicht, können gegenüberliegende Seitenwände der dritten Basisregion 131.3 im Wesentlichen vertikal ausgerichtet mit äußeren vertikalen Oberflächen der zweiten Seitenwand-Spacer 107 sein. Die dritte Basisregion 131.3 kann eine epitaktische Halbleiterschicht 113 des ersten Halbleitermaterials (z.B. Silizium) oder alternativ irgendeines anderen geeigneten Basis-Halbleitermaterials sein. Die epitaktische Halbleiterschicht 113 kann während eines Prozessierens nicht-selektiv aufgewachsen werden, so dass sie im Wesentlichen eine polykristalline Struktur aufweist (z.B. so dass sie Polysilizium ist). Die epitaktische Halbleiterschicht 113 kann dotiert sein und ein Dotieren variiert abhängig davon, ob der laterale BJT 150 ein NPN-Typ-Transistor oder ein PNP-Typ-Transistor ist. Beispielsweise kann für einen NPN-Typ-Transistor die epitaktische Halbleiterschicht 113 dotiert sein, um eine P-Typ-Leitfähigkeit auf einem relativ hohen Leitfähigkeitsniveau und insbesondere auf einem höheren Leitfähigkeitsniveau als das Substrat und auf einem höheren Leitfähigkeitsniveau als die unteren Basisregionen aufzuweisen, und somit so, dass die dritte Basisregion 131.3 beispielsweise eine extrinische P+ Basisregion ist. Für einen PNP-Typ-Transistor kann die epitaktische Halbleiterschicht 113 dotiert sein, um eine N-Typ-Leitfähigkeit auf einem relativ hohen Leitfähigkeitsniveau und insbesondere auf einem höheren Leitfähigkeitsniveau als die unteren Basisregionen aufzuweisen, und somit so, dass die dritte Basisregion 131.3 beispielsweise eine extrinsische N+ Basisregion ist.
  • Es sollte angemerkt werden, dass dritte Seitenwand-Spacer 115 (z.B. Seitenwand-Spacer, die aus Siliziumnitrid oder irgendeinem anderen geeigneten dielektrischen Seitenwand-Spacermaterial bestehen) lateral angrenzend an die gegenüberliegenden Seitenwände der dritten Basisregion 131.3 positioniert sein können und auch die äußeren vertikalen Oberflächen der zweiten Seitenwand-Spacers 107 darunter bedecken können.
  • Wie vorstehend erwähnt, können die drei Anschlüsse des lateralen BJT 150 auch den Kollektor 133 und den Emitter 132 an gegenüberliegenden Seiten der Basis 131 umfassen.
  • In einer exemplarischen Struktur können der Kollektor 133 und der Emitter 132 im Wesentlichen symmetrisch sein. Der Kollektor 133 kann eine erste Kollektorregion 133.1 und eine zweite Kollektorregion 133.2 an der ersten Kollektorregion 133.1 umfassen. Der Emitter 132 kann eine erste Emitterregion 132.1 und eine zweite Emitterregion 132.2 an der ersten Emitterregion 132.1 umfassen. Die erste Kollektorregion 133.1 und die erste Emitterregion 132.1 können dotierte Regionen 121 in der Halbleiterschicht 104 umfassen, die optional vertiefte obere Oberflächen (nicht gezeigt) aufweisen und die an gegenüberliegenden Seiten der ersten Basisregion 131.1 sind (d.h. die erste Basisregion 131.1 ist lateral zwischen der ersten Kollektorregion 133.1 und der ersten Emitterregion 132.1 positioniert). Die zweite Kollektorregion 133.2 und die zweite Emitterregion 132.2 können epitaktische Halbleiterschichten 122 des ersten Halbleitermaterials (z.B. Silizium) sein und können dotiert sein. Ein Dotieren der epitaktischen Halbleiterschichten 122 kann abhängig davon variieren, ob der laterale BJT 150 ein NPN-Typ-Transistor oder ein PNP-Typ-Transistor ist. Beispielsweise können für einen NPN-Typ-Transistor die epitaktischen Halbleiterschichten 122 dotiert sein, um eine N-Typ-Leitfähigkeit auf einem relativ hohen Leitfähigkeitsniveau aufzuweisen. Außerdem kann ein während eines Prozessierens durchgeführtes Annealen darin resultieren, dass die Abschnitte der Halbleiterschicht 104 darunter auch dotiert werden, um eine N-Typ-Leitfähigkeit auf einem relativ hohen Leitfähigkeitsniveau aufzuweisen (d.h. siehe dotierte Regionen 121). Somit können beispielsweise für einen NPN-Typ-Transistor die ersten und zweiten Kollektorregionen 132.1-32.2 und die ersten und zweiten Emitterregionen 133.1-133.2 N+ Kollektor- und Emitterregionen sein. Für einen PNP-Typ-Transistor können die epitaktischen Halbleiterschichten 122 dotiert sein, um eine P-Typ-Leitfähigkeit auf einem relativ hohen Leitfähigkeitsniveau aufzuweisen. Außerdem kann ein während eines Prozessierens durchgeführtes Annealen darin resultieren, dass die Abschnitte der Halbleiterschicht 104 darunter auch dotiert werden, um eine P-Typ-Leitfähigkeit auf einem relativ hohen Leitfähigkeitsniveau (d.h. siehe dotierte Regionen 121) aufzuweisen. Somit können beispielsweise für einen PNP-Typ-Transistor die ersten und zweiten Kollektorregionen 132.1-132.2 und die ersten und zweiten Emitterregionen 133.1-133.2 P+ Regionen sein.
  • Es sollte angemerkt werden, dass die vorstehend beschriebenen Konfigurationen des Kollektors 133 und Emitters 132 zur Veranschaulichtungszwecken bereitgestellt werden. Alternativ könnten diese Regionen 132-133 asymmetrisch sein und/oder irgendeine andere geeignete Konfiguration aufweisen. In jedem Fall ist die Basis 131 lateral zwischen dem Kollektor 133 und dem Emitter 132 positioniert.
  • Optional kann der laterale BJT 150 ferner Metallsilizidschichten 199 an den obersten Oberflächen der Basis 131, des Kollektors 133 und des Emitters 132 umfassen. Die Metallsilizidschichten 199 können beispielsweise Schichten von Kobaltsilizid (CoSi), Nickelsilizid (NiSi), Wolframsilizid (WSi), Titansilizid (TiSi) oder irgendeinem anderen geeigneten Metallsilizidmaterial sein.
  • Die Halbleiterstruktur 100 kann ferner eine erste dielektrische Schicht 180 umfassen, die den lateralen BJT 150 nur teilweise bedeckt. Die erste dielektrische Schicht 180 kann ein dielektrischer Stresslayer sein. In einigen Ausführungsformen kann die erste dielektrische Schicht 180 beispielsweise eine Siliziumnitridschicht sein. Die erste dielektrische Schicht 180 kann gebildet sein, um entweder eine Zugbelastung oder eine Druckbelastung aufzuweisen. Insbesondere kann die erste dielektrische Schicht 180 (d.h. der dielektrische Stresslayer) entweder eine Zugbelastung oder eine Druckbelastung aufweisen, abhängig davon, ob der laterale BJT 150 ein NPN-Typ-Transistor oder ein PNP-Typ-Transistor ist. Beispielsweise kann für einen NPN-Typ-Transistor die erste dielektrische Schicht 180 eine zugbelastete Schicht für eine Elektronenmobilitätssteigerung sein, wohingegen, für einen PNP-Typ-Transistor, die erste dielektrische Schicht 180 eine druckbelastete Schicht für eine Lochmobilitätssteigerung sein kann. Ein derartiger dielektrischer Stresslayer bringt die entsprechende Belastung auf die Komponente(n) des lateralen BJT darunter auf, um durch Steigern einer Ladungsträgermobilität die Performance zu verbessern.
  • Beispielsweise kann die erste dielektrische Schicht 180 nur eine Seite des lateralen BJT 150 bedecken und kann ein Ende 189 der ersten dielektrischen Schicht 180 über dem lateralen BJT 150 irgendwo zwischen dem Kollektor 133 und dem Emitter 132 ausgerichtet sein. In einigen Ausführungsformen kann die erste dielektrische Schicht 180 den Kollektor 133 vollständig bedecken und kann die Basis 131 teilweise bedecken, derart, dass ein Ende 189 der ersten dielektrischen Schicht 180 über der Basis 131 ausgerichtet ist und eine Belastung auf den Kollektor-Basis-Übergang aufgebracht wird, wie veranschaulicht. Alternativ könnte die erste dielektrische Schicht 180 die Kollektorregion 133 vollständig bedecken und könnte sich ferner vollständig über der Basis 131 erstrecken, derart, dass ein Ende 189 der ersten dielektrischen Schicht 180 über dem dritten Seitenwand-Spacer 115 zwischen der Basis 131 und dem Emitter 132 ausgerichtet ist. Mit einer ersten dielektrischen Schicht, die über dem Kollektor 133 und wenigstens teilweise über der Basis 131 positioniert ist, werden der Kollektor 133 und die Basis 131 belastet, wohingegen der Emitter 132 relaxiert bleiben würde.
  • Beispielsweise ist im Fall eines NPN-Typ-Transistors, wo die erste dielektrische Schicht 180 zugbelastet ist, der Kollektor 133 ein längs tensiler und vertikal kompressiver Kollektor, ist die Basis 131 in ähnlicher Weise eine längs tensile und vertikal kompressive Basis, wohingegen der Emitter 132 ein relaxierter Emitter ist. Dahingegen ist im Fall eines PNP-Typ-Transistors, wo die erste dielektrische Schicht 180 druckbelastet ist, der Kollektor 133 ein längs kompressiver und vertikal tensiler Kollektor, ist die Basis 131 in ähnlicher Weise eine längs kompressive und vertikal tensile Basis, wohingegen der Emitter 132 ein relaxierter Emitter ist. Maximale Performance-Vorteile und insbesondere eine gesteigerte Ladungsträgermobilität, und dadurch schnellere Schaltgeschwindigkeiten, sind in Ausführungsformen mit einem derartigen asymmetrischen dielektrischen Stresslayer über dem Kollektor-Basis-Übergang und nicht über dem Emitter-Basis-Übergang gezeigt worden.
  • Es sollte sich jedoch verstehen, dass die Figuren nicht beschränkend sein sollen und dass alternativ die erste dielektrische Schicht 180 irgendeinen unterschiedlichen Abschnitt des Transistors bedecken kann, um die auf die unterschiedlichen Komponenten des lateralen BJT 150 aufgebrachte Belastung feinabzustimmen. Beispielsweise könnte die erste dielektrische Schicht 180 nur den Kollektor 133 vollständig bedecken, ohne sich an die Basis 131 zu erstrecken, derart, dass ein Ende 189 der ersten dielektrischen Schicht 180 über dem dritten Seitenwand-Spacer 115 zwischen der Basis 131 und dem Kollektor 133 ausgerichtet ist. In diesem Fall wäre nur der Kollektor belastet und wären die Basis und der Emitter relaxiert. Alternativ könnte die erste dielektrische Schicht 180 den Kollektor 133 nur teilweise bedecken und die Basis 131 nur teilweise bedecken, derart, dass ein Ende der ersten dielektrischen Schicht 180 über dem Kollektor 133 ausgerichtet ist und ein anderes Ende 189 der ersten dielektrischen Schicht 180 über der Basis 131 ausgerichtet ist, oder könnte die erste dielektrische Schicht 180 den Kollektor 133 nur teilweise bedecken und vollständig über der Basis 131 sein, derart, dass ein Ende der ersten dielektrischen Schicht 180 über dem Kollektor 133 ausgerichtet ist und ein anderes Ende 189 der ersten dielektrischen Schicht 180 über dem dritten Seitenwand-Spacer 115 zwischen dem Emitter 132 und der Basis 131 ausgerichtet ist. In diesen Fällen wären sowohl der Kollektor als auch die Basis in etwas geringerem Maße belastet und wäre der Emitter noch relaxiert. Alternativ könnte die erste dielektrische Schicht 180 an dem Emitter 132 sein und sich optional an die und/oder über der Basis 131 erstrecken, ohne sich weiter an den Kollektor 133 zu erstrecken (z.B. so, dass der Emitter und optional die Basis belastet sind, aber der Kollektor relaxiert ist), und so weiter.
  • Die Halbleiterstruktur 100 kann ferner eine oder mehrere zweite dielektrische Schichten 185 an der ersten dielektrischen Schicht umfassen, die sich ferner lateral über das Ende 189 der ersten dielektrischen Schicht hinaus und an den relaxierten Abschnitt des lateralen BJT (z.B. über dem Kollektor 133) und an die STI 106 erstrecken. Die zweite(n) dielektrische(n) Schicht(en) kann (können) beispielsweise eine oder mehrere konforme dielektrische Schichten (z.B. eine konforme Siliziumnitrid-Ätzstoppschicht) und eine dielektrische Blanket-Schicht (z.B. eine Blanket-Siliziumdioxidschicht oder eine Blanket-Schicht irgendeines anderen geeigneten dielektrischen Materials) an der (den) konformen dielektrischen Schicht(en) umfassen. Die Halbleiterstruktur 100 kann ferner Middle-of-Line (MOL)-Kontakte umfassen, welche Kontakte umfassen, die sich durch die dielektrische(n) Schicht(en) zu der Basis, dem Kollektor und dem Emitter erstrecken.
  • Durch teilweises Bedecken eines lateralen BJT mit der ersten dielektrischen Schicht 180 und insbesondere mit einem dielektrischen Stresslayer (z.B. einer zugbelasteten Schicht im Fall eines NPN-Typ-Transistors oder einer druckbelasteten Schicht im Fall eines PNP-Typ-Transistors) für gesteigerte Ladungsträgermobilität und durch optionales Konfigurieren des lateralen BJT als lateralen HBT (z.B. wobei die Basis SiGe umfasst und der Emitter und der Kollektor Si umfassen) können Performance-Charakteristika (z.B. Grenzfrequenz (fT)/maximale Oszillationsfrequenz (fmax) und Beta-Grenzfrequenz) verbessert werden.
  • Bezugnehmend auf das Flussdiagramm von 2, sind hierin auch Ausführungsformen eines Verfahrens zum Bilden einer Halbleiter-auf-Isolator-Struktur (z.B. einer Silizium-auf-Isolator (SOI)-Struktur) offenbart, wie etwa der Struktur 100, die oben detailliert beschrieben und in 1A-1B veranschaulicht ist, die einen lateralen Bipolartransistor (BJT) (z.B. entweder einen Standard-BJT oder einen Heterojunction-Bipolartransistor (HBT)) umfasst, der mit einer ersten dielektrischen Schicht und insbesondere mit einem dielektrischen Stresslayer für verbesserte Performance teilweise bedeckt ist.
  • Die Verfahrensausführungsformen können mit einer anfänglichen Halbleiter-auf-Isolator-Struktur beginnen (siehe Prozess 202 and 3.1). Diese Halbleiter-auf-Isolator-Struktur kann ein Halbleitersubstrat 101; eine Isolatorschicht 103 an der oberen Oberfläche des Halbleitersubstrats 101; und eine Halbleiterschicht 104 an der Isolatorschicht 103 umfassen. Das Halbleitersubstrat 101 und die Halbleiterschicht 104 können beispielsweise aus dem gleichen Halbleitermaterial und insbesondere einem ersten Halbleitermaterial (z.B. Silizium oder irgendeinem anderen geeigneten Halbleitersubstratmaterial) hergestellt sein. Alternativ könnte die Halbleiterschicht 104 aus einem zweiten Halbleitermaterial bestehen, das unterschiedlich von dem ersten Halbleitermaterial ist (z.B. einem Silizium-Germanium- oder irgendeinem anderen geeigneten Halbleitermaterial anstelle von Silizium). In jedem Fall können das Halbleitersubstrat 101 und die Halbleiterschicht 104 beide eine monokrystalline Struktur aufweisen. Das Halbleitersubstrat 101 kann dazu dotiert sein, eine P-Typ-Leitfähigkeit auf einem relativ niedrigen Leitfähigkeitsniveau aufzuweisen. Somit kann beispielsweise das Halbleitersubstrat 101 ein P- Siliziumsubstrat sein. Die Isolatorschicht 103 kann eine Siliziumdioxidschicht (hierin auch als eine vergrabene Oxid (BOX)-Schicht bezeichnet) oder eine Schicht irgendeines anderen geeigneten Isolatormaterials sein.
  • Optional kann ein Dotierstoffimplantationsprozess durchgeführt werden, um einen Well 102 (auch als Dotierstoff-Implantierregion bezeichnet) in dem Halbleitersubstrat und insbesondere an der oberen Oberfläche des Halbleitersubstrats angrenzend an die Isolatorschicht 103 zu bilden (siehe Prozess 204 and 3.2). Es sollte angemerkt werden, dass der Leitfähigkeitstyp des Wells 102 abhängig davon variieren kann, ob ein NPN-Typ-Transistor oder ein PNP-Typ-Transistor gebildet wird. Beispielsweise kann für einen NPN-Typ-Transistor, ein P-Typ-Dotierstoff an der oberen Oberfläche des P- Substrats angrenzend an die Isolatorschicht 103 implantiert werden, so dass der resultierende Well 102 ein P-Well ist und ein höheres P-Typ-Leitfähigkeitsniveau als der angrenzende niedrigere Abschnitt des P- Substrats aufweist. Für einen PNP-Typ-Transistor kann ein N-Typ-Dotierstoff an der oberen Oberfläche des P- Substrats angrenzend an die Isolatorschicht 103 implantiert werden, so dass der resultierende Well 102 ein N-Well ist.
  • Optional kann, falls die Halbleiterschicht 104 aus dem ersten Halbleitermaterial (z.B. Silizium) besteht und es optimal für die Halbleiterschicht 104 ist, stattdessen aus einem zweiten Halbleitermaterial (z.B. Silizium-Germanium) zu bestehen, ein Umwandlungsprozess durchgeführt werden (siehe Prozess 206 und 3.2). Beispielsweise kann bei Prozess 206 ein Germaniumkondensationsprozess durchgeführt werden, um eine Silizium-Schicht an der Isolatorschicht 103 in eine Silizium-Germanium Schicht an der Isolatorschicht 103 umzuwandeln. Die Germaniumkondensationsprozessierung ist in der Technik gut bekannt, und somit sind die Details einer derartigen Prozessierung aus dieser Spezifikation weggelassen worden, um es den Lesern zu erlauben, sich auf die hervorstechenden Aspekte der offenbarten Ausführungsformen zu fokussieren. Die resultierende Silizium-Germanium-Schicht kann dennoch eine monokrystalline Struktur aufweisen.
  • Dann kann unter Verwenden der Halbleiterschicht 104 ein lateraler Bipolartransistor (BJT) gebildet werden (siehe Prozess 208). Es sollte angemerkt werden, dass der bei Prozess 208 gebildete laterale BJT ein Standard-BJT, wo der Kollektor, der Emitter und die Basis das gleiche Halbleitermaterial (z.B. Silizium) umfassen, oder ein HBT sein kann, wo wenigstens ein Abschnitt der Basis ein unterschiedliches Halbleitermaterial als der Kollektor und der Emitter umfasst. Zusätzlich sollte auch angemerkt werden, dass bei der nachstehenden Diskussion der Prozessschritte Bezug auf eine Leitfähigkeit eines ersten Typs und auf eine Leitfähigkeit eines zweiten Typs genommen wird, und dass, ob die Leitfähigkeit eines ersten Typs und die Leitfähigkeit eines zweiten Typs eine P-Typ-Leitfähigkeit bzw. eine N-Typ-Leitfähigkeit oder eine N-Typ-Leitfähigkeit bzw. eine P-Typ-Leitfähigkeit ist, davon abhängt, ob bei Prozess 208 ein NPN-Typ-Transistor oder ein PNP-Typ-Transistor gebildet wird. Insbesondere bezieht sich für einen NPN-Typ-Transistor die Leitfähigkeit eines ersten Typs auf eine P-Typ-Leitfähigkeit und bezieht sich die Leitfähigkeit eines zweiten Typs auf eine N-Typ-Leitfähigkeit, wohingegen sich für einen PNP-Typ-Transistor die Leitfähigkeit eines ersten Typs auf eine N-Typ-Leitfähigkeit bezieht und sich die Leitfähigkeit eines zweiten Typs auf eine P-Typ-Leitfähigkeit bezieht.
  • Die Bildung des lateralen BJT kann mit einem optionalen Dotierstoffimplantationsprozess beginnen, um die Halbleiterschicht 104 mit einem Dotierstoff einer Leitfähigkeit eines ersten Typs zu dotieren, derart, dass die Halbleiterschicht 104 die Leitfähigkeit eines ersten Typs auf einem relativ niedrigen Leitfähigkeitsniveau aufweist (siehe Prozess 210 und 3.2). Beispielsweise kann für einen NPN-Typ-Transistor ein P-Typ-Dotierstoff implantiert werden, so dass die Halbleiterschicht eine P-Typ-Leitfähigkeit auf einem relativ niedrigen Leitfähigkeitsniveau aufweist (z.B. so dass die Halbleiterschicht eine P-Halbleiterschicht wird), wohingegen für einen PNP-Typ-Transistor ein N-Typ-Dotierstoff implantiert werden kann, so dass die Halbleiterschicht eine N-Typ-Leitfähigkeit auf einem relativ niedrigen Leitfähigkeitsniveau aufweist (z.B. so dass die Halbleiterschicht eine N-Halbleiterschicht wird).
  • Flachgrabenisolations (STI)-Regionen 106 können gebildet werden (siehe Prozess 212 und 3.3A und 3.3B). Die STI-Regionen 106 können gebildet werden, so dass sie die Grenzen eines Vorrichtungsbereichs definieren, und so dass sie sich im Wesentlichen vertikal durch die Halbleiterschicht 104 zu der Isolatorschicht 103 erstrecken. Insbesondere können bei Prozess 212 Gräben für STI-Regionen gebildet (z.B. unter Verwendung konventioneller STI-Prozessierungstechniken lithografisch strukturiert und geätzt) werden, derart, dass sie sich im Wesentlichen vertikal durch die Halbleiterschicht zu der Isolatorschicht erstrecken, und derart, dass sie einen Vorrichtungsbereich innerhalb der Halbleiterschicht definieren. Die Gräben können ferner mit einer oder mehreren Schichten von Isolationsmaterial (z.B. Siliziumdioxid, Siliziumnitrid etc.) gefüllt werden, und ein chemisch-mechanischer Polier (chemical mechanical polishing; CMP)-Prozess kann durchgeführt werden, um jegliche der Isolationsmaterialien von über der Halbleiterschicht zu entfernen.
  • Als nächstes kann eine Isolationsschicht 109 über der Halbleiterschicht 104 und angrenzenden STI-Regionen 106 gebildet werden (siehe Prozess 214 und 3.4). Diese Isolationsschicht 109 kann beispielsweise eine Siliziumdioxidschicht sein, die bei Prozess 214 unter Verwendung eines konventionellen Oxidationsprozesses gebildet wurde.
  • In der Isolationsschicht 109 kann dann eine Basisöffnung 110 gebildet werden (siehe Prozess 216 und 3.5A and 3.5B). Insbesondere können bei Prozess 214 konventionelle lithografische Prozessierungs- und Ätztechniken durchgeführt werden, um eine Basisöffnung 110 in der Isolationsschicht 109 zu bilden. Die Basisöffnung 110 kann beispielsweise so gebildet werden, dass sie sich vertikal durch die Isolationsschicht 109 zu der Halbleiterschicht 104 erstreckt, so dass sie einen zentralen Abschnitt der Halbleiterschicht vollständig durchquert und exponiert, so dass sie eine erste Breite (Wbo) aufweist, und so dass Abschnitte der Halbleiterschicht auf beiden Seiten der Basisöffnung 110 bedeckt bleiben.
  • Dann können innerhalb der Basisöffnung 110 erste Seitenwand-Spacer 108 gebildet werden. Beispielsweise kann ein Dielektrikum-Spacer-Material konform abgeschieden werden, um die obere Oberfläche der Isolationsschicht 109 zu bedecken und um die Basisöffnung 110 auszukleiden (siehe 3.6A und 3.6B). Das Dielektrikum-Spacer-Material kann beispielsweise Siliziumnitrid oder irgendein anderes geeignetes Dielektrikum-Spacer-Material sein, das unterschiedlich von dem Isolationsmaterial der Isolationsschicht 109 ist, so dass es über dem Isolationsmaterial 107 selektiv geätzt werden kann. Als nächstes kann ein selektiver anisotropischer Seitenwand-Spacer-Ätzprozess durchgeführt werden, um das Dielektrikum-Spacer-Material von horizontalen Oberflächen zu entfernen, wobei er es an vertikalen Oberflächen innerhalb der Basisöffnung intakt lässt (d.h. als die ersten Seitenwand-Spacer 108). Durch Bilden der ersten Seitenwand-Spacer 108 innerhalb der Basisöffnung 110 wird die Breite der Basisöffnung 110 von der ersten Breite (Wbo) zu einer zweiten Breite (Wfbo) verschmälert, die schmaler als die erste Breite ist, und wird ein erster Bereich der Halbleiterschicht exponiert. Es sollte angemerkt werden, dass die erste Breite bei oder nahe der minimalen Breite sein könnte, die unter Verwendung konventioneller lithografischer Strukturierung des Stands der Technik erreichbar ist, und dass die zweite Breite kleiner als jene minimale Breite sein kann.
  • Optional kann ein erster Bereich 125 der Halbleiterschicht 104, der am Boden der Basisöffnung exponiert ist, vertieft werden (siehe Prozess 218 und 3.7). Das heißt, ein selektiver anisotroper Ätzprozess kann durchgeführt werden, um die obere Oberfläche des ersten Bereichs 125 der Halbleiterschicht 104 zu vertiefen (d.h. zurückzuätzen), der am Boden der Basisöffnung 110 exponiert ist. Dieser selektive anisotrope Ätzprozess sollte durchgeführt werden, ohne vollständig durch die Halbleiterschicht 104 zu ätzen, derart, dass wenigstens ein unterer Abschnitt des ersten Bereichs 125 der Halbleiterschicht 104 intakt bleibt und anschließend als eine Saatschicht verwendet werden kann. Der erste Bereich 125 der Halbleiterschicht 104, der unter der Basisöffnung 110 ausgerichtet (vertieft, wie veranschaulicht, oder nicht) ist, kann einer ersten Basisregion 131.1 einer Basis 131 des lateralen BJT (z.B. des Standard-BJT oder HBT), der gebildet wird, entsprechen.
  • Dann kann eine zweite Basisregion 131.2 in der Basisöffnung 110 an der ersten Basisregion 131.1 gebildet werden (siehe Prozess 220 and 3.8). Insbesondere kann eine epitaktische Halbleiterschicht 112 an der oberen Oberfläche des exponierten ersten Bereichs 125 der Halbleiterschicht 104 innerhalb der relativ schmalen Basisöffnung 110 aufgewachsen werden, die durch den Raum zwischen den ersten Seitenwand-Spacern 108 definiert ist. Die epitaktische Halbleiterschicht 112 kann von der Halbleiterschicht 104 bei Prozess 220 selektiv aufgewachsen werden, so dass sie im Wesentlichen eine monokrystalline Struktur aufweist. Für einen Standard-BJT kann diese Halbleiterschicht 104 und die epitaktische Halbleiterschicht 112 das erste Halbleitermaterial sein (z.B. Silizium). Für einen HBT könnte die Halbleiterschicht 104 das erste oder zweite Halbleitermaterial sein (z.B. Silizium oder Silizium-Germanium), kann aber die epitaktische Halbleiterschicht 112 insbesondere das zweite Halbleitermaterial sein (z.B. Silizium-Germanium). In beiden Fällen kann die epitaktische Halbleiterschicht 112 bei Prozess 220 ohne irgendein In-situ-Dotieren aufgewachsen werden (d.h. so dass sie undotiert/intrinsisch bleibt). Alternativ kann diese epitaktische Halbleiterschicht 112 bei Prozess 220 in-situ dotiert werden, so dass sie die Leitfähigkeit eines ersten Typs auf einem relativ niedrigen Leitfähigkeitsniveau aufweist, oder so dass sie ein abgestuftes Dotierstoffprofil aufweist (z.B. von undotiert oder niedrig-dotiert nahe bei der ersten Basisregion und höher dotiert distal zu der ersten Basisregion).
  • Somit kann folgend auf Prozess 220, für einen NPN-Typ-Standard-BJT, die zweite Basisregion 131.2 eine monokristalline intrinsische Silizium-Basisregion (i-Si-Basis), eine monokristalline P- Silizium-Basisregion, oder eine monokristalline Silizium-Basisregion mit einem abgestuften Dotierstoffprofil von undotiert oder P- nahe bei der ersten Basisregion zu P oder P+ distal zu der ersten Basisregion sein. Für einen NPN-Typ-HBT kann die zweite Basisregion 131.2 eine monokristalline intrinsische Silizium-Germanium-Basisregion (i-SiGe-Basis), eine monokristalline P- Silizium-Germanium-Basisregion, oder eine monokristalline Silizium-Germanium-Basisregion mit einem abgestuften Dotierstoffprofil von undotiert oder P-nahe bei der ersten Basisregion zu P oder P+ distal zu der ersten Basisregion sein. Für einen PNP-Typ-Standard-BJT kann die zweite Basisregion 131.2 eine monokristalline intrinsische Silizium-Basisregion (i-Si-Basis), eine monokristalline N- Silizium-Basisregion, oder eine monokristalline Silizium-Basisregion mit einem abgestuften Dotierstoffprofil von undotiert oder N- nahe bei der ersten Basisregion zu N oder N+ distal zu der ersten Basisregion sein. Für einen PNP-Typ-HBT, kann die zweite Basisregion 131.2 eine monokristalline intrinsische Silizium-Germanium-Basisregion (i-SiGe-Basis), eine monokristalline N- Silizium-Germanium-Basisregion, oder eine monokristalline Silizium-Germanium-Basisregion mit einem abgestuften Dotierstoffprofil von undotiert oder N- nahe bei der ersten Basisregion bis N oder N+ distal zu der ersten Basisregion sein.
  • An der zweiten Basisregion 131.1 und über der Isolationsschicht 109 kann eine weitere epitaktische Halbleiterschicht 113 des ersten Halbleitermaterials (z.B. Silizium) oder irgendeines anderen geeigneten Basis-Halbleitermaterials aufgewachsen werden (siehe Prozess 222 und 3.9). Die epitaktische Halbleiterschicht 113 kann bei Prozess 222 von der zweiten Basisregion und von der Isolationsschicht nicht-selektiv aufgewachsen werden, so dass sie im Wesentlichen eine polykristalline Struktur aufweist. Die epitaktische Halbleiterschicht 113 kann bei Prozess 222 in-situ dotiert werden, um die Leitfähigkeit eines ersten Typs auf einem relativ hohen Leitfähigkeitsniveau aufzuweisen. Somit kann beispielsweise für einen NPN-Typ-Standard-BJT oder HBT diese epitaktische Halbleiterschicht 113 eine polykristalline P+ Halbleiterschicht (z.B. eine P+ Polysilizium-Schicht) sein, wohingegen für einen PNP-Typ-Standard-BJT oder HBT diese epitaktische Halbleiterschicht 113 eine polykristalline N+ Halbleiterschicht sein kann (z.B. eine N+ Polysilizium-Schicht).
  • An der epitaktischen Halbleiterschicht 113 kann eine dünne Kappenschicht (z.B. eine dünne Siliziumnitrid-Kappenschicht 114) gebildet werden (siehe 3.9).
  • Anschließend kann ein Basisstapel gebildet werden (siehe Prozess 224 und 3.10). Insbesondere können lithografische Strukturier- und Ätzprozesse durchgeführt werden, um von einem Abschnitt der epitaktischen Halbleiterschicht 113 eine dritte Basisregion 131.3 zu definieren, die über der zweiten Basisregion 131.2 ausgerichtet ist, und um ferner (von der Isolationsschicht 109) zweite Seitenwand-Spacer 107 zu definieren, die lateral angrenzend an die ersten Seitenwand-Spacer 108 positioniert sind. Aufgrund der lithografischen Strukturier- und Ätzprozesse, die bei Prozess 224 durchgeführt wurden, kann die resultierende dritte Basisregion 131.3 ausgerichtet über, unmittelbar angrenzend an, und breiter als die zweite Basisregion 131.2 sein, derart, dass sie sich lateral über die ersten Seitenwand-Spacer 108 und die resultierenden zweiten Seitenwand-Spacer 107 erstreckt. Somit ist die Basis 131 im Wesentlichen T-förmig und sind gegenüberliegende Seitenwände der dritten Basisregion 131.3 mit äußeren vertikalen Oberflächen der zweiten Seitenwand-Spacer 107 im Wesentlichen vertikal ausgerichtet. An dem Basisstapel und insbesondere angrenzend an die gegenüberliegenden Seitenwände der dritten Basisregion 131.3 und ferner angrenzend an die äußeren vertikalen Oberflächen der zweiten Seitenwand-Spacer 107 darunter können dann dritte Seitenwand-Spacer 115 gebildet werden (siehe 3.10). Beispielsweise kann ein anderes Dielektrikum-Spacer-Material konform abgeschieden werden, um den Basisstapel zu bedecken. Das Dielektrikum-Spacer-Material, das verwendet wird, um die dritten Seitenwand-Spacer zu bilden, kann beispielsweise Siliziumnitrid oder irgendein anderes geeignetes Dielektrikum-Spacer-Material sein. Als nächstes kann ein selektiver anisotroper Seitenwand-Spacer-Ätzprozess durchgeführt werden, um das Dielektrikum-Spacer-Material jeweils von horizontalen Oberflächen und insbesondere von zweiten und dritten Bereichen 117a-117b der Halbleiterschicht 104 an gegenüberliegenden Seiten des Basisstapels zu entfernen, wobei er es an den vertikalen Oberflächen (d.h. als die dritten Seitenwand-Spacer 115) intakt lässt.
  • Optional können die zweiten und dritten Bereiche 117a-117b der Halbleiterschicht 104, die während der Bildung der dritten Seitenwand-Spacer 115 exponiert werden, vertieft werden (nicht gezeigt). Das heißt, ein selektiver anisotroper Ätzprozess kann durchgeführt werden, um die obere Oberfläche der Halbleiterschicht 104 in den zweiten und dritten Bereichen 117a-117b der Halbleiterschicht 104 zu vertiefen (d.h. zurückzuätzen). Dieser selektive anisotrope Ätzprozess sollte durchgeführt werden, ohne vollständig durch die Halbleiterschicht 104 zu ätzen, derart, dass Abschnitte der Halbleiterschicht 104 intakt bleiben und anschließend als Saatschichten verwendet werden können.
  • An gegenüberliegenden Seiten des Basisstapels können dann ein Kollektor 133 und ein Emitter 132 gebildet werden (siehe Prozess 226 and 3.11). Beispielsweise können zusätzliche epitaktische Halbleiterschichten 122 des ersten Halbleitermaterials (z.B. Silizium) oder irgendeines anderen geeigneten Kollektor/Emitter-Halbleitermaterials von den exponierten Halbleiter-Oberflächen der zweiten und dritten Bereiche 117a-117b der Halbleiterschicht 104 selektiv aufgewachsen werden, derart, dass sie im Wesentlichen eine monokrystalline Struktur aufweisen. Die zusätzlichen epitaktischen Halbleiterschichten 122 können bei Prozess 226 in-situ dotiert werden, um die Leitfähigkeit eines zweiten Typs auf einem relativ hohen Leitfähigkeitsniveau aufzuweisen. Somit können beispielsweise für einen NPN-Typ-Transistor die zusätzlichen epitaktischen Halbleiterschichten 122 monokristalline N+ Halbleiterschichten (z.B. N+ Silizium-Schichten) sein, wohingegen für einen PNP-Typ-Transistor die zusätzlichen epitaktischen Halbleiterschichten 122 monokristalline P+ Halbleiterschichten (z.B. P+ Silizium-Schichten) sein können. Ein anschließender Anneal-Prozess kann bewirken, dass Dotierstoffe von den zusätzlichen epitaktischen Halbleiterschichten 122 in die zweiten und dritten Bereiche 117a-117b der Halbleiterschicht diffundieren, um dotierte Regionen 121 mit der Leitfähigkeit eines zweiten Typs zu bilden. In diesem Fall bilden die dotierten Regionen 121 der zweiten und dritten Bereiche 117a-117b der Halbleiterschicht 104 untere Emitter- und Kollektorregionen 132.1, 133.1 des Emitters 132 bzw. Kollektors 133. Zusätzlich bilden die zusätzlichen epitaktischen Halbleiterschichten 122, die an den zweiten und dritten Bereichen 117a-117b der Halbleiterschicht 104 aufgewachsen wurden, obere Emitter- und Kollektorregionen 132.2, 133.2 des Emitters 132 bzw. Kollektors 133. Es sollte angemerkt werden, dass Prozess 226 nur ein exemplarischer Prozessfluss ist, der eingesetzt werden könnte, um den Emitter 132 und den Kollektor 133 an gegenüberliegenden Seiten des Basisstapels zu bilden. Alternativ könnte irgendein anderer geeigneter Prozessfluss eingesetzt werden, der in symmetrischen oder asymmetrischen Emitter/Kollektor-Regionen resultiert.
  • Optional können die Verfahrensausführungsformen ferner ein selektives Entfernen der Kappe 114 von der Oberseite der Basis 131 und ein Bilden von Metallsilizidschichten 199 an den obersten Oberflächen der Basis 131, des Kollektors 133, und des Emitters 132 umfassen (siehe Prozess 252 und 3.12). Die Metallsilizidschichten 199 können beispielsweise Schichten von Kobaltsilizid (CoSi), Nickelsilizid (NiSi), Wolframsilizid (WSi), Titansilizid (TiSi), oder irgendein anderes geeignetes Metallsilizidmaterial sein. Techniken zum Bilden von Metallsilizidschichten sind in der Technik gut bekannt und sind somit aus der Spezifikation weggelassen worden, um es dem Leser zu erlauben, sich auf die hervorstechenden Aspekte der offenbarten Ausführungsformen zu fokussieren.
  • Die Verfahrensausführungsformen können ferner ein Bilden einer konformen ersten dielektrischen Schicht 180 und insbesondere eines dielektrischen Stresslayers umfassen, so dass sie den lateralen BJT 150 nur teilweise bedeckt (siehe Prozess 254 und 3.13-3.14). Die erste dielektrische Schicht 180 (d.h. der dielektrische Stresslayer) kann beispielsweise ein Siliziumnitrid-Stresslayer sein, der abgeschieden und weiter prozessiert wurde, je nach Bedarf, um entweder eine Zugbelastung oder eine Druckbelastung aufzuweisen, abhängig davon, ob der laterale BJT 150 ein NPN-Typ-Transistor oder ein PNP-Typ-Transistor ist. Beispielsweise kann für einen NPN-Typ-Transistor die erste dielektrische Schicht 180 bei Prozess 254 abgeschieden und weiter prozessiert werden, je nach Bedarf, so dass sie eine zugbelastete Schicht ist, wohingegen für einen PNP-Typ-Transistor die erste dielektrische Schicht 180 bei Prozess 254 abgeschieden und optional weiter prozessiert werden kann, je nach Bedarf, so dass sie eine druckbelastete Schicht ist. Verschiedene Techniken zum Bilden zugbelasteter dielektrischer Schichten und druckbelasteter dielektrischer Schichten sind in der Technik gut bekannt und könnten in dem offenbarten Verfahren eingesetzt werden. Jedoch sind die Details jener Techniken aus dieser Spezifikation weggelassen worden, um es dem Leser zu erlauben, sich auf die hervorstechenden Aspekte der offenbarten Ausführungsformen zu fokussieren.
  • In jedem Fall kann die erste dielektrische Schicht 180 anschließend lithografisch strukturiert und geätzt werden, so dass sie den lateralen BJT 150 nur teilweise bedeckt, und so dass sie ein Ende aufweist, das über dem Transistor irgendwo zwischen dem Kollektor und dem Emitter ausgerichtet ist. Beispielsweise kann die erste dielektrische Schicht 180 lithografisch strukturiert und geätzt werden, so dass sie nur eine Seite des lateralen BJT 150 bedeckt, und so dass ein Ende 189 über dem lateralen BJT 150 irgendwo zwischen dem Kollektor 133 und dem Emitter 132 ausgerichtet ist. In einigen Ausführungsformen kann die erste dielektrische Schicht 180 strukturiert und geätzt werden, so dass sie den Kollektor 133 vollständig bedeckt, so dass sie die Basis 131 teilweise bedeckt, und so dass sie ein Ende 189 aufweist, das über der Basis 131 ausgerichtet ist, wie veranschaulicht. Alternativ könnte die erste dielektrische Schicht 180 lithografisch strukturiert und geätzt werden, so dass sie den Kollektor 133 vollständig bedeckt, so dass sie sich vollständig über der Basis 131 erstreckt, und so dass sie ein Ende 189 aufweist, das über dem dritten Seitenwand-Spacer 115 zwischen der Basis 131 und dem Emitter 132 ausgerichtet ist. Mit einer ersten dielektrischen Schicht, die über dem Kollektor 133 und wenigstens teilweise über der Basis 131 positioniert ist, sind der Kollektor 133 und die Basis 131 (und der Kollektor-Basis-Übergang) belastet, wohingegen der Emitter 132 relaxiert bleibt.
  • Beispielsweise ist im Fall eines NPN-Typ-Transistors, wo die erste dielektrische Schicht 180 zugbelastet ist, der Kollektor 133 ein längs tensiler und vertikal kompressiver Kollektor, ist die Basis 131 in ähnlicher Weise eine längs tensile und vertikal kompressive Basis, wohingegen der Emitter 132 ein relaxierter Emitter ist. Jedoch ist im Fall eines PNP-Typ-Transistors, wo die erste dielektrische Schicht 180 druckbelastet ist, der Kollektor 133 ein längs kompressiver und vertikal tensiler Kollektor, ist die Basis 131 in ähnlicher Weise eine längs kompressive und vertikal tensile Basis, wohingegen der Emitter 132 ein relaxierter Emitter ist. Maximale Performance-Vorteile und insbesondere eine gesteigerte Ladungsträgermobilität, und dadurch schnellere Schaltgeschwindigkeiten, sind in Ausführungsformen mit einem derartigen asymmetrischen dielektrischen Stresslayer über dem Kollektor-Basis-Übergang und nicht über dem Emitter-Basis-Übergang gezeigt worden.
  • Es sollte sich verstehen, dass die Figuren nicht beschränkend sein sollen und dass alternativ die erste dielektrische Schicht strukturiert und geätzt werden könnte, so dass sie irgendeinen unterschiedlichen Abschnitt des lateralen BJT bedeckt, um die auf die unterschiedlichen Komponenten des lateralen BJT 150 aufgebrachte Belastung feinabzustimmen. Beispielsweise könnte die erste dielektrische Schicht 180 strukturiert und geätzt sein, so dass sie nur den Kollektor 133 vollständig bedeckt, so dass sie sich nicht an die Basis 131 erstreckt, und so, dass sie ein Ende 189 aufweist, das über dem dritten Seitenwand-Spacer 115 zwischen der Basis 131 und dem Kollektor 133 ausgerichtet ist. In diesem Fall wäre nur der Kollektor belastet und wären die Basis und der Emitter relaxiert. Alternativ könnte die erste dielektrische Schicht 180 strukturiert und geätzt sein, so dass sie den Kollektor 133 nur teilweise bedeckt, und so dass sie die Basis 131 entweder teilweise oder vollständig bedeckt In diesen Fällen wären sowohl der Kollektor als auch die Basis in etwas geringerem Maße belastet und wäre der Emitter noch relaxiert. Alternativ könnte die erste dielektrische Schicht 180 strukturiert und geätzt sein, so dass sie an dem Emitter 132 ist, und optional so, dass sie sich an die und/oder über der Basis 131 erstreckt, ohne sich weiter an den Kollektor 133 zu erstrecken (z.B. so, dass der Emitter und optional die Basis belastet sind, aber der Kollektor relaxiert ist), und so weiter.
  • Außerdem sollte es sich verstehen, dass die oben beschriebenen Techniken für eine Bildung der ersten dielektrischen Schicht 180, die den Transistor nur teilweise bedeckt, nur zu Veranschaulichungszwecken angeboten werden und nicht beschränkend sein sollen. Beispielsweise könnte alternativ eine Maskenschicht über der teilweise vollständigen Struktur gebildet werden. Die Maskenschicht könnte strukturiert werden, um eine Öffnung aufzuweisen, die einen Abschnitt des lateralen BJT exponiert, und so dass ein anderer Abschnitt des lateralen BJT bedeckt bleibt. Die erste dielektrische Schicht und insbesondere der dielektrische Stresslayer könnten innerhalb des Grabens gebildet werden, und die Maskenschicht könnte selektiv entfernt werden.
  • Die Verfahrensausführungsformen können ferner ein Bilden einer oder mehrerer zweiter dielektrischer Schichten 185 an der ersten dielektrischen Schicht umfassen, die sich ferner lateral über das Ende 189 der ersten dielektrischen Schicht 180 hinaus über dem Abschnitt des lateralen BJT erstrecken, der nicht durch die erste dielektrische Schicht 180 bedeckt ist (siehe Prozess 256). Obwohl nicht gezeigt, können diese dielektrischen Schichten beispielsweise eine oder mehrere konforme dielektrische Schichten (z.B. eine andere konforme Siliziumnitrid-Ätzstoppschicht) und eine dielektrische Blanket-Schicht (z.B. eine Blanket-Siliziumdioxidschicht oder eine Blanket-Schicht irgendeines anderen geeigneten dielektrischen Materials) an der (den) konformen dielektrischen Schicht(en) umfassen. Die Verfahrensausführungsformen können ferner ein Bilden von Middle-of-Line (MOL)-Kontakten umfassen, die Kontakte umfassen, die sich durch die dielektrische(n) Schicht(en) zu der Basis, dem Kollektor und dem Emitter erstrecken (siehe Prozess 258).
  • Es sollte sich verstehen, dass in dem Verfahren und den Strukturen, die oben beschrieben wurden, sich ein Halbleitermaterial auf ein Material bezieht, dessen leitende Eigenschaften durch Dotieren mit einer Verunreinigung geändert werden können. Exemplarische Halbleitermaterialien umfassen beispielsweise Silizium-basierte Halbleitermaterialien (z.B. Silizium, Siliziumgermanium, Siliziumgermaniumkarbid, Siliziumkarbid etc.) und III-V-Verbindunghalbleiter (d.h. Verbindungen, die durch Kombinieren von Gruppe-III-Elementen, wie etwa Aluminum (Al), Gallium (Ga) oder Indium (In), mit Gruppe-V Elementen, wie etwa Stickstoff (N), Phosphor (P), Arsen (As) oder Antimon (Sb)) erhalten werden (z.B. GaN, InP, GaAs oder GaP). Ein reines Halbleitermaterial und insbesondere ein Halbleitermaterial, das nicht zu Zwecken des Erhöhens der Leitfähigkeit mit einer Verunreinigung dotiert ist (d.h. ein undotiertes Halbleitermaterial) wird in der Technik als intrinsischer Halbleiter bezeichnet. Ein Halbleitermaterial, das zu Zwecken des Erhöhens der Leitfähigkeit mit einer Verunreinigung dotiert ist (d.h. ein dotiertes Halbleitermaterial) wird in der Technik als extrinsischer Halbleiter bezeichnet und ist leitfähiger als ein intrinsischer Halbleiter, der aus dem gleichen Basismaterial hergestellt ist. Das heißt, extrinsisches Silizium ist leitfähiger als intrinsisches Silizium; extrinsisches Siliziumgermanium ist leitfähiger als intrinsisches Siliziumgermanium; und so weiter. Es sollte sich außerdem verstehen, dass unterschiedliche Verunreinigungen (d.h. unterschiedliche Dotierstoffe) verwendet werden können, um unterschiedliche Leitfähigkeitstypen (z.B. P-Typ-Leitfähigkeit und N-Typ Leitfähigkeit) zu erreichen, und dass die Dotierstoffe abhängig von den verwendeten unterschiedlichen Halbleitermaterialien variieren können. Beispielsweise ist ein Silizium-basiertes Halbleitermaterial (z.B. Silizium, Siliziumgermanium, etc.) typischerweise mit einem Gruppe-III-Dotierstoff, wie etwa Bor (B) oder Indium (In), dotiert, um eine P-Typ Leitfähigkeit zu erreichen, wohingegen ein Silizium-basiertes Halbleitermaterial typischerweise mit einem Gruppe-V-Dotierstoff, wie etwa Arsen (As), Phosphor (P) oder Antimon (Sb) dotiert ist, um eine N-Typ Leitfähigkeit zu erreichen. Ein Galliumnitrid (GaN)-basiertes Halbleitermaterial ist typischerweise mit Magnesium (Mg) dotiert, um eine P-Typ-Leitfähigkeit zu erreichen, und mit Silizium (Si) oder Sauerstoff dotiert, um eine N-Typ-Leitfähigkeit zu erreichen. Die Fachleute werden auch erkennen, dass unterschiedliche Leitfähigkeitlevel von den relativen Konzentrationsleveln des(der) Dotierstoffs(e) in einer gegebenen Halbleiterregion abhängen.
  • Das oben beschriebene Verfahren wird bei der Fertigung von Chips mit integriertem Schaltkreis verwendet. Die resultierenden Chips mit integriertem Schaltkreis können durch den Fertiger in Roh-Wafer-Form (das heißt, als einzelner Wafer, der mehrere ungehäuste Chips aufweist), als nackter Chip (bare die), oder in einer gehäusten Form vertrieben werden. Im letzteren Fall ist der Chip in einer Einzelchipbaugruppe (wie etwa ein Kunststoffträger, mit Leitern, die an einem Motherboard oder einem anderen Träger eines höheren Levels befestigt werden) oder in einer Multichip-Baugruppe montiert (wie etwa ein keramischer Träger, der einen oder beide Oberflächenzwischenverbindungen oder vergrabene Zwischenverbindungen aufweist). In jedem Fall ist der Chip dann mit anderen Chips, diskreten Schaltelementen und/oder anderen Signalverarbeitungsvorrichtungen als Teil von entweder (a) einem Zwischenprodukt, wie einem Motherboard, oder (b) einem Endprodukt integriert. Das Endprodukt kann irgendein Produkt sein, das Chips mit integriertem Schaltkreis umfasst, und von Spielzeugen und anderen Low-End-Anwendungen bis zu fortgeschrittenen Computerprodukten reicht, die ein Display, ein Keyboard oder eine andere Eingabevorrichtung, und einen zentralen Prozessor aufweisen.
  • Es sollte sich verstehen, dass die hierin verwendete Terminologie zum Zweck des Beschreibens der offenbarten Strukturen und Verfahren dient und nicht beschränkend sein soll. Beispielsweise sollen die Singularformen „ein“, „eine“, „einer“ und „der“, „die“, „das“, wie hierin verwendet, auch die Pluralformen umfassen, sofern nicht der Kontext klar etwas anderes angibt. Zusätzlich spezifizieren die Begriffe „umfasst“, „umfassend“, „schließt ein“ und/oder „einschließend“, wie hierin verwendet, das Vorhandensein von angegebenen Merkmalen, ganzen Zahlen, Schritten, Vorgängen, Elementen und/oder Komponenten, schließen aber nicht das Vorhandensein oder Hinzufügen von einem oder mehreren anderen Merkmalen, ganzen Zahlen, Schritten, Vorgängen, Elementen, Komponenten und/oder Gruppen von diesen aus. Außerdem sollen, wie hierin verwendet, Begriffe wie etwa „rechts“, „links“, „vertikal“, „horizontal“, „Oberseite“, „Unterseite“, „obere(r)(s)“, „untere(r)(s)“, „unter“, „unten“, „darunterliegend“, „über“, „darüberliegend“, „parallel“, „senkrecht“ etc. relative Orte beschreiben, wie sie in den Zeichnungen ausgerichtet und veranschaulicht sind (sofern nicht anders angegeben), und sollen Begriffe wie etwa „berührend“, „in direktem Kontakt“, „anliegend“, „direkt angrenzend an“, „unmittelbar angrenzend an“ etc. angeben, dass wenigstens ein Element ein anderes Element physisch kontaktiert (ohne dass andere Elemente die beschriebenen Elemente trennen). Der Begriff „lateral“ wird hierin verwendet, um die relativen Orte von Elementen zu beschreiben und insbesondere anzugeben, dass ein Element an der Seite eines anderen Elements im Gegensatz zu über oder unter dem anderen Element positioniert ist, wie diese Elemente in den Zeichnungen ausgerichtet und veranschaulicht sind. Beispielsweise ist ein Element, das lateral angrenzend an ein anderes Element positioniert ist, neben dem anderen Element, ein Element, das lateral unmittelbar angrenzend an ein anderes Element positioniert ist, direkt neben dem anderen Element, und ein Element, das ein anderes Element lateral umgibt, angrenzend an die äußeren Seitenwände des anderen Elements und diese umgrenzend. Die entsprechenden Strukturen, Materialien, Aktionen und Äquivalente aller Means- oder Step-plus-Function-Elemente in den nachstehenden Ansprüchen sollen jegliche Struktur, jegliches Material oder jegliche Aktion zum Durchführen der Funktion in Kombination mit anderen beanspruchten Elementen einschließen, wie insbesondere beansprucht.
  • Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Offenbarung wurden zum Zwecke der Veranschaulichung präsentiert, sollen aber nicht erschöpfend oder auf die offenbarten Ausführungsformen beschränkt sein. Viele Modifikationen und Variationen sind für die gewöhnlichen Fachleute offensichtlich, ohne vom Umfang und der Idee der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder technische Verbesserung gegenüber auf dem Markt erhältlichen Technologien am besten zu erklären, oder es anderen gewöhnlichen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.

Claims (20)

  1. Struktur umfassend: einen Transistor umfassend: eine Basis; einen Kollektor; und einen Emitter, wobei die Basis lateral zwischen dem Kollektor und dem Emitter positioniert ist; und eine erste dielektrische Schicht, die den Transistor teilweise bedeckt, wobei ein Ende der ersten dielektrischen Schicht über dem Transistor zwischen dem Kollektor und dem Emitter ist.
  2. Struktur nach Anspruch 1, wobei die erste dielektrische Schicht einen Stresslayer umfasst.
  3. Struktur nach Anspruch 1 oder 2, wobei die erste dielektrische Schicht eine Siliziumnitridschicht mit einer Zugbelastung oder einer Druckbelastung umfasst.
  4. Struktur nach einem der Ansprüche 1 bis 3, wobei der Transistor einen NPN-Typ-Heterojunction-Bipolartransistor umfasst und die erste dielektrische Schicht eine zugbelastete Schicht umfasst.
  5. Struktur nach einem der Ansprüche 1 bis 3, wobei der Transistor einen PNP-Typ-Heterojunction-Bipolartransistor umfasst und die erste dielektrische Schicht eine druckbelastete Schicht umfasst.
  6. Struktur nach einem der Ansprüche 1 bis 5, wobei die erste dielektrische Schicht den Kollektor bedeckt und wenigstens teilweise die Basis bedeckt.
  7. Struktur nach Anspruch 6, ferner umfassend eine zweite dielektrische Schicht an der ersten dielektrischen Schicht, die sich ferner lateral über das Ende der ersten dielektrischen Schicht hinaus über dem Emitter erstreckt.
  8. Struktur umfassend: eine Isolatorschicht; eine Halbleiterschicht an der Isolatorschicht; einen Transistor umfassend: eine Basis umfassend: eine erste Basisregion innerhalb der Halbleiterschicht; eine zweite Basisregion an der ersten Basisregion; und eine dritte Basisregion an der zweiten Basisregion und breiter als die zweite Basisregion; einen Kollektor; und einen Emitter, wobei die Basis lateral zwischen dem Kollektor und dem Emitter positioniert ist, wobei der Kollektor und der Emitter ein erstes Halbleitermaterial umfassen und wobei wenigstens die zweite Basisregion ein zweites Halbleitermaterial umfasst, das unterschiedlich von dem ersten Halbleitermaterial ist; und eine erste dielektrische Schicht, die den Transistor teilweise bedeckt, wobei ein Ende der ersten dielektrischen Schicht über dem Transistor zwischen dem Kollektor und dem Emitter ist.
  9. Struktur nach Anspruch 8, wobei die erste dielektrische Schicht einen Stresslayer umfasst.
  10. Struktur nach Anspruch 8 oder 9, wobei die erste dielektrische Schicht eine Siliziumnitridschicht mit einer Zugbelastung oder einer Druckbelastung umfasst.
  11. Struktur nach Anspruch 10, wobei der Transistor einen NPN-Typ-Heterojunction-Bipolartransistor umfasst und die erste dielektrische Schicht eine zugbelastete Schicht umfasst.
  12. Struktur nach Anspruch 10, wobei der Transistor einen PNP-Typ-Heterojunction-Bipolartransistor umfasst und die erste dielektrische Schicht eine druckbelastete Schicht umfasst.
  13. Struktur nach einem der Ansprüche 8 bis 12, wobei die erste dielektrische Schicht den Kollektor bedeckt und wenigstens teilweise die Basis bedeckt.
  14. Struktur nach Anspruch 13, ferner umfassend eine zweite dielektrische Schicht an der ersten dielektrischen Schicht, die sich ferner lateral über das Ende der ersten dielektrischen Schicht hinaus über dem Kollektor erstreckt.
  15. Verfahren umfassend: Bilden eines Transistors umfassend: eine Basis; einen Kollektor; und einen Emitter, wobei die Basis lateral zwischen dem Kollektor und dem Emitter positioniert wird; und Bilden einer ersten dielektrischen Schicht, die den Transistor teilweise bedeckt, wobei ein Ende der ersten dielektrischen Schicht über dem Transistor zwischen dem Kollektor und dem Emitter ist.
  16. Verfahren nach Anspruch 15, wobei das Bilden des Transistors ein Bilden eines NPN-Typ-Heterojunction-Bipolartransistors umfasst, und wobei das Bilden der ersten dielektrischen Schicht ein Bilden einer zugbelasteten Schicht umfasst.
  17. Verfahren nach Anspruch 15, wobei das Bilden des Transistors ein Bilden eines PNP-Typ-Heterojunction-Bipolartransistors umfasst, und wobei das Bilden der ersten dielektrischen Schicht ein Bilden einer druckbelasteten Schicht umfasst.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei der Kollektor und der Emitter gebildet werden, um ein erstes Halbleitermaterial zu umfassen, und wobei die Basis gebildet wird, um zu umfassen: eine erste Basisregion innerhalb einer Halbleiterschicht; eine zweite Basisregion an der ersten Basisregion; und eine dritte Basisregion an der zweiten Basisregion und breiter als die zweite Basisregion, wobei wenigstens die zweite Basisregion ein zweites Halbleitermaterial umfasst, das unterschiedlich von dem ersten Halbleitermaterial ist.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei die erste dielektrische Schicht gebildet wird, um den Kollektor zu bedecken und wenigstens teilweise die Basis zu bedecken.
  20. Verfahren nach Anspruch 19, ferner umfassend ein Bilden einer zweiten dielektrischen Schicht an der ersten dielektrischen Schicht, die sich ferner lateral über das Ende der ersten dielektrischen Schicht hinaus über dem Emitter erstreckt.
DE102022117269.4A 2021-08-30 2022-07-12 Lateraler Bipolartransistor umfassend einen Stresslayer und Verfahren Pending DE102022117269A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163238242P 2021-08-30 2021-08-30
US63/238,242 2021-08-30
US17/555,561 2021-12-20
US17/555,561 US11837653B2 (en) 2021-08-30 2021-12-20 Lateral bipolar junction transistor including a stress layer and method

Publications (1)

Publication Number Publication Date
DE102022117269A1 true DE102022117269A1 (de) 2023-03-02

Family

ID=85174757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022117269.4A Pending DE102022117269A1 (de) 2021-08-30 2022-07-12 Lateraler Bipolartransistor umfassend einen Stresslayer und Verfahren

Country Status (2)

Country Link
US (1) US11837653B2 (de)
DE (1) DE102022117269A1 (de)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940149B1 (en) 2004-03-11 2005-09-06 International Business Machines Corporation Structure and method of forming a bipolar transistor having a void between emitter and extrinsic base
DE102006040765B4 (de) 2006-08-31 2011-02-03 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Feldeffekttransistors mit einer verspannten Kontaktätzstoppschicht mit geringerer Konformität und Feldeffekttransistor
US8288758B2 (en) 2010-12-02 2012-10-16 International Business Machines Corporation SOI SiGe-base lateral bipolar junction transistor
US9252233B2 (en) 2014-03-12 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Air-gap offset spacer in FinFET structure
US9929258B1 (en) * 2016-09-20 2018-03-27 International Business Machines Corporation Method of junction control for lateral bipolar junction transistor

Also Published As

Publication number Publication date
US11837653B2 (en) 2023-12-05
US20230065785A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
DE112012001855B4 (de) Verfahren zur Herstellung einer komplementären Transistor-Inverterschaltung
DE102009049775B4 (de) Vertikal integriertes elektronisches Bauelement, Finnen-Bipolartransistor und Verfahren zu deren Herstellung
DE112012004824B4 (de) Verfahren und Struktur zum Bilden von ETSOI-Kondensatoren, -Dioden, -Widerständen und -Back-Gate-Kontakten
DE102008001535B4 (de) Bipolartransistor und Verfahren zur Herstellung desselben
DE112011101373B4 (de) Verfahren zur bildung einer bipolaren transistorstruktur
US7262484B2 (en) Structure and method for performance improvement in vertical bipolar transistors
EP0293641B1 (de) Verfahren zur Herstellung eines voll selbstjustierten Bipolartransistors
DE102014113989A1 (de) Seibipolartransistor
US10367083B2 (en) Compact device structures for a bipolar junction transistor
DE102018122251A1 (de) Epitaktische Source- und Drain-Strukturen für Hochspannungsvorrichtungen
US9608096B1 (en) Implementing stress in a bipolar junction transistor
DE102016207536B4 (de) Verfahren zum Herstellen eines Bipolartransistors
DE102021123323A1 (de) Schemata zur Integration von Vorrichtungen unter Einsatz eines Bulk-Halbleitersubstrats mit einer <111>-Kristallorientierung
DE102020123812A1 (de) Heterojunction-bipolartransistor mit markerschicht
DE102022117269A1 (de) Lateraler Bipolartransistor umfassend einen Stresslayer und Verfahren
US9812447B2 (en) Bipolar junction transistors with extrinsic device regions free of trench isolation
DE102013112862B9 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
US11923417B2 (en) Lateral bipolar junction transistors with a back-gate
DE102022118097A1 (de) Bipolartransistoren umfassend einen abschnitt einer basisschicht innerhalb eines hohlraums in einer dielektrischen schicht
DE102022124451A1 (de) Transistor mit umhüllender extrinsischer basis
US20220376093A1 (en) Lateral bipolar junction transistor and method
DE102023102110A1 (de) Forksheet-Halbleiterstruktur mit mindestens einem Bipolartransistor und Verfahren
DE102022101059A1 (de) Erweiterte Flachgrabenisolation für sehr geringen Verlust in lateralen Bipolartransistorvorrichtungen vom Finnentyp
DE102022116123A1 (de) Ringförmige bipolartransistoren
DE102022115878A1 (de) Lateraler bipolartransistor mit gate-gesteuertem kollektor

Legal Events

Date Code Title Description
R012 Request for examination validly filed