DE102022107423A1

DE102022107423A1 - Niederspannungsverstärker mit variabler verstärkung und geringer phasenempfindlichkeit

Info

Publication number: DE102022107423A1
Application number: DE102022107423.4A
Authority: DE
Inventors: Frederic Duez; Frederic Paillardet
Original assignee: Space Exploration Technologies Corp
Current assignee: Space Exploration Technologies Corp
Priority date: 2021-03-29
Filing date: 2022-03-29
Publication date: 2022-09-29
Also published as: US20220311404A1

Abstract

Es werden Technologien für Verstärker mit variabler Verstärkung (VGAs) bereitgestellt. Ein Beispielhafter VGA enthält eine Widerstandsleiter mit Widerstandsschenkeln, die mit ersten und zweiten Widerständen verbunden sind; erste Differenzschalter, die mit der Widerstandsleiter verbunden sind, und zweite Differenzschalter, die mit Ausgangsknoten verbunden sind, wobei ein Transistor in jedem der ersten Differenzschalter mit einer ersten elektrischen Leitung verbunden ist, die die ersten Widerstände miteinander verbindet, und ein anderer Transistor in jedem der ersten Differenzschalter mit einer zweiten elektrischen Leitung verbunden ist, die die zweiten Widerstände miteinander verbindet; dritten Differentialschaltern, die mit der Widerstandsleiter verbunden sind, und vierten Differentialschaltern, die mit den Ausgangsknoten verbunden sind, wobei ein Transistor in jedem der dritten Differentialschalter mit der ersten elektrischen Leitung gekoppelt ist und ein anderer Transistor in jedem der vierten Differentialschalter mit der zweiten elektrischen Leitung gekoppelt ist; und einem Paar von Transistoren, die jeweils mit den ersten Differentialschaltern und den dritten Differentialschaltern verbunden sind.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht die Priorität der am 29. März 2021 eingereichten US-Provisional Anmeldung Nr. 63/167,612 mit dem Titel „LOW VOLTAGE VARIABLE GAIN AMPLIFIER WITH LOW PHASE“, deren Inhalt in vollem Umfang und für alle Zwecke hierin enthalten ist.
TECHNISCHES GEBIET
Die vorliegende Offenlegung bezieht sich allgemein auf elektronische Schaltungen und insbesondere auf elektronische Schaltungen für die Strahlformung.
STAND DER TECHNIK
Phasengesteuerte Gruppenantennen (Phased-Array-Antennen) werden in einer Vielzahl von drahtlosen Kommunikationssystemen wie Satelliten- und Zellkommunikationssystemen eingesetzt. Die phasengesteuerten Gruppenantennen können eine Reihe von Antennenelementen enthalten, die so angeordnet sind, dass sie sich wie eine größere Richtantenne verhalten. Darüber hinaus kann eine phasengesteuerte Gruppenantenne unter anderem dazu verwendet werden, die Gesamtrichtwirkung und die Verstärkung zu erhöhen, den Winkel der Gruppe für eine größere Verstärkung und eine höhere Richtwirkung zu steuern, Interferenzen aus einer oder mehreren Richtungen zu unterdrücken, die Ankunftsrichtung der empfangenen Signale zu bestimmen und das Signal-Störungs-Verhältnis zu verbessern. Vorteilhafterweise kann eine phasengesteuerte Gruppenantenne so ausgebildet werden, dass sie Strahlformungstechniken implementiert, um Signale in einer bevorzugten Richtung zu senden und/oder zu empfangen, ohne dass sie physisch neu positioniert oder neu ausgerichtet werden muss.
Im Allgemeinen kann eine phasengesteuerte Gruppenantenne an jedem Antennenelement eine Phasensteuerung oder Zeitverzögerung anwenden, um den Strahl zu formen und in verschiedene Richtungen im Raum abzutasten. Eine phasengesteuerte Gruppenantenne kann die Phasen und Amplituden von Hochfrequenzsignalen (HF-Signalen) an die Antennenelemente steuern, um den Gruppenfaktor und das abgestrahlte Muster dynamisch zu gestalten. In einigen Beispielen kann die phasengesteuerte Gruppenantenne Phasenschieber entlang des HF-Pfads verwenden, um den Strahl zu steuern. In einigen Fällen können die Empfänger und Sender in einer phasengesteuerten Gruppenantenne Verstärker mit variabler Verstärkung (Variable Gain Amplifiers, VGAs) verwenden, um die Signalstärke an einen gewünschten Pegel anzupassen, und Phasenschieber einsetzen, um die Phase der HF-Signale zu steuern. VGAs können eine Verstärkungsregelung bieten, um die dynamische Leistung von phasengesteuerten Gruppenantennen zu verbessern. VGAs können jedoch zu einem Anstieg der parasitären Kapazität führen und haben in der Regel eine schlechte Linearitätsleistung. VGAs können auch erhebliche Phasenschwankungen im Verhältnis zu den Verstärkungseinstellungen verursachen. Zwar können Kompensationsschaltungen implementiert werden, um solche Phasenschwankungen zu begrenzen, doch kann der Stromverbrauch durch die Kompensationsschaltungen erheblich steigen.
Figurenliste
Um die Art und Weise zu beschreiben, in der die verschiedenen Vorteile und Merkmale der Offenbarung erreicht werden können, wird eine genauere Beschreibung der oben beschriebenen Prinzipien durch Bezugnahme auf spezifische Ausführungsformen davon, die in den beigefügten Zeichnungen dargestellt sind, gegeben. Da diese Zeichnungen nur beispielhafte Ausführungsformen der Offenbarung darstellen und nicht als Einschränkung ihres Umfangs zu betrachten sind, werden die hierin beschriebenen Prinzipien mit zusätzlicher Spezifität und Detailgenauigkeit durch die Verwendung der Zeichnungen beschrieben und erläutert, in denen:

1A ist ein vereinfachtes Diagramm, das ein Beispiel für ein drahtloses Kommunikationssystem gemäß einigen Beispielen der vorliegenden Offenbarung zeigt;
1B ist ein vereinfachtes Diagramm, das ein Beispiel für die Kommunikation in einem Satellitenkommunikationssystem in Übereinstimmung mit einigen Beispielen der vorliegenden Offenbarung zeigt;
2A und 2B sind isometrische Ansichten von oben und unten, die eine beispielhafte Antennenvorrichtung gemäß einigen Beispielen der vorliegenden Offenbarung zeigen;
3A ist eine isometrische Explosionsdarstellung einer beispielhaften Antennenvorrichtung mit dem Gehäuse und der Antennenstapelbaugruppe gemäß einigen Beispielen der vorliegenden Offenbarung;
3B ist eine Querschnittsansicht eines Antennenstapels einer Antennenvorrichtung gemäß einigen Beispielen der vorliegenden Offenbarung;
4A ist ein Diagramm, das eine beispielhafte Darstellung einer Draufsicht auf ein Antennengitter gemäß einigen Beispielen der vorliegenden Offenbarung zeigt;
4B ist ein Diagramm, das ein Beispiel für ein phasengesteuertes Antennensystem in Übereinstimmung mit einigen Beispielen der vorliegenden Offenbarung zeigt;
4C ist ein Diagramm, das Beispielkomponenten eines Strahlformer-Chips und eines Frontends zeigt, das den Strahlformer-Chip mit Antennenelementen verbindet, in Übereinstimmung mit einigen Beispielen der vorliegenden Offenbarung;
5 ist ein Diagramm, das eine beispielhafte Verstärkerschaltung mit variabler Verstärkung zeigt, die implementiert werden kann, um Phasenschieber zur Steuerung der Phase von Hochfrequenzsignalen zu erzeugen, in Übereinstimmung mit einigen Beispielen der vorliegenden Offenbarung;
6A und 6B sind Diagramme, die andere Beispiele von Verstärkerschaltungen mit variabler Verstärkung veranschaulichen, die implementiert werden können, um Phasenschieber zur Steuerung der Phase von Hochfrequenzsignalen gemäß einigen Beispielen der vorliegenden Offenbarung zu erzeugen; und
7 ist ein Diagramm, das eine beispielhafte Architektur einer Datenverarbeitungsvorrichtung in Übereinstimmung mit einigen Beispielen der vorliegenden Offenbarung zeigt.

AUSFÜHRLICHE BESCHREIBUNG
Bestimmte Aspekte und Ausführungsformen dieser Offenbarung werden im Folgenden beschrieben. Einige dieser Aspekte und Ausführungsformen können unabhängig voneinander angewandt werden, und einige von ihnen können in Kombination angewandt werden, wie es für Fachleute auf dem Gebiet der Technik offensichtlich ist. In der folgenden Beschreibung werden zu Erklärungszwecken spezifische Details dargelegt, um ein umfassendes Verständnis der Ausführungsformen der Anmeldung zu ermöglichen. Es wird jedoch deutlich, dass verschiedene Ausführungsformen auch ohne diese spezifischen Details praktiziert werden können. Die Figuren und die Beschreibung sind nicht als einschränkend zu verstehen.
Die nachfolgende Beschreibung enthält lediglich Ausführungsbeispiele und soll den Umfang, die Anwendbarkeit oder die Konfiguration der Offenbarung nicht einschränken. Vielmehr soll die nachfolgende Beschreibung der beispielhaften Ausführungsformen dem Fachmann eine Beschreibung zur Verfügung stellen, die die Umsetzung einer beispielhaften Ausführungsform ermöglicht. Es versteht sich, dass verschiedene Änderungen in der Funktion und Anordnung der Elemente vorgenommen werden können, ohne vom Geist und Umfang der Anmeldung, wie in den beigefügten Ansprüchen dargelegt, abzuweichen.
Wie bereits erwähnt, kann eine phasengesteuerte Gruppenantenne an jedem Antennenelement eine Phasensteuerung oder Zeitverzögerung anwenden, um den Strahl zu formen und in verschiedene Richtungen im Raum abzutasten. Die phasengesteuerte Gruppenantenne kann die Phasen und Amplituden von Hochfrequenz-(HF-)Signalen an die Antennenelemente steuern, um den Gruppenfaktor und das abgestrahlte Muster dynamisch zu gestalten. In einigen Beispielen kann die phasengesteuerte Gruppenantenne Phasenschieber entlang des HF-Pfads verwenden, um den Strahl zu steuern. Die Empfänger und Sender in einer phasengesteuerten Gruppenantenne können auch Verstärker mit variabler Verstärkung (VGAs) verwenden, um die Signalstärke an einen gewünschten Pegel anzupassen, und Phasenschieber einsetzen, um die Phase der HF-Signale zu steuern.
VGAs können jedoch zu einem Anstieg der parasitären Kapazität führen und weisen in der Regel eine schlechte Linearität auf. VGAs können auch erhebliche Phasenschwankungen im Verhältnis zu den Verstärkungseinstellungen aufweisen. Darüber hinaus können die Phasenverschiebungen entlang des HF-Pfads empfindlich auf Verstärkungsänderungen reagieren. In vielen Fällen können eine schlechte Linearitätsleistung und Phasenschwankungen in Abhängigkeit von den Verstärkungseinstellungen zu Phaseninkohärenz führen und ständige Neukalibrierungen zur Korrektur von Phasenänderungen in einem Signal, das sich über den HF-Pfad ausbreitet, erforderlich machen. Diese und andere Probleme können die Leistung von Phased-Array-Antennen beeinträchtigen und die Kosten und Komplexität ihrer Schaltungen erhöhen.
In einigen Aspekten werden hier Systeme, Vorrichtungen, Prozesse (auch als Methoden bezeichnet) und computerlesbare Medien (hier zusammenfassend als „Systeme und Techniken“ bezeichnet) für Niederspannungs-VGAs mit geringer Phasenempfindlichkeit beschrieben. Die hier beschriebenen VGAs können in MIMO- und Phased-Array-Antennen mit mehreren Eingängen und Ausgängen sowie in allen anderen Systemen für die drahtlose Kommunikation, wie z. B. Satellitenkommunikation, 3G/4G/5G/LTE-Mobilfunkkommunikation, 802.11-Wi-Fi-Kommunikation und/oder dergleichen, eingesetzt werden. In einigen Beispielen können die hier beschriebenen VGAs in Phased-Array-Systemen mit einem oder mehreren Strahlen und/oder Antennen, die mit oder ohne Time-Domain-Duplexing (TDD) arbeiten, implementiert werden.
In einigen Fällen können die hier beschriebenen VGAs in drahtlosen Empfänger-(Rx) und/oder Sendersystemen (Tx) implementiert werden, um eine Signalstärke auf einem gewünschten Niveau zu steuern und anzupassen, Phasenschieber zu bauen, die eine Steuerung der Phase von HF-Signalen ermöglichen, genaue Verstärkungsstufen bereitzustellen, geringe Phasenschwankungen in Bezug auf Verstärkungseinstellungen bereitzustellen, eine konstante (oder signifikant konstante) Linearität über einen Verstärkungsbereich bereitzustellen und/oder eine Empfindlichkeit von Phasenverschiebungen entlang des HF-Pfads auf Verstärkungsänderungen zu reduzieren.
In einigen Beispielen können die hier beschriebenen VGAs einen digital gesteuerte VGA für Phased-Array-Antennen umfassen. Der digital gesteuerte VGA kann Niederspannungsfähigkeiten und konstanten (und/oder signifikant konstanten) Strom bieten. In einem Beispiel kann der digital gesteuerte VGA in jeder Verstärkungseinstellung die gleiche Anzahl von „eingeschalteten“ Transistoren aufweisen. Darüber hinaus kann der digital gesteuerte VGA eine geringere parasitäre Kapazität am Ausgang und/oder eine konstante (oder signifikant konstante) Impedanz aufweisen. Der digital gesteuerte VGA kann stromsparend sein und selbst bei maximaler Verstärkung niedrige Verzerrungswerte beibehalten. In einigen Beispielen erfordert der digital gesteuerte VGA keine Leistungsreduzierung, um eine lineare Leistung zu erreichen.
Die offengelegten Systeme und Techniken werden in der folgenden Offenlegung wie folgt beschrieben. Die Diskussion beginnt mit einer Beschreibung von Beispielsystemen und - technologien für die drahtlose Kommunikation und Beispielhafte Phased-Array-Antennen, wie sie in den 1A bis 4C dargestellt sind. Es folgt dann eine Beschreibung von beispielhaften VGA-Schaltungen, die in phasengesteuerten Antennen und anderen elektronischen Systemen implementiert werden können, wie sie in den 5 und 6A-6B dargestellt sind. Die Erörterung schließt mit einer Beschreibung einer beispielhaften Architektur einer Datenverarbeitungsvorrichtung mit beispielhaften Hardwarekomponenten, die mit phasengesteuerten Antennen und anderen elektronischen Systemen implementiert werden können, wie in 7 dargestellt. Die Offenbarung wendet sich nun an 1A.
1A ist ein Blockdiagramm, das ein Beispiel für ein drahtloses Kommunikationssystem 100 gemäß einigen Beispielen der vorliegenden Offenbarung zeigt. In diesem Beispiel ist das drahtlose Kommunikationssystem 100 ein satellitengestütztes Kommunikationssystem und umfasst einen oder mehrere Satelliten (SATs) 102A-102N (zusammen „102“), ein oder mehrere Satellitenzugangsgateways (SAGs) 104A-104N (zusammen „104“), Benutzerendgeräte (user terminals, UTs) 112A-112N (zusammen „112“), Benutzernetzwerkgeräte 114A-114N (zusammen „114") und ein Bodennetzwerk 120, das mit einem Netzwerk 130, wie dem Internet, kommuniziert.
Zu den SATs 102 können orbitale Kommunikationssatelliten gehören, die in der Lage sind, mit anderen drahtlosen Geräten oder Netzen (z. B. 104, 112, 114, 120, 130) über Funkkommunikationssignale zu kommunizieren. Die SATs 102 können Kommunikationskanäle, wie z. B. Hochfrequenz (HF)-Verbindungen (/-Links) (z. B. 106, 108, 116), zwischen den SATs 102 und anderen drahtlosen Geräten bereitstellen, die sich an verschiedenen Orten auf der Erde und/oder in der Umlaufbahn befinden. In einigen Beispielen können die SATs 102 Kommunikationskanäle für Internet, Radio, Fernsehen, Telefon, Funk, Militär und/oder andere Anwendungen einrichten.
Die Benutzerendgeräte 112 können alle elektronischen Geräte und/oder physischen Ausrüstungen umfassen, die HF-Kommunikation zu und von den SATs 102 unterstützen. Die SAGs 104 können Gateways oder Bodenstationen umfassen, die die HF-Kommunikation zu und von den SATs 102 unterstützen. Die Benutzerendgeräte 112 und die SAGs 104 können Antennen für die drahtlose Kommunikation mit den SATs 102 enthalten. Die Benutzerendgeräte 112 und die SAGs 104 können auch Satellitenmodems zur Modulation und Demodulation von Funkwellen für die Kommunikation mit den SATs 102 enthalten. In einigen Beispielen können die Benutzerendgeräte 112 und/oder die SAGs 104 einen oder mehrere Servercomputer, Router, Bodenempfänger, Erdstationen, Benutzergeräte, Antennensysteme, Kommunikationsknoten, Basisstationen, Zugangspunkte und/oder andere geeignete Geräte oder Ausrüstungen umfassen. In einigen Fällen können die Benutzerendgeräte 112 und/oder die SAGs 104 Phased-Array-Strahlformung und digitale Verarbeitung durchführen, um hochgradig gerichtete, gelenkte Antennenstrahlen zu unterstützen, die die SATs 102 verfolgen. Darüber hinaus können die Benutzerendgeräte 112 und/oder die SAGs 104 ein oder mehrere Frequenzbänder für die Kommunikation mit den SATs 102 verwenden, z. B. das Ku- und/oder Ka-Frequenzband.
Die Benutzerterminals 112 können verwendet werden, um die Benutzernetzgeräte 114 mit den SATs 102 und schließlich mit dem Internet 130 zu verbinden. Die SAGs 104 können verwendet werden, um das Bodennetz 120 und das Internet 130 mit den SATs 102 zu verbinden. So können die SAGs 104 beispielsweise Kommunikationen vom Bodennetz 120 und/oder dem Internet 130 an die SATs 102 und Kommunikationen von den SATs 102 (z. B. Kommunikationen, die von den Benutzernetzgeräten 114, den Benutzerterminals 112 oder den SATs 102 stammen) an das Bodennetz 120 und/oder das Internet 130 weiterleiten.
Zu den Geräten des Benutzernetzwerks 114 können alle elektronischen Geräte mit Netzwerkfähigkeiten und/oder eine beliebige Kombination von elektronischen Geräten wie ein Computernetzwerk gehören. Beispielsweise können die Benutzernetzwerkgeräte 114 Router, Netzwerkmodems, Switches, Zugangspunkte, Smartphones, Laptops, Server, Tablet-Computer, Set-Top-Boxen, Internet-of-Things (IoT)-Geräte, intelligente tragbare Geräte (z. B. Head-Mounted-Displays (HMDs), intelligente Uhren usw.), Spielkonsolen, intelligente Fernsehgeräte, Medien-Streaming-Geräte, autonome Fahrzeuge oder Geräte, Benutzernetzwerke usw. umfassen. Das Bodennetzwerk 120 kann ein oder mehrere Netzwerke und/oder Datenzentren umfassen. Das Bodennetzwerk 120 kann beispielsweise eine öffentliche Cloud, eine private Cloud, eine hybride Cloud, ein Unternehmensnetzwerk, ein Dienstanbieternetzwerk, ein lokales Netzwerk und/oder jedes andere Netzwerk umfassen.
In einigen Fällen können die SATs 102 Kommunikationsverbindungen zwischen den SATs 102 und den Benutzerendgeräten 112 herstellen. Zum Beispiel kann SAT 102A Kommunikationsverbindungen 116 zwischen SAT 102A und den Benutzerendgeräten 112A-112D und/oder 112E-112N herstellen. Die Kommunikationsverbindungen 116 können Kommunikationskanäle zwischen dem SAT 102A und den Benutzerendgeräten 112A-112D und/oder 112E-112N bereitstellen. In einigen Beispielen können die Benutzerendgeräte 112 (z. B. über drahtgebundene und/oder drahtlose Verbindungen) mit den Benutzernetzgeräten 114 verbunden sein. So können die Kommunikationsverbindungen zwischen den SATs 102 und den Benutzerendgeräten 112 die Kommunikation zwischen den Benutzernetzwerkgeräten 114 und den SATs 102 ermöglichen. In einigen Beispielen kann jede der SATs 102A-102N Benutzerendgeräte 112 bedienen, die über eine oder mehrere Zellen 110A-110N (zusammen „110“) verteilt sind und/oder sich darin befinden. Die Zellen 110 können geografische Gebiete darstellen, die von den SATs 102 bedient und/oder abgedeckt werden. Zum Beispiel kann jede Zelle ein Gebiet darstellen, das der Ausleuchtzone der von einem SAT ausgestrahlten Funkstrahlen entspricht. In einigen Fällen kann ein SAT eine einzige Zelle abdecken. In anderen Fällen kann eine SAT mehrere Zellen abdecken. In einigen Beispielen kann eine Vielzahl von SATs 102 zu jedem Zeitpunkt gleichzeitig in Betrieb sein (auch als Satellitenkonstellation bezeichnet). Darüber hinaus können verschiedene SATs unterschiedliche Zellen und Gruppen von Nutzerendgeräten bedienen.
Die SATs 102 können auch Kommunikationsverbindungen 106 untereinander herstellen, um die Kommunikation zwischen den Satelliten zu unterstützen. Außerdem können die SATs 102 Kommunikationsverbindungen 108 mit den SAGs 104 herstellen. In einigen Fällen können die Kommunikationsverbindungen zwischen den SATs 102 und den Benutzerendgeräten 112 und die Kommunikationsverbindungen zwischen den SATs 102 und den SAGs 104 es den SAGs 104 und den Benutzerendgeräten 112 ermöglichen, einen Kommunikationskanal zwischen den Benutzernetzgeräten 114, dem Bodennetz 120 und schließlich dem Internet 130 einzurichten. Beispielsweise können die Benutzerendgeräte 112A-112D und/oder 112E-112N die Benutzernetzgeräte 114A-114D und/oder 114E-114N mit dem SAT 102A über die Kommunikationsverbindungen 116 zwischen dem SAT 102A und den Benutzerendgeräten 112A-112D und/oder 112E-112N verbinden. Die SAG 104A kann die SAT 102A mit dem Bodennetz 120 verbinden, das die SAGs 104A-104N mit dem Internet 130 verbinden kann. Somit können die Kommunikationsverbindungen 108 und 116, der SAT 102A, der SAG 104A, die Benutzerendgeräte 112A-112D und/oder 112E-112N und das Bodennetz 120 den Benutzernetzgeräten 114A-114D und/oder 114E-114N ermöglichen, sich mit dem Internet 130 zu verbinden.
In einigen Beispielen kann ein Benutzer eine Internetverbindung und/oder Kommunikation über ein Benutzernetzgerät von den Benutzernetzgeräten 114 aus initiieren. Das Benutzernetzwerkgerät kann eine Netzwerkverbindung zu einem Benutzerendgerät von den Benutzerendgeräten 112 haben, die es verwenden kann, um einen Uplink (UL)-Pfad zum Internet 130 herzustellen. Das Benutzerendgerät kann drahtlos mit einer bestimmten SAT von den SATs 102 kommunizieren, und die bestimmte SAT kann drahtlos mit einer bestimmten SAG von den SAGs 104 kommunizieren. Die bestimmte SAG kann in Kommunikation (z. B. drahtgebunden und/oder drahtlos) mit dem Bodennetz 120 und damit mit dem Internet 130 stehen. Somit kann die bestimmte SAG die Internetverbindung und/oder die Kommunikation vom Benutzernetzgerät mit dem Bodennetz 120 und im weiteren Sinne mit dem Internet 130 ermöglichen.
In einigen Fällen können der bestimmte SAT und die SAG auf der Grundlage der Signalstärke, der Sichtlinie und dergleichen ausgewählt werden. Wenn eine SAG nicht sofort verfügbar ist, um Mitteilungen von der bestimmten SAT zu empfangen, kann die bestimmte SAG so ausgebildet werden, dass sie mit einer anderen SAT kommuniziert. Der zweite SAT kann seinerseits den Kommunikationsweg zu einem bestimmten SAG fortsetzen. Sobald Daten aus dem Internet 130 für das Gerät des Benutzernetzes erhalten wurden, kann der Kommunikationsweg unter Verwendung desselben oder eines anderen SAT und/oder SAG, der im UL-Weg verwendet wurde, umgekehrt werden.
In einigen Beispielen können die Kommunikationsverbindungen (z. B. 106, 108 und 116) im drahtlosen Kommunikationssystem 100 mit orthogonalem Frequenzmultiplex-Vielfachzugriff (OFDMA) über Zeitbereichs- und Frequenzbereichsmultiplex arbeiten. OFDMA, auch bekannt als Mehrträgermodulation, überträgt Daten über eine Reihe von orthogonalen Unterträgern, die durch die grundlegende Trägerfrequenz harmonisch miteinander verbunden sind. Außerdem können in einigen Fällen aus Gründen der Recheneffizienz eine schnelle Fourier-Transformationen (FFT) und eine inverse FFT zur Modulation und Demodulation verwendet werden.
Während das drahtlose Kommunikationssystem 100 so dargestellt ist, dass es bestimmte Elemente und Komponenten enthält, wird ein Fachmann verstehen, dass das drahtlose Kommunikationssystem 100 mehr oder weniger Elemente und Komponenten als die in 1A dargestellten enthalten kann. Zum Beispiel kann das drahtlose Kommunikationssystem 100 in einigen Fällen Netzwerke, Mobilfunkmasten, Kommunikationsverbindungen oder -wege, Netzwerkgeräte und/oder andere elektronische Geräte enthalten, die in 1A nicht dargestellt sind.
1B ist ein Diagramm, das ein Beispiel eines Antennen- und Satellitenkommunikationssystems 150 in Übereinstimmung mit einigen Beispielen der vorliegenden Offenbarung zeigt. Wie in 1B dargestellt, wird ein erdgebundenes UT 112A an einem Ort installiert, der sich direkt oder indirekt auf der Erdoberfläche befindet, wie z. B. ein Haus, ein Gebäude, ein Turm, ein Fahrzeug oder ein anderer Ort, an dem ein Kommunikationszugang über ein Satellitennetz gewünscht wird.
Zwischen dem UT 112A und dem SAT 102A kann ein Kommunikationspfad eingerichtet werden. Im gezeigten Beispiel baut der SAT 102A seinerseits einen Kommunikationspfad mit einem SAG 104A auf. In einem anderen Beispiel kann der SAT 102A vor der Kommunikation mit dem SAG 104A einen Kommunikationspfad mit einem anderen Satelliten aufbauen. Der SAG 104A kann physisch über Glasfaser, Ethernet oder eine andere physische Verbindung mit einem Bodennetzwerk 120 verbunden sein. Bei dem Bodennetz 120 kann es sich um jede Art von Netz handeln, auch um das Internet. Während ein Satellit dargestellt ist, kann die Kommunikation mit und zwischen einer Konstellation von Satelliten erfolgen.
In einigen Beispielen kann das UT 112A ein Antennensystem enthalten, das in einer Antennenvorrichtung 200 angeordnet ist, z. B. wie in 2A und 2B dargestellt, die zum Senden und/oder Empfangen von Hochfrequenzsignalen zu und/oder von einem Satelliten oder einer Satellitenkonstellation ausgelegt ist. 2A zeigt eine beispielhafte Draufsicht auf die Antennenvorrichtung 200. Die Antennenvorrichtung 200 kann eine Antennenöffnung 207 enthalten, die einen Bereich zum Senden und Empfangen von Signalen definiert, wie beispielsweise ein phasengesteuertes Antennensystem oder ein anderes Antennensystem. Die Antennenvorrichtung 200 kann ein oberes Gehäuse 208 umfassen, das mit einer Radom-Baugruppe 206 verbunden ist, um ein Gehäuse 202 zu bilden. Die Antennenvorrichtung 200 kann auch ein Montagesystem 210 mit einem Fuß 216 und einer Basis 218 umfassen.
2B zeigt eine perspektivische Ansicht der Unterseite der Antennenvorrichtung 200. Wie dargestellt, kann die Antennenvorrichtung 200 ein unteres Gehäuse 204 umfassen, das mit dem Radomteil 206 verbunden ist und das Gehäuse 202 bildet. Im dargestellten Beispiel umfasst das Montagesystem 210 einen Fuß 216 und eine Basis 218. Die Basis 218 kann an einer Oberfläche S befestigt werden und so ausgebildet sein, dass sie einen unteren Teil des Fußes 216 aufnimmt. Ein Kippmechanismus 220 (Details nicht dargestellt), der innerhalb des unteren Gehäuses 204 angeordnet ist, ermöglicht ein gewisses Maß an Neigung, um die Vorderseite des Radomteils 206 in einer Vielzahl von Winkeln auszurichten, um die Kommunikation zu optimieren und das Abfließen von Regen und Schnee zu ermöglichen.
Bezug nehmend auf 3A kann eine Antennenstapel-Baugruppe 300 eine Vielzahl von Antennenkomponenten enthalten, die eine Leiterplatten-Baugruppe (PCB) 342 umfassen kann, die so ausgebildet ist, dass sie mit anderen elektrischen Komponenten gekoppelt werden kann, die innerhalb des Gehäuses 202 (einschließlich des unteren Gehäuses 204 und der Radom-Baugruppe 206) angeordnet sind. Im dargestellten Beispiel umfasst die Antennenstapel-Baugruppe 300 eine phasengesteuerte Antennenbaugruppe mit einer Vielzahl von einzelnen Antennenelementen, die in einem Array angeordnet sind. Die Komponenten der phasengesteuerten Gruppenantennenbaugruppe 334 können mechanisch und elektrisch von der Leiterplattenbaugruppe 342 getragen werden.
Im gezeigten Beispiel der 3A und 3B umfassen die Schichten in der Antennenstapelbaugruppe 300 eine Radom-Baugruppe 206 (einschließlich Radom 305 und Radom-Abstandshalter 310), eine phasengesteuerte Antennenbaugruppe 334 (einschließlich oberer Patch-Schicht 330, unterer Patch-Schicht 332 und dazwischen liegendem Antennen-Abstandshalter 335), eine dielektrische Schicht 340 und eine PCB-Baugruppe 342, wie im Folgenden näher beschrieben wird. Wie in 3B zu sehen ist, können die Schichten eine Klebeverbindung 325 zwischen benachbarten Schichten aufweisen.
4A ist ein Diagramm, das eine beispielhafte Draufsicht eines Antennengitters 406 gemäß einigen Beispielen der vorliegenden Offenbarung zeigt. Das Antennengitter 406 kann Teil eines phasengesteuerten Antennensystems sein, wie weiter unten in Bezug auf die 4B und 4C beschrieben. Das Antennengitter 406 kann Antennenelemente 410A-410N (zusammen „410“), 412A-412N (zusammen „412“), 414A-414N (zusammen „414“) umfassen, die so ausgebildet sind, dass sie Hochfrequenzsignale übertragen und/oder senden. In einigen Beispielen können die Antennenelemente 410, 412, 414 mit (direkt oder indirekt) entsprechenden Verstärkern gekoppelt sein, wie weiter unten in Bezug auf die 4B und 4C beschrieben. Die Verstärker können z. B. rauscharme Verstärker (LNAs) in Empfangsrichtung (Rx) oder Leistungsverstärker (PAs) in Senderichtung (Tx) sein.
Eine Antennenöffnung 402 des Antennengitters 406 kann ein Bereich sein, durch den Leistung abgestrahlt oder empfangen wird. Eine phasengesteuerte Gruppenantenne kann ein bestimmtes elektrisches Feld (Phase und Amplitude) über die Apertur 402 erzeugen. Das Antennengitter 406 kann die Antennenöffnung 402 definieren und die Antennenelemente 410, 412, 414 enthalten, die in einer bestimmten Konfiguration angeordnet sind, die physisch und/oder elektronisch durch eine Leiterplatte unterstützt wird.
In einigen Fällen kann die Antennenöffnung 402 in Untergruppen von Antennenelementen 404A und 404B gruppiert werden. Jede Untergruppe von Antennenelementen 404A und 404B kann eine Anzahl M von Antennenelementen 412, 414 umfassen, die mit bestimmten Strahlformer-Chips (BF) verbunden sein können, wie in den 4B und 4C gezeigt. Die übrigen Antennenelemente 410 in der Antennenöffnung 402 können in ähnlicher Weise anderen Strahlformer-Chips (nicht dargestellt) zugeordnet werden.
4B ist ein Diagramm, das ein Beispiel für ein phasengesteuertes Gruppenantennensystem 420 in Übereinstimmung mit einigen Beispielen zeigt. Das phasengesteuerte Gruppenantennensystem 420 kann ein Antennengitter 406 mit Antennenelementen 412, 414 und ein Strahlformergitter 422 enthalten, das in diesem Beispiel Strahlformer-Chips (BF-Chips) 424, 426 zum Empfangen von Signalen von einem Modem 428 in der Senderichtung (Tx) und zum Senden von Signalen an das Modem 428 in der Empfangsrichtung (Rx) umfasst. Das Antennengitter 406 kann so ausgebildet werden, dass es einen Strahl von Hochfrequenzsignalen mit einem Strahlungsdiagramm von oder zu der Antennenöffnung 402 sendet oder empfängt.
Die BF-Chips 424, 426 im Strahlformer-Gitter 422 können eine L Anzahl von BF-Chips enthalten. Zum Beispiel kann der BF-Chip 424 einen BF-Chip i (i=1, wobei i=1 bis L) usw. enthalten, und der BF-Chip 426 kann den Lth BF-Chip (i=L) der BF-Chips im Strahlformer-Gitter 422 enthalten. Jeder BF-Chip des Strahlformergitters 422 koppelt elektrisch mit einer Gruppe von jeweils M Antennenelementen. Im dargestellten Beispiel koppelt der BF-Chip 424 elektrisch mit M Antennenelementen 412 und der BF-Chip 426 elektrisch mit M Antennenelementen 414. Im gezeigten Beispiel sind die BF-Chips im Strahlformer-Gitter 422 in einer Daisy-Chain-Anordnung elektrisch miteinander gekoppelt. Andere Arten von Strahlformern (z. B. analoge, hybride usw.), Strahlformungstechniken, Konfigurationen, Kopplungsanordnungen usw. fallen jedoch in den Anwendungsbereich der vorliegenden Offenbarung. Beispielsweise können in anderen Implementierungen Aspekte der Offenbarung unter Verwendung von analogem Strahlformen (Beamforming) oder hybridem Strahlformen (z. B. Implementierung kombinierter Aspekte von analogem und digitalem Beamforming) implementiert werden. Als weiteres Beispiel können Aspekte der Offenlegung in anderen Implementierungen unter Verwendung von Strahlformern mit unterschiedlicher(n) Anordnung(en) und/oder elektrischer(n) Kopplungsstruktur(en) implementiert werden, wie z. B. und ohne Einschränkung ein Multiplex-Einspeisenetzwerk oder ein hierarchisches Netzwerk oder H-Netzwerk.
Jeder BF-Chip des Strahlformer-Gitters 422 kann einen integrierten Schaltkreis (IC) oder ein IC-Chip-Gehäuse mit einer Vielzahl von Pins enthalten. In einigen Fällen kann eine erste Teilmenge der Vielzahl von Pins so ausgebildet sein, dass sie Signale mit einem oder mehreren entsprechenden, elektrisch gekoppelten BF-Chips (falls in einer Daisy-Chain-Konfiguration) und/oder einem Modem 428 im Falle des BF-Chips 424 übertragen. Eine zweite Teilmenge der Vielzahl von Pins kann so ausgebildet werden, dass sie Signale mit M Antennenelementen sendet/empfängt, und eine dritte Teilmenge der Vielzahl von Pins kann so ausgebildet werden, dass sie ein Signal von einem Referenztaktgeber (reference clock) 430 empfängt. Die BF-Chips im Strahlformer-Gitter 422 können auch als Sende-/Empfangs-BF-Chips (Tx/Rx), Tx/Rx-Chips, Transceiver, BF-Transceiver und/oder dergleichen bezeichnet werden. Wie oben beschrieben, können die BF-Chips für Rx-Kommunikation, Tx-Kommunikation oder beides ausgebildet sein.
In einigen Fällen können die BF-Chips 424, 426 im Strahlformer-Gitter 422 Verstärker, Phasenschieber, Mischer, Filter, Aufwärtsabtaster, Abwärtsabtaster, VGAs und/oder andere elektrische Komponenten enthalten. In der Empfangsrichtung (Rx) kann eine Strahlformerfunktion die Verzögerung der von jedem Antennenelement ankommenden Signale umfassen, so dass die Signale gleichzeitig in einem Kombinationsnetzwerk ankommen. In Senderichtung (Tx) kann die Strahlformungsfunktion eine Verzögerung des an jedes Antennenelement gesendeten Signals beinhalten, so dass die Signale am Zielort zur gleichen Zeit (oder im Wesentlichen zur gleichen Zeit) eintreffen. Diese Verzögerung kann durch eine „echte Zeitverzögerung“ oder eine Phasenverschiebung bei einer bestimmten Frequenz erreicht werden. In einigen Beispielen kann jeder der BF-Chips 424, 426 so ausgebildet sein, dass er im Halbduplex-Modus arbeitet, bei dem die BF-Chips 424, 426 zwischen Empfangs- und Sendemodus wechseln, im Gegensatz zum Vollduplex-Modus, bei dem HF-Signale/Wellenformen gleichzeitig empfangen und gesendet werden können. In anderen Beispielen kann jeder der BF-Chips 424, 426 so ausgebildet sein, dass er im Vollduplex-Modus arbeitet, in dem HF-Signale/Wellenformen gleichzeitig empfangen und gesendet werden können.
Das phasengesteuerte Gruppenantennensystem 420 kann Frontend-Komponenten (FE) 432, 434 enthalten, die mit den BF-Chips 424, 426 und den Antennenelementen 412, 414 verbunden sind. Zum Beispiel kann die FE 432 den BF-Chip 424 mit M Antennenelementen 412 kommunikativ koppeln, und die FE 434 kann den BF-Chip 426 mit M Antennenelementen 414 kommunikativ koppeln. Die FEs 432, 434 können integrierte HF- oder Millimeterwellen (mmWave)-Frontend-Schaltungen, -Module, -Geräte und/oder jede andere Art von Frontend-Gehäuse und/oder -Komponente(n) enthalten. In einigen Fällen können die FEs 432, 434 Mehrfacheingangs- und Mehrfachausgangs-FEs (MIMO-Fes) umfassen, die mit mehreren Antennenelementen und einem oder mehreren BF-Chips verbunden sind.
Die FEs 432, 434 können verschiedene Komponenten enthalten, wie z. B. HF-Ports, BF-Ports, Verstärker (z. B. PAs, LNAs, VGAs usw.) und dergleichen. In einigen Beispielen können die FEs 432, 434 im Rx-Modus eine Verstärkung der HF-Inhalte jedes Rx-Eingangs und eine niedrige Rauschleistung bereitstellen, um die Auswirkungen des Signal-Rausch-Verhältnisses von Rauschquellen stromabwärts in der Rx-Kette/im Rx-Pfad zu unterdrücken. Darüber hinaus können die FEs 432, 434 im Tx-Modus jeden Tx-Pfad verstärken und HF-Leistung in ein entsprechendes Antennenelement einspeisen.
4C ist ein Diagramm, das Beispielkomponenten eines BF-Chips 424 und einer FE 432 zeigt, die den BF-Chip 424 mit den Antennenelementen 412A, 412B verbindet. In diesem Beispiel kann der BF-Chip 424 einen Sendeabschnitt 450 und einen Empfangsabschnitt 452 umfassen, und die FE 432 kann HF-Ports 470, 472 für HF-Eingänge/Ausgänge zum und vom BF-Chip 424, Rx-Port 474 für Empfangssignale und Tx-Port 476 für Sendesignale zum und vom Antennenelement 412A sowie Rx-Port 478 für Empfangssignale und Tx-Port 480 für Sendesignale zum und vom Antennenelement 412B umfassen.
Der Sendeabschnitt 450 kann einen Sendestrahlformer (Tx BF) 456 und einen oder mehrere HF-Abschnitte 454 umfassen. Der Tx BF 456 kann eine Reihe von Komponenten (z. B. digitale und/oder analoge) enthalten, wie z. B. und ohne Einschränkung einen VGA, einen Zeitverzögerungsfilter, einen Filter, eine Verstärkungsregelung, einen oder mehrere Phasenschieber, einen oder mehrere Aufwärtsabtaster, einen oder mehrere IQ-Verstärkungs- und Phasenkompensatoren und dergleichen. Jeder HF-Abschnitt 454 kann auch eine Reihe von Komponenten enthalten (z. B. digitale und/oder analoge). In diesem Beispiel umfasst jeder HF-Abschnitt 454 einen Leistungsverstärker (PA) 462A, einen Mischer 462B, einen Filter 462C, wie z. B. einen Tiefpassfilter, und einen Digital-Analog-Wandler (DAC) 462N. Der eine oder die mehreren HF-Abschnitte 454 können so ausgebildet werden, dass sie die zeitverzögerten und phasencodierten digitalen Signale für die Übertragung vorbereiten. In einigen Beispielen können der eine oder die mehreren HF-Abschnitte 454 einen HF-Abschnitt 454 für jeden Signalweg 466, 468 zu jedem Antennenelement 412A, 412B umfassen.
Der Empfangsabschnitt 452 kann einen Empfangsstrahlformer (Rx BF) 460 und einen oder mehrere HF-Abschnitte 458 enthalten. Der Rx BF 460 kann eine Reihe von Komponenten enthalten, wie z. B. und ohne Einschränkung einen VGA, einen Zeitverzögerungsfilter, einen Filter, einen Addierer, einen oder mehrere Phasenschieber, einen oder mehrere Abwärtsabtaster, einen oder mehrere Filter, einen oder mehrere IQ-Kompensatoren, einen oder mehrere Gleichstrom-Offsetkompensatoren (DCOCs) und dergleichen. Jeder HF-Abschnitt 458 kann auch eine Reihe von Komponenten enthalten. In diesem Beispiel umfasst jeder HF-Abschnitt 458 einen rauscharmen Verstärker (LNA) 464A, einen Mischer 464B, einen Filter 464C, wie z. B. einen Tiefpassfilter, und einen Analog-Digital-Wandler (ADC) 464N. In einigen Beispielen kann der eine oder die mehreren HF-Abschnitte 458 einen HF-Abschnitt 458 für jeden Signalweg 466, 468 zu jedem Antennenelement 412A, 412B umfassen.
Die FE 432 kann eine oder mehrere Komponenten 482 zur Verarbeitung von Rx-Signalen vom Antennenelement 412A und eine oder mehrere Komponenten 484 zur Verarbeitung von Tx-Signalen an das Antennenelement 412A enthalten. Die FE 432 kann auch eine oder mehrere Komponenten 486 zur Verarbeitung von Rx-Signalen vom Antennenelement 412B und eine oder mehrere Komponenten 488 zur Verarbeitung von Tx-Signalen an das Antennenelement 412B enthalten. In 4C enthalten die Komponenten 482 und 486 LNAs, um entsprechende Signale von den Antennenelementen 412A, 412B zu verstärken, ohne das Signal-Rausch-Verhältnis der Signale wesentlich zu verschlechtern, und die Komponenten 484 und 488 enthalten PAs, um Signale vom Sendeabschnitt 456 zu den Antennenelementen 412A, 412B zu verstärken. In einigen Beispielen kann die FE 432 weitere Komponenten wie z. B. VGAs und/oder Phasenschieber (z. B. für Rx und/oder Tx) enthalten.
In einigen Fällen kann die FE 432 kommunikativ mit einem oder mehreren 90-Grad-Hybridkopplern (nicht dargestellt) gekoppelt sein, die kommunikativ mit den Antennenelementen 412A, 412B gekoppelt sein können. In einigen Beispielen kann ein 90-Grad-Hybridkoppler zur Leistungsaufteilung in der Rx-Richtung und zur Leistungskombination in der Tx-Richtung und/oder zur Kopplung der FE 432 mit einem zirkular polarisierten Antennenelement verwendet werden. Andere Richtkopplermechanismen sind jedoch im Rahmen der vorliegenden Offenbarung möglich.
Der BF-Chip 424 und FE 432 können Datensignale, -ströme oder -strahlen zur Übertragung durch die Antennenelemente 412A, 412B verarbeiten und Datensignale, -ströme oder -strahlen von den Antennenelementen 412A, 412B empfangen. Der BF-Chip 424 kann auch das ursprüngliche Datensignal in einem von den Antennenelementen 412A, 412B und FE 432 empfangenen Signal wiederherstellen/rekonstruieren. Außerdem kann der BF-Chip 424 Signale in gewünschten Richtungen verstärken und Signale und Rauschen in unerwünschten Richtungen unterdrücken.
Zum Beispiel können im Sendebetrieb (z. B. in Senderichtung) der eine oder die mehreren HF-Abschnitte 454 des Sendeabschnitts 450 Signale vom Tx BF 456 verarbeiten und entsprechende Signale ausgeben, die vom PA 462A verstärkt werden. Signale an das Antennenelement 412A können über den Signalpfad 466 zum HF-Anschluss 470 der FE 432 geleitet werden, und Signale an das Antennenelement 412B können über den Signalpfad 468 zum HF-Anschluss 472 der FE 432 geleitet werden. Die FE 432 kann ein vom Signalweg 466 empfangenes HF-Signal verarbeiten und ein verstärktes HF-Signal über den Tx-Anschluss 476 ausgeben. Das Antennenelement 412A kann das verstärkte HF-Signal empfangen und das verstärkte HF-Signal ausstrahlen. In ähnlicher Weise kann die FE 432 ein vom Signalpfad 468 empfangenes HF-Signal verarbeiten und ein verstärktes HF-Signal über den Tx-Anschluss 480 ausgeben. Das Antennenelement 412B kann das verstärkte HF-Signal empfangen und das verstärkte HF-Signal abstrahlen.
Im Empfangsmodus (z. B. in Empfangsrichtung) kann die FE 432 HF-Signale von den Antennenelementen 412A, 412B empfangen und die HF-Signale mithilfe der Komponenten 482 und 486 verarbeiten. Die FE 432 kann HF-Signale vom Antennenelement 412A über den Rx-Port 474 und HF-Signale vom Antennenelement 412B über den Rx-Anschluss 478 empfangen. Die Komponenten 482 und 486 können die jeweiligen HF-Signale von den Antennenelementen 412A und 412B verstärken, ohne das Signal-Rausch-Verhältnis der HF-Signale wesentlich zu verschlechtern. Die Komponenten 482 können HF-Signale vom Antennenelement 412A ausgeben, die vom HF-Anschluss 470 des FE 432 durch den Signalpfad 466 zum Empfangsabschnitt 452 des BF-Chips 424 geleitet werden können. In ähnlicher Weise können die Komponenten 486 HF-Signale vom Antennenelement 412B ausgeben, die vom HF-Anschluss 472 des FE 432 durch den Signalpfad 468 zum Empfangsabschnitt 452 des BF-Chips 424 geleitet werden können.
Der eine oder die mehreren HF-Abschnitte 458 des Empfangsabschnitts 452 des BF-Chips 424 können die empfangenen HF-Signale verarbeiten und das verarbeitete Signal an den Rx BF 460 ausgeben. In einigen Beispielen kann das verarbeitete Signal ein Signal enthalten, das durch einen LNA 464A des HF-Abschnitts 458 verstärkt wird. Der Rx BF 460 kann das Signal empfangen und ein strahlgeformtes Signal an ein Modem (z. B. das Modem 428) ausgeben.
In einigen Beispielen können der Sendeabschnitt 450 und der Empfangsabschnitt 452 die gleiche Anzahl und/oder den gleichen Satz von Antennenelementen unterstützen. In anderen Beispielen können der Sendeabschnitt 450 und der Empfangsabschnitt 452 unterschiedliche Anzahlen und/oder Gruppen von Antennenelementen unterstützen. Außerdem ist in 4C zwar ein einzelnes FE dargestellt, das mit dem BF-Chip 424 verbunden ist, es ist jedoch zu beachten, dass ein BF-Chip mit mehreren FEs verbunden sein kann. Die Konfiguration eines einzelnen FE mit einem BF-Chip in 4C ist lediglich ein anschauliches Beispiel, das der Erläuterung dient. Auch wenn die FE 432 in 4C mit zwei HF-Eingängen (z. B. HF-Ports 474 und 478) und zwei HF-Ausgängen (z. B. HF-Ports 476 und 480) dargestellt ist, die zwei Antennenelemente (z. B. die Antennenelemente 412A und 412B) unterstützen, ist zu beachten, dass die FE 432 in anderen Beispielen mehr oder weniger HF-Eingänge/Ausgänge umfassen und mehr oder weniger Antennenelemente unterstützen kann als in 4C dargestellt. Beispielsweise kann die FE 432 in einigen Fällen 4 HF-Eingänge und 4 HF-Ausgänge umfassen und mehr als 2 Antennenelemente unterstützen.
Während der BF-Chip 424 und der FE 432 so dargestellt sind, dass sie bestimmte Elemente und Komponenten enthalten, wird ein Fachmann erkennen, dass der BF-Chip 424 und der FE 432 mehr oder weniger Elemente und Komponenten als die in 4C dargestellten enthalten können. Zum Beispiel kann in einigen Fällen der BF-Chip 424 und/oder der FE 432 mit einer Leiterplatte (PCB) des phasengesteuerten Antennensystems und/oder einer beliebigen Anzahl von diskreten Teilen auf einer PCB gekoppelt sein, sich auf dieser befinden und/oder von dieser implementiert werden. Die in 4C dargestellten Elemente und Komponenten des BF-Chips 424 und des FE 432 sind lediglich illustrative Beispiele, die der Erläuterung dienen. Darüber hinaus ist das Beispiel des phasengesteuerten Antennensystems 420 in 4B lediglich eine Beispielimplementierung, die zu Erklärungszwecken dient. Fachleute werden erkennen, dass das phasengesteuerte Antennensystem 420 in anderen Implementierungen mehr oder weniger der gleichen und/oder anderer Komponenten als die in 4B gezeigten enthalten kann. Zum Beispiel kann das phasengesteuerte Antennensystem 420 in anderen Implementierungen andere Strahlformer (z. B. analog, digital, hybrid), eine andere Anzahl und/oder Anordnung von Strahlformern und/oder FEs und/oder irgendeine andere Art und/oder Konfiguration von Strahlformern und/oder FEs implementieren.
5 ist ein Diagramm, das eine beispielhafte Schaltung mit variabler Verstärkung (VGA) 500 zeigt, die implementiert werden kann, um Phasenschieber zur Steuerung der Phase von HF-Signalen zu erzeugen. Die VGA-Schaltung 500 kann z. B. ein digital gesteuerter binär gewichteter VGA sein. In einigen Fällen kann die VGA-Schaltung 500 durch ein phasengesteuertes Antennensystem (z. B. das phasengesteuerte Antennensystem 420) implementiert und/oder Teil davon sein. Beispielsweise kann die VGA-Schaltung 500 durch eine oder mehrere Komponenten und/oder Schaltungen eines phasengesteuerten Antennensystems, wie z. B. ein FE (z. B. FE 432, FE 434), ein BF (z. B. BF 424, BF 426), einen Empfänger, einen Sender, einen Transceiver und/oder eine andere Komponente oder Schaltung eines phasengesteuerten Antennensystems, implementiert und/oder Teil davon sein.
In dem in 5 dargestellten Beispiel umfasst die VGA-Schaltung 500 ein erstes Schaltungssegment 510A-510B und ein zweites Schaltungssegment 540A-540B. Ein erster Teil (z. B. 510A) des ersten Schaltungssegments 510A-510B umfasst einen Satz von Differenzialschaltern 512-516, und ein zweiter Teil (z. B. 510B) des ersten Schaltungssegments 510A-510B umfasst einen weiteren Satz von Differenzialschaltern 518-522 und eine Widerstandsleiter 524 (oder Leiter 524), wie z. B. eine R-2R-Widerstandsleiter. In ähnlicher Weise enthält ein erster Teil (z. B. 540A) des zweiten Schaltungssegments 540A-540B einen Satz von Differenzschaltern 542-546, und ein zweiter Teil (z. B. 540B) des ersten Schaltungssegments 540A-540B enthält einen weiteren Satz von Differenzschaltern 548-552 und eine Widerstandsleiter 554 (oder Leiter 554), wie z. B. eine R-2R-Widerstandsleiter. Die Anzahl der Schaltungssegmente, die in der in 5 dargestellten VGA-Schaltung 500 umfassen sind, ist lediglich ein anschauliches Beispiel, das der Erläuterung dient. Ein Fachmann wird aus der vorliegenden Offenbarung erkennen, dass die VGA-Schaltung 500 in anderen Beispielen mehr oder weniger Schaltungssegmente umfassen kann als in 5 dargestellt.
Das erste Schaltungssegment 510A-510B und das zweite Schaltungssegment 540A-540B können mit einem Differenzpaar 530 gekoppelt werden, das Eingangssignale 502 und 504 für die VGA-Schaltung 500 empfängt. Das Differentialpaar 530 kann Transistoren 532A und 532B enthalten. Die Eingangssignale 502 und 504 können Differenzsignale umfassen. In einigen Beispielen kann das Eingangssignal 502 einem positiven Strom entsprechen, und das Eingangssignal 504 kann einem negativen Strom entsprechen. Wie in 5 dargestellt, kann der Transistor 532A des Differenzpaares 530 das Eingangssignal 502 an einer Basis des Transistors 532A empfangen, und der Transistor 532B des Differenzpaares 530 kann das Eingangssignal 504 an einer Basis des Transistors 532B empfangen. Die Transistoren 532A und 532B können beispielsweise und ohne Einschränkung bipolare Sperrschichttransistoren (BJTs) und/oder dergleichen umfassen.
Die Differenzialschalter 512-542 des ersten Schaltungssegments 510A-510B und des zweiten Schaltungssegments 540A-540B können ein- oder ausgeschaltet werden, um die Eingangssignale 502 und 504 durch bestimmte Abschnitte oder Stufen der Leitern 524 und 554 zu lenken. So können beispielsweise digitale Steuereingänge 580A-580N an die Basis von Transistoren in den Differenzialschaltern 512-542 des ersten Schaltungssegments 510A-510B und des zweiten Schaltungssegments 540A-540B angelegt werden, um die Differenzialschalter 512-542 ein- oder auszuschalten. Zur Veranschaulichung: Ein digitaler Steuereingang kann an die Basis eines ersten Transistors des Differenzialschalters 512 und ein digitaler Steuereingang kann an die Basis eines zweiten Transistors des Differenzialschalters 512 angelegt werden. Die digitalen Steuereingänge, die dem ersten und dem zweiten Transistor des Differenzialschalters 512 zugeführt werden, können einen Transistor ein- und den anderen Transistor ausschalten oder beide Transistoren aus- oder einschalten.
In einigen Beispielen können das erste Schaltungssegment 510A-510B und das zweite Schaltungssegment 540A-540B einen Verstärker mit variabler Verstärkung bilden. Darüber hinaus können die Differenzialschalter 512-542 des ersten Schaltungssegments 510A-510B und des zweiten Schaltungssegments 540A-540B ein- oder ausgeschaltet werden, um Strom von positiven zu negativen Ausgängen zu leiten. Beispielsweise können bestimmte Differenzschalter der Differenzschalter 512-542 des ersten Schaltungssegments 510A-510B und/oder des zweiten Schaltungssegments 540A-540B ein- oder ausgeschaltet werden, um zu steuern, wie viel Strom zu den positiven und negativen Ausgängen fließt, die Polarität und/oder die Amplitude auf jeder Seite der Kette von Schaltungselementen im ersten Schaltungssegment 510A-510B und im zweiten Schaltungssegment 540A-540B zu ändern usw. In einigen Fällen können die digitalen Steuereingänge 580A-580N an die positiven und/oder negativen Seiten eines oder aller Differenzialschalter 512-542 angeschlossen werden, um positive und negative Ströme in der VGA-Schaltung 500 zu steuern und den Strom zwischen positiv und negativ zu löschen, um die Amplitude am Ausgang zu steuern.
Jede der Leitern 524 und 554 kann einen ersten Satz von Widerstandselementen 555, wie nR-Widerstandselemente, wobei n ein Wert größer als 1 ist (z. B. 2R-Widerstände usw.), und einen zweiten Satz von Widerstandselementen 560, wie z. B. 1R-Widerstandselemente, umfassen. In einigen Beispielen kann ein nR-Widerstandselement einen höheren Widerstandswert haben als ein 1R-Widerstandselement. In manchen Fällen kann ein nR-Widerstandselement beispielsweise den doppelten Widerstandswert eines 1R-Widerstandselements haben.
In einigen Fällen können der erste Satz von Widerstandselementen 555 und der zweite Satz von Widerstandselementen 560 zwischen den Ausgangsknoten 582 und einer Erdungsklemme 585 miteinander verbunden werden (z. B. in Reihe, parallel, seriell-parallel hybrid usw.). In einigen Beispielen kann in jeder der Leitern 524 und 554 ein Leiterschenkel oder eine Sprosse von Widerstandselementen aus dem ersten Satz von Widerstandselementen 555 mit einem ersten Kopplungspunkt eines Teils von Widerstandselementen aus dem zweiten Satz von Widerstandselementen 560 und einem zweiten Kopplungspunkt eines anderen Teils von Widerstandselementen aus dem zweiten Satz von Widerstandselementen 560 verbunden werden. Zum Beispiel kann ein erster Kopplungspunkt eines Leiterschenkels von Widerstandselementen aus dem ersten Satz von Widerstandselementen 555 mit der elektrischen Leitung 590A und/oder der elektrischen Leitung 590B gekoppelt werden, und ein zweiter Kopplungspunkt des Leiterschenkels kann mit der elektrischen Leitung 592A und/oder der elektrischen Leitung 592B gekoppelt werden. In diesem Beispiel kann die elektrische Leitung 590A und/oder 590B einen Teil des zweiten Satzes von Widerstandselementen 560 miteinander verbinden, und die elektrische Leitung 592A und/oder 592B kann einen anderen Teil des zweiten Satzes von Widerstandselementen 560 miteinander verbinden.
In einigen Fällen kann der erste Satz von Widerstandselementen 555 2R-Widerstandselemente und der erste Satz von Widerstandselementen 560 R- oder 1R-Widerstandselemente enthalten. In diesem Beispiel kann an einem Ende ein 2R-Schenkel des Leiters 524 mit der elektrischen Leitung 590A verbunden werden, die einen Teil der R-Widerstandselemente aus dem zweiten Satz von Widerstandselementen 560 miteinander verbinden kann, und an einem anderen Ende kann der 2R-Schenkel des Leiters 524 mit der elektrischen Leitung 592A verbunden werden, die einen anderen Teil der R-Widerstandselemente aus dem zweiten Satz von Widerstandselementen 560 miteinander verbinden kann. In ähnlicher Weise kann in einigen Fällen an einem Ende ein 2R-Schenkel der Leiter 554 mit der elektrischen Leitung 590B verbunden werden, die einen Teil der R-Widerstandselemente aus dem zweiten Satz von Widerstandselementen 560 miteinander verbinden kann, und an einem anderen Ende kann der 2R-Schenkel der Leiter 554 mit der elektrischen Leitung 592B verbunden werden, die einen anderen Teil der R-Widerstandselemente aus dem zweiten Satz von Widerstandselementen 560 miteinander verbinden kann.
In einigen Beispielen können die Leitern 524 und 554 den mit den Eingangssignalen 502 und 504 verbundenen Strom in binär gewichtete Ströme aufteilen. Außerdem können die Differenzialschalter 512-542 die binär gewichteten Ströme zu den Ausgangsknoten 582 leiten. In einigen Beispielen können die Ausgangsknoten 582 jeweils positive Ausgänge 506A und 508A (OUT P) und negative Ausgänge 506B und 508B (OUT N) ausgeben. Die Differenzialschalter 512-542 können die binär gewichteten Ströme in Abhängigkeit von den Steuereingängen 580A-580N zu den Ausgangsknoten 582 leiten. In einigen Fällen kann jede Sprosse oder Stufe auf den Leitern 524 und 554 einen binär skalierten Wert liefern, wobei am Ende der Leitern 524 und 554 ein kumulierter Ausgang genommen wird.
Die in 5 gezeigte Architektur mit den Leitern 524 und 554 (z.B. die Architektur der VGA-Schaltung 500 mit dem ersten Schaltungssegment 510A-510B und dem zweiten Schaltungssegment 540A-540B) kann kleinere Verstärkungsstufen mit einer geringeren Anzahl von Transistoren, kleineren Transistorgrößen und/oder kleineren Transistor-Skalierungsfaktoren (z.B. Transistoren mit dem kleinsten Skalierungsfaktor, der verwendet werden kann, wie z.B. ein Skalierungsfaktor von 1) erzeugen. In einigen Fällen kann die Architektur mit den Leitern 524 und 554 beispielsweise binäre Schritte erzeugen, wie z. B. 6 Dezibel (dB) Verstärkungsschritte, während die Baugruppengröße auf dem kleinsten verwendbaren Skalierungsfaktor (z. B. Skalierungsfaktor 1) gehalten wird, im Gegensatz zu einer Erhöhung der Baugruppengröße auf 2, 4, 8, 16 usw. und/oder anderen steigenden Skalierungsfaktoren. In einigen Fällen kann die Architektur mit den Leitern 524 und 554 unterschiedliche binäre Gewichtsskalierungen implementieren. In einigen Beispielen kann jeder binäre Schritt in der Architektur mit den Leitern 524 und 554 ein Verstärkungsschritt von 6 dB sein. In anderen Beispielen kann jeder binäre Schritt in der Architektur mit den Leitern 524 und 554 mehr oder weniger als 6 dB betragen. Außerdem kann die Architektur mit den Leitern 524 und 554 unterschiedliche Verteilungen zwischen binär gewichteten Schaltern und/oder R2R-Schaltern implementieren.
In einigen Fällen kann die Architektur mit den in 5 gezeigten Leitern 524 und 554 alle Parameter oder Anforderungen für die Widerstandsanpassung vereinfachen, da eine geringere Anzahl von Widerstandswerten und/oder ein kleinerer Skalierungsfaktor verwendet werden kann. Darüber hinaus kann die Architektur mit den in 5 gezeigten Leitern 524 und 554 die Last und parasitäre Kapazität an den Ausgangsknoten 582 erheblich reduzieren. Anstatt beispielsweise die binär gewichteten Transistoren in jedem Differenzialschalter (z. B. den Differenzialschaltern 512-542) um den Faktor 2 zu skalieren, was zu einer großen Last und parasitären Kapazität an den Ausgangsknoten führen kann, kann die Architektur mit den Leitern 524 und 554 Transistoren in mehreren Differenzialschaltern implementieren (z. B, in den Differenzialschaltern 552, 550, 548, 522, 520, 518) gemäß einer Mindestgröße und/oder einem Skalierungsfaktor von 1 implementieren und jegliche Erhöhung der Anzahl und/oder Größe zusätzlicher Transistoren in den verbleibenden Differenzialschaltern (z. B. Differenzialschalter 546, 544, 542, 516, 514, 512) gemäß einem Skalierungsfaktor relativ zu den anderen Transistoren (z. B. den Transistoren gemäß der Mindestgröße und/oder dem Skalierungsfaktor) begrenzen, der den Größenzuwachs auf einen maximalen Skalierungsfaktor begrenzt.
Zur Veranschaulichung sei angenommen, dass der Differenzialschalter 522 eine minimale Anzahl und/oder Größe von Transistoren hat. Anstatt die Größe und/oder Anzahl der Transistoren in jedem der anderen Differenzialschalter im Schaltungssegment 510A-510B (z. B., Differenzialschalter 524-512) um den Faktor 2 zu erhöhen, so dass die Transistoren an den Differenzialschaltern 520, 518, 516, 514 und 512 jeweils auf 2, 4, 8, 16 und 32 erhöht werden, können die Transistoren an den Differenzialschaltern 522-516 bei einer minimalen Größe, Anzahl und/oder einem Skalierungsfaktor bleiben, und die Transistoren und/oder Transistorgrößen an den anderen Differenzialschaltern im Schaltungssegment 510A-510B (z.B., Differenzialschalter 514-512) können bis zu einem Faktor von 4 auf die Größen 2 bzw. 4 erhöht werden (z. B. ohne diesen Faktor zu überschreiten). Dadurch kann die parasitäre Kapazität an den Ausgangsknoten 582 stark reduziert werden. Die reduzierte parasitäre Kapazität kann die Gesamtlastkapazität verringern. Die geringere parasitäre Kapazität und Gesamtlastkapazität am Ausgang kann es der VGA-Schaltung 500 und/oder dem Phased-Array-System, das die VGA-Schaltung 500 implementiert, ermöglichen (und/oder erleichtern), bei höheren Frequenzen zu arbeiten, wie z. B. und ohne Einschränkung bei 15 Gigahertz (GHz) und/oder höher.
In einigen Beispielen kann jeder der Differenzialschalter 512-542 einen entsprechenden Satz von Transistoren umfassen. Die Transistoren können z. B. und ohne Einschränkung bipolare Sperrschichttransistoren (BJTs) und/oder Ähnliches umfassen.
In einigen Fällen kann eine VGA-Schaltung (z. B. VGA-Schaltung 500), die wie oben beschrieben einen Differenzschalter und eine Leiterarchitektur verwendet, ein R-2R-Dämpfungsnetzwerk zwischen den Differenzeingängen (z. B. zwischen den positiven und negativen Strömen) gemeinsam nutzen. 6A und 6B zeigen Beispiele für eine VGA-Schaltung 600 mit einem R-2R-Dämpfungsnetzwerk, das zwischen den Differenzeingängen (z. B. zwischen dem positiven und dem negativen Strom) gemeinsam genutzt wird. In Bezug auf 6A enthält die VGA-Schaltung 600 eine Leiter 634 aus Widerstandselementen, die zwischen den Differenzschaltern 610-620 auf einer Seite der VGA-Schaltung 600 und den Differenzschaltern 622-632 auf einer anderen Seite der VGA-Schaltung 600 gemeinsam genutzt wird. Die Leiter 634 kann einen ersten Satz von Widerstandselementen 640-654 und einen zweiten Satz von Widerstandselementen 656-666 umfassen. In einigen Beispielen kann der erste Satz von Widerstandselementen 640-654 R2-Widerstände umfassen.
Die VGA-Schaltung 600 kann auch ein Differenzialpaar mit Transistoren 606 und 608 umfassen. Die Transistoren 606 und 608 können z. B. und ohne Einschränkung bipolare Sperrschichttransistoren (BJTs) und/oder dergleichen umfassen. Der Transistor 606 kann das Eingangssignal 602A an einer Basis des Transistors 606 empfangen, und der Transistor 608 kann das Eingangssignal 602B an einer Basis des Transistors 608 empfangen. In einigen Beispielen können die Eingangssignale 602A und 602B Differenzsignale enthalten. Die Differenzialschalter 610-620 und 622-632 können den Strom durch bestimmte Widerstandselemente in der Leiter 634 in Abhängigkeit von den digitalen Steuereingängen lenken. Wenn beispielsweise der Differenzialschalter 610 durch einen digitalen Steuereingang eingeschaltet wird, kann ein Strom vom Transistor 606 durch den Differenzialschalter 610 zum Knoten 672 fließen. Wenn der Differenzialschalter 610 durch den digitalen Steuereingang ausgeschaltet wird, kann der Strom weiter zum Differenzialschalter 612 oder zum nächsten Differenzialschalter fließen, der von den Differenzialschaltern 612-620 eingeschaltet wird.
Wenn der Differenzialschalter 610 eingeschaltet wird, kann der Strom vom Knoten 672 über den Widerstand 658 zum Knoten 676 fließen. Der Strom kann vom Knoten 676 zum Differenzialschalter 612 fließen, der den Strom in ähnlicher Weise lenken kann. Der Strom kann gelenkt werden, bis er den Ausgangsknoten 682 erreicht, der den Ausgang 604A (OUT P) der VGA-Schaltung 600 bereitstellen kann.
Wenn der Differenzialschalter 622 durch einen digitalen Steuereingang eingeschaltet wird, kann ein Strom vom Transistor 608 durch den Differenzialschalter 622 zum Knoten 670 fließen. Wenn der Differenzialschalter 622 durch den digitalen Steuereingang ausgeschaltet wird, kann der Strom weiter zum Differenzialschalter 624 oder zum nächsten Differenzialschalter fließen, der von den Differenzialschaltern 624-632 eingeschaltet wird. Wenn der Differenzialschalter 622 eingeschaltet wird, kann der Strom vom Knoten 670 über den Widerstand 656 zum Knoten 678 fließen. Der Strom kann vom Knoten 678 zum Differenzialschalter 626 fließen, der den Strom in ähnlicher Weise lenken kann. Der Strom kann gelenkt werden, bis er den Ausgangsknoten 684 erreicht, der den Ausgang 604B (OUT N) der VGA-Schaltung 600 bereitstellen kann.
Die Widerstandselemente 640 und 642 können eine Impedanzanpassung zwischen dem positiven und dem negativen Schenkel des Differenzsignals herstellen. In einigen Fällen kann der Impedanzwert zwischen der positiven und der negativen Seite hoch sein, was einen Stromfluss durch die Widerstandselemente 640 und 642 begrenzen oder verhindern kann und/oder die Übertragung oder Entnahme von Strom von der positiven und/oder negativen Seite ermöglichen kann.
In einigen Fällen können ein oder mehrere Kondensatoren und/oder Transistoren im ausgeschalteten Zustand in die VGA-Schaltung 600 aufgenommen werden, um unter anderem parasitäre Kapazitäten zu kompensieren, eine Verstärkungs- und Phasenregelung zu verbessern, die Genauigkeit der Verstärkungsstufen zu verbessern und/oder die Phasenverschiebung und die Genauigkeit der Strahlformung zu verbessern. Beispielsweise kann die VGA-Schaltung 600 mit Bezug auf 6B so modifiziert werden, dass sie Kondensatoren 686-696 in der Leiterbahn 634 enthält. In einigen Beispielen können die Kondensatoren 686-696 parallel zu den Widerständen 656-666 geschaltet werden. Die Kondensatoren 686-696 können verwendet werden, um die parasitären Kapazitäten der Transistoren zu kompensieren.
Zum Beispiel können die Kondensatoren 686-696 die Last und/oder die parasitäre Kapazität an den Ausgangsknoten 682-684 reduzieren. Die geringere Last und Kapazität am Ausgang kann es der VGA-Schaltung und dem Phased-Array-System, das die VGA-Schaltung implementiert, ermöglichen (und/oder erleichtern), bei höheren Frequenzen zu arbeiten (und/oder bei höheren Frequenzen besser zu arbeiten). In einigen Beispielen können die Kondensatoren 686-696 einen „breitbandigen“ Z2Z-DAC implementieren, wobei Z eine Impedanz ist. Bei niedrigen Frequenzen kann der R2R-DAC dominieren und eine binär gewichtete Stromsteuerung an den Ausgängen bereitstellen. Bei hohen Frequenzen können die Kondensatoren 686-696 in Aktion treten und die Stromaufteilung dominieren. In einigen Beispielen gibt es eine parasitäre Kapazität gegen Erde, und diese Kapazität kann dazu führen, dass der Strom von der R-2R-Leiter weggeleitet wird. Dementsprechend können die Kondensatoren für die Stromaufteilung eingesetzt werden.
In einigen Beispielen kann die VGA-Schaltung 600 so modifiziert werden, dass sie Transistoren im ausgeschalteten Zustand in der Leiter 634 enthält. Zum Beispiel können in einigen Fällen ein oder mehrere der Kondensatoren 686-696 durch Transistoren im ausgeschalteten Zustand ersetzt werden. Die Transistoren im Aus-Zustand können parasitäre Effekte in Transistoren kompensieren, z. B. die Transistoren in den Differenzialschaltern 610-632. In einigen Fällen können die Transistoren im ausgeschalteten Zustand auch die Leistung über Prozessecken hinweg verbessern. In einigen Fällen kann die VGA-Schaltung 600 so modifiziert werden, dass sie Transistoren im ausgeschalteten Zustand enthält, um denselben „Typ“ von Kondensator als Reihenkondensatoren einzusetzen, aus dem die parasitäre Nebenschlusskapazität besteht.
In einigen Fällen können mehrere VGA-Schaltungen (z. B. VGA-Schaltung 500, VGA-Schaltung 600) kombiniert werden, um einen Quadraturvektormodulator (z. B. einen Phasenschieber) zu erzeugen. Zum Beispiel können zwei der hier beschriebenen VGA-Schaltungen kombiniert werden, wobei jede einen anderen Quadratureingang erhält, um einen Quadraturvektormodulator zu erzeugen.
In einigen Beispielen können ein oder mehrere Prozesse, wie z. B. digitale Signalisierungs- und/oder Datenverarbeitungsvorgänge, von einem oder mehreren Computergeräten oder -vorrichtungen durchgeführt werden. In einigen Beispielen können die hier beschriebenen phasengesteuerten Antennensysteme, VGA-Schaltungen und/oder andere Komponenten durch ein in 1A dargestelltes Benutzerendgerät oder SAT und/oder ein oder mehrere Datenverarbeitungsvorrichtungen mit der in 7 dargestellten Architektur der Datenverarbeitungsvorrichtung 700 implementiert werden. In einigen Fällen kann eine solche Datenverarbeitungsvorrichtung oder ein solches Gerät einen Prozessor, Mikroprozessor, Mikrocomputer oder eine andere Komponente einer Vorrichtung umfassen, die so ausgebildet ist, dass sie eine oder mehrere hierin beschriebene Vorgänge ausführt. In einigen Beispielen kann eine solche Rechenvorrichtung oder ein solches Gerät eine oder mehrere Antennen zum Senden und Empfangen von HF-Signalen enthalten. In einigen Beispielen kann eine solche Datenverarbeitungsvorrichtung oder ein solch Gerät eine Antenne und ein Modem zum Senden, Empfangen, Modulieren und Demodulieren von HF-Signalen enthalten, wie zuvor beschrieben.
Die Komponenten der Datenverarbeitungsvorrichtung können in Schaltkreisen implementiert sein. Beispielsweise können die Komponenten elektronische Schaltungen oder andere elektronische Hardware enthalten und/oder unter Verwendung von elektronischen Schaltungen implementiert werden, die eine oder mehrere programmierbare elektronische Schaltungen (z. B. Mikroprozessoren, Grafikverarbeitungseinheiten (GPUs), digitale Signalprozessoren (DSPs), zentrale Verarbeitungseinheiten (CPUs) und/oder andere geeignete elektronische Schaltungen) enthalten und/oder unter Verwendung von Computersoftware, Firmware oder einer beliebigen Kombination davon implementiert werden können, um die verschiedenen hierin beschriebenen Vorgänge durchzuführen. Die Computervorrichtung kann ferner eine Anzeige (als Beispiel für das Ausgabegerät oder zusätzlich zum Ausgabegerät), eine Netzwerkschnittstelle, die für die Kommunikation und/oder den Empfang der Daten ausgebildet ist, eine beliebige Kombination davon und/oder andere Komponenten umfassen. Die Netzwerkschnittstelle kann so ausgebildet sein, dass sie auf dem Internetprotokoll (IP) basierende Daten oder andere Arten von Daten übermittelt und/oder empfängt.
In einigen Fällen können eine oder mehrere hier beschriebene Vorgänge in Hardware, Computeranweisungen oder einer Kombination davon implementiert werden. Im Zusammenhang mit Computeranweisungen stellen die Vorgänge computerausführbare Anweisungen dar, die auf einem oder mehreren computerlesbaren Speichermedien gespeichert sind und bei Ausführung durch einen oder mehrere Prozessoren die genannten Vorgänge durchführen. Zu den computerausführbaren Anweisungen gehören im Allgemeinen Routinen, Programme, Objekte, Komponenten, Datenstrukturen und dergleichen, die bestimmte Funktionen ausführen oder bestimmte Datentypen implementieren. Die Reihenfolge, in der die Vorgänge beschrieben werden, ist nicht als Einschränkung zu verstehen, und eine beliebige Anzahl der beschriebenen Vorgänge kann in beliebiger Reihenfolge und/oder parallel kombiniert werden, um die Prozesse zu implementieren.
7 zeigt eine beispielhafte Architektur 700 einer beispielhaften Datenverarbeitungsvorrichtung, die verschiedene hierin beschriebene Techniken und/oder Vorgänge implementieren kann. Beispielsweise kann die DatenverarbeitungsvorrichtungsArchitektur (Rechengerätarchitektur) 700 verwendet werden, um zumindest einige Teile der SATs 102, der SAGs 104, der Benutzerterminals 112 und/oder der Benutzernetzgeräte 114, die in 1A dargestellt sind, zu implementieren und zumindest einige der hier beschriebenen Vorgänge durchzuführen. Die Komponenten der Rechenvorrichtungsarchitektur 700 sind in elektrischer Kommunikation miteinander dargestellt, wobei eine Verbindung 705, wie z. B. ein Bus, verwendet wird. Die beispielhafte Rechengerätarchitektur 700 umfasst eine Verarbeitungseinheit (CPU oder Prozessor) 710 und eine Rechengeräteverbindung 705, die verschiedene Rechengerätekomponenten einschließlich des Rechengerätespeichers 715, wie Festwertspeicher (ROM) 720 und Direktzugriffsspeicher (RAM) 725, mit dem Prozessor 710 koppelt.
Die Architektur der Datenverarbeitungsvorrichtung 700 kann einen Cache aus Hochgeschwindigkeitsspeicher enthalten, der direkt mit dem Prozessor 710 verbunden ist, sich in unmittelbarer Nähe befindet oder als Teil desselben integriert ist. Die Architektur des Datenverarbeitungsvorrichtung 700 kann Daten aus dem Speicher 715 und/oder dem Speichergerät 730 in den Cache 712 kopieren, damit der Prozessor 710 schnell darauf zugreifen kann. Auf diese Weise kann der Cache eine Leistungssteigerung bieten, die Verzögerungen des Prozessors 710 beim Warten auf Daten vermeidet. Diese und andere Module können den Prozessor 710 steuern oder so ausgebildet werden, dass er verschiedene Aktionen ausführt. Es kann auch ein anderer Speicher 715 für das Rechengerät verwendet werden. Der Speicher 715 kann mehrere verschiedene Speichertypen mit unterschiedlichen Leistungsmerkmalen umfassen. Der Prozessor 710 kann einen beliebigen Allzweckprozessor und einen Hardware- oder Softwaredienst umfassen, der in der Speichervorrichtung 730 gespeichert und zur Steuerung des Prozessors 710 ausgebildet ist, sowie einen Spezialprozessor, bei dem Softwarebefehle in das Prozessordesign integriert sind. Der Prozessor 710 kann ein in sich geschlossenes System sein, das mehrere Kerne oder Prozessoren, einen Bus, eine Speichersteuerung, einen Cache usw. enthält. Ein Multi-Core-Prozessor kann symmetrisch oder asymmetrisch sein.
Um die Interaktion des Benutzers mit der Computerarchitektur 700 zu ermöglichen, kann ein Eingabegerät 745 eine beliebige Anzahl von Eingabemechanismen darstellen, z. B. ein Mikrofon für Sprache, ein berührungsempfindlicher Bildschirm für Gesten- oder grafische Eingaben, eine Tastatur, eine Maus, Bewegungseingaben, Sprache und so weiter. Ein Ausgabegerät 735 kann auch einer oder mehrere von einer Reihe von Ausgabemechanismen sein, die dem Fachmann bekannt sind, wie z. B. ein Display, ein Projektor, ein Fernsehgerät, ein Lautsprecher. In einigen Fällen können multimodale Datenverarbeitungsgeräte es einem Benutzer ermöglichen, mehrere Arten von Eingaben vorzunehmen, um mit der Datenverarbeitungsvorrichtungsarchitektur 700 zu kommunizieren. Die Kommunikationsschnittstelle 740 kann im Allgemeinen die Benutzereingabe und die Ausgabe des Computergeräts steuern und verwalten. Es gibt keine Einschränkung für den Betrieb auf einer bestimmten Hardware-Anordnung, und daher können die grundlegenden Merkmale hier leicht durch verbesserte Hardware- oder Firmware-Anordnungen ersetzt werden, wenn sie entwickelt werden.
Die Speichervorrichtung 730 ist ein nichtflüchtiger Speicher und kann eine Festplatte oder eine andere Art von computerlesbaren Medien sein, die Daten speichern können, auf die ein Computer zugreifen kann, z. B. Magnetkassetten, Flash-Speicherkarten, Festkörperspeichergeräte, Digital Versatile Disks, Kassetten, RAMs (Random Access Memories) 725, ROMs (Read Only Memory) 720 und Mischformen davon. Das Speichergerät 730 kann Software, Code, Firmware usw. zur Steuerung des Prozessors 710 enthalten. Es sind auch andere Hardware- oder Softwaremodule denkbar. Die Speichervorrichtung 730 kann mit dem Anschluss der Rechenvorrichtung 705 verbunden werden. In einem Aspekt kann ein Hardwaremodul, das eine bestimmte Funktion ausführt, die in einem computerlesbaren Medium gespeicherte Softwarekomponente in Verbindung mit den erforderlichen Hardwarekomponenten, wie dem Prozessor 710, dem Anschluss 705, dem Ausgabegerät 735 usw., enthalten, um die Funktion auszuführen.
Der Begriff „computerlesbares Medium“ umfasst unter anderem tragbare oder nicht tragbare Speichervorrichtungen, optische Speichervorrichtungen und verschiedene andere Medien, die Befehle und/oder Daten speichern, enthalten oder übertragen können. Ein computerlesbares Medium kann ein nichttransitorisches Medium sein, in dem Daten gespeichert werden können und das keine Trägerwellen und/oder transitorischen elektronischen Signale enthält, die sich drahtlos oder über drahtgebundene Verbindungen ausbreiten. Beispiele für ein nichttransitorisches Medium können unter anderem eine Magnetplatte oder ein Magnetband, optische Speichermedien wie Compact Disc (CD) oder Digital Versatile Disk (DVD), Flash-Speicher, Speicher oder Speichergeräte sein. Auf einem computerlesbaren Medium können Code und/oder maschinenausführbare Anweisungen gespeichert sein, die eine Prozedur, eine Funktion, ein Unterprogramm, ein Programm, eine Routine, ein Unterprogramm, ein Modul, ein Softwarepaket, eine Klasse oder eine beliebige Kombination von Anweisungen, Datenstrukturen oder Programmanweisungen darstellen können. Ein Codesegment kann mit einem anderen Codesegment oder einer Hardwareschaltung gekoppelt sein, indem es Informationen, Daten, Argumente, Parameter oder Speicherinhalte weitergibt und/oder empfängt. Informationen, Argumente, Parameter, Daten usw. können auf beliebige Weise weitergegeben, weitergeleitet oder übertragen werden, z. B. durch gemeinsame Nutzung des Speichers, Weitergabe von Nachrichten, Weitergabe von Token, Übertragung über das Netz oder ähnliches.
In einigen Beispielen können die computerlesbaren Speichervorrichtungen, -medien und -speicher ein kabelgebundenes oder drahtloses Signal enthalten, das einen Bitstrom und Ähnliches enthält. Nicht-transitorische computerlesbare Speichermedien schließen jedoch ausdrücklich Medien wie Energie, Trägersignale, elektromagnetische Wellen und Signale als solche aus.
In der obigen Beschreibung werden spezifische Details genannt, um ein umfassendes Verständnis der hier beschriebenen Ausführungsformen und Beispiele zu ermöglichen. Einem Fachmann wird jedoch klar sein, dass die Ausführungsformen auch ohne diese spezifischen Details praktiziert werden können. Zur Verdeutlichung kann die vorliegende Technologie in einigen Fällen so dargestellt werden, dass sie einzelne Funktionsblöcke mit Geräten, Gerätekomponenten, Schritten oder Routinen in einem Verfahren, das in Software verkörpert ist, oder Kombinationen aus Hardware und Software umfasst. Es können auch andere als die in den Abbildungen gezeigten und/oder hier beschriebenen Komponenten verwendet werden. So können beispielsweise Schaltungen, Systeme, Netzwerke, Prozesse und andere Komponenten als Komponenten in Form von Blockdiagrammen dargestellt werden, um die Ausführungsformen nicht durch unnötige Details zu verdecken. In anderen Fällen können bekannte Schaltungen, Prozesse, Algorithmen, Strukturen und Techniken ohne unnötige Details dargestellt werden, um die Ausführungsformen nicht zu verschleiern.
Einzelne Ausführungsformen können oben als Prozess oder Methode beschrieben werden, die als Flussdiagramm, Flussdiagramm, Datenflussdiagramm, Strukturdiagramm oder Blockdiagramm dargestellt werden. Obwohl ein Flussdiagramm die Vorgänge als einen sequentiellen Prozess beschreiben kann, können viele der Vorgänge parallel oder gleichzeitig ausgeführt werden. Darüber hinaus kann die Reihenfolge der Vorgänge umgestellt werden. Ein Prozess ist beendet, wenn seine Vorgänge abgeschlossen sind, kann aber weitere Schritte enthalten, die nicht in einer Abbildung enthalten sind. Ein Prozess kann einer Methode, einer Funktion, einer Prozedur, einer Subroutine, einem Unterprogramm usw. entsprechen. Wenn ein Prozess einer Funktion entspricht, kann seine Beendigung einer Rückgabe der Funktion an die aufrufende Funktion oder an die Hauptfunktion entsprechen.
Prozesse und Verfahren gemäß den oben beschriebenen Beispielen können unter Verwendung von Signalen und/oder computerausführbaren Anweisungen implementiert werden, die auf computerlesbaren Medien gespeichert oder anderweitig verfügbar sind. Solche Anweisungen können beispielsweise Befehle und Daten enthalten, die einen Allzweckcomputer, einen Spezialcomputer oder ein Verarbeitungsgerät dazu veranlassen oder anderweitig konfigurieren, eine bestimmte Funktion oder eine Gruppe von Funktionen auszuführen. Teile der verwendeten Computerressourcen können über ein Netzwerk zugänglich sein. Bei den computerausführbaren Anweisungen kann es sich beispielsweise um Binärdateien, Anweisungen im Zwischenformat wie Assemblersprache, Firmware oder Quellcode handeln. Beispiele für computerlesbare Medien, die zum Speichern von Anweisungen, verwendeten Informationen und/oder Informationen, die während der Verfahren gemäß den beschriebenen Beispielen erstellt werden, verwendet werden können, sind magnetische oder optische Platten, Flash-Speicher, USB-Geräte mit nichtflüchtigem Speicher, vernetzte Speichergeräte usw.
Vorrichtungen, die Verfahren und Methoden gemäß diesen Offenbarungen implementieren, können Hardware, Software, Firmware, Middleware, Mikrocode, Hardwarebeschreibungssprachen oder eine beliebige Kombination davon umfassen und eine Vielzahl von Formfaktoren aufweisen. Bei der Implementierung in Software, Firmware, Middleware oder Mikrocode können der Programmcode oder Codesegmente zur Durchführung der erforderlichen Aufgaben (z. B. ein Computerprogrammprodukt) in einem computerlesbaren oder maschinenlesbaren Medium gespeichert werden. Die erforderlichen Aufgaben können von einem oder mehreren Prozessoren ausgeführt werden. Typische Beispiele für Formfaktoren sind Laptops, Smartphones, Mobiltelefone, Tablet-Geräte oder andere Personalcomputer mit kleinem Formfaktor, persönliche digitale Assistenten, Rackmount-Geräte, Standalone-Geräte und so weiter. Die hier beschriebenen Funktionen können auch in Peripheriegeräten oder Zusatzkarten enthalten sein. Eine solche Funktionalität kann auch auf einer Leiterplatte zwischen verschiedenen Chips oder verschiedenen Prozessen, die in einem einzigen Gerät ausgeführt werden, implementiert werden, um ein weiteres Beispiel zu nennen.
Die Befehle, die Medien zur Übermittlung solcher Befehle, die Computerressourcen zu ihrer Ausführung und andere Strukturen zur Unterstützung solcher Computerressourcen sind beispielhafte Mittel zur Bereitstellung der in der Offenbarung beschriebenen Funktionen.
In der vorstehenden Beschreibung werden Aspekte der Anwendung unter Bezugnahme auf bestimmte Ausführungsformen beschrieben, aber die Fachleute werden erkennen, dass die Anwendung nicht darauf beschränkt ist. Während illustrative Ausführungsformen der Anwendung hier im Detail beschrieben wurden, ist es daher zu verstehen, dass die erfinderischen Konzepte auf andere Weise verkörpert und verwendet werden können, und dass die beigefügten Ansprüche so ausgelegt werden sollen, dass sie solche Variationen einschließen, sofern sie nicht durch den Stand der Technik eingeschränkt sind. Verschiedene Merkmale und Aspekte der oben beschriebenen Anwendung können einzeln oder gemeinsam verwendet werden. Darüber hinaus können Ausführungsformen in einer beliebigen Anzahl von Umgebungen und Anwendungen, die über die hierin beschriebenen hinausgehen, verwendet werden, ohne von dem breiteren Geist und Umfang der Spezifikation abzuweichen. Die Beschreibung und die Zeichnungen sind dementsprechend eher als illustrativ denn als einschränkend zu betrachten. Zum Zwecke der Veranschaulichung wurden die Methoden in einer bestimmten Reihenfolge beschrieben. Es sei darauf hingewiesen, dass die Verfahren in alternativen Ausführungsformen in einer anderen Reihenfolge als der beschriebenen durchgeführt werden können.
Ein Fachmann wird verstehen, dass die hier verwendeten Symbole oder Begriffe kleiner als („<“) und größer als („>“) durch kleiner als oder gleich („≤“) und größer als oder gleich („≥”) ersetzt werden können, ohne dass dies den Rahmen der vorliegenden Beschreibung sprengen würde.
Wenn Komponenten als „ausgebildet“ beschrieben werden, um bestimmte Vorgänge auszuführen, kann eine solche Konfiguration beispielsweise durch den Entwurf elektronischer Schaltungen oder anderer Hardware zur Durchführung des Vorgangs, durch die Programmierung programmierbarer elektronischer Schaltungen (z. B. Mikroprozessoren oder andere geeignete elektronische Schaltungen) zur Durchführung des Vorgangs oder durch eine beliebige Kombination davon erreicht werden.
Der Ausdruck „gekoppelt an“ bezieht sich auf jedes Bauteil, das entweder direkt oder indirekt mit einem anderen Bauteil verbunden ist, und/oder auf jedes Bauteil, das entweder direkt oder indirekt mit einem anderen Bauteil in Verbindung steht (z. B. über eine drahtgebundene oder drahtlose Verbindung und/oder eine andere geeignete Kommunikationsschnittstelle).
Anspruchsformulierungen oder andere Formulierungen in der Offenbarung, in denen von „mindestens einem“ einer Gruppe und/oder „einem oder mehreren“ einer Gruppe die Rede ist, bedeuten, dass ein Mitglied der Gruppe oder mehrere Mitglieder der Gruppe (in beliebiger Kombination) den Anspruch erfüllen. Beispielsweise bedeutet die Formulierung „mindestens eines von A und B“ oder „mindestens eines von A oder B“ A, B oder A und B. In einem anderen Beispiel bedeutet die Formulierung „mindestens eines von A, B und C“ oder „mindestens eines von A, B oder C“ A, B, C oder A und B oder A und C oder B und C oder A und B und C. Die Formulierung „mindestens eines von“ einer Menge und/oder „eines oder mehrere“ einer Menge beschränkt die Menge nicht auf die in der Menge aufgeführten Gegenstände. So kann beispielsweise die Formulierung „mindestens eines von A und B“ oder „mindestens eines von A oder B“ A, B oder A und B bedeuten und zusätzlich Gegenstände einschließen, die nicht in der Menge von A und B aufgeführt sind.
Die verschiedenen logischen Blöcke, Module, Schaltungen und Algorithmus-Schritte, die in Verbindung mit den hier offengelegten Beispielen beschrieben werden, können als elektronische Hardware, Computersoftware, Firmware oder Kombinationen davon implementiert werden. Um diese Austauschbarkeit von Hardware und Software zu verdeutlichen, wurden oben verschiedene Komponenten, Blöcke, Module, Schaltungen und Schritte allgemein in Bezug auf ihre Funktionalität beschrieben. Ob eine solche Funktionalität als Hardware oder Software implementiert wird, hängt von der jeweiligen Anwendung und den dem Gesamtsystem auferlegten Designvorgaben ab. Fachleute können die beschriebene Funktionalität für jede spezielle Anwendung auf unterschiedliche Weise implementieren, aber solche Implementierungsentscheidungen sollten nicht als Abweichung vom Anwendungsbereich der vorliegenden Anwendung interpretiert werden.
Die hier beschriebenen Techniken können auch in elektronischer Hardware, Computersoftware, Firmware oder einer Kombination davon implementiert werden. Solche Techniken können in einer Vielzahl von Geräten implementiert werden, z. B. in allgemeinen Computern, drahtlosen Kommunikationsgeräten oder integrierten Schaltkreisen, die mehrfach verwendet werden können, einschließlich der Anwendung in drahtlosen Kommunikations- und anderen Geräten. Alle Merkmale, die als Module oder Komponenten beschrieben werden, können zusammen in einer integrierten Logikvorrichtung oder separat als diskrete, aber interoperable Logikvorrichtungen implementiert werden. Wenn die Techniken in Software implementiert sind, können sie zumindest teilweise durch ein computerlesbares Datenspeichermedium realisiert werden, das einen Programmcode mit Befehlen enthält, der, wenn er ausgeführt wird, eine oder mehrere der oben beschriebenen Methoden, Algorithmen und/oder Operationen durchführt. Das computerlesbare Datenspeichermedium kann Teil eines Computerprogrammprodukts sein, das Verpackungsmaterialien enthalten kann. Das computerlesbare Medium kann einen Speicher oder ein Datenspeichermedium umfassen, z. B. einen Direktzugriffsspeicher (RAM) wie einen synchronen dynamischen Direktzugriffsspeicher (SDRAM), einen Festwertspeicher (ROM), einen nichtflüchtigen Direktzugriffsspeicher (NVRAM), einen elektrisch löschbaren programmierbaren Festwertspeicher (EEPROM), einen FLASH-Speicher, ein magnetisches oder optisches Datenspeichermedium und dergleichen. Die Techniken können zusätzlich oder alternativ zumindest teilweise durch ein computerlesbares Kommunikationsmedium realisiert werden, das Programmcode in Form von Befehlen oder Datenstrukturen trägt oder übermittelt und auf das ein Computer zugreifen, das er lesen und/oder das er ausführen kann, wie z. B. übertragene Signale oder Wellen.
Der Programmcode kann von einem Prozessor ausgeführt werden, der einen oder mehrere Prozessoren umfassen kann, wie z. B. einen oder mehrere digitale Signalprozessoren (DSPs), Allzweck-Mikroprozessoren, anwendungsspezifische integrierte Schaltungen (ASICs), feldprogrammierbare Logik-Arrays (FPGAs) oder andere gleichwertige integrierte oder diskrete Logikschaltungen. Ein solcher Prozessor kann so ausgebildet sein, dass er jede der in dieser Offenlegung beschriebenen Techniken ausführt. Ein Allzweckprozessor kann ein Mikroprozessor sein; alternativ kann der Prozessor aber auch ein beliebiger herkömmlicher Prozessor, Controller, Mikrocontroller oder Zustandsautomat sein. Ein Prozessor kann auch als eine Kombination von Recheneinheiten implementiert sein, z. B. eine Kombination aus einem DSP und einem Mikroprozessor, eine Vielzahl von Mikroprozessoren, ein oder mehrere Mikroprozessoren in Verbindung mit einem DSP-Kern oder eine andere derartige Konfiguration. Dementsprechend kann sich der Begriff „Prozessor“, wie er hier verwendet wird, auf jede der vorgenannten Strukturen, jede Kombination der vorgenannten Strukturen oder jede andere Struktur oder Vorrichtung beziehen, die sich für die Umsetzung der hier beschriebenen Techniken eignet.
Beispiele für die Offenlegung sind unter anderem:
Aspekt 1: Ein Verstärker mit variabler Verstärkung, der Folgendes umfasst: ein Widerstandsleiternetzwerk mit Widerstandsschenkeln, die mit einer ersten Vielzahl von Widerständen und einer zweiten Vielzahl von Widerständen gekoppelt sind, wobei jeder Widerstandsschenkel einen oder mehrere Widerstände umfasst; eine erste Vielzahl von Differentialschaltern, die einen ersten Satz von Differentialschaltern, die mit dem Widerstandsleiternetzwerk verbunden sind, und einen zweiten Satz von Differentialschaltern, die mit einem Satz von Ausgangsknoten verbunden sind, umfassen, wobei ein erster Transistor in jedem des ersten Satzes von Differentialschaltern mit einer ersten elektrischen Leitung gekoppelt ist, die die erste Vielzahl von Widerständen miteinander verbindet, und wobei ein zweiter Transistor in jedem des ersten Satzes von Differentialschaltern mit einer zweiten elektrischen Leitung gekoppelt ist, die die zweite Vielzahl von Widerständen miteinander verbindet; eine zweite Vielzahl von Differentialschaltern, die einen dritten Satz von Differentialschaltern, die mit dem Widerstandsleiternetzwerk verbunden sind, und einen vierten Satz von Differentialschaltern, die mit dem Satz von Ausgangsknoten verbunden sind, umfassen, wobei ein dritter Transistor in jedem des dritten Satzes von Differentialschaltern mit der ersten elektrischen Leitung gekoppelt ist und wobei ein vierter Transistor in jedem des vierten Satzes von Differentialschaltern mit der zweiten elektrischen Leitung gekoppelt ist; und einen fünften Transistor, der mit dem ersten Satz von Differenzschaltern verbunden ist, und einen sechsten Transistor, der mit dem dritten Satz von Differenzschaltern verbunden ist, wobei der fünfte Transistor so ausgebildet ist, dass er ein erstes Eingangssignal empfängt, das einem Differenzsignalpaar entspricht, und der sechste Transistor so ausgebildet ist, dass er ein zweites Eingangssignal empfängt, das dem Differenzsignalpaar entspricht.
Aspekt 2: Der Verstärker mit variabler Verstärkung nach Aspekt 1, wobei die Differentialschalter in der ersten Vielzahl von Differentialschaltern und der zweiten Vielzahl von Differentialschaltern digital gesteuerte binär gewichtete Differentialschalter umfassen und wobei jeder der ein oder mehreren Widerstände einen 1R- oder nR-Widerstand umfasst.
Aspekt 3: Der Verstärker mit variabler Verstärkung nach einem der Aspekte 1 bis 2, wobei eine Anzahl von Transistoren in jedem des zweiten Satzes von Differenzialschaltern und des vierten Satzes von Differenzialschaltern auf eine maximale Skalengröße relativ zu dem ersten Satz von Differenzialschaltern und dem dritten Satz von Differenzialschaltern hochskaliert ist, und wobei zwei oder mehr des ersten Satzes von Differenzialschaltern und des dritten Satzes von Differenzialschaltern dieselbe Anzahl von Transistoren umfassen.
Aspekt 4: Der Verstärker mit variabler Verstärkung nach Aspekt 3, bei dem die maximale Skalierungsgröße auf einem Faktor von vier basiert und bei dem die gleiche Anzahl von Transistoren, die mit den zwei oder mehr des ersten Satzes von Differenzschaltern und des dritten Satzes von Differenzschaltern verbunden sind, einem Skalierungsfaktor von 1 entspricht.
Aspekt 5: Der Verstärker mit variabler Verstärkung nach einem der Aspekte 1 bis 4, wobei der Verstärker mit variabler Verstärkung ein erstes Schaltungssegment und ein zweites Schaltungssegment umfasst, wobei das erste Schaltungssegment die erste Vielzahl von Differenzialschaltern und einen ersten Teil des Widerstandsleiternetzwerks umfasst, und wobei das zweite Schaltungssegment die zweite Vielzahl von Differenzialschaltern und einen zweiten Teil des Widerstandsleiternetzwerks umfasst.
Aspekt 6: Der Verstärker mit variabler Verstärkung nach Aspekt 5, wobei der fünfte Transistor mit dem ersten Schaltungssegment und der sechste Transistor mit dem zweiten Schaltungssegment verbunden ist.
Aspekt 7: Der Verstärker mit variabler Verstärkung nach einem der Aspekte 1 bis 6, der ferner einen ersten Satz von Kondensatoren parallel zu der ersten Vielzahl von Widerständen und einen zweiten Satz von Kondensatoren parallel zu der zweiten Vielzahl von Widerständen umfasst.
Aspekt 8: Der Verstärker mit variabler Verstärkung nach einem der Aspekte 1 bis 7, der ferner einen ersten Satz von Transistoren parallel zu der ersten Vielzahl von Widerständen und einen zweiten Satz von Transistoren parallel zu der zweiten Vielzahl von Widerständen umfasst, wobei der erste Satz von Transistoren und der zweite Satz von Transistoren in einem Aus-Zustand ausgebildet sind.
Aspekt 9: Ein System, das Folgendes umfasst: eine Vielzahl von Antennenelementen; eine oder mehrere Frontend-Schaltungen, die kommunikativ mit der Vielzahl von Antennenelementen gekoppelt sind, wobei jede Frontend-Schaltung kommunikativ mit einem jeweiligen Satz von Antennenelementen aus der Vielzahl von Antennenelementen gekoppelt ist; und einen Verstärker mit variabler Verstärkung, der Folgendes umfasst: ein Widerstandsleiternetzwerk mit Widerstandsschenkel, die mit einer ersten Vielzahl von Widerständen und einer zweiten Vielzahl von Widerständen gekoppelt sind, wobei jeder Widerstandsschenkel einen oder mehrere Widerstände umfasst; eine erste Vielzahl von Differentialschaltern, die einen ersten Satz von Differentialschaltern, die mit dem Widerstandsleiternetzwerk verbunden sind, und einen zweiten Satz von Differentialschaltern, die mit einem Satz von Ausgangsknoten verbunden sind, umfassen, wobei ein erster Transistor in jedem des ersten Satzes von Differentialschaltern mit einer ersten elektrischen Leitung gekoppelt ist, die die erste Vielzahl von Widerständen miteinander verbindet, und wobei ein zweiter Transistor in jedem des ersten Satzes von Differentialschaltern mit einer zweiten elektrischen Leitung gekoppelt ist, die die zweite Vielzahl von Widerständen miteinander verbindet; eine zweite Vielzahl von Differentialschaltern, die einen dritten Satz von Differentialschaltern, die mit dem Widerstandsleiternetzwerk verbunden sind, und einen vierten Satz von Differentialschaltern, die mit dem Satz von Ausgangsknoten verbunden sind, umfassen, wobei ein dritter Transistor in jedem des dritten Satzes von Differentialschaltern mit der ersten elektrischen Leitung gekoppelt ist und wobei ein vierter Transistor in jedem des vierten Satzes von Differentialschaltern mit der zweiten elektrischen Leitung gekoppelt ist; und einen fünften Transistor, der mit dem ersten Satz von Differenzschaltern verbunden ist, und einen sechsten Transistor, der mit dem dritten Satz von Differenzschaltern verbunden ist, wobei der fünfte Transistor so ausgebildet ist, dass er ein erstes Eingangssignal empfängt, das einem Differenzsignalpaar entspricht, und der sechste Transistor so ausgebildet ist, dass er ein zweites Eingangssignal empfängt, das dem Differenzsignalpaar entspricht.
Aspekt 10: Das System nach Aspekt 9 umfasst ferner eine Vielzahl von Strahlformern, die mit der einen oder mehreren Frontend-Schaltungen verbunden sind, wobei mindestens eine der einen oder mehreren Frontend-Schaltungen und der Vielzahl von Strahlformern den Verstärker mit variabler Verstärkung enthält.
Aspekt 11: Das System nach einem der Aspekte 9 bis 10, wobei die Differentialschalter in der ersten Vielzahl von Differentialschaltern und der zweiten Vielzahl von Differentialschaltern digital gesteuerte binär gewichtete Differentialschalter umfassen und wobei jeder der ein oder mehreren Widerstände einen 1R- oder nR-Widerstand umfasst.
Aspekt 12: Das System nach einem der Aspekte 9 bis 11, wobei eine Anzahl von Transistoren in jedem des zweiten Satzes von Differenzialschaltern und des vierten Satzes von Differenzialschaltern auf eine maximale Skalengröße relativ zu des ersten Satzes von Differenzialschaltern und des dritten Satzes von Differenzialschaltern hochskaliert wird, und wobei zwei oder mehr des ersten Satzes von Differenzialschaltern und des dritten Satzes von Differenzialschaltern eine gleiche Anzahl von Transistoren umfassen.
Aspekt 13: Das System nach Aspekt 12, bei dem die maximale Skalierungsgröße auf einem Faktor von vier basiert und bei dem die gleiche Anzahl von Transistoren, die mit den zwei oder mehr des ersten Satzes von Differenzialschaltern und des dritten Satzes von Differenzialschaltern verbunden sind, einem Skalierungsfaktor von 1 entspricht.
Aspekt 14: Das System nach einem der Aspekte 9 bis 13, wobei der Verstärker mit variabler Verstärkung ein erstes Schaltungssegment und ein zweites Schaltungssegment umfasst, wobei das erste Schaltungssegment die erste Vielzahl von Differenzialschaltern und einen ersten Teil des Widerstandsleiternetzwerks umfasst, und wobei das zweite Schaltungssegment die zweite Vielzahl von Differenzialschaltern und einen zweiten Teil des Widerstandsleiternetzwerks umfasst.
Aspekt 15: Das System nach Aspekt 14, wobei der fünfte Transistor mit dem ersten Schaltungssegment und der sechste Transistor mit dem zweiten Schaltungssegment verbunden ist.
Aspekt 16: Das System nach einem der Aspekte 9 bis 15, das ferner einen ersten Satz von Kondensatoren parallel zu der ersten Vielzahl von Widerständen und einen zweiten Satz von Kondensatoren parallel zu der zweiten Vielzahl von Widerständen umfasst.
Aspekt 17: Das System nach einem der Aspekte 9 bis 16, das ferner einen ersten Satz von Transistoren parallel zu der ersten Vielzahl von Widerständen und einen zweiten Satz von Transistoren parallel zu der zweiten Vielzahl von Widerständen umfasst, wobei der erste Satz von Transistoren und der zweite Satz von Transistoren in einem Aus-Zustand ausgebildet sind.
Aspekt 18: Das System nach einem der Aspekte 9 bis 17, das außerdem eine Antennenbaugruppe und eine oder mehrere Leiterplatten umfasst.
Aspekt 19: Verstärker mit variabler Verstärkung, der Folgendes umfasst: eine erste Widerstandsleiter mit Widerstandsschenkeln, die mit ersten Widerständen und zweiten Widerständen verbunden sind, wobei jeder Widerstandsschenkel einen oder mehrere Widerstände umfasst; eine zweite Widerstandsleiter mit zusätzlichen Widerstandsschenkeln, die mit dritten Widerständen und vierten Widerständen verbunden sind, wobei jeder Widerstandsschenkel einen oder mehrere zusätzliche Widerstände umfasst; ein erstes Schaltungssegment mit einer ersten Vielzahl von Differentialschaltern, die erste Differentialschalter umfassen, die mit der ersten Widerstandsleiter verbunden sind, und zweite Differentialschalter, die mit einem ersten Ausgangsknoten verbunden sind, wobei ein Transistor in jedem der ersten Differentialschalter mit einer ersten elektrischen Leitung gekoppelt ist, die die ersten Widerstände miteinander verbindet, und wobei ein anderer Transistor in jedem der ersten Differentialschalter mit einer zweiten elektrischen Leitung gekoppelt ist, die die zweiten Widerstände miteinander verbindet; und eine zweite Vielzahl von Differentialschaltern, die dritte Differentialschalter, die mit der ersten Widerstandsleiter verbunden sind, und vierte Differentialschalter, die mit den ersten Ausgangsknoten verbunden sind, umfasst, wobei ein Transistor in jedem der dritten Differentialschalter mit der ersten elektrischen Leitung gekoppelt ist und ein anderer Transistor in jedem der vierten Differentialschalter mit der zweiten elektrischen Leitung gekoppelt ist; ein zweites Schaltungssegment, das umfasst: eine dritte Vielzahl von Differentialschaltern, die fünfte Differentialschalter, die mit der zweiten Widerstandsleiter verbunden sind, und sechste Differentialschalter, die mit zweiten Ausgangsknoten verbunden sind, umfasst, wobei ein Transistor in jedem der fünften Differentialschalter mit einer dritten elektrischen Leitung, die die dritten Widerstände miteinander verbindet, und ein anderer Transistor in jedem der sechsten Differentialschalter mit einer vierten elektrischen Leitung, die die vierten Widerstände miteinander verbindet, verbunden ist und eine vierte Vielzahl von Differentialschaltern, die siebte Differentialschalter, die mit der zweiten Widerstandsleiter verbunden sind, und achte Differentialschalter, die mit den zweiten Ausgangsknoten verbunden sind, umfasst, wobei ein Transistor in jedem der siebten Differentialschalter mit der dritten elektrischen Leitung gekoppelt ist und ein anderer Transistor in jedem der achten Differentialschalter mit der vierten elektrischen Leitung gekoppelt ist; und einen zusätzlichen Transistor, der mit dem ersten Schaltungssegment verbunden ist, und einen anderen zusätzlichen Transistor, der mit dem zweiten Schaltungssegment verbunden ist.
Aspekt 20: Der Verstärker mit variabler Verstärkung nach Aspekt 19, wobei der zusätzliche Transistor so ausgebildet ist, dass er ein erstes Eingangssignal empfängt, das einem Differenzsignalpaar entspricht, und der andere zusätzliche Transistor so ausgebildet ist, dass er ein zweites Eingangssignal empfängt, das dem Differenzsignalpaar entspricht.
Aspekt 21: Der Verstärker mit variabler Verstärkung nach einem der Aspekte 19 bis 20, wobei die Differentialschalter im ersten Schaltungssegment und im zweiten Schaltungssegment digital gesteuerte binär gewichtete Differentialschalter sind und wobei jeder der ein oder mehreren Widerstände und der ein oder mehrere zusätzliche Widerstände einen 1R- oder nR-Widerstand umfassen.
Aspekt 22: Der Verstärker mit variabler Verstärkung nach einem der Aspekte 19 bis 21, wobei eine Anzahl von Transistoren in jedem der zweiten Differenzialschalter und der vierten Differenzialschalter bis zu einer maximalen Skalierungsgröße relativ zu den ersten Differenzialschaltern und den dritten Differenzialschaltern skaliert wird, wobei zwei oder mehr der ersten Differenzialschalter und der dritten Differenzialschalter eine gleiche Anzahl von Transistoren umfassen und wobei die maximale Skalierungsgröße auf einem Skalierungsfaktor basiert.
Aspekt 23: Ein nicht-transitorisches computerlesbares Medium, auf dem Befehle gespeichert sind, die, wenn sie von einer oder mehreren Verarbeitungsvorrichtungen ausgeführt werden, die eine oder mehrere Verarbeitungsvorrichtungen veranlassen, ein oder mehrere digitale Steuersignale zur Steuerung einer Schaltung zu erzeugen, wobei die Schaltung einen Verstärker mit variabler Verstärkung nach einem der Aspekte 1 bis 9 umfasst.
Aspekt 24: Verfahren, das Folgendes umfasst: Bestimmen eines oder mehrerer digitaler Steuersignale zur Steuerung einer Schaltung über eine oder mehrere Verarbeitungsvorrichtungen, wobei die Schaltung einen Verstärker mit variabler Verstärkung gemäß einem der Aspekte 1 bis 9 umfasst; und Bereitstellen des einen oder der mehreren digitalen Steuersignale für die Schaltung über die eine oder mehrere Verarbeitungsvorrichtungen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 63/167612 [0001]
PA 462 A [0046]

Claims

Ein Verstärker mit variabler Verstärkung, bestehend aus: ein Widerstandsleiternetzwerk mit Widerstandsschenkeln, die mit einer ersten Vielzahl von Widerständen und einer zweiten Vielzahl von Widerständen verbunden sind, wobei jeder Widerstandsschenkel einen oder mehrere Widerstände umfasst; eine erste Vielzahl von Differentialschaltern, die einen ersten Satz von Differentialschaltern umfassen, die mit dem Widerstandsleiternetzwerk verbunden sind, und einen zweiten Satz von Differentialschaltern, die mit einem Satz von Ausgangsknoten verbunden sind, wobei ein erster Transistor in jedem des ersten Satzes von Differentialschaltern mit einer ersten elektrischen Leitung gekoppelt ist, die die erste Vielzahl von Widerständen miteinander verbindet, und wobei ein zweiter Transistor in jedem des ersten Satzes von Differentialschaltern mit einer zweiten elektrischen Leitung gekoppelt ist, die die zweite Vielzahl von Widerständen miteinander verbindet; eine zweite Vielzahl von Differentialschaltern, die einen dritten Satz von Differentialschaltern, die mit dem Widerstandsleiternetzwerk verbunden sind, und einen vierten Satz von Differentialschaltern, die mit dem Satz von Ausgangsknoten verbunden sind, umfassen, wobei ein dritter Transistor in jedem des dritten Satzes von Differentialschaltern mit der ersten elektrischen Leitung gekoppelt ist, und wobei ein vierter Transistor in jedem des vierten Satzes von Differentialschaltern mit der zweiten elektrischen Leitung gekoppelt ist, und einen fünften Transistor, der mit dem ersten Satz von Differenzschaltern verbunden ist, und einen sechsten Transistor, der mit dem dritten Satz von Differenzschaltern verbunden ist, wobei der fünfte Transistor so ausgebildet ist, dass er ein erstes Eingangssignal entsprechend einem Differenzsignalpaar empfängt, und der sechste Transistor so ausgebildet ist, dass er ein zweites Eingangssignal entsprechend dem Differenzsignalpaar empfängt.
Der Verstärker mit variabler Verstärkung nach Anspruch 1, wobei die Differentialschalter in der ersten Vielzahl von Differentialschaltern und der zweiten Vielzahl von Differentialschaltern digital gesteuerte binär gewichtete Differentialschalter umfassen und wobei jeder der ein oder mehreren Widerstände einen 1R-Widerstand oder einen nR-Widerstand umfasst.
Der Verstärker mit variabler Verstärkung nach Anspruch 1 oder 2, wobei eine Anzahl von Transistoren in jedem des zweiten Satzes von Differenzialschaltern und des vierten Satzes von Differenzialschaltern auf eine maximale Skalengröße relativ zu des ersten Satzes von Differenzialschaltern und des dritten Satzes von Differenzialschaltern skaliert wird und wobei zwei oder mehr des ersten Satzes von Differenzialschaltern und des dritten Satzes von Differenzialschaltern eine gleiche Anzahl von Transistoren umfassen.
Der Verstärker mit variabler Verstärkung nach Anspruch 3, wobei die maximale Skalierungsgröße auf einem Faktor von vier basiert und wobei die gleiche Anzahl von Transistoren, die mit den zwei oder mehr des ersten Satzes von Differenzialschaltern und des dritten Satzes von Differenzialschaltern verbunden sind, einem Skalierungsfaktor von 1 entspricht.
Der Verstärker mit variabler Verstärkung nach einem der Ansprüche 1 bis 4, wobei der Verstärker mit variabler Verstärkung ein erstes Schaltungssegment und ein zweites Schaltungssegment umfasst, wobei das erste Schaltungssegment die erste Vielzahl von Differenzschaltern und einen ersten Teil des Widerstandsleiternetzwerks umfasst, und wobei das zweite Schaltungssegment die zweite Vielzahl von Differenzschaltern und einen zweiten Teil des Widerstandsleiternetzwerks umfasst.
Der Verstärker mit variabler Verstärkung nach Anspruch 5, wobei der fünfte Transistor mit dem ersten Schaltungssegment und der sechste Transistor mit dem zweiten Schaltungssegment verbunden ist.
Der Verstärker mit variabler Verstärkung nach einem der Ansprüche 1 bis 6, der ferner einen ersten Satz von Kondensatoren parallel zu der ersten Vielzahl von Widerständen und einen zweiten Satz von Kondensatoren parallel zu der zweiten Vielzahl von Widerständen umfasst.
Der Verstärker mit variabler Verstärkung nach einem der Ansprüche 1 bis 7, der ferner einen ersten Satz von Transistoren parallel zu der ersten Vielzahl von Widerständen und einen zweiten Satz von Transistoren parallel zu der zweiten Vielzahl von Widerständen umfasst, wobei der erste Satz von Transistoren und der zweite Satz von Transistoren in einem Aus-Zustand ausgebildet sind.
Ein System, bestehend aus: eine oder mehrere Frontend-Schaltungen, die kommunikativ mit einer Vielzahl von Antennenelementen gekoppelt sind, wobei jede Frontend-Schaltung kommunikativ mit einem jeweiligen Satz von Antennenelementen aus der Vielzahl von Antennenelementen gekoppelt ist, und einen Verstärker mit variabler Verstärkung, der Folgendes umfasst: ein Widerstandsleiternetzwerk mit Widerstandsschenkeln, die mit einer ersten Vielzahl von Widerständen und einer zweiten Vielzahl von Widerständen verbunden sind, wobei jeder Widerstandsschenkel einen oder mehrere Widerstände umfasst; eine erste Vielzahl von Differentialschaltern, die einen ersten Satz von Differentialschaltern umfassen, die mit dem Widerstandsleiternetzwerk verbunden sind, und einen zweiten Satz von Differentialschaltern, die mit einem Satz von Ausgangsknoten verbunden sind, wobei ein erster Transistor in jedem des ersten Satzes von Differentialschaltern mit einer ersten elektrischen Leitung gekoppelt ist, die die erste Vielzahl von Widerständen miteinander verbindet, und wobei ein zweiter Transistor in jedem des ersten Satzes von Differentialschaltern mit einer zweiten elektrischen Leitung gekoppelt ist, die die zweite Vielzahl von Widerständen miteinander verbindet; eine zweite Vielzahl von Differentialschaltern, die einen dritten Satz von Differentialschaltern, die mit dem Widerstandsleiternetzwerk verbunden sind, und einen vierten Satz von Differentialschaltern, die mit dem Satz von Ausgangsknoten verbunden sind, umfassen, wobei ein dritter Transistor in jedem des dritten Satzes von Differentialschaltern mit der ersten elektrischen Leitung gekoppelt ist, und wobei ein vierter Transistor in jedem des vierten Satzes von Differentialschaltern mit der zweiten elektrischen Leitung gekoppelt ist; und einen fünften Transistor, der mit dem ersten Satz von Differenzschaltern verbunden ist, und einen sechsten Transistor, der mit dem dritten Satz von Differenzschaltern verbunden ist, wobei der fünfte Transistor so ausgebildet ist, dass er ein erstes Eingangssignal entsprechend einem Differenzsignalpaar empfängt, und der sechste Transistor so ausgebildet ist, dass er ein zweites Eingangssignal entsprechend dem Differenzsignalpaar empfängt.
Das System nach Anspruch 9, das ferner eine Vielzahl von Strahlformern umfasst, die mit der einen oder den mehreren Frontend-Schaltungen verbunden sind, wobei mindestens eine der einen oder mehreren Frontend-Schaltungen und der Vielzahl von Strahlformern den Verstärker mit variabler Verstärkung enthält.
Das System nach Anspruch 9 oder 10, wobei die Differentialschalter in der ersten Vielzahl von Differentialschaltern und der zweiten Vielzahl von Differentialschaltern digital gesteuerte binär gewichtete Differentialschalter umfassen und wobei jeder der ein oder mehreren Widerstände einen 1R- oder 2R-Widerstand umfasst.
Das System nach einem der Ansprüche 9 bis 11, wobei eine Anzahl von Transistoren in jedem des zweiten Satzes von Differenzialschaltern und des vierten Satzes von Differenzialschaltern auf eine maximale Skalengröße relativ zu des ersten Satzes von Differenzialschaltern und des dritten Satzes von Differenzialschaltern hochskaliert wird und wobei zwei oder mehr des ersten Satzes von Differenzialschaltern und des dritten Satzes von Differenzialschaltern eine gleiche Anzahl von Transistoren umfassen.
Das System nach Anspruch 12, wobei die maximale Skalierungsgröße auf einem Faktor von vier basiert und wobei die gleiche Anzahl von Transistoren, die mit den zwei oder mehr des ersten Satzes von Differenzialschaltern und des dritten Satzes von Differenzialschaltern verbunden sind, einem Skalierungsfaktor von 1 entspricht.
Das System nach einem der Ansprüche 9 bis 13, wobei der Verstärker mit variabler Verstärkung ein erstes Schaltungssegment und ein zweites Schaltungssegment umfasst, wobei das erste Schaltungssegment die erste Vielzahl von Differenzschaltern und einen ersten Teil des Widerstandsleiternetzwerks umfasst und wobei das zweite Schaltungssegment die zweite Vielzahl von Differenzschaltern und einen zweiten Teil des Widerstandsleiternetzwerks umfasst.
Das System nach Anspruch 14, wobei der fünfte Transistor mit dem ersten Schaltungssegment und der sechste Transistor mit dem zweiten Schaltungssegment verbunden ist.
Das System nach einem der Ansprüche 9 bis 15, das ferner einen ersten Satz von Kondensatoren parallel zu der ersten Vielzahl von Widerständen und einen zweiten Satz von Kondensatoren parallel zu der zweiten Vielzahl von Widerständen umfasst.
Das System nach einem der Ansprüche 9 bis 16, das ferner einen ersten Satz von Transistoren parallel zu der ersten Vielzahl von Widerständen und einen zweiten Satz von Transistoren parallel zu der zweiten Vielzahl von Widerständen umfasst, wobei der erste Satz von Transistoren und der zweite Satz von Transistoren in einem Aus-Zustand ausgebildet sind.
Das System nach einem der Ansprüche 9 bis 17, das außerdem eine Antennenbaugruppe und eine oder mehrere Leiterplatten umfasst.
Ein Verstärker mit variabler Verstärkung: eine erste Widerstandsleiter mit Widerstandsschenkeln, die mit ersten Widerständen und zweiten Widerständen verbunden sind, wobei jeder Widerstandsschenkel einen oder mehrere Widerstände umfasst; eine zweite Widerstandsleiter mit zusätzlichen Widerstandsschenkeln, die mit dritten Widerständen und vierten Widerständen verbunden sind, wobei jeder Widerstandsschenkel einen oder mehrere zusätzliche Widerstände umfasst; ein erstes Schaltungssegment mit: eine erste Vielzahl von Differentialschaltern, die erste Differentialschalter umfassen, die mit der ersten Widerstandsleiter verbunden sind, und zweite Differentialschalter, die mit einem ersten Ausgangsknoten verbunden sind, wobei ein Transistor in jedem der ersten Differentialschalter mit einer ersten elektrischen Leitung gekoppelt ist, die die ersten Widerstände miteinander verbindet, und wobei ein anderer Transistor in jedem der ersten Differentialschalter mit einer zweiten elektrischen Leitung gekoppelt ist, die die zweiten Widerstände miteinander verbindet; und eine zweite Vielzahl von Differentialschaltern, die dritte Differentialschalter, die mit der ersten Widerstandsleiter verbunden sind, und vierte Differentialschalter, die mit den ersten Ausgangsknoten verbunden sind, umfasst, wobei ein Transistor in jedem der dritten Differentialschalter mit der ersten elektrischen Leitung gekoppelt ist und ein anderer Transistor in jedem der vierten Differentialschalter mit der zweiten elektrischen Leitung gekoppelt ist; und ein zweites Schaltungssegment mit: eine dritte Vielzahl von Differentialschaltern, die fünfte Differentialschalter umfasst, die mit der zweiten Widerstandsleiter verbunden sind, und sechste Differentialschalter, die mit zweiten Ausgangsknoten verbunden sind, wobei ein Transistor in jedem der fünften Differentialschalter mit einer dritten elektrischen Leitung gekoppelt ist, die die dritten Widerstände miteinander verbindet, und ein anderer Transistor in jedem der sechsten Differentialschalter mit einer vierten elektrischen Leitung gekoppelt ist, die die vierten Widerstände miteinander verbindet; und eine vierte Vielzahl von Differenzialschaltern, die siebte Differenzialschalter, die mit der zweiten Widerstandsleiter verbunden sind, und achte Differenzialschalter, die mit den zweiten Ausgangsknoten verbunden sind, umfassen, wobei ein Transistor in jedem der siebten Differenzialschalter mit der dritten elektrischen Leitung und ein anderer Transistor in jedem der achten Differenzialschalter mit der vierten elektrischen Leitung verbunden ist.
Der variable Verstärker nach Anspruch 19, der ferner einen zusätzlichen Transistor, der mit dem ersten Schaltungssegment verbunden ist, und einen anderen zusätzlichen Transistor, der mit dem zweiten Schaltungssegment verbunden ist, umfasst, wobei der zusätzliche Transistor so ausgebildet ist, dass er ein erstes Eingangssignal empfängt, das einem Differenzsignalpaar entspricht, und der andere zusätzliche Transistor so ausgebildet ist, dass er ein zweites Eingangssignal empfängt, das dem Differenzsignalpaar entspricht.